JP2010056159A - 半導体装置 - Google Patents

Abstract

【課題】２層の電極構造の絶縁膜の厚み分の段差に基づく固着不良を回避したディスクリート型バイポーラトランジスタを提供する。
【解決手段】１層目のエミッタ電極７の上下に設けられるエミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２を非重畳とし、１つのエミッタ電極７についてエミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２互いに離間して複数配置する。これにより、２層目のエミッタ電極１７表面では、最大でも、膜厚が厚い絶縁膜に設けられたエミッタスルーホールＴＨ２の段差の影響しか及ばず、２層目の電極表面の平坦性が向上する。これにより金属プレートの固着不良を回避できる。
【選択図】図３

Description

本発明は半導体装置に係り、特にトランジスタの電極の平坦化、安全動作領域の拡大と熱暴走の回避、および抵抗成分の低減が実現できる半導体装置に関する。

ディスクリート型のバイポーラトランジスタとして、格子状のエミッタ領域と島状のベース領域からなる動作領域上にベース電極およびエミッタ電極をそれぞれ２層に配置したバイポーラトランジスタが知られている（例えば特許文献１参照。）。

図６を参照して従来の半導体装置を、ｎｐｎ型トランジスタを例に説明する。

図６（Ａ）は半導体装置１００の全体の平面図であり、図６（Ｂ）は、図６（Ａ）のｊ−ｊ線断面図であり、図６（Ｃ）は図６（Ａ）のｋ−ｋ線断面図である。尚、図６（Ａ）では２層目の電極は破線で示した。

ｎ＋型シリコン半導体基板５１ａ上に、例えばｎ−型半導体層５１ｂを積層するなどし、コレクタ領域を設ける。ｎ−型半導体層５１ｂ表面にはｐ型不純物領域であるベース領域５３を設け、ベース領域５３表面には格子状にｎ＋型不純物を拡散して、エミッタ領域５４が形成される。これによりベース領域５３は島状に分離され、エミッタ領域５４と交互に配置される。尚、島状に分離されているのは表面的な構造であり、エミッタ領域５４より深く形成されるベース領域５３は、深い領域で１つの連続した領域となっている。このように島状に分割されたベース領域とその周辺のエミッタ領域で形成されるトランジスタを、以下セルと称し、多数のセルが配置された領域を動作領域５８と称する。

ベース領域５３およびエミッタ領域５４に接続するベース電極およびエミッタ電極はそれぞれ２層構造となっている。１層目のベース電極は、島状の第１ベース電極５６ａと短冊状の第１ベース電極５６ｂからなり、第１絶縁膜６１に設けたコンタクトホールＣＨＢを介してベース領域５３とコンタクトする。島状の第１ベース電極５６ａと短冊状の第１ベース電極５６ｂは、動作領域５８を略中央で２分した領域にそれぞれ配置される。

第１エミッタ電極５７は、第１ベース電極５６ａ、５６ｂ間に格子状に設けられ、第１絶縁膜６１に設けたコンタクトホールＣＨＥを介してエミッタ領域５４とコンタクトする。

第１ベース電極５６ａ、５６ｂおよび第１エミッタ電極５７上に、第２絶縁膜６２が設けられ、更にその上に２層目となる平板状の第２ベース電極６６および第２エミッタ電極６７が設けられる。第２ベース電極６６は、第２絶縁膜６２に設けたスルーホールＴＨＢを介して島状の第１ベース電極５６ａ、および短冊状の第１ベース電極５６ｂの端部とコンタクトする（図６（Ａ））。第２エミッタ電極６７は、第２絶縁膜６２に設けたスルーホールＴＨＥを介して第１エミッタ電極５７とコンタクトする（図６（Ｂ））。平板状の第２ベース電極６６と第２エミッタ電極６７の面積は、同等であり、第２ベース電極６６および第２エミッタ電極６７には、金（Ａｕ）などのボンディングワイヤ（不図示）が接続する。
特開２０００−４０７０３号公報

図６（Ｃ）を参照して、第２ベース電極６６下方では、コレクタ電流は、第２ベース電極６６下方の第１エミッタ電極５７を経由して、第２エミッタ電極へ流れる。このとき、１層目の電極（第１エミッタ電極５７）の厚みは、２層目の電極（第２エミッタ電極６７の厚みより薄いため、第２エミッタ電極６７までの距離が長い電流経路ＣＰ２’ＣＰ３’は、第２エミッタ電極６７下方の電流経路ＣＰ１’より抵抗が大きくなる問題がある。

従って、コレクタ電流は電流経路ＣＰ１’に集中する傾向となり、チップの電流密度が不均一となる問題がある。電流密度が不均一になると、熱暴走の危険が大きくなり、安全動作領域が狭くなる問題が発生する。また、オン時に動作しないセルが発生することによって更に抵抗成分が増大し、電流密度の不均一化が進む問題も生じる。

そこでこれらを解消するために、第２エミッタ電極の面積を拡張し、外部接続手段として金属プレートを採用する構造の半導体装置１５０が考えられる。

図７および図８は、第２エミッタ電極の面積を拡張した半導体装置１５０場合の一例を示す図である。図７（Ａ）が平面図であり、図７（Ｂ）が図７（Ａ）のｌ−ｌ線の断面図、図８（Ａ）が図７（Ａ）のｍ−ｍ線の断面図である。尚、図７（Ａ）では外部接続手段は省略している。

高濃度のｎ＋型半導体基板１０１ａの上にｎ−型半導体層１０１ｂを設けてコレクタ領域とし、その表面にｐ型のベース領域１０３（一点鎖線）を設け、ベース領域１０３表面には、格子状にｎ＋型のエミッタ領域１０４を形成する。島状のベース領域１０３はいずれも同等の形状及び面積で、半導体基板（チップ）上にマトリクス状に配置される。

破線で示す１層目の電極構造は以下の通りである。動作領域１０８（ベース領域１０３およびエミッタ領域１０４）表面には第１絶縁膜１２１（図７（Ｂ）参照）が設けられ、その上に第１ベース電極１０６および第１エミッタ電極１０７が設けられる。第１ベース電極１０６は短冊状に設けられ、その下方の複数のベース領域１０３と接続する。第１エミッタ電極１０７も短冊状に設けられ、エミッタ領域１０４と接続する。第１エミッタ電極１０７は、第１ベース電極１０６に平行してこれらと交互に配置される。

第１絶縁膜１２１には、ベース領域１０３、エミッタ領域１０４にそれぞれ対応したベースコンタクトホールＣＨ１’、エミッタコンタクトホールＣＨ２’が設けられる。ベースコンタクトホールＣＨ１’は、第１ベース電極１０６の下方でベース領域１０３と重畳し、互いに離間するように第１絶縁膜１２１に複数設けられる。エミッタコンタクトホールＣＨ２は、第１エミッタ電極１０７の下方でこれと重畳する短冊状に設けられる。

第１ベース電極１０６および第１エミッタ電極１０７の上には第２絶縁膜１２２（図７（Ｂ）参照）が設けられ、その上に、それぞれ１つの平板状の第２ベース電極１１６および第２エミッタ電極１１７が設けられる。第２ベース電極１１６下方の第２絶縁膜１２２にはベーススルーホールＴＨ１’のみが設けられ、第２エミッタ電極１１７下方の第２絶縁膜２２にはエミッタスルーホールＴＨ２’のみが設けられる。複数の第１ベース電極１０６は端部においてベーススルーホールＴＨ１’を介して平板状の第２ベース電極１１６とコンタクトする（図８（Ａ）参照）。

第２エミッタ電極１１７は、それぞれの列の第１エミッタ電極１０７と重畳するエミッタスルーホールＴＨ’を介して、第２エミッタ電極１１７とコンタクトする。第２エミッタ電極１１７は、第２ベース電極１１６より大きい面積を有する。そして、第２エミッタ電極１１７表面には、半田１３０などの導電性接着材により外部接続手段となる金属プレート１３１を固着する。

これにより、電流経路ＣＰ１’、ＣＰ２’の如く抵抗が低い領域を増加させると共に、電流経路ＣＰ３’の如く抵抗が高い領域を縮小することができ、電流集中を抑制できる。また、金属プレート１３１を外部接続手段として用いることでエミッタ電極部における抵抗低減が実現する。

ところが図７に示す構造では、第２エミッタ電極１１７表面の凹凸が大きくなり、半田１３０の濡れ性が悪く、金属プレート１３１が良好に固着できない問題が生じた。

図８（Ｂ）は、図７（Ａ）のｎ−ｎ線断面図である。

短冊状の第１エミッタ電極１０７の上においては、第１絶縁膜１２１に形成されるエミッタコンタクトホールＣＨ２’と、第２絶縁膜１２２に形成されるエミッタスルーホールＴＨ２’が重畳する。

すなわち、エミッタコンタクトホールＣＨ２’は基板表面と１層目の電極の間の第１絶縁膜１２１に形成され、エミッタスルーホールＴＨ２’は１層目の電極と２層目の電極の間の第２絶縁膜１２２に形成されるため、エミッタコンタクトホールＣＨ２’及びエミッタスルーホールＴＨ２’の重畳部では第１絶縁膜１２１の膜厚ｄ１および第２絶縁膜１２２の膜厚ｄ２の合計膜厚分の段差ｄ３（＝ｄ１＋ｄ２）が生じる。この段差は例えば３μｍ程度にもなるため、その上に形成される第２エミッタ電極１１７表面にも大きな段差を生じさせてしまう。従って、この表面に塗布する半田１３０の濡れ性が悪くなり、金属プレート１３１の固着不良が発生する問題となる。

本発明は上述した種々の問題点に鑑みてなされたものであり、第１に、コレクタ領域となる一導電型半導体基板と、前記基板上に設けられた逆導電型のベース領域と、前記ベース領域表面に格子状に設けられた一導電型のエミッタ領域と、前記ベース領域及び前記エミッタ領域上に設けられた第１絶縁膜と、島状の前記ベース領域にそれぞれ対応し前記第１絶縁膜に同等な大きさで設けられたベースコンタクトホールと、前記エミッタ領域上の前記第１絶縁膜に同等な大きさで複数設けられたエミッタコンタクトホールと、前記ベースコンタクトホールから露出する複数の前記ベース領域とコンタクトする短冊状の第１ベース電極と、前記エミッタコンタクトホールから露出する前記エミッタ領域とコンタクトする短冊状の第１エミッタ電極と、前記第１ベース電極および前記第１エミッタ電極上に設けられた第２絶縁膜と、一部の前記ベースコンタクトホールと対応し前記第２絶縁膜に設けられたベーススルーホールと、前記第１エミッタ電極上方の前記第２絶縁膜に均等な大きさで複数設けられたエミッタスルーホールと、前記第１ベース電極および前記第１エミッタ電極上に設けられ、前記第１エミッタ電極とコンタクトする平板状の第２エミッタ電極と、前記第２エミッタ電極より小さく、前記第１ベース電極および前記第１エミッタ電極上に設けられて前記第１ベース電極とコンタクトする平板状の第２ベース電極と、前記第２エミッタ電極上に設けられた導電性接着材と、該導電性接着材に固着する金属プレートと、を具備し、一つの前記第１エミッタ電極上に前記エミッタコンタクトホールと前記エミッタスルーホールが離間して交互に配置されることにより解決するものである。

本発明によれば以下の効果が得られる。

第１に、第１エミッタ電極の上下に配置されるエミッタコンタクトホールとエミッタスルーホールを非重畳にすることにより、第２エミッタ電極表面の凹凸を少なくすることができる。これにより、第２エミッタ電極表面に半田等の導電性接着材で外部接続手段となる金属プレートを固着する場合に、半田濡れ性不良の発生を抑制できる。

従来では、第１エミッタ電極上においてエミッタコンタクトホールとエミッタスルーホールが重畳するパターンであったため、第１エミッタ電極上に形成される第２エミッタ電極表面に大きな段差が形成される問題があった。第２エミッタ電極表面には半田等の導電性接着材で外部接続手段となる金属プレートを固着するため、第２エミッタ電極表面の段差が大きいと、半田が全面に均一に塗布されない半田濡れ性不良が発生していた。

しかし本実施形態によれば、第２エミッタ電極表面の平坦性が向上するため、半田濡れ性および、金属プレートの固着が良好となる。

第２エミッタ電極上に外部接続手段となる金属プレートを固着するので、外部接続手段としてボンディングワイヤを用いていた従来と比較して抵抗を低減できる。

第２に、平板状の第２エミッタ電極の面積を、第２ベース電極の面積より大きくすることで、第２エミッタ電極直下に配置される第１エミッタ電極の総面積を増加させることができる。これにより、電流経路の抵抗値が低い領域を増加させることができ、電流密度の集中を抑制できる。従って、チップの電流密度の均一化が図れ、熱暴走の危険や安全動作領域の狭小化を防止できる。

また、電流密度が分散するので、オン時に動作しないセルを少なくすることができ、不動作セルの存在による電流集中および抵抗成分の増加を回避できる。

第３に、従来と同等のＡＳＯ（Area of Safe Operating：安全動作領域）および抵抗値を実現する場合に、チップサイズを小型化することができる。

図１から図５を参照して本発明の実施の形態を詳細に説明する。本実施形態では半導体装置１０としてディスクリート素子のｎｐｎ型バイポーラトランジスタを例に説明する。

図１は本実施形態である半導体装置１０の構造を示す図である。図１は動作領域を示す図であり図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）のａ−ａ線断面図、図１（Ｃ）は図１（Ａ）のｂ−ｂ線断面図である。

半導体装置１０は、一導電型半導体基板と、ベース領域と、エミッタ領域と、第１絶縁膜と、ベースコンタクトホールと、エミッタコンタクトホールと、第１ベース電極と、第１エミッタ電極と、第２絶縁膜と、ベーススルーホールと、エミッタスルーホールと、第２エミッタ電極と、第２ベース電極と、導電性接着材と、金属プレートとから構成される。

半導体基板１は、高濃度のｎ＋型半導体基板１ａの上に例えばエピタキシャル成長などによりｎ−型半導体層１ｂを設けたものであり、バイポーラトランジスタのコレクタ領域となる。

ベース領域３は、コレクタ領域表面に設けられたｐ型拡散領域である。ベース領域３表面には、格子状にｎ＋型不純物を拡散してエミッタ領域４を形成する。これによりベース領域３は図中の正方形状に示す島状に分離される。尚、島状に分離されているのは表面的な構造であり、エミッタ領域４より深く形成されるベース領域３は、深い領域で１つの連続した領域となっている（図１（Ｃ））。島状に分割されたベース領域３とその周辺のエミッタ領域４で形成されるセルが多数配置されて動作領域８を構成する。本実施形態では島状のベース領域３はいずれも同等の形状及び面積で、半導体基板（チップ）上にマトリクス状に配置される。

図２は１層目の電極構造と動作領域を示す図であり、図２（Ａ）が平面図、図２（Ｂ）は図２（Ａ）のｃ−ｃ線断面図、図２（Ｃ）は図２（Ａ）のｄ−ｄ線断面図である。尚、図２（Ａ）において破線で示したのは２層目の電極である。

図２（Ａ）を参照して、動作領域８（ベース領域３およびエミッタ領域４）表面には第１絶縁膜（ここでは不図示）が設けられ、その上に第１ベース電極６および第１エミッタ電極７が設けられる。

第１ベース電極６は短冊状に設けられ、複数のベース領域３と接続する。１つの第１ベース電極６は、半導体基板（チップ）の一辺と平行する方向に配列する一行又は一列（ここでは一列）のベース領域３（およびそれらの間のエミッタ領域４）上に渡って延在し、延在方向に配列する全てのベース領域３とコンタクトする。

第１エミッタ電極７も短冊状に設けられ、エミッタ領域４と接続する。エミッタ領域４は格子状であるが（図１（Ａ））、第１エミッタ電極７は、半導体基板の一辺と平行する一方向のみに延在する。すなわち、第１ベース電極６に平行してこれらと交互に配置される。

図２（Ｂ）（Ｃ）を参照して、第１絶縁膜２１には、ベース領域３、エミッタ領域４にそれぞれ対応したベースコンタクトホールＣＨ１、エミッタコンタクトホールＣＨ２が設けられる。ベースコンタクトホールＣＨ１は、第１ベース電極６の下方でベース領域３と重畳し、互いに離間するように第１絶縁膜２１に複数設けられる。ベースコンタクトホールＣＨ１はいずれも同等の大きさの例えば矩形状である。１つの第１ベース電極６は複数のベースコンタクトホールＣＨ１から露出するベース領域３とコンタクトする（図２（Ｂ））。

エミッタコンタクトホールＣＨ２は、第１エミッタ電極７の下方でこれと重畳し、互いに離間するように第１絶縁膜２１に複数設けられる。エミッタコンタクトホールＣＨ２はいずれも同等の大きさの例えば矩形状である。１つの第１エミッタ電極７は、その下方の複数のエミッタコンタクトホールＣＨ２から露出するエミッタ領域４とコンタクトする（図２（Ｃ））。

図３は２層目の電極構造を示す図であり、図３（Ａ）が平面図、図３（Ｂ）は図３（Ａ）のｅ−ｅ線断面図、図３（Ｃ）は図３（Ａ）のｆ−ｆ線断面図である。尚、図３（Ａ）において破線で示したのは１層目の第１ベース電極６、第１エミッタ電極７であり、ベース領域３は一点鎖線で示した。

図３（Ａ）を参照して、第１ベース電極６および第１エミッタ電極７を覆って第２絶縁膜（ここでは不図示）が設けられ、その上に、それぞれ１つの平板状の第２ベース電極１６および第２エミッタ電極１７が設けられる。

第２ベース電極１６は複数の第１ベース電極６と接続する。すなわち、第２ベース電極１６は、ここでは行方向に延在して半導体基板（チップ）上に配置される全ての第１ベース電極６および第１エミッタ電極７の端部の上を覆い、全ての第１ベース電極６の端部とコンタクトする。

第２エミッタ電極１７は、第２ベース電極１６と隣接して設けられ、第１エミッタ電極７と接続する。すなわち、第２エミッタ電極１７は、半導体基板（チップ）上に配置される全ての第１ベース電極６および第１エミッタ電極７上を覆い、全ての第１エミッタ電極７とコンタクトする。

第２ベース電極１６と第２エミッタ電極１７の境界部Ｓは、所望の距離３０μｍ程度で離間される。境界部Ｓは、第１ベース電極６と第１エミッタ電極７が延在する方向と直交する方向に延在する。

図３（Ｂ）（Ｃ）を参照して、第２絶縁膜２２には、ベーススルーホールＴＨ１、エミッタスルーホールＴＨ２が設けられる。

第２ベース電極１６下方の第２絶縁膜２２にはベーススルーホールＴＨ１のみが設けられる。詳細には、それぞれの列の第１ベース電極６に対応して矩形状のベーススルーホールＴＨ１が設けられ、これを介して複数の第１ベース電極６は端部において１つの平板状の第２ベース電極１６とコンタクトする。すなわち、図３（Ｂ）の如く、第２ベース電極１６下方のベース領域３は、これと重畳するベースコンタクトホールＣＨ１、ベーススルーホールＴＨ１によって、ベース領域３の直上に配置された第１ベース電極６および第２ベース電極１６と直接的に接続する。

第２エミッタ電極１７の下方の第２絶縁膜２２にはエミッタスルーホールＴＨ２のみが設けられる。詳細には、それぞれの列の第１エミッタ電極７と重畳するように複数の矩形状のエミッタスルーホールＴＨ２が設けられ、これを介して第１エミッタ電極７は１つの平板状の第２エミッタ電極１７とコンタクトする。１つの第１エミッタ電極７に対応して複数のエミッタスルーホールＴＨ２が配置され、各エミッタスルーホールＴＨ２は同等の大きさを有する。尚、図３（Ａ）においては、説明の便宜上、エミッタコンタクトホールＣＨ２もエミッタスルーホールＴＨ２（およびベーススルーホールＴＨ１）と同様に実線で示している。しかし、エミッタコンタクトホールＣＨ２は、破線で示したベースコンタクトホールＣＨ１と同じ第１絶縁膜２１に形成されるものである。

本実施形態では、１つの第１エミッタ電極７の上下において、第２絶縁膜２２に設けられたエミッタスルーホールＴＨ２と第１絶縁膜２１に設けられたエミッタコンタクトホールＣＨ２を、非重畳に配置する。

つまり、１つの第１エミッタ電極７は、複数のエミッタコンタクトホールＣＨ２を介してエミッタ領域４とコンタクトし、複数のエミッタスルーホールＴＨ２を介して第２エミッタ電極１７と接続するのであるが、エミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２を、図３（Ａ）に示す平面パターンにおいて互いに離間して交互になるように配置する。これにより、第２エミッタ電極１７表面の平坦性を良好にできるが、これについては後述する。

第２ベース電極１６の面積は、第２エミッタ電極１７の面積の３分の１以下である。より好適には、第２ベース電極１６は、その表面に１箇所または２箇所ボンディングワイヤ３４が固着できればよいので、少なくともワイヤボンドに必要な面積（例えば６０μｍ〜１００μｍの幅Ｗ（図３（Ａ））参照））を確保した最小限の面積とする。これにより、第２エミッタ電極１７の面積を従来より拡張することができる。

従来（図６参照）は、第１エミッタ電極は、少なくとも一部が格子状に設けられていたが、本実施形態では全ての第１エミッタ電極７を短冊状に設けることにより、第２エミッタ電極１７の面積を最大限まで拡張することができる。

図３（Ｃ）を参照して、第２エミッタ電極１７の面積を拡張することにより、その下方の動作領域８では電流経路ＣＰ１、ＣＰ２の如くコレクタ電流が略真上に引き上げられることとなり、電流経路の低抵抗化が図れる。そして第２ベース電極１６下方に位置する動作領域８の面積を低減できるので、電流経路ＣＰ３の如く、動作領域８から薄い第１エミッタ電極７をその延在方向に流れて第２エミッタ電極１７に引き上げられる、抵抗の高い電流経路を少なくすることができる。

図４は、外部接続手段を示す図であり図４（Ａ）が平面図、図４（Ｂ）が図４（Ａ）の
ｉ−ｉ線断面図である。

半導体装置１０は、裏面にコレクタ電極１８が形成され、例えば銅（Ｃｕ）の打ち抜きフレーム３１のヘッダー上に固着される。第２エミッタ電極１７表面には、導電性接着材（例えば半田や銀（Ａｇ）ペーストなど）３０が塗布され、金属プレート３３が固着される。金属プレート（例えば銅（Ｃｕ））は他端がフレーム３１に固着される。第２ベース電極１６上には、例えば金（Ａｕ）などのボンディングワイヤ３４が固着され、他端がフレーム３１に固着される。

本実施形態では、２層の電極構造を有するトランジスタであっても、第２エミッタ電極１７表面の平坦性が良好となり、その表面に固着する金属プレート３３の固着不良を回避できる。これは、１つの第１エミッタ電極７において、その上下に形成されるエミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２が非重畳に配置されるためである。これにより、エミッタコンタクトホールＣＨ２’とエミッタスルーホールＴＨ２’が重畳して配置されていた従来構造（図８（Ｂ））と比較して、第２エミッタ電極２表面の凹凸を平坦にすることができる。

図５は、これを説明する断面図である。図５（Ａ）が図３（Ａ）のｇ−ｇ線断面図であり、図５（Ｂ）が図３（Ａ）のｈ−ｈ線断面図である。また図５（Ｃ）は、従来の第１エミッタ電極部分の断面図であり、図８（Ｂ）と同じ断面図である。

図５（Ａ）の如く、１つのエミッタ電極７上において、エミッタコンタクトホールＣＨ２の形成箇所にはエミッタスルーホールＴＨ２が形成されない。このためエミッタコンタクトホールＣＨ２上に形成される第１エミッタ電極７、第２絶縁膜２２および第２エミッタ電極１７は、エミッタコンタクトホールＣＨ２による段差ｄ１（第１絶縁膜２１の厚み分の段差）のみが影響する。

また、図５（Ｂ）の如く、１つのエミッタ電極７上において、エミッタスルーホールＴＨ２の形成箇所にはエミッタコンタクトホールＣＨ２が形成されない。このためエミッタコンタクトホールＣＨ２上に形成される第１エミッタ電極７、第２絶縁膜２２および第２エミッタ電極１７は、エミッタスルーホールＴＨ２による段差ｄ２（第２絶縁膜２２の厚み分の段差）のみが影響する。

一方、図５（Ｃ）の如く、従来構造（図７参照）においては、１つの第１エミッタ電極７において、エミッタコンタクトホールＣＨ２’とエミッタスルーホールＴＨ２’が重畳して配置されていた。従って、第１絶縁膜１２１と第２絶縁膜１２２の厚みがそれぞれ本実施形態と同様の場合、重畳部の段差ｄ３は、エミッタコンタクトホールＣＨ２’の段差ｄ１とエミッタスルーホールＴＨ２’の段差ｄ２の合計値（段差ｄ３）となり、第２エミッタ電極１１７表面の凹凸が大きかった。これにより、金属プレートを固着する場合において半田の濡れ性が悪くなる問題があった。

本実施形態によれば、第２エミッタ電極１７表面の凹凸は、段差ｄ２または段差ｄ１のみとなる。つまり最大でも段差ｄ２となり従来の段差ｄ３より低減できる。従って、第２エミッタ電極１７表面の平坦性が良好であるので、半田の濡れ性不良を改善でき、金属プレート３３を良好に固着することができる。

これにより、チップ全体の電流密度の不均一さが解消され、熱暴走の危険が少なくなり、ＡＳＯを拡大できる。更に、動作しないセルの発生が抑制できるので、不動作セルの存在による更なる抵抗成分の増大を回避できる。

以上、本実施形態ではｎｐｎ型バイポーラトランジスタを例に説明したが、導電型を逆にしたｐｎｐ型バイポーラトランジスタであっても同様に実施でき、同様の効果が得られる。

本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明の実施形態と従来技術を比較する断面図である。 従来技術を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。 従来技術を説明するための（Ａ）平面図、（Ｂ）断面図である。 従来技術を説明するための（Ａ）断面図、（Ｂ）断面図である。

符号の説明

１ 半導体基板
１ａ ｎ＋型半導体基板
１ｂ ｎ−型半導体層
３ ベース領域
４ エミッタ領域
６ 第１ベース電極
７ 第１エミッタ電極
８ 動作領域
１０ 半導体素子
１６ 第２ベース電極
１７ 第２エミッタ電極
２１ 第１絶縁膜
２２ 第２絶縁膜
３０ 半田
３３ 金属プレート
３４ ボンディングワイヤ
５１ 半導体基板
５２ ｎ型半導体層
５３ ベース領域
５４ エミッタ領域
５６ 第１ベース電極
５７ 第１エミッタ電極
５８ 動作領域
６６ 第２ベース電極
６７ 第２エミッタ電極
１００ 半導体素子
１５０ 半導体素子
１０１ 半導体基板
１０１ａ ｎ＋型半導体基板
１０１ｂ ｎ−型半導体層
１０３ ベース領域
１０４ エミッタ領域
１０６ 第１ベース電極
１０７ 第１エミッタ電極
１０８ 動作領域
１１６ 第２ベース電極
１１７ 第２エミッタ電極
１２１ 第１絶縁膜
１２２ 第２絶縁膜
１３０ 半田
１３１ 金属プレート
ＣＨ１ ベースコンタクトホール
ＣＨ２ エミッタコンタクトホール
ＴＨ１ ベーススルーホール
ＴＨ２ エミッタスルーホール

Claims (3)

1. コレクタ領域となる一導電型半導体基板と、
   前記基板上に設けられた逆導電型のベース領域と、
   前記ベース領域表面に格子状に設けられた一導電型のエミッタ領域と、
   前記ベース領域及び前記エミッタ領域上に設けられた第１絶縁膜と、
   島状の前記ベース領域にそれぞれ対応し前記第１絶縁膜に同等な大きさで設けられたベースコンタクトホールと、
   前記エミッタ領域上の前記第１絶縁膜に同等な大きさで複数設けられたエミッタコンタクトホールと、
   前記ベースコンタクトホールから露出する複数の前記ベース領域とコンタクトする短冊状の第１ベース電極と、
   前記エミッタコンタクトホールから露出する前記エミッタ領域とコンタクトする短冊状の第１エミッタ電極と、
   前記第１ベース電極および前記第１エミッタ電極上に設けられた第２絶縁膜と、
   一部の前記ベースコンタクトホールと対応し前記第２絶縁膜に設けられたベーススルーホールと、
   前記第１エミッタ電極上方の前記第２絶縁膜に均等な大きさで複数設けられたエミッタスルーホールと、
   前記第１ベース電極および前記第１エミッタ電極上に設けられ、前記第１エミッタ電極とコンタクトする平板状の第２エミッタ電極と、
   前記第２エミッタ電極より小さく、前記第１ベース電極および前記第１エミッタ電極上に設けられて前記第１ベース電極とコンタクトする平板状の第２ベース電極と、
   前記第２エミッタ電極上に設けられた導電性接着材と、
   該導電性接着材に固着する金属プレートと、を具備し、
   一つの前記第１エミッタ電極上に前記エミッタコンタクトホールと前記エミッタスルーホールが離間して交互に配置されることを特徴とする半導体装置。
2. 前記第１ベース電極はそれぞれ、該第１ベース電極の延在方向に配置される複数の前記ベース領域の全てとコンタクトすることを特徴とする請求項１に記載の半導体装置。
3. 前記第２ベース電極の面積は前記第２エミッタ電極の面積の３分の１以下であることを特徴とする請求項２に記載の半導体装置。

Images