JP2010054280A - Lsi tester, automatic creation tool of test program, and test system - Google Patents
Lsi tester, automatic creation tool of test program, and test system Download PDFInfo
- Publication number
- JP2010054280A JP2010054280A JP2008218193A JP2008218193A JP2010054280A JP 2010054280 A JP2010054280 A JP 2010054280A JP 2008218193 A JP2008218193 A JP 2008218193A JP 2008218193 A JP2008218193 A JP 2008218193A JP 2010054280 A JP2010054280 A JP 2010054280A
- Authority
- JP
- Japan
- Prior art keywords
- test
- pin
- data
- test program
- lineup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、デバッグツールを備えたLSIテスタおよびテストプログラム自動作成ツール(プログラム)に関し、テスト対象のLSI(大規模半導体集積回路)のピンラインナップのデータを自動的に生成する機能を提供するツールに関するものである。 The present invention relates to an LSI tester having a debugging tool and a test program automatic creation tool (program), and relates to a tool that provides a function of automatically generating pin lineup data of a test target LSI (large scale semiconductor integrated circuit). Is.
LSIテスタは、IC、LSI等の被試験対象の良否を判定するために、被試験対象に電圧や電流を印加して、被試験対象のICやLSIから出力される電流や電圧を測定し、規定範囲に入っているかどうか検査するDCテストや、パターンデータを入力して所望の論理出力が得られるか検査するファンクションテストなどを行うのに使用される。 The LSI tester applies a voltage or current to the object under test to determine the quality of the object under test such as an IC or LSI, measures the current or voltage output from the IC or LSI under test, It is used to perform a DC test for inspecting whether it is within a specified range, a function test for inspecting whether a desired logic output can be obtained by inputting pattern data, and the like.
近年のLSIテスタは、デバッグを支援するためのデバッグツールを備えており、そのデバッグの際に実行されるテストプログラムの多くは、ユーザーが設計したLSIのレイアウトデータやシミュレーションパターンに基づいて、テストプログラム自動作成ツール(ソフトウェア)により作成されるようになってきている(図5参照)。なお、テストプログラム自動作成装置に関する発明としては、例えば特許文献1に記載されているものがある。 Recent LSI testers are equipped with a debugging tool for supporting debugging, and many of the test programs executed at the time of debugging are based on LSI layout data and simulation patterns designed by the user. It is created by an automatic creation tool (software) (see FIG. 5). An invention relating to an automatic test program creation device is disclosed in, for example, Patent Document 1.
テストプログラムで実行するテストには、DCテストやファンクションテスト、アナログレベルを測定するDACテストなど複数種類あるとともに、同一種類のテストであっても試験対象となる回路ブロックや機能に応じて使用するピン(外部端子)の組合せが異なる場合がある。そのため、テストプログラム自動作成ツールでは、図6に示すように、テストごとに使用するピンの組合せを指定するピングループと呼ばれるデータを設定し出力することが行われる。
近年のLSIテスタでは、レベル設定やタイミング設定がパーピン処理されるようになってきている。そこで、それに対応するためデバッグツールにおいても、モニタ上にすべてのピンの状態を表示するのではなく、表示するピンの組合せをテストに応じてピンラインナップとしてグループ化して定義するとともに、定義されたグループの中から任意のものを選択できるようにするピンラインナップツールを設けたものが提供されている(図5参照)。 In recent LSI testers, level setting and timing setting are perpin processed. Therefore, in order to cope with it, the debug tool does not display the status of all pins on the monitor, but defines the combination of pins to be displayed as a group of pins according to the test. There is provided one provided with a pin line-up tool that allows an arbitrary one to be selected from (see FIG. 5).
しかしながら、従来のピンラインナップツールは、実行する各テストに応じたピンラインナップを定義したり選択したりすることで、ピンの状態を重要なピンから順に表示させたり、余分なピンの状態の表示を省略して必要なピンの状態のみを表示させることができる。それによって、デバッグ作業がやり易くなるものの、ピンラインナップの定義や選択はオペレータが手作業で行わなくてはならなかった。そのため、デバッグ前の準備時間が長くなるとともに、作業が面倒であるためその機能が充分に活かされないことがあるという課題があった。 However, the conventional pin line-up tool defines and selects the pin line-up according to each test to be executed, so that the pin state is displayed in order from the important pin, or the state of the extra pin state is displayed. It can be omitted and only the necessary pin states can be displayed. This makes debugging easier, but the pin line definition and selection had to be done manually by the operator. For this reason, there are problems that preparation time before debugging becomes long and the function is not fully utilized because the work is troublesome.
なお、シミュレーションパターンに基づいてテストプログラム自動作成ツールで設定するピングループと、テスタのピンラインナップツールで定義、選択するピンラインナップは、テストが特定されるとほぼ同じとなる。あるテストで使用するピンが決まると、デバッグ処理でモニタに表示させたいピンの種類は、シミュレーション時の着眼点と似てくる。 Note that the pin group set by the test program automatic creation tool based on the simulation pattern and the pin lineup defined and selected by the tester pin lineup tool are substantially the same when the test is specified. When the pins to be used in a test are determined, the types of pins that are desired to be displayed on the monitor in the debugging process are similar to the point of interest during simulation.
この発明の目的は、LSIテスタを用いたテストプログラムのデバッグにおいて、オペレータの負担を軽減するとともにデバッグ前に行う準備に要する時間を短縮できるようにすることにある。 SUMMARY OF THE INVENTION An object of the present invention is to reduce the burden on an operator and shorten the time required for preparation before debugging in debugging a test program using an LSI tester.
この発明の他の目的は、LSIテスタにピンラインナップの修正にかかわる情報を記憶させ、他のテストで使用するピンラインナップを自動的に修正する機能を持たせて、デバッグ効率の向上を図ることにある。 Another object of the present invention is to improve the debugging efficiency by storing the information related to the correction of the pin lineup in the LSI tester and having the function of automatically correcting the pin lineup used in other tests. is there.
上記目的を達成するため請求項1に記載の発明は、LSIテスタに、LSIのテストプログラムを実行するテスト制御部と、テストの内容に関わるピンの状態を表示させ実行されたテストプログラムのデバッグを支援するデバッグ機能と、テストプログラム自動作成ツールから与えられたテスト内容に関わる複数のピンの組合せを指定するデータ群および該データ群の各データに付随したデータ識別情報を含む補助データに基づいて、状態を表示させるピンの組合せを選択するピンラインナップ制御機能と、を設けるようにしたものである。これにより、オペレータの負担を軽減するとともにデバッグ前に行う準備に要する時間を短縮することができる。 In order to achieve the above object, an invention according to claim 1 is directed to a test control unit for executing an LSI test program on an LSI tester and debugging a test program executed by displaying a pin state related to a test content. Based on auxiliary data including a debug function to support, a data group specifying a combination of a plurality of pins related to the test contents given from the test program automatic creation tool, and data identification information attached to each data of the data group, And a pin lineup control function for selecting a combination of pins for displaying the status. As a result, the burden on the operator can be reduced and the time required for preparation before debugging can be shortened.
請求項2に記載の発明は、請求項1に記載の発明において、LSIテスタに、前記データ群のデータを修正する修正機能を設けるようにしたものである。これにより、表示順などを調整した好みのピンラインナップを得ることができる。 According to a second aspect of the present invention, in the first aspect of the present invention, the LSI tester is provided with a correction function for correcting the data of the data group. Thereby, it is possible to obtain a favorite pin lineup in which the display order is adjusted.
請求項3に記載の発明は、請求項2に記載の発明において、前記修正機能により修正された内容を記憶し、後に当該修正に係るデータと同一若しくは類似のデータが選択された場合に前記修正内容に応じてデータを修正する学習機能を設けるようにしたものである。これにより、ピンラインナップに関しオペレータが既に行った修正と同様な修正を繰り返す手間を減らし、デバッグ効率の向上を図ることができる。 The invention described in claim 3 stores the contents corrected by the correction function in the invention described in claim 2, and the correction is performed when data that is the same as or similar to the data related to the correction is selected later. A learning function for correcting data according to the contents is provided. Thereby, it is possible to reduce the trouble of repeating the same correction as the correction already performed by the operator with respect to the pin lineup, and to improve the debugging efficiency.
請求項4に記載の発明は、テストプログラム自動作成ツールに、LSIの設計データおよびシミュレーション情報に基づいて当該LSIをテストするテストプログラムを作成する機能と、前記テストプログラムによって実行される複数のテストのそれぞれの内容に対応した複数のピンの組合せを指定するデータ群および該データ群の各データに付随したデータ識別情報を含む補助データを作成する機能を設けるようにしたものである。これにより、オペレータの負担を軽減するとともに、デバッグ前に行う準備に要する時間を短縮することができる。 According to a fourth aspect of the present invention, a test program automatic creation tool has a function of creating a test program for testing an LSI based on LSI design data and simulation information, and a plurality of tests executed by the test program. A function of creating auxiliary data including a data group designating a combination of a plurality of pins corresponding to each content and data identification information attached to each data of the data group is provided. As a result, the burden on the operator can be reduced and the time required for preparation before debugging can be reduced.
請求項5に記載の発明は、請求項1〜3のいずれかに記載のLSIテスタと、請求項4に記載のテストプログラム自動作成ツールとを備えたテストシステムであって、前記テストプログラム自動作成ツールによって作成された前記テストプログラムと前記複数のピンの組合せを指定するデータ群および補助データとが前記LSIテスタに供給されるように構成したものである。 The invention according to claim 5 is a test system comprising the LSI tester according to any one of claims 1 to 3 and the test program automatic creation tool according to claim 4, wherein the test program is automatically created. The test program created by a tool, a data group designating a combination of the plurality of pins, and auxiliary data are supplied to the LSI tester.
本発明によれば、LSIテスタを用いたテストプログラムのデバッグにおいて、オペレータの負担を軽減するとともにデバッグ前に行う準備に要する時間を短縮することができる。また、テスタにピンラインナップの修正にかかわる情報を記憶させ、他のテストで使用するピンラインナップを自動的に修正する機能を持たせることで、デバッグ効率を向上させることができるという効果がある。 According to the present invention, in debugging a test program using an LSI tester, it is possible to reduce the burden on the operator and shorten the time required for preparation before debugging. In addition, it is possible to improve the debugging efficiency by storing the information related to the correction of the pin lineup in the tester and having the function of automatically correcting the pin lineup used in other tests.
以下、本発明の好適な実施の形態を図面に基づいて説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
図1は、本発明を適用したテストシステムの一実施形態を示す。 FIG. 1 shows an embodiment of a test system to which the present invention is applied.
本実施形態のテストシステムは、テストプログラム自動作成ツール10と、該ツールによって作成されたテストプログラムを実行してデバッグを行うLSIテスタ20とから構成される。テストプログラム自動作成ツール10は、ソフトウェア(プログラム)であり、パーソナルコンピュータやワークステーションなどに搭載されて、ユーザーが設計したLSIのレイアウトデータ11やシミュレーションパターン(シミュレーションに使用する信号のデータ)12に基づいてテストプログラムを作成する。
The test system of this embodiment includes a test program
LSIテスタ20は、図示しないキーボードなどの入力操作装置から入力されるスタート指令によって上記テストプログラムを実行するテスト制御部21と、テストの内容に関わるピンの状態をモニタ上に表示させ実行されたテストプログラムのデバッグを支援するためのデバッグツール22、実行する各テストに応じたピンラインナップを定義したり選択したりするピンラインナップツール23、該ピンラインナップツール23に対してピンラインナップツールの切替えを指示するピンラインナップ制御部24などを備える。
The
テスト制御部21は、ブレークポイントなどを設定しテストプログラムをテストごとに区切って実行しトレース処理などを行う制御用プログラムと、それを実行するMPU(マイクロプロセッサ)やRAMなどから構成される一種のファームウェアである。テスト制御部21にはATE(自動テスト装置)が接続され、ATEに被テストデバイスとしてのLSIが接続される。
The
この実施形態においては、テストプログラム自動作成ツール10に、テストに応じて使用するピンのグループをピンラインナップと対応させて定義する機能が設けられる。具体的には、図2に示すように、もともとテストプログラム自動作成ツール10によって作成されていた設定ピングループに、ピンラインナップツール23で扱う「ピンラインナップ名」を補助データとして対応付けたものを、テストプログラム自動作成ツール10が作成してテストプログラムとともに出力する機能を持たせる。
In this embodiment, the test program
図3には、テストプログラム自動作成ツール10に設けられた新たな機能を有する各テストのテストプログラム記述の出力処理の手順が示されている。
FIG. 3 shows a procedure for outputting a test program description of each test having a new function provided in the test program
テストプログラム自動作成ツール10は、例えば図2の「テストID」が“tno.1000”で示されるDCテストのためのプログラム記述を出力した後、当該テストで使用するピンの組合せと同じ組合せ、順序を有するピングループのデータが既にあるか否かを判定する(ステップS2)。ここで、“Yes”すなわち同じデータが既にあるときは、該ピングループに当該テストのピンラインナップ名を付けて登録する(ステップS4)。一方、ステップS2で“No”すなわち同じデータがなかったときは、当該テストで使用するピンの組合せを新しいピンラインナップのデータとして作成する(ステップS3)。
The test program
その後、作成したピンラインナップデータに、当該テストのピンラインナップ名を付けて登録する(ステップS4)。登録されたピンラインナップ名は、対応するテストのプログラムがテストプログラム自動作成ツール10からLSIテスタ20へ出力される際に、ピンラインナップ補助データとして出力されることとなる。ピンラインナップ補助データとしては、図3のうち「テストID」と「ピンラインナップ名」を含んでいれば良い。なお、「テストID」は、テスト番号、カテゴリ番号、FCパターン名称など、テスト内容の種類を示すキーとなるものであればどのようなものでもよく、複数の情報のAND条件で決まるものでも良い。
Thereafter, the created pin lineup data is registered with the pin lineup name of the test concerned (step S4). The registered pin lineup name is output as pin lineup auxiliary data when the corresponding test program is output from the test program
図4には、LSIテスタ20に新たに設けられたピンラインナップ制御部24による処理の手順が示されている。
FIG. 4 shows a processing procedure by the pin
ピンラインナップ制御部24は、テスト制御部21からテストプログラムの実行中断を示す“pause”通知を受けると、図4の処理を開始する。なお、この“pause”通知は、テスト制御部21によって実行されるテストプログラムが、予め設定されたブレークポイントなどに達し、プログラムの実行を停止した際になされる。
When the pin
“pause”通知を受けると、ピンラインナップ制御部24は、現在のテストのID(テスト番号)を確認して、当該テストIDに対応するピンラインナップ名をピンラインナップ補助データから調べて、現在のテストのピンラインナップ名と一致するか判定する(ステップS5)。そして、ピンラインナップ名が異なっていれば、ピンラインナップツール23に対してピンラインナップの切替えを指示して処理を終了する(ステップS6)。ピンラインナップ名が同じであれば、次のテストを実行する際に、ピンラインナップを切り替えず前と同じピンラインナップを使用する。
Upon receiving the “pause” notification, the pin
ところで、テストプログラム自動作成ツールにより作成されたピングループは、そのままピンラインナップとして使用することが可能な場合もあるが、順序が最適でなかったりユーザーによってはピングループで設定されたすべてのピンの状態をモニタに表示させなくても良いと考える場合もある。そのような場合には、ピンラインナップツール23を使用して、ピンラインナップの定義を修正することができるように構成されている。また、ピンラインナップ制御部24からの指示によりピンラインナップツール23が切り替えたピンラインナップが適切でない場合には、ユーザーがピンラインナップツール23によって手動で他のピンラインナップに切り替えることができるように構成されている。
By the way, the pin group created by the test program automatic creation tool may be used as it is as a pin lineup, but the order is not optimal or the state of all pins set by the pin group depending on the user May not be displayed on the monitor. In such a case, the pin line-
テストプログラム上のピングループ定義は、もともとシミュレーションパターン上のグループやレイアウト情報から決まるグループで作成されるようになっているため、そのピングループ定義からデバッグ表示上のピンラインナップデータを出力することで、ユーザーがピンラインナップツールを使用してピンラインナップの定義を行う手間を省き、LSIテスタにおいてある程度適当なピンラインナップを自動的に作り出すことができる。また、順序などの観点で最適でないでもピンラインナップツール23を使用して順序を編集すればよいので、最初から定義する場合よりも簡単に作業を終了することができる。
Since the pin group definition on the test program is originally created by the group on the simulation pattern and the group determined by the layout information, by outputting the pin lineup data on the debug display from the pin group definition, The user can save time and effort to define the pin lineup using the pin lineup tool, and an appropriate pin lineup can be automatically created in the LSI tester. Even if the order is not optimal, the order may be edited using the pin line-
さらに、ピンラインナップ制御部24が現在のテストに合ったピンラインナップに自動的に切り替えてくれるので、ユーザーによるピンラインナップの切替えの手間を省くことができる。その結果、ユーザーは、テストの種類に応じて適切にグルーピングされた複数のピンに関する情報をモニタ上で確認しながらデバッグ作業を行えるので、デバッグ作業を効率的に行うことができるようになる。また、選択された各ピンの測定値を一緒に表示するデバッグツールが存在する場合、デバッグ中のテスト測定ピン情報をモニタ画面の上の方などに集めて表示させることで、視認性を向上させることもできる。
Furthermore, since the pin line-
ピンラインナップ制御部24は、テスト制御部21やピンラインナップツール23と独立して設けてもよいが、テスト制御部21またはピンラインナップツール23と一体に構成するようにしても良い。また、ピンラインナップ制御部24は、テスト制御部21と同様にプログラムとハードウェアとが一体となったファームウェアとして構成しても良いが、テスト制御部21とハードウェアを共用させることができ、その場合、ソフトウェア(プログラム)として構成される。そして、このプログラムは、テスト制御部21を構成する制御用プログラムなどと独立して設けてもよいし、制御用プログラムの機能の一部として設けても良い。同様に、ピンラインナップツール23の機能の一部として設けても良い。
(変形例)
LSIにはロジックLSIやアナログLSIなど色々な種類のLSIが存在しており、LSIの種類に応じてそれぞれ得意とするデバッグ対象が異なる種々のデバッグツールが提供されており、LSIテスタ20には、複数のデバッグツールを搭載しているものある。前記実施形態のピンラインナップツール23による管理は、複数のデバッグツールに共通に行うこともできるが、ツール毎に異なるピンラインナップ定義を行えるようにすることも可能である。
The pin
(Modification)
There are various types of LSIs such as logic LSIs and analog LSIs, and various debugging tools with different debugging targets are provided according to the types of LSIs. Some have multiple debugging tools. Management by the pin line-
そして、その場合、ピンラインナップ定義の自動作成時に、ツールの種別ごとにピンラインナップ名を管理する形式とすることできる。また、ピンラインナップ定義が複数のデバッグツールに対して共通とされている場合に、ピンラインナップ制御部24が各ツール(ピンラインナップツールとデバッグツール)に対して、個別にピンラインナップの切替えを指示することで、ツール別のピンラインナップ自動切換えを実現することもできる。
In this case, the pin lineup name can be managed for each tool type when the pin lineup definition is automatically created. When the pin lineup definition is common to a plurality of debug tools, the pin
さらに、最初に行ったデバッグの段階で、ピンラインナップ補助データに基づいてピンラインナップを自動切替えした状態に不都合があり、ユーザーが手動で他のピンラインナップに切替えを行なったりピンの順序を並び替えたりしたような場合に、それをメモリに記憶しておく。そして、その後のテストで同様なピンラインナップ補助データが読み出された際に、前記記憶に基づいてピンラインナップ名や定義を書き替える学習機能をピンラインナップ制御部24もしくはピンラインナップツール23に持たせるように構成しても良い。
Furthermore, there is an inconvenience when the pin lineup is automatically switched based on the pin lineup auxiliary data at the initial debugging stage, and the user manually switches to another pinlineup or rearranges the pin order. In such a case, it is stored in the memory. Then, when the same pin lineup auxiliary data is read in the subsequent test, the pin
なお、この学習機能は、テストプログラム自動作成ツール10によるピンラインナップデータ管理とは切り離して、テストプログラム自動作成ツール10がピンラインナップデータ管理機能を持たずユーザーが手作業でピンラインナップを作成するようなシステム(図5参照)においても、テスタに学習機能を有するピンラインナップ制御部を設けて、ユーザーが手動で設定したピンラインナップを記憶させることで、ピンラインナップの自動切替えを行うようにすることも可能である。
This learning function is separate from the pin lineup data management by the test program
また、デバッグ時に一時的にピンラインナップを修正した場合、該当テストのピンラインナップ名や定義を必ず書き替えるのではなく、ユーザーに書き替えるか否かの選択をさせる機能を持たせてよい。 In addition, when the pin lineup is temporarily modified during debugging, a function may be provided that allows the user to select whether or not to rewrite the pin lineup name and definition of the corresponding test.
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、テスト制御部24からの“pause”通知によってピンラインナップを自動切替えすると説明したが、このような自動切替えを行うモードと、手動で切替えを行なうモードとを設けて、ユーザーが自動切替えしないことを選択できるように構成したり、特定のテストについては自動切替えしないという情報をピンラインナップ補助データとして付加する機能をテストプログラム自動作成ツール10に持たせるとともに、ピンラインナップ制御部23にはその補助データを認識して自動切替えをしない機能を持たせるように構成しても良い。
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment. For example, in the above-described embodiment, it has been described that the pin lineup is automatically switched based on the “pause” notification from the
10 テストプログラム自動作成ツール
11 レイアウトデータ
12 シミュレーションパターン
20 LSIテスタ
21 テスト制御部
22 デバッグツール
23 ピンラインナップツール
24 ピンラインナップ制御部
10 Test Program
Claims (5)
テストの内容に関わるピンの状態を表示させ実行されたテストプログラムのデバッグを支援するデバッグ機能と、
テストプログラム自動作成ツールから与えられたテスト内容に関わる複数のピンの組合せを指定するデータ群および該データ群の各データに付随したデータ識別情報を含む補助データに基づいて、状態を表示させるピンの組合せを選択するピンラインナップ制御機能と、
を備えることを特徴とするLSIテスタ。 A test control unit for executing an LSI test program;
A debugging function that supports debugging of the executed test program by displaying the pin status related to the test contents,
Based on auxiliary data including a data group specifying a combination of a plurality of pins related to the test content given from the test program automatic creation tool and data identification information attached to each data of the data group, the pin of which the state is displayed Pin lineup control function to select the combination,
An LSI tester comprising:
前記テストプログラムによって実行される複数のテストのそれぞれの内容に対応した複数のピンの組合せを指定するデータ群および該データ群の各データに付随したデータ識別情報を含む補助データを作成する機能と、
をコンピュータに実現させるためのテストプログラム自動作成ツール。 A function of creating a test program for testing the LSI based on the LSI design data and simulation information;
A function of creating auxiliary data including a data group designating a combination of a plurality of pins corresponding to the contents of a plurality of tests executed by the test program and data identification information attached to each data of the data group;
Test program automatic creation tool to make computer realize.
前記テストプログラム自動作成ツールによって作成された前記テストプログラムと前記複数のピンの組合せを指定するデータ群および補助データとが前記LSIテスタに供給されるように構成されていることを特徴とするテストシステム。 An LSI tester according to any one of claims 1 to 3 and a test program automatic creation tool according to claim 4,
A test system configured to supply the LSI tester with a data group and auxiliary data for specifying a combination of the test program and the plurality of pins created by the test program automatic creation tool .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218193A JP2010054280A (en) | 2008-08-27 | 2008-08-27 | Lsi tester, automatic creation tool of test program, and test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218193A JP2010054280A (en) | 2008-08-27 | 2008-08-27 | Lsi tester, automatic creation tool of test program, and test system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010054280A true JP2010054280A (en) | 2010-03-11 |
Family
ID=42070379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008218193A Withdrawn JP2010054280A (en) | 2008-08-27 | 2008-08-27 | Lsi tester, automatic creation tool of test program, and test system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010054280A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335404A (en) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | Inspecting apparatus and method |
JP2001134469A (en) * | 1999-08-16 | 2001-05-18 | Advantest Corp | Program debug device for testing semiconductor |
JP2002333991A (en) * | 2001-05-09 | 2002-11-22 | Nec Corp | Test program preparing device and its method |
JP2003028929A (en) * | 2001-07-13 | 2003-01-29 | Advantest Corp | Sequence monitor for semiconductor testing device |
JP2006031354A (en) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | Test program generating device and test program generating system |
-
2008
- 2008-08-27 JP JP2008218193A patent/JP2010054280A/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335404A (en) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | Inspecting apparatus and method |
JP2001134469A (en) * | 1999-08-16 | 2001-05-18 | Advantest Corp | Program debug device for testing semiconductor |
JP2002333991A (en) * | 2001-05-09 | 2002-11-22 | Nec Corp | Test program preparing device and its method |
JP2003028929A (en) * | 2001-07-13 | 2003-01-29 | Advantest Corp | Sequence monitor for semiconductor testing device |
JP2006031354A (en) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | Test program generating device and test program generating system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5859173B1 (en) | Engineering tool, program editing device, and program editing system | |
US20080162104A1 (en) | Simulation data creation supporting device | |
JPWO2005036402A1 (en) | Test program debug device, semiconductor test device, test program debug method, and test method | |
US6725449B1 (en) | Semiconductor test program debugging apparatus | |
JP2001134469A (en) | Program debug device for testing semiconductor | |
JP2010054280A (en) | Lsi tester, automatic creation tool of test program, and test system | |
JP4035396B2 (en) | Semiconductor test apparatus and test method | |
KR20070035266A (en) | Testing method for software | |
JP2012088069A (en) | Test device | |
JP2591071B2 (en) | LSI test system | |
JP2004163194A (en) | Ic tester and testing module | |
JP2005122497A (en) | Test circuit preparing method using analog function description | |
KR101303866B1 (en) | Method of monitoring substrate processing apparatus | |
JPH04186176A (en) | Integrated circuit testing device | |
JP2010025589A (en) | Testing apparatus and test program | |
JP2002016118A (en) | Semiconductor parametric test device | |
JPH02189477A (en) | Preparation of measurement specification for electronic circuit | |
JP2004348596A (en) | Device, method and program for debugging ic tester program | |
JP2010197056A (en) | Data display, data display method and program | |
JP2012181034A (en) | Semiconductor testing device | |
JPH0749797A (en) | Program generator | |
JPH0869389A (en) | Semiconductor testing device | |
JP4967861B2 (en) | Output data control device and output data control method | |
JP2008089493A (en) | Method of debugging built-in software for use in ic tester | |
JP2000314763A (en) | Simulator for semiconductor test device, and recording medium storing simulation program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121004 |