JP2010050271A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2010050271A JP2010050271A JP2008212995A JP2008212995A JP2010050271A JP 2010050271 A JP2010050271 A JP 2010050271A JP 2008212995 A JP2008212995 A JP 2008212995A JP 2008212995 A JP2008212995 A JP 2008212995A JP 2010050271 A JP2010050271 A JP 2010050271A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- coat layer
- substrate
- circuit board
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
本発明は、マスクレスで回路を形成する回路基板に関するものである。 The present invention relates to a circuit board for forming a circuit without a mask.
従来、環境に優しく、マスクレスで回路を形成する技術として、インクジェット装置を用いた回路基板の製造技術が知られている(例えば、非特許文献1参照。)。 2. Description of the Related Art Conventionally, a circuit board manufacturing technique using an ink jet apparatus is known as a technique for forming a circuit without using a mask, which is environmentally friendly (see, for example, Non-Patent Document 1).
この技術は、直径がnmオーダの金属微粒子を溶媒に分散させて、インクジェット装置を用いて基板上に回路パターンを印刷することにより、回路基板を形成するものである。 This technique forms a circuit board by dispersing metal fine particles having a diameter on the order of nm in a solvent and printing a circuit pattern on the board using an ink jet apparatus.
インクジェット装置を用いた印刷により基板上に回路パターンを形成する従来の技術では、予め基板の表面状態を整えてから印刷を行わないと、インクが濡れ広がるため、精密な回路パターンを形成できず、断線やショートが発生する不都合がある。このため、基板の表面にフッ素系分子のような撥液性の表面処理が行われる。
しかしながら、撥液性の表面処理が行われた基板表面に、インクジェット装置を用いた印刷によって回路パターンを形成すると、回路パターンと基板との接着性が不安定になるという問題がある。 However, when a circuit pattern is formed on a substrate surface that has been subjected to a liquid-repellent surface treatment by printing using an inkjet apparatus, there is a problem that the adhesion between the circuit pattern and the substrate becomes unstable.
特に、検査プローブの接触を容易にするために、配線部分よりも広い面積を有するように形成されるパッド部、あるいは搭載部品を実装するパッド部においては、使用中に温度変化が発生すると、基板の材料と回路パターンを構成する材料とで熱膨張係数が異なるために、基板から剥離してしまう不都合が発生することがある。 In particular, in order to facilitate the contact of the inspection probe, in the pad portion formed so as to have a larger area than the wiring portion, or in the pad portion where the mounting component is mounted, if the temperature change occurs during use, the substrate Since the thermal expansion coefficient differs between this material and the material constituting the circuit pattern, there may be a problem that the material peels off from the substrate.
本発明は、上述した事情に鑑みてなされたものであって、パッド部を基板に安定して接着状態に維持することができる回路基板とその製造方法および電子機器を提供することを目的としている。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a circuit board, a manufacturing method thereof, and an electronic apparatus that can stably maintain a pad portion in an adhesive state on the board. .
上記目的を達成するために、本発明は以下の手段を提供する。 In order to achieve the above object, the present invention provides the following means.
本発明は、基板上に印刷により形成された、配線部および該配線部に接続し該配線部よりも面積の広いパッド部を含む回路パターンを備えるとともに、
前記回路パターンの厚みより薄く、かつ、前記回路パターンの周縁の全周にわたりカバーコート層が形成される回路基板を提供する。
The present invention includes a circuit pattern including a wiring portion formed by printing on a substrate and a pad portion connected to the wiring portion and having a larger area than the wiring portion,
Provided is a circuit board which is thinner than the circuit pattern and on which a cover coat layer is formed over the entire periphery of the circuit pattern.
本発明によれば、基板上に印刷により形成された回路パターンの周囲を覆うように印刷されたカバーコート層が、回路パターンの剥離を抑えるように構成され、カバーコート層により回路パターンの縁部が基板から剥離しないように接着状態に維持される。これにより、基板の表面に特別の表面処理を施すことなく、回路パターンの剥離を防止することができる。また、カバーコート層はパッド部の周囲を覆っているので、パッド上面がカバーコート層に覆われていないため、検査プローブを接触させて容易に導通検査を行うことができる。また、パッド部が基板搭載部品との実装部分になるときには、パット部上面の面積が確保されているため、回路基板と部品との強固な接合を得やすい構造になる。 According to the present invention, the cover coat layer printed so as to cover the periphery of the circuit pattern formed by printing on the substrate is configured to suppress peeling of the circuit pattern, and the edge of the circuit pattern is formed by the cover coat layer. Is maintained in an adhesive state so as not to peel from the substrate. Thereby, peeling of a circuit pattern can be prevented without performing special surface treatment on the surface of the substrate. Further, since the cover coat layer covers the periphery of the pad portion, the upper surface of the pad is not covered with the cover coat layer, so that the continuity test can be easily performed by contacting the test probe. Further, when the pad portion becomes a mounting portion with the board mounting component, the area of the upper surface of the pad portion is ensured, so that it is easy to obtain a strong bond between the circuit board and the component.
上記発明においては、前記パット部の厚みより薄く、かつ、前記回路パターンの周縁の全周にわたりカバーコート層が形成する構造としてもよい。
このようにすることで、配線部を覆う構造になり、多層配線が可能な構造となる。
In the above invention, the cover coat layer may be formed to be thinner than the pad portion and to cover the entire periphery of the circuit pattern.
By doing in this way, it becomes a structure which covers a wiring part and becomes a structure in which multilayer wiring is possible.
上記発明においては、前記パット部の凸形状の下部を覆い、かつ、前記パット部の厚みより薄く、かつ、前記回路パターンの周縁の全周にわたるカバーコート層を形成する構造でもよい。
このようにすることで、面積の大きいパッド部をより強固に基板との密着性をあげることが可能となる構造となる。
In the invention described above, a cover coat layer may be formed that covers a convex lower portion of the pad portion, is thinner than the thickness of the pad portion, and covers the entire circumference of the periphery of the circuit pattern.
By doing in this way, it becomes a structure which can raise the adhesiveness with a board | substrate more firmly about the pad part with a large area.
上記発明においては、前記パッド部の断面構造が凹形状である構造でも良い。
このようにすることで、検査プローブが凹形状にコンタクトするため、容易に検査しやすくなる。また、部品を実装する際には、搭載部品の電極やバンプをはめ込むようにすることができ、パット部でのアライメントが可能になる。
In the said invention, the structure where the cross-sectional structure of the said pad part is concave shape may be sufficient.
By doing in this way, since an inspection probe contacts a concave shape, it becomes easy to inspect. Further, when mounting a component, the electrodes and bumps of the mounted component can be fitted, and alignment at the pad portion becomes possible.
上記発明においては、前記カバーコート層が、エポキシ樹脂製の薄膜からなることとしえてもよい。
このようにすることで、粘着性の高いエポキシ樹脂製の薄膜を印刷により形成し、より確実に回路パターンの剥離を防止することができる。
In the above invention, the cover coat layer may be made of an epoxy resin thin film.
By doing in this way, the thin film made from an epoxy resin with high adhesiveness can be formed by printing, and peeling of a circuit pattern can be prevented more reliably.
本発明によれば、パッド部の面積を確保しながら、回路パターンと基板との接着状態を安定して維持することができるという効果を奏する。 According to the present invention, it is possible to stably maintain the adhesion state between the circuit pattern and the substrate while securing the area of the pad portion.
以下、本発明の一実施形態に係る回路基板1について、図1〜図11を参照して説明する。
Hereinafter, a
本実施形態に係る回路基板1は、図1に示されるように、絶縁材料からなる基板2と、基板2の表面に形成された導電性の材料からなる回路パターン3と、回路パターン3の周縁の全周にわたる部分に接するカバーコート層4とを備えている。
As shown in FIG. 1, the
基板2は、ガラス、石英ガラス、ポリイミド等のプラスチックフィルムあるいは表面が絶縁体で覆われている金属板等により構成されている。また、基板2は、後述するインクに含まれる金属微粒子の焼結時の温度(例えば、120℃〜200℃)によって変形しない耐熱性を有している。また、基板2の表面には、フッ素系分子を吸着させることにより表面処理が行われている。
The
具体的には、例えば、Ar10mL/min、500Wで30sec間プラズマ処理を施した後、25〜75%濃度に希釈したフッ素膜をスポイト塗布し、80℃で30分間加熱処理することにより表面処理が行われる。 Specifically, for example, after performing plasma treatment at Ar 10 mL / min, 500 W for 30 seconds, a fluorine film diluted to a concentration of 25 to 75% is applied with a dropper, and the surface treatment is performed by heat treatment at 80 ° C. for 30 minutes. Done.
回路パターン3は、金属微粒子を含むインクの微細な液滴をインクジェット装置によって基板2上に吐出するインクジェット印刷により描画した後に、例えば、120℃で1時間還元雰囲気中で加熱して、金属微粒子どうしを焼結させることにより基板2上に接着状態に形成される。
The circuit pattern 3 is drawn by ink jet printing in which fine droplets of ink containing metal fine particles are ejected onto the
金属微粒子としては、例えば、金、銀、銅、パラジウムあるいはニッケルの内のいずれかを含有するものの他、これらの酸化物等を採用することができる。 Examples of the metal fine particles include those containing any of gold, silver, copper, palladium, and nickel, and oxides thereof.
金属微粒子の粒径は、1nm以上100nm以下であることが好ましい。100nmより大きいと、インクジェット装置のノズルに目詰まりが生ずる虞がある。また、1nmより小さいと、金属微粒子に対する分散媒の体積比が大きくなるので、得られた回路パターン3内の有機物の割合が過多となる。 The particle size of the metal fine particles is preferably 1 nm or more and 100 nm or less. If it is larger than 100 nm, the nozzles of the ink jet apparatus may be clogged. On the other hand, if the thickness is smaller than 1 nm, the volume ratio of the dispersion medium to the metal fine particles is increased, so that the ratio of organic substances in the obtained circuit pattern 3 is excessive.
分散媒としては、上記の金属微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。 The dispersion medium is not particularly limited as long as it can disperse the metal fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone.
これらのうち、粒子の分散性と分散液の安定性、またインクジェット装置での適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。 Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferable from the viewpoints of particle dispersibility, dispersion stability, and ease of application in an inkjet apparatus, and more preferable dispersion media are , Water, and hydrocarbon compounds.
また、図1では1個のパット部3aと1本の配線部3bを示しているが、実際の回路パターン3は、電子部品(図示略)の端子に接続する多数の配線部3bと、各配線部3bの一端に接続された比較的面積の大きなパッド部3aとで形成されている。配線部3bは、例えば、幅約100μm、パッド部3aは、1辺が約1mmの正方形状に形成されている。
1 shows one
カバーコート層4は、エポキシ樹脂からなる薄膜状に形成されている。カバーコート層4は、金属微粒子を焼結させることにより基板2上に回路パターン3が形成された後に、インクジェット装置によって回路パターン3に接するように、エポキシ樹脂を印刷し、ほぼ同時に紫外線照射することにより形成される。
The
具体的には、例えば、Ar10mL/min、500Wで30sec間プラズマ処理を施した後、80℃に加熱しつつインクジェット装置によりエポキシ樹脂の液滴を吹き付けることにより印刷される。 Specifically, for example, after performing plasma treatment at Ar 10 mL / min, 500 W for 30 seconds, printing is performed by spraying droplets of epoxy resin with an inkjet apparatus while heating to 80 ° C.
図2に示すように、パッド部3aの上面は、カバーコート層4に覆われないため、中央部が1辺1mmの正方形状に露出していることを保つことができている。
As shown in FIG. 2, since the upper surface of the
また、カバーコート層4は、図3に示すようにパッド部3aの周縁から外側へも50μm程度の幅で基板2上に形成されている。
Further, as shown in FIG. 3, the
このように構成された本実施形態に係る回路基板1によれば、回路パターン3の周縁部においてカバーコート層4により覆われているので、接着性のエポキシ樹脂からなるカバーコート層4によって回路パターン3が基板2から剥離しないように保持される。
According to the
すなわち、熱膨張や収縮による内部応力等が発生しても、回路パターン3の周縁が全周にわたってカバーコート層4によって基板2に接着されているので、周縁から発生し易い剥離が、効果的に抑えられる。
That is, even if an internal stress or the like due to thermal expansion or contraction occurs, the peripheral edge of the circuit pattern 3 is adhered to the
その結果、基板2の表面に撥液性の表面処理を施して、微細な回路パターン3を形成することができるとともに、パッド部3aの面積を減らすことなく、剥離を抑えて、耐久的に安定した検査を行うことができるという利点がある。
As a result, the surface of the
また、本実施形態においては、図4−6に示すように、パッド部3aの厚みと配線部3bの厚みを異なるように回路パターン3を形成し、その後、カバーコート層4を形成してもよい。このようにすることで、配線部3bのほぼ全体もカバーコート層4により被覆されているので、配線部3bの剥離をより強く抑えられ、断線等の不都合の発生を未然に防止することができる。さらに、図には示さないが、カバーコート層4は絶縁であるため、この上に配線部3bを形成することで、多層化が可能になる。
Moreover, in this embodiment, as shown in FIGS. 4-6, even if the circuit pattern 3 is formed so that the thickness of the
さらに、本実施形態においては図7に示すようなパット部3aを形成したのちに、図8に示すようにカバーコート層4を形成してもよい。このようにすることで、パット部の断面は図9に示す構造となり、より強固に剥離を抑えることが可能となり、耐久的に安定した検査を行うことができるようになる。
Furthermore, in this embodiment, after forming the
また、本実施形態においては、図4及び図8に示したパッド部3aの構造を図10及び図11に示す構造にしてもよい。このようにすることで、検査プローブが凹形状にコンタクトするため、容易に検査しやすくなる。
また、これまでパット部3aには、検査プローブで接触することを前提に説明してきたが、パッド部3のサイズを小さくすることで、搭載部品の実装部の構造に置き換えることが可能である。すなわち、図10もしくは図11に示す構造にして、パッド部3aで搭載部品を実装する際には、搭載部品の電極やバンプをはめ込むようにすることができ、パット部でのアライメントが可能になる構造となる。
In the present embodiment, the structure of the
In addition, the description has been made on the assumption that the
また、本実施形態に係る回路基板1は、図示を略すが、ストップウォッチ、時計、メトロノーム等の電子機器の内部基板として採用することにしてもよく、この場合、保守時等に、回路基板1に設けられたパッド部3aに検査プローブを接触させて導通検査を行うことができ、しかもパッド部3aが基板2から剥離しないように抑えられるので、耐久的に安定した検査を行うことができる。
Although the
1 回路基板
2 基板
3 回路パターン
3a パッド部
3b 配線部
4 カバーコート層
DESCRIPTION OF
Claims (6)
前記回路パターンの厚みより薄く、かつ、前記回路パターンの周縁の全周にわたりカバーコート層が形成される回路基板。 A circuit pattern formed by printing on a substrate, including a wiring portion and a pad portion connected to the wiring portion and having a larger area than the wiring portion;
A circuit board having a cover coat layer that is thinner than a thickness of the circuit pattern and is formed over the entire periphery of the circuit pattern.
前記パット部の厚みより薄く、かつ、前記回路パターンの周縁の全周にわたり前記カバーコート層が形成される回路基板。 The circuit pattern formed on the substrate by printing, including the wiring portion and the pad portion connected to the wiring portion and having a larger area than the wiring portion;
A circuit board on which the cover coat layer is formed over the entire circumference of the periphery of the circuit pattern, being thinner than the pad portion.
凸形状の前記パット部の下部を覆い、かつ、前記パット部の厚みより薄く、かつ、前記回路パターンの周縁の全周にわたり前記カバーコート層が形成される回路基板。 The circuit pattern formed on the substrate by printing, including the pad portion connected to the wiring portion and the wiring portion and having a convex cross-sectional shape having a larger area than the wiring portion;
A circuit board that covers a lower portion of the pad portion having a convex shape, is thinner than the thickness of the pad portion, and on which the cover coat layer is formed over the entire periphery of the circuit pattern.
前記パット部の厚みより薄く、かつ、前記回路パターンの周縁の全周にわたり前記カバーコート層を備えるとともに、前記パッド部の断面構造が凹形状である回路基板。 The circuit pattern formed on the substrate by printing, including the wiring portion and the pad portion connected to the wiring portion and having a larger area than the wiring portion;
A circuit board that is thinner than the pad portion and includes the cover coat layer over the entire periphery of the circuit pattern, and the pad portion has a concave cross-sectional structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008212995A JP5426122B2 (en) | 2008-08-21 | 2008-08-21 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008212995A JP5426122B2 (en) | 2008-08-21 | 2008-08-21 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050271A true JP2010050271A (en) | 2010-03-04 |
JP5426122B2 JP5426122B2 (en) | 2014-02-26 |
Family
ID=42067123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008212995A Expired - Fee Related JP5426122B2 (en) | 2008-08-21 | 2008-08-21 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5426122B2 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295489A (en) * | 1988-05-24 | 1989-11-29 | Hitachi Chem Co Ltd | Manufacture of printed wiring board and wiring board obtained by this manufacturing method |
JPH0590977U (en) * | 1992-05-08 | 1993-12-10 | オリンパス光学工業株式会社 | Printed wiring board |
JPH06252536A (en) * | 1993-02-22 | 1994-09-09 | Ibiden Co Ltd | Solder precoat wiring board and its manufacture |
JPH1154896A (en) * | 1997-04-11 | 1999-02-26 | Ibiden Co Ltd | Printed circuit board and its manufacture |
JPH11163499A (en) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | Printed wiring board and manufacture thereof |
JP2000040868A (en) * | 1998-07-22 | 2000-02-08 | Ibiden Co Ltd | Printed wiring board |
JP2005217057A (en) * | 2004-01-28 | 2005-08-11 | Fujikura Ltd | Printed wiring board and its manufacturing method |
JP2006344920A (en) * | 2005-05-10 | 2006-12-21 | Hitachi Chem Co Ltd | Printed circuit board, manufacturing method therefor, semiconductor chip mounting substrate, manufacturing method therefor, and semiconductor package |
JP2009033084A (en) * | 2007-07-26 | 2009-02-12 | Samsung Electro-Mechanics Co Ltd | Printed circuit board and its manufacturing method |
-
2008
- 2008-08-21 JP JP2008212995A patent/JP5426122B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295489A (en) * | 1988-05-24 | 1989-11-29 | Hitachi Chem Co Ltd | Manufacture of printed wiring board and wiring board obtained by this manufacturing method |
JPH0590977U (en) * | 1992-05-08 | 1993-12-10 | オリンパス光学工業株式会社 | Printed wiring board |
JPH06252536A (en) * | 1993-02-22 | 1994-09-09 | Ibiden Co Ltd | Solder precoat wiring board and its manufacture |
JPH1154896A (en) * | 1997-04-11 | 1999-02-26 | Ibiden Co Ltd | Printed circuit board and its manufacture |
JPH11163499A (en) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | Printed wiring board and manufacture thereof |
JP2000040868A (en) * | 1998-07-22 | 2000-02-08 | Ibiden Co Ltd | Printed wiring board |
JP2005217057A (en) * | 2004-01-28 | 2005-08-11 | Fujikura Ltd | Printed wiring board and its manufacturing method |
JP2006344920A (en) * | 2005-05-10 | 2006-12-21 | Hitachi Chem Co Ltd | Printed circuit board, manufacturing method therefor, semiconductor chip mounting substrate, manufacturing method therefor, and semiconductor package |
JP2009033084A (en) * | 2007-07-26 | 2009-02-12 | Samsung Electro-Mechanics Co Ltd | Printed circuit board and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP5426122B2 (en) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688276B1 (en) | Mask, mask forming method, pattern forming method, and wiring pattern forming method | |
US7838410B2 (en) | Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly | |
TWI376173B (en) | ||
US20100123248A1 (en) | Semiconductor device and method for manufacturing the same | |
TWI231732B (en) | Fast production method of printed circuit board | |
JP5865630B2 (en) | Electrode structure, semiconductor element, semiconductor device, thermal head, and thermal printer | |
US8327534B2 (en) | Method of fabricating printed circuit board assembly | |
JP2003318516A (en) | Method and device for forming film, electronic apparatus, and method of manufacturing device | |
JP4742715B2 (en) | Wiring pattern forming method and wiring board manufacturing method | |
JP2008294308A (en) | Ink jet printing method | |
KR100755819B1 (en) | Electric component, method of forming conductive pattern, and inkjet head | |
JP5426122B2 (en) | Circuit board | |
JP2009170474A (en) | Circuit board and manufacturing method thereof and electronic equipment | |
JP3900281B2 (en) | LAMINATED WIRING BOARD, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE | |
JP2005228298A5 (en) | ||
JP2012169558A (en) | Printed wiring board | |
JP3741216B2 (en) | Wiring board manufacturing method | |
JP2008021843A (en) | Method of manufacturing wiring circuit and multilayer wiring circuit board | |
JP4760621B2 (en) | Tape circuit board manufacturing method and tape circuit board | |
JP2009177022A (en) | Plating film, method for manufacturing plating film, wiring board, and method for manufacturing wiring board | |
JP2011192870A (en) | Method of manufacturing electronic device | |
JP2007042735A (en) | Method of manufacturing semiconductor device | |
JP2011023608A (en) | Wiring board | |
JP2005340437A (en) | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus | |
JP2004063628A (en) | Conductive pattern formation method, conductive pattern formation substrate, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5426122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |