JP2005340437A - Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus - Google Patents
Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus Download PDFInfo
- Publication number
- JP2005340437A JP2005340437A JP2004156141A JP2004156141A JP2005340437A JP 2005340437 A JP2005340437 A JP 2005340437A JP 2004156141 A JP2004156141 A JP 2004156141A JP 2004156141 A JP2004156141 A JP 2004156141A JP 2005340437 A JP2005340437 A JP 2005340437A
- Authority
- JP
- Japan
- Prior art keywords
- conductor post
- insulating film
- manufacturing
- multilayer wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、多層配線基板の製造方法と、これによって得られた多層配線基板を有してなる電子デバイス及び電子機器に関する。 The present invention relates to a method for manufacturing a multilayer wiring board, and an electronic device and an electronic apparatus having the multilayer wiring board obtained thereby.
従来、多層のプリント配線基板を製造する方法として、以下の工程によるものが知られている。
まず、エッチングでパターン形成した単層基板を、位置合わせして各層を積層する。次いで、上下の配線層を電気的に接続するために基板の所定の位置に貫通孔をあける。そして、この貫通孔の周囲をメッキなどで導通を持たせたり、導電性ペーストで埋めることにより、多層のプリント配線基板を形成する。
しかし、このような方法は、貫通穴の部分には部品搭載用のパッドを形成することができず、また、貫通孔の直径も通常0.3mm程度となるため、高密度実装に用いるのは困難であった。
Conventionally, as a method of manufacturing a multilayer printed wiring board, the following processes are known.
First, a single layer substrate patterned by etching is aligned and each layer is laminated. Next, in order to electrically connect the upper and lower wiring layers, a through hole is formed at a predetermined position of the substrate. Then, the periphery of the through hole is made conductive by plating or the like, or is filled with a conductive paste to form a multilayer printed wiring board.
However, such a method cannot form a component mounting pad in the through hole portion, and the diameter of the through hole is usually about 0.3 mm. It was difficult.
このような背景のもとに、感光性樹脂を用いて基板を貫通させることなく高密度実装用の多層プリント配線基板を製造する方法が開示されている(例えば、特許文献1、特許文献2参照)。しかしながら、この製造方法では、フォトリソグラフィーやスクリーン印刷の工程を含んでいることから、プロセスが複雑になってしまい、ライン幅とスペース幅との比(L/S)が30μm/30μm程度の微細パターンを達成するのが困難である。
そこで、配線や絶縁層をインクジェット法等の液滴吐出法で形成する方法が提案されている。(例えば、特許文献3、特許文献4参照)
Therefore, a method for forming a wiring or an insulating layer by a droplet discharge method such as an ink jet method has been proposed. (For example, see Patent Document 3 and Patent Document 4)
ところで、多層プリント配線基板等の多層配線を形成する場合、下層配線と上層配線との間を導通させるために導体ポストが必要になる。この導体ポストについても、インクジェット法等の液滴吐出法で形成した場合、濡れ広がりによって得られる導体ポストの高さが不安定になり、その制御が困難になる。したがって、同じ平面上に複数の導体ポストを形成した場合、導体ポストの高さ制御が困難であることから、これら導体ポスト間で高さのバラツキが生じてしまい、これによって下層配線と上層配線との間で導通不良が生じるおそれがある。 By the way, when forming a multilayer wiring such as a multilayer printed wiring board, a conductor post is required to conduct between the lower layer wiring and the upper layer wiring. When this conductor post is also formed by a droplet discharge method such as an ink jet method, the height of the conductor post obtained by wetting and spreading becomes unstable and its control becomes difficult. Therefore, when multiple conductor posts are formed on the same plane, it is difficult to control the height of the conductor posts, resulting in variations in height between the conductor posts. There is a risk of poor conduction between the two.
本発明は前記事情に鑑みてなされたもので、その目的とするところは、導体ポストの高さ制御を可能にした多層配線基板の製造方法と、これによって得られた多層配線基板を有してなる電子デバイス及び電子機器を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a multilayer wiring board capable of controlling the height of a conductor post, and a multilayer wiring board obtained thereby. It is providing the electronic device and electronic device which become.
前記目的を達成するため本発明の多層配線基板の製造方法は、基板上に少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導体ポストとを有してなる多層配線基板の製造方法であって、前記基板上に前記導体ポストの一部と前記層間絶縁膜の一部とのいずれか一方を液滴吐出法で形成する第1の処理と、第1の処理の後、前記導体ポストの一部と前記層間絶縁膜の一部との他方を液滴吐出法で形成する第2の処理とを有する配線間処理工程を、複数回繰り返すことにより、前記導体ポストと前記層間絶縁膜とを形成することを特徴としている。 In order to achieve the above object, a method for manufacturing a multilayer wiring board according to the present invention comprises at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post for conducting the wiring layers. A method for manufacturing a multilayer wiring board comprising: a first process for forming either one of the conductor post or part of the interlayer insulating film on the substrate by a droplet discharge method; After the first process, an inter-wiring process step including a second process for forming the other of the part of the conductor post and the part of the interlayer insulating film by a droplet discharge method is repeated a plurality of times. Thus, the conductive post and the interlayer insulating film are formed.
この多層配線基板の製造方法によれば、導体ポストの一部と層間絶縁膜の一部とのいずれか一方を液滴吐出法で形成する第1の処理と、第1の処理の後、導体ポストの一部と層間絶縁膜の一部との他方を液滴吐出法で形成する第2の処理とを有する配線間処理工程を、複数回繰り返すので、特に、一回の配線間処理工程で液滴吐出法により配される導体ポストの材料の濡れ広がり量が、一度に導体ポストを形成する場合に比べて小となり、したがって濡れ広がり量が抑えられることにより、得られる導体ポストの高さ制御が可能になる。よって、特に複数の導体ポストを同一工程で形成して多層配線基板を形成する場合に、導体ポスト間での高さのバラツキに起因して配線層間で導通不良が生じるのを防止することができる。 According to this method for manufacturing a multilayer wiring board, a first process of forming either one of a conductor post or a part of an interlayer insulating film by a droplet discharge method, and a conductor after the first process Since the inter-wiring process step having the second process of forming the other part of the post and the other part of the interlayer insulating film by the droplet discharge method is repeated a plurality of times, particularly in a single inter-wiring process step The amount of wetting and spreading of the material of the conductor post placed by the droplet discharge method is smaller than when forming the conductor post at a time, and therefore the height of the resulting conductor post can be controlled by suppressing the amount of wetting and spreading. Is possible. Therefore, particularly when a plurality of conductor posts are formed in the same process to form a multilayer wiring board, it is possible to prevent a conduction failure from occurring between the wiring layers due to the height variation between the conductor posts. .
また、前記多層配線基板の製造方法においては、前記第1の処理が、前記導体ポストの一部を液滴吐出法で形成する処理であるのが好ましい。
このようにすれば、導体ポストの一部を先に形成することで、得られる導体ポストについて所望する径の確保が可能になり、配線層間の導通不良を確実に防止することが可能になる。
In the method for manufacturing a multilayer wiring board, the first process is preferably a process for forming a part of the conductor post by a droplet discharge method.
In this way, by forming a part of the conductor post first, it is possible to secure a desired diameter for the obtained conductor post, and it is possible to reliably prevent poor conduction between the wiring layers.
また、前記多層配線基板の製造方法においては、前記層間絶縁膜の形成材料として、光硬化型の絶縁材料を用いるのが好ましい。
このようにすれば、例えば各配線間処理工程毎に光照射による層間絶縁膜の硬化処理を行うことで、導体ポストの材料に影響を与えることなく選択的に層間絶縁膜を硬化することができ、したがって得られる導体ポストの連続性を確保することができる。
In the method for manufacturing a multilayer wiring board, it is preferable to use a photo-curing insulating material as a material for forming the interlayer insulating film.
In this way, the interlayer insulating film can be selectively cured without affecting the material of the conductor post, for example, by performing the curing process of the interlayer insulating film by light irradiation at each inter-wiring processing step. Therefore, the continuity of the obtained conductor post can be ensured.
なお、この多層配線基板の製造方法においては、前記層間絶縁膜の形成材料として、無溶媒型の絶縁材料を用いるのが好ましい。
このようにすれば、硬化に際して溶媒分に相当する膜厚の減りが無く、したがって層間絶縁膜の膜厚を所望する厚さに制御するのが容易になる。
In this method of manufacturing a multilayer wiring board, it is preferable to use a solventless insulating material as a material for forming the interlayer insulating film.
By doing so, there is no reduction in the film thickness corresponding to the solvent during curing, and therefore it becomes easy to control the film thickness of the interlayer insulating film to a desired thickness.
また、前記多層配線基板の製造方法においては、前記配線間処理工程を複数回繰り返した後、形成した導体ポスト部分を一括して焼成処理し、導体ポストを形成するのが好ましい。
このようにすれば、工程が簡略化されるとともに、導体ポストの連続性が確保されてその導電性が良好になる。
In the method for manufacturing a multilayer wiring board, it is preferable that the inter-wiring processing step is repeated a plurality of times, and then the formed conductor post portions are collectively fired to form conductor posts.
In this way, the process is simplified, the continuity of the conductor post is ensured, and the conductivity is improved.
本発明の電子デバイスは、基板上に少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導体ポストとを有してなる多層配線基板を、有してなる電子デバイスであって、前記層間絶縁膜及び導体ポストが、前記の製造方法によって製造されたものであることを特徴としている。
この電子デバイスによれば、得られる導体ポストの高さ制御が可能になっているので、電子デバイス自体の小型化及び精密化が可能となる。
The electronic device of the present invention has a multilayer wiring board having at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post that conducts between the wiring layers. In this electronic device, the interlayer insulating film and the conductor post are manufactured by the manufacturing method described above.
According to this electronic device, since the height of the obtained conductor post can be controlled, the electronic device itself can be miniaturized and refined.
本発明の電子機器は、基板上に少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導体ポストとを有してなる多層配線基板を、有してなる電子機器であって、前記層間絶縁膜及び導体ポストが、前記の製造方法によって製造されたものであることを特徴としている。
この電子機器によれば、得られる導体ポストの高さ制御が可能になっているので、電子機器自体の小型化及び精密化が可能となる。
The electronic device of the present invention includes a multilayer wiring board having at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post that conducts between the wiring layers. In this electronic device, the interlayer insulating film and the conductor post are manufactured by the manufacturing method described above.
According to this electronic apparatus, since the height of the obtained conductor post can be controlled, the electronic apparatus itself can be miniaturized and refined.
以下、本発明を詳しく説明する。
図1〜図3は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
<導電性インク>
まず、液滴吐出装置から吐出する液状体としての、導電性インクについて説明する。本実施形態では、直径10nm程度の金微粒子をトルエン中に分散させた金微粒子分散液(真空冶金社製、商品名「パーフェクトゴールド」)をトルエンで希釈し、その粘度を5[mPa・s]程度、表面張力を20mN/m程度となるように調整し、この液状体を、配線及び導体ポスト形成用の導電性インクとして用いる。
The present invention will be described in detail below.
1 to 3 are process diagrams showing an embodiment of a method for producing a multilayer wiring board according to the present invention.
<Conductive ink>
First, the conductive ink as a liquid discharged from the droplet discharge device will be described. In this embodiment, a gold fine particle dispersion (trade name “Perfect Gold” manufactured by Vacuum Metallurgical Co., Ltd.) in which gold fine particles having a diameter of about 10 nm are dispersed in toluene is diluted with toluene, and the viscosity thereof is 5 [mPa · s]. The surface tension is adjusted to about 20 mN / m, and this liquid is used as a conductive ink for forming wiring and conductor posts.
<撥インク処理工程>
また、このような導電性インクを配する(塗布する)基板としては、例えばポリイミドからなる基板が用いられるが、このような基板のインク塗布面については、導電性インクの塗布に先立ち、予め撥インク処理(撥液処理)を施しておくのが好ましい。このように撥インク処理を施しておくことにより、基板10上に吐出する(塗布する)導電性インク等の位置をより高精度に制御することができる。
<Ink repellent treatment process>
In addition, as a substrate on which such conductive ink is arranged (applied), for example, a substrate made of polyimide is used, and the ink application surface of such a substrate is previously repelled prior to application of the conductive ink. Ink treatment (liquid repellent treatment) is preferably performed. By performing the ink repellent treatment in this way, the position of the conductive ink or the like discharged (applied) onto the
すなわち、まず、図1(a)に示すようにポリイミドからなる基板10を用意し、これをIPA(イソプロピルアルコール)で洗浄し、その後、波長254nmの紫外線を10mW/cm2の強度で10分間照射してさらに洗浄(紫外線照射洗浄)する。続いて、この基板10に撥インク処理を施すため、ヘキサデカフルオロ1,1,2,2テトラヒドロデシルトリエトキシシラン0.1gと基板10とを容積10リットルの密閉容器に入れ、120℃で2時間保持する。これにより、基板10の表面に撥インク性の単分子膜を形成することができる。この単分子膜が形成された基板10の表面は、前記導電性インクとの接触角が例えば約60°となる。
That is, first, as shown in FIG. 1A, a
しかし、このような約60°の接触角は、液滴吐出法で前記導電性インクを吐出(描画)し、配線を形成するためには大きすぎる。そこで、この基板10に、前記洗浄をしたときと同じ波長(254nm)の紫外線を例えば2分間照射する。その結果、前記基板10表面の、導電性インクとの接触角を約35°に調整することができる。
なお、撥インク処理の代わりに受容層を形成してもよい。すなわち、例えば多孔性シリカ粒子、アルミナ、アルミナ水和物等とバインダーとを有した多孔質層や親水性のポリマーによりインクを膨潤させて吸収させるものを受容層とし、この受容層を予め基板10の表面上に形成しておいてもよい。
However, such a contact angle of about 60 ° is too large for ejecting (drawing) the conductive ink by a droplet ejection method to form a wiring. Therefore, the
A receiving layer may be formed instead of the ink repellent treatment. That is, for example, a porous layer having porous silica particles, alumina, alumina hydrate, and the like and a binder, or a polymer that swells and absorbs ink with a hydrophilic polymer is used as a receiving layer. You may form on the surface of this.
<下層配線形成工程>
次に、図1(a)に示したように前記撥インク処理が行われた基板10上に、液滴吐出装置のインクジェットヘッド30から前記導電性インクを液滴31として吐出する。この吐出にあたっては、例えば特開2003−133691号公報に記載されているような吐出方法を採用することができる。すなわち、前記導電性インクの液滴31を複数、基板10上にそれぞれ間隔をあけて吐出し、その後、この間隔を埋めるようにして液滴31を再度吐出し、液滴31からなる導電性インクを連続させるようにする吐出方法を、配線形成の手法として好適に採用することができる。このような液滴吐出法(インクジェット法)による吐出により、焼成前で例えば線幅50μmの配線11を、複数形成することができる。
<Lower layer wiring formation process>
Next, as shown in FIG. 1A, the conductive ink is ejected as
ここで、インクジェットヘッド11としては、例えば、市販のプリンター(商品名「PM950C」)のヘッドを使用することができる。ただし、その場合に、インク吸入部がプラスチック製であるため、有機溶剤に対して溶解しないよう吸入部を金属製の治具に変更したものを用いるのが好ましい。インクジェットヘッド11の駆動電圧を20Vとして前記導電性インクを吐出すると、5ピコリットルの体積の液滴31を吐出することができる。
Here, as the
そして、前述したようにパターン吐出を行なった後、導電性インクの溶剤を乾燥させるために基板10に100℃の熱風を15秒間あて、その後、基板10が室温に戻るまで数分間自然冷却する。
他の乾燥方法として、80℃のホットプレートで30秒間温めてもよい。
さらに、膜厚をかせぐため、前記と同様の液滴吐出と熱風乾燥とを適宜回数繰り返し、その後、300℃で30分の焼成を行い、図1(b)に示すように膜厚約2μmで比抵抗が約5μΩcmの下層配線12を複数形成する。
Then, after the pattern is discharged as described above, hot air at 100 ° C. is applied to the
As another drying method, heating may be performed for 30 seconds on a hot plate at 80 ° C.
Further, in order to increase the film thickness, the same droplet discharge and hot air drying as described above are repeated as appropriate, and then baking is performed at 300 ° C. for 30 minutes. As shown in FIG. A plurality of
<配線間処理工程>
次に、前記下層配線12上の所定位置に、第1の処理として導体ポストの一部を形成するべく、前記導電性インクを前記のインクジェットヘッド(図示せず)を用いた液滴吐出法で配し、図2(a)に示すように焼成前の状態で高さが約3μmの導電部13を複数形成する。このとき、この導電部13を形成する導電性インクの量は、導体ポストを一度に形成する場合に比べて小となることから、濡れ広がり量が抑えられ、したがってその高さもばらつくことなくほぼ設定した高さとなり、結果として複数形成した導電部13間でバラツキがほとんどなくなる。
<Inter-wiring process>
Next, in order to form a part of the conductor post as a first treatment at a predetermined position on the
続いて、形成した導電部13の周囲に、第2の処理として層間絶縁膜の一部を形成するべく、前記のインクジェットヘッド(図示せず)を用いた液滴吐出法により、導電部13の周囲に液状の絶縁材料を配し、図2(b)に示すように前記導電部13とほぼ同じ高さの絶縁層14を、導電部13の上面側を露出させた状態に形成する。この絶縁層14を形成するための絶縁材料、すなわち前記層間絶縁膜を形成するための絶縁材料としては、例えばアサヒ化学社製のUV硬化型絶縁材料である、エポキシアクリレート系樹脂UVF−10G(商品名)が用いられる。
Subsequently, in order to form a part of the interlayer insulating film as a second treatment around the formed
この絶縁材料は、紫外線照射硬化型(光硬化型)であるとともに、無溶剤型(無溶媒型)であるので、硬化前後での膜厚の変化(減少)がほとんど起こらず、したがって前記の導電部13とほぼ同じ高さに形成するのが容易になっている。そこで、このような絶縁材料を導電部13の周囲に配したら、その後、この絶縁材料に例えば波長357nmの紫外線を、照度50mW/cm2で約1分間照射することにより、この絶縁材料を全硬化させ、前述したように絶縁層14を前記導電部13とほぼ同じ高さに形成する。
ここで、導電部13の周囲に配した絶縁材料の表面は、セルフレベリング効果によって平坦となり、したがって得られる絶縁層14の表面も平坦になる。
また、先に形成した導電部13については、紫外線の照射を受けてもこれに影響されることがなく、したがってその硬化は起こらない。
Since this insulating material is an ultraviolet irradiation curable type (photo-curable type) and a solvent-free type (solvent-free type), almost no change (decrease) in film thickness occurs before and after curing. It is easy to form at almost the same height as the
Here, the surface of the insulating material disposed around the
In addition, the
このような第1の処理と第2の処理とからなる配線間処理工程で、導電部13(導体ポストの一部)と絶縁層14(層間絶縁膜の一部)とを順次形成したら、この配線間処理工程を再度繰り返す。
すなわち、図2(c)に示すように前記導電部13上に再度前記導電性インクを液滴吐出法(インクジェット法)で配し、導電部13に連続した状態に導電部15を形成する。ここでも、この導電部15を形成する導電性インクの量は、導体ポストを一度に形成する場合に比べて小となることから、濡れ広がり量が抑えられ、したがってその高さもばらつくことなくほぼ設定した高さとなり、複数形成した導電部15間でバラツキがほとんどなくなる。
When the conductive portion 13 (part of the conductor post) and the insulating layer 14 (part of the interlayer insulating film) are sequentially formed in the inter-wiring processing step including the first processing and the second processing, Repeat the inter-wiring process.
That is, as shown in FIG. 2C, the conductive ink is again disposed on the
続いて、形成した導電部15の周囲に、再度前記絶縁材料を液滴吐出法(インクジェット法)で配し、図2(d)に示すように前記導電部15とほぼ同じ高さの絶縁層16を、導電部15の上面側を露出させた状態に形成する。この絶縁層16の形成にあたっても、前述したように紫外線を照射することで、導電部13、15に影響を与えることなく絶縁材料のみを選択的に全硬化させることができる。
このようにして第1の処理と第2の処理とからなる配線間処理工程を複数回繰り返し、繰り返し回数分絶縁層14(16)が積層されて形成される層間絶縁膜17の厚さを、所望の厚さ、本実施形態では約8μmとなるようにする。
Subsequently, the insulating material is again disposed around the formed
In this way, the inter-wiring process comprising the first process and the second process is repeated a plurality of times, and the thickness of the
<導体ポスト形成工程>
次いで、前記の第1の処理と同様にして、図3(a)に示すように前記導電部15上に再度前記導電性インクを液滴吐出法(インクジェット法)で配し、導電部15に連続した状態に導電部18を形成する。ここでも、この導電部18を形成する導電性インクの量は、導体ポストを一度に形成する場合に比べて小となることから、濡れ広がり量が抑えられ、したがってその高さもばらつくことなくほぼ設定した高さとなり、複数形成した導電部18間でバラツキがほとんどなくなる。
なお、この導電部18の形成は、次工程で導電部13、15、18を一括して焼成処理した際、導電性インク中の液分(分散媒や溶媒)が蒸発除去されることによる膜厚の減少を補うためのものである。すなわち、この導電部18については、次工程で導電部13、15、18を焼成処理した際、導電部全体の膜厚が減少する分に相当する厚さとなるように形成する。
<Conductor post formation process>
Next, as in the first process, the conductive ink is again disposed on the
The
次いで、基板10を300℃で30分間熱処理し、導電部13、15、18を一括して焼成処理する。すると、これら導電部13、15、18中から液分が蒸発除去され、残った金属微粒子同士が焼結して電気的に接触し、図3(b)に示すように導体ポスト19となる。なお、導電部13、15、18中から液分が蒸発除去されることで、得られる導体ポスト19の厚さ(高さ)は導電部13、15、18の膜厚の和に対して減少している。しかし、前述したようにこの減少分が導電部18の厚さに相当していることから、得られる導体ポスト19の厚さ(高さ)は、前記層間絶縁膜17の厚さに一致するようになる。このとき、得られた複数の導体ポスト19については、その高さ(厚さ)についてバラツキがほとんどなく、いずれも約8μmとなり、したがっていずれもその上面が層間絶縁膜17の表面とほぼ面一になっている。
なお、本実施形態では、導体ポスト19を同一工程に10本形成したが、一番低いものが約7.5μm、一番高いものが約8.5μmであった。
Next, the
In the present embodiment, ten
<上層配線形成工程>
次いで、前記下層配線12の形成と同様にして前記導電性インクを吐出し、その後300℃で焼成することにより、図3(c)に示すように層間絶縁膜17上に、前記導体ポスト19に接した状態の上層配線20を形成する。これにより、本発明の多層配線基板21が得られる。
<Upper wiring formation process>
Next, the conductive ink is ejected in the same manner as the formation of the
このような多層配線基板21の製造方法にあっては、一回の配線間処理工程で液滴吐出法により配される導体ポストの材料の濡れ広がり量を、一度に導体ポスト19を形成する場合に比べ小とすることができることから、全体として濡れ広がり量を抑えることができ、したがって得られる導体ポスト19の高さを精度良く制御することができる。よって、特に複数の導体ポスト19を同一工程で形成して多層配線基板21を形成する場合に、導体ポスト19間での高さのバラツキに起因して下層配線12と上層配線20との間で導通不良が生じるのを防止することができる。
In such a method of manufacturing the
また、特に配線間処理工程において、その第1の処理として導体ポスト19の一部(導電部13(15))を液滴吐出法で形成しているので、このように導電部13(15)を絶縁層14(16)の先に形成することにより、得られる導体ポスト19についてはその径を所望の径に形成するのが容易になり、したがって下層配線12と上層配線20との間の導通不良を確実に防止することができる。
Further, in particular, in the inter-wiring processing step, a part of the conductor post 19 (conductive portion 13 (15)) is formed by the droplet discharge method as the first processing, and thus the conductive portion 13 (15) is thus formed. Is formed at the tip of the insulating layer 14 (16), so that the
また、層間絶縁膜17(絶縁層14、16)の形成材料として、紫外線照射硬化型(光硬化型)の絶縁材料を用いているので、各配線間処理工程毎に紫外線照射によって絶縁層14(16)の硬化処理を行っても、導電部13(15)に影響を与えることなく選択的に絶縁層14、16を硬化することができ、したがって得られる導体ポスト19の連続性を確保してその導電性を良好にすることができる。
さらに、層間絶縁膜17(絶縁層14、16)の形成材料として、無溶媒型の絶縁材料を用いているので、硬化に際して溶媒分に相当する膜厚の減りが無く、したがって層間絶縁膜17の膜厚を所望する厚さに容易に制御することができる。
Further, since an ultraviolet irradiation curable (photo curable) insulating material is used as a material for forming the interlayer insulating film 17 (insulating
Further, since a solventless type insulating material is used as a material for forming the interlayer insulating film 17 (insulating
また、前記配線間処理工程を複数回繰り返した後、形成した導電部13、15、18を一括して焼成処理し、導体ポスト19を形成しているので、工程を簡略化して生産性の向上を図ることができ、さらに、導体ポスト19の連続性を確保してその導電性を良好にすることができる。
In addition, after repeating the inter-wiring process step a plurality of times, the formed
<比較例>
前記実施形態と比較するため、インクジェット法を用いた従来法により、以下のようにして多層配線を形成した。
まず、図1(a)、(b)に示した方法と同様にして、基板10上に下層配線12を形成した。
次に、この基板10上に、前記実施形態と同様にして前記導電性インクを、焼成前で約8μmの高さ(厚さ)となるように連続して吐出し、10本の導電部(焼成前の導体ポスト)を形成した。その際、吐出した導電性インクは濡れ広がってお椀形状になってしまうため、15回の重ね塗りが必要であった。また、それぞれの高さを揃えるのも困難であった。
<Comparative example>
For comparison with the above embodiment, a multilayer wiring was formed as follows by a conventional method using an inkjet method.
First, in the same manner as shown in FIGS. 1A and 1B, the
Next, the conductive ink is continuously discharged onto the
その後、形成した10本の導電部を300℃で焼成し、導体ポストを形成した。得られた導体ポストの高さ(厚さ)を測定したところ、一番低いものが約6μm、一番高いものが約11μmであった。
よって、前述した本実施形態での導体ポスト19は、比較例の導体ポストに比べバラツキが少なく、したがって本実施形態の多層配線基板の製造方法は、導体ポスト19の高さ(厚さ)のバラツキを抑えてこれらを均一に形成することができることが分かった。
Thereafter, the formed 10 conductive portions were baked at 300 ° C. to form conductor posts. When the height (thickness) of the obtained conductor post was measured, the lowest one was about 6 μm, and the highest one was about 11 μm.
Therefore, the
なお、前記実施形態では、紫外線照射によって絶縁層14、16をそれぞれに全硬化させるようにしたが、これら絶縁層14、16については、途中での硬化処理に際して紫外線照射を短時間で行って全硬化させることなく半硬化させるようにし、最終的に絶縁層を硬化して層間絶縁膜17を形成する際、十分な時間紫外線照射を行って全硬化させるようにしてもよい。このようにすれば、製造時間を短縮して生産性を高めることができる。
また、前記実施形態では、配線間処理工程における第1の処理として、導体ポスト19の一部(導電部13(15))を形成するようにしたが、これに代えて、絶縁層14(16)の方を先に形成するようにしてもよい。
In the above embodiment, the insulating
In the above embodiment, as the first process in the inter-wiring process, a part of the conductor post 19 (conductive portion 13 (15)) is formed. Instead, the insulating layer 14 (16 ) May be formed first.
また、前記実施形態では、製造する多層配線基板21を、基板10上に下層配線12と上層配線20と、これら配線間を導通させる導体ポスト19とを有した2層構造のものとしたが、本発明はこれに限定されることなく、3層構造、あるいは4層以上の構造を有する多層配線基板の製造にも適用することができる。
また、このような多層配線基板の製造方法によって得られた多層配線基板は、例えば半導体素子等を備えて構成される各種の電子デバイスに用いられるが、このような多層配線基板を備えた各種の電子デバイスは、全て本発明の電子デバイスとなる。
In the above embodiment, the
In addition, the multilayer wiring board obtained by such a manufacturing method of the multilayer wiring board is used for various electronic devices configured to include, for example, a semiconductor element, etc. All electronic devices are the electronic devices of the present invention.
また、電子デバイス以外にも、前記多層配線基板は各種の表示デバイスや駆動デバイスに適用可能であり、これらデバイスは、例えばワープロ、パソコン等の携帯型情報処理装置や、携帯電話、腕時計型電子機器など、各種の電子機器における表示部等として好適に用いることができる。
図4は、このような電子機器の一例としての、前記の多層配線基板を用いた携帯電話を示す斜視図である。図4において符号1000は携帯電話本体を示し、符号1001は表示部を示している。
図4に示した電子機器(携帯電話)は、前記の多層配線基板を備えているので、小型化及び精密化が向上したものとなる。
In addition to electronic devices, the multilayer wiring board can be applied to various display devices and drive devices, such as portable information processing devices such as word processors and personal computers, cellular phones, and wristwatch-type electronic devices. For example, it can be suitably used as a display unit in various electronic devices.
FIG. 4 is a perspective view showing a mobile phone using the multilayer wiring board as an example of such an electronic apparatus. In FIG. 4,
Since the electronic device (mobile phone) shown in FIG. 4 includes the multilayer wiring board, miniaturization and refinement are improved.
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。具体的には、実施形態で挙げた材料や製造条件などはほんの一例に過ぎず、適宜変更が可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. Specifically, the materials and manufacturing conditions described in the embodiments are merely examples, and can be appropriately changed.
10…基板、12…下層配線(配線層)、
13、15、18…導電部(導体ポストの一部)、
14、16…絶縁部(層間絶縁膜の一部)、17…層間絶縁膜、19…導体ポスト、
20…上層配線(配線層)、21…多層配線基板
10 ... substrate, 12 ... lower layer wiring (wiring layer),
13, 15, 18 ... conductive part (part of conductor post),
14, 16 ... Insulating part (part of the interlayer insulating film), 17 ... Interlayer insulating film, 19 ... Conductor post,
20 ... upper layer wiring (wiring layer), 21 ... multilayer wiring board
Claims (7)
前記基板上に前記導体ポストの一部と前記層間絶縁膜の一部とのいずれか一方を液滴吐出法で形成する第1の処理と、第1の処理の後、前記導体ポストの一部と前記層間絶縁膜の一部との他方を液滴吐出法で形成する第2の処理とを有する配線間処理工程を、複数回繰り返すことにより、前記導体ポストと前記層間絶縁膜とを形成することを特徴とする多層配線基板の製造方法。 A method for producing a multilayer wiring board comprising at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post for conducting the wiring layers,
A first process for forming either one of the conductor post or a part of the interlayer insulating film on the substrate by a droplet discharge method; and a part of the conductor post after the first process. The conductor post and the interlayer insulating film are formed by repeating an inter-wiring process step having a second process of forming the other of the interlayer insulating film and a part of the interlayer insulating film by a droplet discharge method a plurality of times. A method for manufacturing a multilayer wiring board.
前記層間絶縁膜及び導体ポストが、請求項1〜5のいずれか一項に記載の製造方法によって製造されたものであることを特徴とする電子デバイス。 An electronic device having a multilayer wiring board having at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post that conducts between the wiring layers. And
The said interlayer insulation film and the conductor post are manufactured by the manufacturing method as described in any one of Claims 1-5, The electronic device characterized by the above-mentioned.
前記層間絶縁膜及び導体ポストが、請求項1〜5のいずれか一項に記載の製造方法によって製造されたものであることを特徴とする電子機器。
An electronic device having a multilayer wiring board having at least two wiring layers on a substrate, an interlayer insulating film provided between the wiring layers, and a conductor post that conducts between the wiring layers. And
The said interlayer insulation film and a conductor post are manufactured by the manufacturing method as described in any one of Claims 1-5, The electronic device characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004156141A JP2005340437A (en) | 2004-05-26 | 2004-05-26 | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004156141A JP2005340437A (en) | 2004-05-26 | 2004-05-26 | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340437A true JP2005340437A (en) | 2005-12-08 |
Family
ID=35493664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004156141A Withdrawn JP2005340437A (en) | 2004-05-26 | 2004-05-26 | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340437A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078656A (en) * | 2006-09-19 | 2008-04-03 | Samsung Electro Mech Co Ltd | Alloy wiring board and manufacturing method of the same |
JP2008294308A (en) * | 2007-05-25 | 2008-12-04 | Neopt Kk | Ink jet printing method |
JP2011249452A (en) * | 2010-05-25 | 2011-12-08 | Murata Mfg Co Ltd | Wiring board and method of manufacturing the wiring board |
US8147903B2 (en) | 2005-06-22 | 2012-04-03 | Canon Kabushiki Kaisha | Circuit pattern forming method, circuit pattern forming device and printed circuit board |
US10438747B2 (en) | 2017-03-21 | 2019-10-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
-
2004
- 2004-05-26 JP JP2004156141A patent/JP2005340437A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8147903B2 (en) | 2005-06-22 | 2012-04-03 | Canon Kabushiki Kaisha | Circuit pattern forming method, circuit pattern forming device and printed circuit board |
JP2008078656A (en) * | 2006-09-19 | 2008-04-03 | Samsung Electro Mech Co Ltd | Alloy wiring board and manufacturing method of the same |
US7721423B2 (en) | 2006-09-19 | 2010-05-25 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing alloy circuit board |
JP4676471B2 (en) * | 2006-09-19 | 2011-04-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Manufacturing method of alloy wiring board |
JP2008294308A (en) * | 2007-05-25 | 2008-12-04 | Neopt Kk | Ink jet printing method |
JP2011249452A (en) * | 2010-05-25 | 2011-12-08 | Murata Mfg Co Ltd | Wiring board and method of manufacturing the wiring board |
US10438747B2 (en) | 2017-03-21 | 2019-10-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3925283B2 (en) | Method for manufacturing electronic device, method for manufacturing electronic device | |
US7479297B2 (en) | Method of manufacturing a multi-layered wiring board | |
KR100714820B1 (en) | Method of forming wiring pattern, wiring pattern and electronic equipment | |
JPH09330843A (en) | Manufacture of electronic parts | |
US6913947B2 (en) | Multi-layer circuit board and method of manufacturing the same | |
JP5018024B2 (en) | Electronic component mounting method, electronic substrate, and electronic device | |
JP2006121039A (en) | Method of forming multilayer structure, method of manufacturing wiring board and electronic apparatus | |
JP5352967B2 (en) | Multilayer wiring structure manufacturing method and multilayer wiring structure | |
JP2004304129A (en) | Pattern forming method by droplet discharge method, and forming method for multilevel interconnection structure | |
KR100691715B1 (en) | Wiring pattern formation method and manufacturing method for multi layer wiring substrate | |
KR100692470B1 (en) | Method for forming wiring pattern, wiring pattern, and electronic apparatus | |
JP4386161B2 (en) | Conductive film pattern and method for forming the same, wiring board, and electronic device | |
JP2007088382A (en) | Film pattern and method for manufacturing the same | |
JP2005340437A (en) | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus | |
JP2003318542A (en) | Method for forming multilayer wiring, multilayer wiring board, device, method for manufacturing the same, and electronic device | |
JP4506809B2 (en) | MULTILAYER STRUCTURE FORMING METHOD, WIRING BOARD AND ELECTRONIC DEVICE MANUFACTURING METHOD | |
JP2007116193A (en) | Method for manufacturing multilayer wiring substrate, electronic device, and electronic equipment | |
JP2010129752A (en) | Wiring structure between steps and wiring method thereof | |
JP2004266130A (en) | Wiring board and its producing method, semiconductor device and electronic apparatus | |
JP4888073B2 (en) | Manufacturing method of electronic substrate | |
JP2004207510A (en) | Multilayered circuit board and manufacturing method thereof | |
JP4939030B2 (en) | Thick film having through-hole and method for producing thick film having through-hole | |
JP4258648B2 (en) | Multilayer wiring board manufacturing method, electro-optical device manufacturing method, and electronic device manufacturing method | |
JP2005183847A (en) | Method for forming wiring board | |
JP2006179953A (en) | Multilayer wiring board, electronic device, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |