JP2010050255A - Semiconductor light-emitting element and manufacturing method of the same, and convex part provided in ground, and convex part forming method in ground - Google Patents

Semiconductor light-emitting element and manufacturing method of the same, and convex part provided in ground, and convex part forming method in ground Download PDF

Info

Publication number
JP2010050255A
JP2010050255A JP2008212683A JP2008212683A JP2010050255A JP 2010050255 A JP2010050255 A JP 2010050255A JP 2008212683 A JP2008212683 A JP 2008212683A JP 2008212683 A JP2008212683 A JP 2008212683A JP 2010050255 A JP2010050255 A JP 2010050255A
Authority
JP
Japan
Prior art keywords
layer
convex
plane
compound semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008212683A
Other languages
Japanese (ja)
Other versions
JP2010050255A5 (en
JP5181924B2 (en
Inventor
Kiyotaka Yajima
清孝 八島
Yoshinari Kiwaki
義成 木脇
Mitsuru Kamata
満 鎌田
Yoshio Kano
祥男 狩野
Hironobu Narui
啓修 成井
Nobukata Okano
展賢 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008212683A priority Critical patent/JP5181924B2/en
Priority to US12/461,409 priority patent/US8138002B2/en
Priority to CN2009101673722A priority patent/CN101656210B/en
Publication of JP2010050255A publication Critical patent/JP2010050255A/en
Publication of JP2010050255A5 publication Critical patent/JP2010050255A5/ja
Priority to US13/356,202 priority patent/US8409893B2/en
Application granted granted Critical
Publication of JP5181924B2 publication Critical patent/JP5181924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Weting (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor light-emitting element which has high flexibility of design and moreover, which has less variations within a plane, moreover using a simple process. <P>SOLUTION: This method of manufacturing the semiconductor light-emitting element contains: a process of forming a convex part on a principal plane of a substrate 110 for manufacturing the element; and subsequently a process of forming a light-emitting part on a crest plane of the convex part. The process of forming the convex part comprises each process of: (a) forming a mask layer 161, extending in parallel with the substrate 110 direction on the principal plane of the substrate for manufacturing the element; (b) performing wet-etching by using an etchant, and forming a convex part upper layer, in which a cross-sectional shape thereof is an isosceles trapezoid and an inclination of a side surface thereof is θ<SB>U</SB>; and subsequently (c) changing a temperature of the etchant, performing the wet-etching by using side surfaces of the mask layer and the convex part upper layer as a mask for etching, and forming a convex part lower layer, in which a cross section shape thereof is an isosceles trapezoid and the inclination of a side surface thereof is θ<SB>D</SB>(where θ<SB>D</SB>≠θ<SB>U</SB>). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法に関する。   The present invention relates to a semiconductor light emitting device, a method for manufacturing the same, a convex portion provided on a base, and a method for forming a convex portion on the base.

低閾値電流Ithを有する半導体レーザとして、1回のエピタキシャル成長工程によって形成し得るSDH(Separated Double Hetero Junction)構造を有する半導体レーザ(以下、SDH型半導体レーザと呼ぶ)が、例えば、特許第2990837号から周知である。 As a semiconductor laser having a low threshold current I th , a semiconductor laser having an SDH (Separated Double Hetero Junction) structure (hereinafter referred to as an SDH type semiconductor laser) that can be formed by one epitaxial growth process is disclosed in, for example, Japanese Patent No. 2990837. Is well known.

このSDH型半導体レーザにおいては、先ず、主面として{100}面を有する素子製造用基板に、{110}A面方向に延びる凸部を形成する。そして、この素子製造用基板の主面上において結晶成長を行うと、凸部の頂面である{100}面(便宜上、『凸部頂面』と呼ぶ)の上に化合物半導体層が積層されて成る発光部が形成される。発光部は、例えば、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層された構造を有する。凸部の延びる方向に対して垂直方向の仮想平面({110}面に相当する)でこの発光部を切断したときの断面形状は例えば二等辺三角形であり、発光部の側面(斜面)は{111}B面から構成されている。一般に、MOCVD法(MOVPE法とも呼ばれる)においては、特殊な結晶成長条件を除けば、{111}B面は非成長面として知られている。従って、SDH型半導体レーザの場合、側面が{111}B面である発光部が形成されると、その後、MOCVDを継続しても、発光部の結晶成長は「自己成長停止」が保持される。ここで、{111}B面の傾斜角(θ111B)は、54.7度である。 In this SDH type semiconductor laser, first, a convex portion extending in the {110} A plane direction is formed on an element manufacturing substrate having a {100} plane as a main surface. Then, when crystal growth is performed on the main surface of the element manufacturing substrate, a compound semiconductor layer is laminated on the {100} plane (referred to as “convex top surface” for convenience) that is the top surface of the convex portion. Is formed. The light emitting unit has a structure in which, for example, a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor layer having a second conductivity type are sequentially stacked. The cross-sectional shape when the light emitting part is cut in a virtual plane (corresponding to {110} plane) perpendicular to the direction in which the convex part extends is, for example, an isosceles triangle, and the side surface (slope) of the light emitting part is { 111} B surface. In general, in the MOCVD method (also referred to as MOVPE method), the {111} B plane is known as a non-growth plane except for special crystal growth conditions. Therefore, in the case of the SDH type semiconductor laser, when the light emitting part whose side surface is the {111} B surface is formed, the crystal growth of the light emitting part is maintained as “self-growth stop” even if MOCVD is continued thereafter. . Here, the inclination angle (θ 111B ) of the {111} B plane is 54.7 degrees.

尚、結晶面の表記、

Figure 2010050255
を、便宜上、本明細書においては、(hkl)面、(hk−l)面と表記し、以下に例示する方向の表記、
Figure 2010050255
を、便宜上、本明細書においては、[hkl]方向、[hk−l]方向と表記する。 In addition, the notation of the crystal plane,
Figure 2010050255
Are expressed as (hkl) plane and (hk-1) plane in this specification for convenience,
Figure 2010050255
Are expressed as [hkl] direction and [hk-1] direction in this specification for convenience.

一方、凸部を除く素子製造用基板の主面である{100}面の部分(便宜上、凹部面と呼ぶ)においては、非成長面が存在しないので、MOCVDを継続すると、やがて凹部面から結晶成長する化合物半導体層が、自己成長停止している発光部を完全に埋め尽くすようになる。凹部面から結晶成長した化合物半導体層は、第2化合物半導体層上に、電流ブロック層位置調整層、電流ブロック層、及び、埋込層が順次形成された構造を有する。ここで、通常、電流ブロック層位置調整層の厚さを制御することによって、凹部面から結晶成長する化合物半導体層が発光部を埋め尽くす前の途中段階で(特に、発光部に形成された活性層の両側面近傍に差掛かったときに)、電流ブロック層を形成することにより、発光部の活性層のみに電流注入が可能な構造を形成することができる。   On the other hand, there is no non-growth surface in the {100} plane portion (referred to as a concave surface for convenience), which is the main surface of the element manufacturing substrate excluding the convex portion. The growing compound semiconductor layer completely fills the light emitting portion where self-growth is stopped. The compound semiconductor layer crystal-grown from the concave surface has a structure in which a current blocking layer position adjusting layer, a current blocking layer, and a buried layer are sequentially formed on the second compound semiconductor layer. Here, usually, by controlling the thickness of the current blocking layer position adjusting layer, the compound semiconductor layer crystal-growing from the concave surface is in the middle stage before filling the light emitting portion (in particular, the activity formed in the light emitting portion). By forming the current blocking layer (when approaching the vicinity of both side surfaces of the layer), it is possible to form a structure that allows current injection only in the active layer of the light emitting portion.

このように、SDH型半導体レーザにおいては、1回の結晶成長工程に基づき各化合物半導体層を形成することができ、しかも、発光部内で活性層を上下で挟む化合物半導体層(第1化合物半導体層及び第2化合物半導体層)に用いる材料や、発光部の外側に位置する電流ブロック層や埋込層、電流ブロック層位置調整層に用いる材料として、エネルギーバンドギャップが活性層よりも十分に高い材料、即ち、低屈折率の材料を選択することにより、光閉込めに好都合な化合物半導体層によって活性層を完全に囲むことが可能となる。そして、これによって、凸部の端面を光出射面として有する半導体レーザから出射されたビーム形状を、真円に近づけることができる。即ち、ファー・フィールド・パターン(Far Field Pattern,FFP)において、θ//≒θ⊥を達成することができる。   Thus, in the SDH type semiconductor laser, each compound semiconductor layer can be formed based on a single crystal growth step, and the compound semiconductor layer (first compound semiconductor layer) sandwiching the active layer vertically in the light emitting portion. And a second compound semiconductor layer), and a material having an energy band gap sufficiently higher than that of the active layer as a material used for a current blocking layer, a buried layer, and a current blocking layer position adjusting layer located outside the light emitting portion. That is, by selecting a material having a low refractive index, the active layer can be completely surrounded by a compound semiconductor layer convenient for light confinement. As a result, the shape of the beam emitted from the semiconductor laser having the end face of the convex portion as the light emission surface can be brought close to a perfect circle. That is, θ // ≈θ⊥ can be achieved in a far field pattern (FFP).

あるいは又、例えば、レンズとのカップリング効率等に依っては、半導体レーザから出射されたビーム形状を楕円とすることが求められる場合がある。このような場合には、例えば、凸部の端面付近の幅を拡げた、所謂フレア・ストライプ構造を採用することにより(例えば、特許第3399018号参照)、FFPのθ//を小さく制御することができる。しかも、フレア・ストライプ構造を採用することにより、高光出力を達成することができる。   Alternatively, for example, depending on the coupling efficiency with the lens and the like, it may be required that the shape of the beam emitted from the semiconductor laser be an ellipse. In such a case, for example, by adopting a so-called flare stripe structure in which the width near the end face of the convex portion is increased (see, for example, Japanese Patent No. 3399018), θ // of FFP is controlled to be small. Can do. Moreover, high light output can be achieved by adopting a flare stripe structure.

特許第2990837号Patent No. 2990837 特許第3399018号Japanese Patent No. 3399018 特開2001−332530JP 2001-332530 A

ところで、上述したとおり、SDH型半導体レーザにおいては、先ず、主面として{100}面を有する素子製造用基板に、{110}A面方向に延びる凸部を形成する(図17の(A)参照)。従って、発光部の大きさは、凸部の幅(WP)によって規定される。一方、活性層の幅(WA)は、SDH型半導体レーザの仕様に基づき決定される。それ故、凸部の幅(WP)が狭い場合、所望の幅(WA)の活性層を形成したとき、活性層から凸部までの距離(H1)が自ずと短くなる(図17の(B)参照)。ここで、H1,WP,WAには、以下の関係がある。
1={(WP−WA)/2}×tan(θ111B
そして、活性層から凸部までの距離(H1)が短い場合、活性層で発生した光が凸部を構成する素子製造用基板に吸収され、光閉込め効果が不完全となり、発光効率(光出力/注入電流にて表されるスロープ効率)が低下してしまうといった問題がある。従って、現状では、例えば、活性層WAの幅を1.2μmとした場合、距離(H1)の最低値は約1.4μmである。
By the way, as described above, in the SDH type semiconductor laser, first, a convex portion extending in the {110} A plane direction is formed on an element manufacturing substrate having a {100} plane as a main surface ((A) of FIG. 17). reference). Therefore, the size of the light emitting part is defined by the width (W P ) of the convex part. On the other hand, the width (W A ) of the active layer is determined based on the specifications of the SDH type semiconductor laser. Therefore, when the width of the convex portion (W P ) is narrow, when an active layer having a desired width (W A ) is formed, the distance (H 1 ) from the active layer to the convex portion is naturally shortened (FIG. 17). (See (B)). Here, H 1, W P, the W A, the following relationship.
H 1 = {(W P −W A ) / 2} × tan (θ 111B )
Then, when the distance from the active layer to the convex portion (H 1) is short, the light generated in the active layer is absorbed in the element fabrication substrate which constitutes the convex portion, the light confinement effect is incomplete, the luminous efficiency ( There is a problem in that the slope efficiency expressed by the optical output / injection current decreases. Therefore, at present, for example, when the width of the active layer W A and 1.2 [mu] m, the minimum value of the distance (H 1) is about 1.4 [mu] m.

また、発光部の高さ(H2)も、凸部の幅(WP)によって規定される。ここで、H2,WPには、以下の関係がある。
2=(WP/2)×tan(θ111B
そこで、図18の(A)に図示するように、凸部の高さ(H0)が低く、凸部の幅(WP)が広い、所謂低アスペクト比の凸部に基づきSDH型半導体レーザを製造した場合、図18の(B)に図示するように、活性層の側面に電流ブロック層を形成する余地が無くなってしまう場合がある。
The height (H 2 ) of the light emitting part is also defined by the width (W P ) of the convex part. Here, H 2 and W P have the following relationship.
H 2 = (W P / 2) × tan (θ 111B )
Therefore, as shown in FIG. 18A, the SDH type semiconductor laser is based on a so-called low aspect ratio convex portion in which the convex portion has a low height (H 0 ) and a wide convex portion width (W P ). 18B, there is a case where there is no room for forming a current blocking layer on the side surface of the active layer, as illustrated in FIG.

更には、SDH型半導体レーザの高集積化を試みた場合、即ち、単位面積当たりのSDH型半導体レーザの個数を増加させる場合、即ち、図19の(A)に示すようなSDH型半導体レーザの形成ピッチPT1を形成ピッチPT2に縮小しようとした場合、発光部の大きさ(例えば、WAの値)を小さくする必要があるが、このような場合、活性層の幅を一定に保つには、図19の(B)に示すように、活性層から凸部までの距離をH1からH1’へと短くしなければならないので、やはり、上述した問題が生じてしまう。あるいは又、光が凸部を構成する素子製造用基板に吸収されないように、活性層から凸部までの距離を充分に確保するには、図19の(C)に示すように、凸部の高さをH0からH0’へと低くしなければならないので、やはり、上述した問題が生じてしまう。 Furthermore, when the integration of the SDH type semiconductor laser is attempted, that is, when the number of SDH type semiconductor lasers per unit area is increased, that is, the SDH type semiconductor laser as shown in FIG. If you try to reduce the formation pitch PT 1 in formation pitch PT 2, the size of the light emitting portion (for example, W values of a) it is necessary to reduce the keep such a case, the width of the active layer constant the, as shown in (B) of FIG. 19, since the distance from the active layer to the convex portion must be as short as from H 1 to H 1 ', again, there arises a problem described above. Alternatively, in order to ensure a sufficient distance from the active layer to the convex portion so that light is not absorbed by the element manufacturing substrate constituting the convex portion, as shown in FIG. Since the height has to be lowered from H 0 to H 0 ′, the above-mentioned problem still occurs.

これらの問題は、凸部の高さ(H0)を任意に設定できれば、解決が可能である。然るに、凸部の側面を{111}B面に保持しつつ、高さの高い凸部を形成することは、即ち、凸部の側面を{111}B面に保持しつつ、素子製造用基板を深くエッチングすることは極めて困難である。そして、このような困難さを解消するために、例えば、特開2001−332530には、2種類のウェットエッチング法にて凸部を形成する技術が開示されている。係る技術は極めて有効な技術であるが、2種類のウェットエッチング法にて凸部を形成するのでエッチング工程が煩雑になる。それ故、より一層、簡素な工程で高さの高い凸部を形成する技術が求められている。また、1枚の素子製造用基板内において、{110}A面方向に延びる凸部の各部の寸法のバラツキ(上述した、凸部の幅(WP)や凸部の高さ(H0)、更には、凸部の幅(WP)と凸部の高さ(H0)との比率等の面内バラツキ)を出来る限り小さくすることに対する強い要望もある。特に、凸部の幅(WP)と凸部の高さ(H0)との比率を素子製造用基板内において一定に保つためのエッチング技術は、各凸部の幅(WP)の設計仕様が広くなるほど、あるいは又、凸部の高さ(H0)の設計仕様が高くなるほど、難易度を増す傾向がある。ここで、このような凸部の各部の寸法のバラツキが発生すると、発光部の大きさにバラツキが生じ、その結果、SDH型半導体レーザから出射されるレーザビームの形状やFFPのθ//のバラツキ、SDH型半導体レーザの閾値電流のバラツキ等が生じる。 These problems can be solved if the height (H 0 ) of the convex portion can be set arbitrarily. However, forming the convex part having a high height while holding the side surface of the convex part on the {111} B surface, that is, the element manufacturing substrate while holding the side surface of the convex part on the {111} B surface. It is extremely difficult to etch deeply. In order to eliminate such difficulties, for example, Japanese Patent Laid-Open No. 2001-332530 discloses a technique for forming a convex portion by two types of wet etching methods. Although this technique is extremely effective, the etching process is complicated because the convex portions are formed by two types of wet etching methods. Therefore, there is a need for a technique for forming a high convex portion by a simpler process. In addition, in one element manufacturing substrate, the variation in the dimensions of the convex portions extending in the {110} A plane direction (the above-described convex portion width (W P ) and convex portion height (H 0 )). Furthermore, there is also a strong demand for minimizing as much as possible the in-plane variation such as the ratio between the width (W P ) of the convex portion and the height (H 0 ) of the convex portion. In particular, the etching technique for keeping the ratio of the width (W P ) of the protrusions to the height (H 0 ) of the protrusions constant in the element manufacturing substrate is the design of the width (W P ) of each protrusion The degree of difficulty tends to increase as the specification increases or as the design specification of the height (H 0 ) of the convex portion increases. Here, when such a variation in the size of each part of the convex portion occurs, the size of the light emitting portion varies, and as a result, the shape of the laser beam emitted from the SDH type semiconductor laser and the FFP θ // Variations, variations in threshold currents of SDH type semiconductor lasers, and the like occur.

また、第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えた半導体発光素子において、第2化合物半導体層の厚さ方向の一部分に、<110>方向と平行に延びる凸部を形成する必要がある半導体発光素子がある。埋め込みヘテロ型(Burried Hetero型)レーザ、面発光レーザ素子(垂直共振器レーザ、VCSEL)、ヘテロ接合バイポーラトランジスタ(HBT)、フォトダイオード(PD)、太陽電池の製造においても、素子製造用基板の主面に高い凸部(あるいは深い凹部や素子分離領域)を形成しなければならない場合がある。そして、これらの半導体発光素子や各種の素子にあっても、上述したと同様に、より一層、簡素な工程で高さの高い凸部(あるいは深い凹部や素子分離領域)を形成する技術が求められているし、1枚の素子製造用基板内における凸部の各部の寸法のバラツキ(面内バラツキ)を出来る限り小さくすることに対する強い要望がある。   Further, in a semiconductor light emitting device including a light emitting portion that includes a first compound semiconductor layer, an active layer, and a second compound semiconductor layer, and a top surface of the second compound semiconductor layer is a {100} plane, There is a semiconductor light emitting element in which a convex portion extending in parallel with the <110> direction needs to be formed in a part of the thickness direction. In the manufacture of buried hetero type (Burried Hetero type) lasers, surface emitting laser elements (vertical cavity lasers, VCSELs), heterojunction bipolar transistors (HBTs), photodiodes (PDs), and solar cells In some cases, high convex portions (or deep concave portions or element isolation regions) must be formed on the surface. Even in these semiconductor light emitting devices and various devices, a technique for forming a high convex portion (or deep concave portion or element isolation region) by a simpler process is required as described above. In addition, there is a strong demand for minimizing the dimensional variation (in-plane variation) of each part of the convex portion in one element manufacturing substrate.

従って、本発明の目的は、設計自由度が高く、しかも、簡素な工程で、面内バラツキの少ない、高さの高い凸部を下地に設ける方法、係る方法にて得られた下地に設けられた凸部、係る方法を適用した半導体発光素子の製造方法、係る半導体発光素子の製造方法によって得られる半導体発光素子を提供することにある。   Accordingly, an object of the present invention is to provide a base having a high degree of design freedom, a simple process, a small in-plane variation, and a high height convex part on the base, and the base obtained by such a method. Another object of the present invention is to provide a semiconductor light emitting device obtained by a method for manufacturing a semiconductor light emitting device to which the method is applied, and a method for manufacturing the semiconductor light emitting device.

上記の目的を達成するための本発明の下地における凸部形成方法(以下、『本発明の凸部形成方法』と呼ぶ)は、{100}面を頂面とする下地に、下地の<110>方向と平行に延びる凸部を形成する方法であって、
(a)下地に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて下地をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、下地をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
In order to achieve the above object, the method for forming a convex portion on the base of the present invention (hereinafter referred to as “the method for forming a convex portion of the present invention”) is applied to a base having a {100} plane as the top surface. A method of forming a protrusion extending in parallel with the direction,
(A) After forming a mask layer extending in parallel with the <110> direction on the base,
(B) Using the mask layer as an etching mask, the base is etched by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is such that the bottom is longer than the upper. Is a long isosceles trapezoid, and forms a convex upper layer whose side slope angle is θ U ,
(C) The cross-sectional shape when the temperature of the etching solution is changed and the base layer is further etched by the wet etching method using the side surfaces of the mask layer and the convex upper layer as an etching mask and cut by the {110} plane is obtained. Forming a convex lower layer that is an isosceles trapezoid whose base is longer than the top and whose side surface has an inclination angle θ D (where θ D ≠ θ U ).
It consists of each process.

本発明の凸部形成方法においては、凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり;凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも高くすることが好ましい。尚、どの程度、エッチング温度を高くすべきかは、使用するエッチング液、エッチングすべき被エッチング材料に依存するので、各種の試験を行い、適宜、決定すればよい。以下においても同様である。
In the convex portion forming method of the present invention, the base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the top side in the cross-sectional shape when the convex lower layer is cut along the {110} plane; When the inclination angle of the side surface when the side surface of the part is the (111) B surface is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
In this case, the temperature of the etching solution in the step (b) is preferably higher than the temperature of the etching solution in the step (c). The degree to which the etching temperature should be increased depends on the etching solution to be used and the material to be etched, and therefore may be determined as appropriate by conducting various tests. The same applies to the following.

あるいは又、本発明の凸部形成方法においては、凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり;凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。尚、どの程度、エッチング温度を低くすべきかは、使用するエッチング液、エッチングすべき被エッチング材料に依存するので、各種の試験を行い、適宜、決定すればよい。以下においても同様である。
Alternatively, in the convex portion forming method of the present invention, the base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane. Yes; when the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
In this case, the temperature of the etching solution in the step (b) is preferably lower than the temperature of the etching solution in the step (c). The degree to which the etching temperature should be lowered depends on the etching solution to be used and the material to be etched, and therefore may be determined as appropriate by conducting various tests. The same applies to the following.

上記の目的を達成するための本発明の第1の態様に係る半導体発光素子の製造方法は、
(A){100}面を主面として有する素子製造用基板の該主面に、素子製造用基板の<110>方向と平行に延びる凸部を形成し、次いで、
(B)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない素子製造用基板の主面の部分に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
(C)該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
工程を具備し、
前記工程(A)は、
(a)素子製造用基板の主面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて素子製造用基板の主面をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、素子製造用基板の主面をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
In order to achieve the above object, a method for manufacturing a semiconductor light emitting device according to the first aspect of the present invention includes:
(A) forming a convex portion extending in parallel with the <110> direction of the element manufacturing substrate on the main surface of the element manufacturing substrate having a {100} plane as a main surface;
(B) On the top surface of the convex portion, a light emitting portion is formed by sequentially laminating a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor layer having a second conductivity type. In addition, the first compound semiconductor layer having the first conductivity type, the active layer, and the second compound semiconductor layer having the second conductivity type are formed on the main surface portion of the element manufacturing substrate on which no protrusion is formed. Are sequentially stacked to form a laminated structure, and then
(C) forming a current blocking layer covering at least the side surface of the active layer constituting the light emitting portion on the laminated structure;
Comprising steps,
The step (A)
(A) After forming a mask layer extending in parallel with the <110> direction on the main surface of the element manufacturing substrate,
(B) Using the mask layer as an etching mask, the main surface of the device manufacturing substrate is etched by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is the length of the bottom. Is an isosceles trapezoid whose length is longer than the length of the upper side, and forms a convex upper layer whose side slope angle is θ U ,
(C) Varying the temperature of the etching solution, using the side surfaces of the mask layer and the convex upper layer as an etching mask, further etching the main surface of the element manufacturing substrate by the wet etching method, and cutting at the {110} plane The cross-sectional shape is an isosceles trapezoid whose base is longer than the top and the side slope is θ D (where θ D ≠ θ U ) to form a convex lower layer ,
It consists of each process.

本発明の第1の態様に係る半導体発光素子の製造方法においては、凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり;凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。
In the method for manufacturing a semiconductor light emitting device according to the first aspect of the present invention, the base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the same as that when the convex lower layer is cut along the {110} plane. it is the upper side in the cross-sectional shape; when the side surface of the protrusion is the inclination angle of the side surface of the case (111) B surface is a theta 111B,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
In this case, the temperature of the etching solution in the step (b) is preferably lower than the temperature of the etching solution in the step (c).

上記の好ましい形態、構成を含む本発明の第1の態様に係る半導体発光素子の製造方法においては、あるいは又、後述する本発明の第1の態様に係る半導体発光素子においては、凸部上層の厚さをHU、凸部下層の厚さをHDとしたとき、
U/(HU+HD)≧0.5
好ましくは、
U/(HU+HD)≧0.7
を満足することが望ましい。
In the method for manufacturing a semiconductor light emitting device according to the first aspect of the present invention, including the above-described preferred form and configuration, or, in the semiconductor light emitting device according to the first aspect of the present invention described later, When the thickness is H U and the thickness of the convex lower layer is H D ,
H U / (H U + H D ) ≧ 0.5
Preferably,
H U / (H U + H D ) ≧ 0.7
It is desirable to satisfy

更には、以上に説明した各種の好ましい形態、構成を含む本発明の第1の態様に係る半導体発光素子の製造方法においては、あるいは又、後述する本発明の第1の態様に係る半導体発光素子においては、凸部上層の厚さをHU、凸部下層の厚さをHD、凸部上層の幅をWUとしたとき、
(HU+HD)/WU≧0.4
好ましくは、
(HU+HD)/WU≧0.9
を満足することが望ましい。
Furthermore, in the manufacturing method of the semiconductor light emitting device according to the first aspect of the present invention including the various preferable modes and configurations described above, or alternatively, the semiconductor light emitting device according to the first aspect of the present invention described later. In the above, when the thickness of the convex upper layer is H U , the thickness of the convex lower layer is H D , and the width of the convex upper layer is W U ,
(H U + H D ) / W U ≧ 0.4
Preferably,
(H U + H D ) / W U ≧ 0.9
It is desirable to satisfy

上記の目的を達成するための本発明の第2の態様に係る半導体発光素子の製造方法は、第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えた半導体発光素子において、第2化合物半導体層の厚さ方向の一部分に、<110>方向と平行に延びる凸部を形成する工程を含む、半導体発光素子の製造方法であって、
凸部の形成工程は、
(a)第2化合物半導体層の頂面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて第2化合物半導体層を厚さ方向に一部分エッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、第2化合物半導体層を、厚さ方向に一部分、更にウェットエッチング法にてエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
A method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention for achieving the above object comprises a first compound semiconductor layer, an active layer, and a second compound semiconductor layer, and the top surface of the second compound semiconductor layer. A semiconductor light-emitting device including a light-emitting portion having a {100} plane, including a step of forming a convex portion extending in parallel with the <110> direction in a part of the second compound semiconductor layer in the thickness direction A manufacturing method of
The formation process of the convex part
(A) After forming a mask layer extending in parallel with the <110> direction on the top surface of the second compound semiconductor layer,
(B) Using the mask layer as an etching mask, the second compound semiconductor layer is partially etched in the thickness direction by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is Forming a convex upper layer having an isosceles trapezoid in which the length of the base is longer than the length of the upper side, and the inclination angle of the side surface is θ U ;
(C) The second compound semiconductor layer is partially etched in the thickness direction by a wet etching method by changing the temperature of the etching solution and using the side surfaces of the mask layer and the convex upper layer as an etching mask, and { 110} plane, the cross-sectional shape is an isosceles trapezoid whose base is longer than the top, and the slope of the side is θ D (where θ D ≠ θ U ) Forming subordinates,
It consists of each process.

本発明の第2の態様に係る半導体発光素子の製造方法においては、凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり;凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも高くすることが好ましい。
In the method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention, the bottom in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the same as that when the convex lower layer is cut along the {110} plane. It is the upper side in the cross-sectional shape; when the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
In this case, the temperature of the etching solution in the step (b) is preferably higher than the temperature of the etching solution in the step (c).

あるいは又、本発明の第2の態様に係る半導体発光素子の製造方法においては、凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり;凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。
Alternatively, in the method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention, the bottom in the cross-sectional shape when the convex upper layer is cut along the {110} plane is cut along the {110} plane at the convex lower layer. When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
In this case, the temperature of the etching solution in the step (b) is preferably lower than the temperature of the etching solution in the step (c).

本発明の第2の態様に係る半導体発光素子の製造方法においては、第2化合物半導体層を3層以上の多層構成とし、上層に凸部を形成し、中層を、凸部をウェットエッチング法にて形成するときのエッチングストップ層として機能させてもよい。   In the method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention, the second compound semiconductor layer has a multilayer structure of three or more layers, a convex portion is formed on the upper layer, a middle layer is formed by a wet etching method. And may function as an etching stop layer when formed.

上記の目的を達成するための本発明の第1の態様に係る下地に設けられた凸部は、{100}面を頂面とする下地に設けられ、下地の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する。
The convex portion provided on the base according to the first aspect of the present invention for achieving the above object is provided on the base having the {100} plane as the top surface and extends in parallel with the <110> direction of the base. A convex part,
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Satisfied.

上記の目的を達成するための本発明の第2の態様に係る下地に設けられた凸部は、{100}面を頂面とする下地に設けられ、下地の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する。
The convex portion provided on the base according to the second aspect of the present invention for achieving the above object is provided on the base having the {100} plane as the top surface and extends in parallel with the <110> direction of the base. A convex part,
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
Satisfied.

上記の目的を達成するための本発明の第1の態様に係る半導体発光素子は、
(イ){100}面を主面として有する素子製造用基板の該主面に設けられ、素子製造用基板の<110>方向と平行に延びる凸部、
(ロ)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部、並びに、
(ハ)凸部が形成されていない素子製造用基板の主面の部分に形成され、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体、並びに、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
を具備しており、
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する。
In order to achieve the above object, a semiconductor light emitting device according to the first aspect of the present invention includes:
(A) A convex portion provided on the main surface of the element manufacturing substrate having a {100} plane as a main surface and extending parallel to the <110> direction of the element manufacturing substrate;
(B) a light emitting unit in which a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor layer having a second conductivity type are sequentially stacked on a top surface of a convex portion;
(C) a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor having a second conductivity type, which are formed on a main surface portion of the element manufacturing substrate on which no protrusion is formed. A laminated structure in which the layers are sequentially laminated, and a current blocking layer formed on the laminated structure and covering at least the side surface of the active layer constituting the light emitting unit,
It has
The convex part has a two-layer structure of a convex part lower layer and a convex part upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Satisfied.

上記の目的を達成するための本発明の第2の態様に係る半導体発光素子は、第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えており、第2化合物半導体層に、<110>方向と平行に延びる凸部が設けられた半導体発光素子であって、
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する。
The semiconductor light emitting device according to the second aspect of the present invention for achieving the above object comprises a first compound semiconductor layer, an active layer, and a second compound semiconductor layer, and the top surface of the second compound semiconductor layer is {100. } Is a semiconductor light emitting device provided with a light emitting portion that is a surface and provided with a convex portion extending in parallel to the <110> direction in the second compound semiconductor layer,
The convex part has a two-layer structure of a convex part lower layer and a convex part upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Satisfied.

上記の目的を達成するための本発明の第3の態様に係る半導体発光素子は、第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えており、第2化合物半導体層に、<110>方向と平行に延びる凸部が設けられた半導体発光素子であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する。
The semiconductor light emitting device according to the third aspect of the present invention for achieving the above object comprises a first compound semiconductor layer, an active layer, and a second compound semiconductor layer, and the top surface of the second compound semiconductor layer is {100. } Is a semiconductor light emitting element provided with a convex portion extending in parallel with the <110> direction on the second compound semiconductor layer,
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
Satisfied.

本発明の第2の態様あるいは第3の態様に係る半導体発光素子にあっては、凸部から、第2化合物半導体層の残部、活性層、及び、第1化合物半導体層に亙り、電流を流すことで、活性層において発光を生じさせる形態とすることができ、あるいは又、凸部は電流を狭窄する領域に相当し、即ち、凸部は電流を流さない領域であり、凸部と凸部の間に形成された第3化合物半導体層から、第2化合物半導体層の残部、活性層、及び、第1化合物半導体層に亙り、電流を流すことで、活性層において発光を生じさせる形態とすることができる。尚、前者の形態を有する半導体発光素子として、ISAN(Inverted-Self-Aligned-Narrow stripe)型半導体レーザを挙げることができるし、後者の形態を有する半導体発光素子として、SAN(Self-Aligned-Narrow stripe)型半導体レーザを挙げることができる。   In the semiconductor light emitting device according to the second aspect or the third aspect of the present invention, current flows from the convex portion to the remaining portion of the second compound semiconductor layer, the active layer, and the first compound semiconductor layer. Thus, the active layer can be configured to emit light, or the convex portion corresponds to a region where current is confined, that is, the convex portion is a region where no current flows, and the convex portion and the convex portion. A current is caused to flow from the third compound semiconductor layer formed between the remaining portion of the second compound semiconductor layer, the active layer, and the first compound semiconductor layer to cause light emission in the active layer. be able to. An example of the semiconductor light emitting device having the former form is an ISAN (Inverted-Self-Aligned-Narrow stripe) type semiconductor laser, and an example of the semiconductor light emitting device having the latter form is a SAN (Self-Aligned-Narrow). stripe) type semiconductor laser.

本発明の凸部形成方法、本発明の第1の態様に係る半導体発光素子の製造方法、本発明の第2の態様に係る半導体発光素子の製造方法、本発明の第1の態様に係る下地に設けられた凸部、本発明の第2の態様に係る下地に設けられた凸部、本発明の第1の態様に係る半導体発光素子、本発明の第2の態様に係る半導体発光素子、あるいは、本発明の第3の態様に係る半導体発光素子(以下、これらを総称して、単に、『本発明』と呼ぶ場合がある)において、θD≦θ111B≦θU(但し、θD≠θU)である場合、具体的には、
θD<θ111B<θU
θD=θ111B<θU
θD<θ111B=θU
の3態様を含む。ここで、θ111Bの値は、具体的には、54.7度である。θ111B<θUの場合のθUの値として、56度乃至64度を挙げることができるし、θD<θ111Bの場合のθDの値として、46度乃至54度を挙げることができる。
Projection forming method of the present invention, method of manufacturing a semiconductor light emitting device according to the first aspect of the present invention, method of manufacturing a semiconductor light emitting device according to the second aspect of the present invention, and base according to the first aspect of the present invention A convex portion provided on the underlayer according to the second aspect of the present invention, a semiconductor light emitting element according to the first aspect of the present invention, a semiconductor light emitting element according to the second aspect of the present invention, Alternatively, in the semiconductor light emitting device according to the third aspect of the present invention (hereinafter, these may be collectively referred to simply as “the present invention”), θ D ≦ θ 111B ≦ θ U (where θ D ≠ θ U ), specifically,
θ D111BU
θ D = θ 111BU
θ D111B = θ U
3 aspects are included. Here, the value of θ 111B is specifically 54.7 degrees. as the value of theta U in the case of θ 111BU, can be exemplified 56 degrees to 64 degrees, as the value of theta D in the case of θ D111B, may be mentioned 46 ° to 54 ° .

一方、θU≦θ111B≦θD(但し、θU≠θD)である場合、具体的には、
θU<θ111B<θD
θU=θ111B<θD
θU<θ111B=θD
の3態様を含む。θ111B<θDの場合のθDの値として、56度乃至64度を挙げることができるし、θU<θ111Bの場合のθUの値として、46度乃至54度を挙げることができる。
On the other hand, when θ U ≦ θ 111B ≦ θ D (where θ U ≠ θ D ), specifically,
θ U111BD
θ U = θ 111BD
θ U111B = θ D
3 aspects are included. as the value of theta D in the case of θ 111BD, can be exemplified 56 degrees to 64 degrees, the value of theta U in the case of θ U111B, may be mentioned 46 ° to 54 ° .

凸部上層の厚さHU、凸部下層の厚さHDの値として、具体的には、上述したとおり、
U/(HU+HD)≧0.5
を満足することに加えて、
0.1μm≦HU≦6μm
0.1μm≦HD≦3μm
より好ましくは、
0.1μm≦HD≦6μm
0.1μm≦WU≦2.5μm
一層好ましくは、
0.1μm≦HD≦3μm
0.1μm≦WU≦2.5μm
を満足することが望ましい。更には、上述したとおり、
U/(HU+HD)≧0.7
を満足することに加えて、
0.1μm≦HU≦6μm
0.1μm≦HD≦3μm
より好ましくは、
0.1μm≦HD≦6μm
0.1μm≦WU≦2.5μm
一層好ましくは、
0.1μm≦HD≦3μm
0.1μm≦WU≦2.5μm
を満足することが望ましい。
Protrusion upper layer of thickness H U, as the value of the thickness H D of the convex subordinate layer, specifically, as described above,
H U / (H U + H D ) ≧ 0.5
In addition to satisfying
0.1 μm ≦ H U ≦ 6 μm
0.1 μm ≦ H D ≦ 3 μm
More preferably,
0.1 μm ≦ H D ≦ 6 μm
0.1 μm ≦ W U ≦ 2.5 μm
More preferably,
0.1μm ≦ H D ≦ 3μm
0.1 μm ≦ W U ≦ 2.5 μm
It is desirable to satisfy Furthermore, as mentioned above,
H U / (H U + H D ) ≧ 0.7
In addition to satisfying
0.1 μm ≦ H U ≦ 6 μm
0.1 μm ≦ H D ≦ 3 μm
More preferably,
0.1 μm ≦ H D ≦ 6 μm
0.1 μm ≦ W U ≦ 2.5 μm
More preferably,
0.1 μm ≦ H D ≦ 3 μm
0.1 μm ≦ W U ≦ 2.5 μm
It is desirable to satisfy

凸部は、全体として、下地あるいは素子製造用基板の<110>方向と平行に延びるが、凸部の厚さ方向は、下地あるいは素子製造用基板の<100>方向と平行であり、凸部の頂面は、下地あるいは素子製造用基板の主面である{100}面である。尚、凸部の延びる方向をX方向、凸部の厚さ方向をZ方向とした場合、凸部の幅方向はY方向に相当する。凸部は、上層及び下層の2層構成に限定されず、3層以上の構成することもでき、この場合には、凸部を構成する或る層(便宜上、第M番目の層と呼ぶ)の側面の傾斜角θMは、第(M−1)番目の層の側面の傾斜角θ(M-1)、及び、第(M+1)番目の層の側面の傾斜角θ(M+1)と異なっている。そして、第M番目の層の側面(傾斜面)、第(M−1)番目の層の側面(傾斜面)、第(M−2)番目の層の側面(傾斜面)、・・・、第(M−n)番目の層の側面(傾斜面)(但し、M>nであり、Mとnは1以上の整数)、及び、マスク層(最初のエッチング用マスク)等の全てが、エッチング用マスクとして機能し、第M番目の層の傾斜角θMを有する側面が形成される。以下の説明において、凸部が形成されていない素子製造用基板の主面の部分を、『凹部面』と呼ぶ場合がある。 The convex portion as a whole extends in parallel to the <110> direction of the base or the element manufacturing substrate, but the thickness direction of the convex portion is parallel to the <100> direction of the base or the element manufacturing substrate. Is the {100} plane which is the main surface of the base or the element manufacturing substrate. In addition, when the extending direction of the convex portion is the X direction and the thickness direction of the convex portion is the Z direction, the width direction of the convex portion corresponds to the Y direction. The convex portion is not limited to the two-layer configuration of the upper layer and the lower layer, and may be composed of three or more layers. In this case, a certain layer constituting the convex portion (referred to as the Mth layer for convenience) the inclination angle theta M side of, the (M-1) -th angle of inclination of the side surface of the layer theta (M-1), and, the (M + 1) th angle of inclination of the side surfaces of the layers θ (M + 1) Is different. And the side surface (inclined surface) of the Mth layer, the side surface (inclined surface) of the (M-1) th layer, the side surface (inclined surface) of the (M-2) th layer,. All of the side surface (inclined surface) of the (M−n) th layer (where M> n, M and n are integers of 1 or more), the mask layer (first etching mask), etc. A side surface having an inclination angle θ M of the Mth layer is formed, which functions as an etching mask. In the following description, a portion of the main surface of the element manufacturing substrate on which no convex portion is formed may be referred to as a “concave surface”.

台形にあっては、一般に、上辺と底辺(下辺)が平行であるが、本発明にあっては、凸部の形成条件等に起因して上辺と底辺(下辺)が完全に平行ではない場合が生じ得るが、係る形状も『台形』に包含する。また、凸部の形成条件等に起因して2つの側面の斜面に沿った長さが完全に同じではない場合が生じ得るが、係る形状も『等脚台形』に包含する。本発明の第1の態様に係る半導体発光素子あるいはその製造方法にあっては、得られた発光部を{110}面で切断したときの発光部の断面形状は、二等辺三角形であるが、発光部の形成条件等に起因して、正確な二等辺三角形ではない場合が生じ得る。   In the trapezoidal shape, generally, the upper side and the bottom side (lower side) are parallel, but in the present invention, the upper side and the bottom side (lower side) are not completely parallel due to the formation condition of the convex portion. However, such a shape is also included in the “trapezoid”. In addition, there may occur a case where the lengths along the slopes of the two side surfaces are not completely the same due to the formation conditions of the convex portions, and such a shape is also included in the “isopod trapezoid”. In the semiconductor light emitting device or the manufacturing method thereof according to the first aspect of the present invention, the cross-sectional shape of the light emitting part when the obtained light emitting part is cut along the {110} plane is an isosceles triangle, Due to the formation conditions of the light emitting portion, the case where the triangle is not an exact isosceles triangle may occur.

本発明において、素子製造用基板として、GaN基板、GaAs基板、GaP基板、AlN基板、AlP基板、InN基板、InP基板、AlGaInN基板、AlGaN基板、AlInN基板、GaInN基板、AlGaInP基板、AlGaP基板、AlInP基板、GaInP基板、ZnS基板、サファイア基板、SiC基板、アルミナ基板、ZnO基板、LiMgO基板、LiGaO2基板、MgAl24基板、Si基板、Ge基板を挙げることができる。更には、これらの基板の表面(主面)に、バッファ層や中間層が形成されたものを素子製造用基板として用いることもできる。また、これらの基板の主面に関しては、結晶構造(例えば、立方晶型や六方晶型等)によっては、所謂A面、B面、C面、R面、M面、N面、S面等の名称で呼ばれる結晶方位面、あるいは、これらを特定方向にオフさせた面等を用いることもできる。本発明の第1の態様に係る半導体発光素子あるいはその製造方法にあっては、特に、閃亜鉛鉱(ジンク・ブレンド)型の結晶構造を有する基板あるいは結晶膜が形成された基板を用いることが好ましく、ここで、ジンク・ブレンド型の結晶構造を有する基板を構成する原子として、少なくとも、As、SbあるいはBi等を挙げることができる。このようなAs、SbあるいはBi等の原子が添加ひいては混晶として含まれている基板においては、エッチングによって特定の斜面を側面として有する凸部を形成し易い。また、エッチングによって形成した凸部上に、As、SbあるいはBi等の原子が添加ひいては混晶として含まれている結晶を再成長させる場合にも、例えば、最表面にV族トリマーを形成した{111}B面等の非成長面が現れ易い性質があるので、本発明においても、この性質を積極的に利用するSDH型半導体レーザの製造が可能になる。以上のように、As、SbあるいはBi等の材料は、凸部を有する基板の構成元素とする場合においても、また、その凸部上にAs、SbあるいはBi等の材料を構成元素とする、結晶の再成長を行う場合においても、発光波長に応じて光吸収性の高い基板における光吸収を抑制する設計(加工)を行えば、半導体発光素子の特性の高性能化、均一化を達成することができる。尚、本発明においては、素子製造用基板の{100}面を主面としているが、係る主面には、0度を含むオフ角を付けた面、更には、オフ角±5(度)以内の面が含まれる。また、下地として、素子製造用基板の主面あるいは第2化合物半導体層を挙げることができる。 In the present invention, as a device manufacturing substrate, a GaN substrate, a GaAs substrate, a GaP substrate, an AlN substrate, an AlP substrate, an InN substrate, an InP substrate, an AlGaInN substrate, an AlGaN substrate, an AlInN substrate, a GaInN substrate, an AlGaInP substrate, an AlGaP substrate, an AlInP A substrate, a GaInP substrate, a ZnS substrate, a sapphire substrate, a SiC substrate, an alumina substrate, a ZnO substrate, a LiMgO substrate, a LiGaO 2 substrate, a MgAl 2 O 4 substrate, a Si substrate, and a Ge substrate can be given. Furthermore, a substrate in which a buffer layer and an intermediate layer are formed on the surface (main surface) of these substrates can be used as a device manufacturing substrate. In addition, regarding the main surface of these substrates, depending on the crystal structure (for example, cubic or hexagonal type), the so-called A plane, B plane, C plane, R plane, M plane, N plane, S plane, etc. It is also possible to use a crystal orientation plane called by the name or a plane in which these are turned off in a specific direction. In the semiconductor light emitting device or the manufacturing method thereof according to the first aspect of the present invention, in particular, a substrate having a zinc blende (zinc blend) type crystal structure or a substrate on which a crystal film is formed is used. Preferably, here, at least As, Sb, Bi, or the like can be cited as atoms constituting the substrate having a zinc blend type crystal structure. In such a substrate in which atoms such as As, Sb, or Bi are added and thus included as a mixed crystal, it is easy to form a convex portion having a specific slope as a side surface by etching. In addition, when a crystal containing atoms such as As, Sb, or Bi and thus mixed crystals is regrown on the protrusion formed by etching, for example, a group V trimer is formed on the outermost surface { Since a non-growth surface such as a 111} B surface tends to appear, the present invention also makes it possible to manufacture an SDH type semiconductor laser that actively utilizes this property. As described above, a material such as As, Sb, or Bi is used as a constituent element of a substrate having a convex portion, and a material such as As, Sb, or Bi is used as a constituent element on the convex portion. Even in the case of crystal regrowth, if the design (processing) is performed to suppress light absorption in a substrate having high light absorption according to the emission wavelength, the performance and uniformity of the characteristics of the semiconductor light emitting element can be achieved. be able to. In the present invention, the {100} plane of the element manufacturing substrate is the main surface. However, the main surface has a surface with an off angle including 0 degrees, and further has an off angle of ± 5 (degrees). The face within is included. In addition, examples of the base include the main surface of the element manufacturing substrate or the second compound semiconductor layer.

活性層を含む各種化合物半導体層として、例えば、GaN系化合物半導体(AlGaN混晶あるいはAlGaInN混晶、GaInN混晶を含む)、GaInNAs系化合物半導体(GaInAs混晶あるいはGaNAs混晶を含む)、AlGaInP系化合物半導体、AlAs系化合物半導体、AlGaInAs系化合物半導体、AlGaAs系化合物半導体、GaInAs系化合物半導体、GaInAsP系化合物半導体、GaInP系化合物半導体、GaP系化合物半導体、InP系化合物半導体、InN系化合物半導体、AlN系化合物半導体を例示することができる。化合物半導体層に添加されるn型不純物として、例えば、ケイ素(Si)、硫黄(S)、セレン(Se)、テルル(Te)、錫(Sn)を挙げることができるし、p型不純物として、炭素(C)、亜鉛(Zn)、マグネシウム(Mg)、ベリリウム(Be)、カドミウム(Cd)、カルシウム(Ca)、バリウム(Ba)を挙ることができる。活性層は、単一の化合物半導体層から構成されていてもよいし、単一量子井戸構造[QW構造]あるいは多重量子井戸構造[MQW構造]を有していてもよい。活性層を含む各種化合物半導体層の形成方法(成膜方法)として、有機金属化学的気相成長法(MOCVD法、MOVPE法)や有機金属分子線エピタキシー法(MOMBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法(HVPE法)、プラズマアシステッド物理的気相成長法(PPD法)を挙げることができる。第1導電型をn型、第2導電型をp型としてもよいし、第1導電型をp型、第2導電型をn型としてもよい。   As various compound semiconductor layers including the active layer, for example, a GaN-based compound semiconductor (including AlGaN mixed crystal, AlGaInN mixed crystal, and GaInN mixed crystal), a GaInNAs-based compound semiconductor (including GaInAs mixed crystal or a GaNAs mixed crystal), AlGaInP-based, etc. Compound semiconductor, AlAs compound semiconductor, AlGaInAs compound semiconductor, AlGaAs compound semiconductor, GaInAs compound semiconductor, GaInAsP compound semiconductor, GaInP compound semiconductor, GaP compound compound semiconductor, InP compound semiconductor, InN compound semiconductor, AlN compound Compound semiconductors can be exemplified. Examples of n-type impurities added to the compound semiconductor layer include silicon (Si), sulfur (S), selenium (Se), tellurium (Te), and tin (Sn). As p-type impurities, Examples include carbon (C), zinc (Zn), magnesium (Mg), beryllium (Be), cadmium (Cd), calcium (Ca), and barium (Ba). The active layer may be composed of a single compound semiconductor layer, or may have a single quantum well structure [QW structure] or a multiple quantum well structure [MQW structure]. As a method for forming various compound semiconductor layers including an active layer (film formation method), metal organic chemical vapor deposition (MOCVD method, MOVPE method), metal organic molecular beam epitaxy method (MOMBE method), halogen transport or reaction Hydride vapor phase epitaxy method (HVPE method) and plasma assisted physical vapor phase epitaxy method (PPD method) which contribute to the above. The first conductivity type may be n-type, the second conductivity type may be p-type, the first conductivity type may be p-type, and the second conductivity type may be n-type.

マスク層を構成する材料として、SiO2、SiN、SiONといった半導体酸化物あるいは半導体窒化物;Ti、W、Ni、Au、Ptといった金属や高融点金属、あるいは、これらの金属を適切な組成で調整した合金(例えば、TiW、TiWCr、TiWNi、NiCr、TiNiCr、又は、これら合金とAu、あるいは、これら合金とPtとの合金等);高融点金属(合金)酸化物;高融点金属(合金)窒化物;これらの異なる金属や合金、合金酸化物、合金窒化物を組み合わせた多層膜;レジスト材料を例示することができる。マスク層の形成方法として、スパッタリング法等の物理的気相成長法(PVD法)や化学的気相成長法(CVD法)、塗布法と、リソグラフィ技術やエッチング技術との組合せを挙げることができる。また、マスク層の除去は、マスク層を構成する材料に依存して、ウェットエッチング法を採用してもよいし、ドライエッチング法を採用してもよいし、アッシング技術を用いてもよい。マスク層は、帯状等の1次元的配置であってよいし、点在し、あるいは、散在する曲線形状(円形、楕円形等)や多角形形状(三角形、四角形、六角形等の)を有する2次元的配置であってもよい。尚、マスク層に関しては、最終的に除去をしても、除去をしなくともよい。後者の場合、マスク層をそのまま残した状態とすることで、係るマスク層を、選択成長用のマスク層、あるいは、金属電極層として、半導体レーザ(LD)や発光ダイオード(LED)等に代表される発光素子の製造に用いることができるし、あるいは又、そのまま発光素子の構成部品の一部として用いることもできる。 As a material constituting the mask layer, a semiconductor oxide or semiconductor nitride such as SiO 2 , SiN, or SiON; a metal such as Ti, W, Ni, Au, or Pt, a refractory metal, or these metals are adjusted with an appropriate composition. Alloys (for example, TiW, TiWCr, TiWNi, NiCr, TiNiCr, or alloys thereof and Au, or alloys of these alloys and Pt); refractory metal (alloy) oxides; refractory metal (alloy) nitriding A multilayer film formed by combining these different metals, alloys, alloy oxides, and alloy nitrides; and resist materials. Examples of the method for forming the mask layer include a combination of a physical vapor deposition method (PVD method) such as a sputtering method, a chemical vapor deposition method (CVD method), a coating method, and a lithography technique or an etching technique. . Further, the removal of the mask layer may employ a wet etching method, a dry etching method, or an ashing technique depending on the material constituting the mask layer. The mask layer may have a one-dimensional arrangement such as a band shape, or has a dotted or scattered curved shape (circular, elliptical, etc.) or polygonal shape (triangular, quadrangular, hexagonal, etc.). A two-dimensional arrangement may be used. Note that the mask layer may or may not be finally removed. In the latter case, by leaving the mask layer as it is, the mask layer can be used as a selective growth mask layer or a metal electrode layer, such as a semiconductor laser (LD) or a light emitting diode (LED). The light emitting device can be used for manufacturing a light emitting device, or it can be used as a part of a component of the light emitting device as it is.

エッチング液として、クエン酸と過酸化水素水と水とを混合した、所謂クエン酸過水を挙げることができるし、クエン酸の代わりに、酒石酸、酢酸、シュウ酸、ギ酸、コハク酸、リンゴ酸、アジピン酸等のカルボン酸を挙げることができる。凸部上層の形成と凸部下層の形成との間で、エッチング液の交換を行ってもよいし、被エッチング物の水洗等を行ってもよい。あるいは又、凸部上層の形成と凸部下層の形成とを、異なるエッチング装置で行ってもよい。   Examples of the etching solution include so-called citric acid perhydrogenated mixture of citric acid, hydrogen peroxide water and water, and tartaric acid, acetic acid, oxalic acid, formic acid, succinic acid, malic acid instead of citric acid. And carboxylic acids such as adipic acid. The etching solution may be exchanged between the formation of the convex upper layer and the formation of the convex lower layer, and the object to be etched may be washed with water. Or you may perform formation of a convex part upper layer, and formation of a convex part lower layer with a different etching apparatus.

本発明の半導体発光素子において、第1化合物半導体層は第1電極に電気的に接続されており、第2化合物半導体層は第2電極に電気的に接続されている。尚、第1電極は、第1化合物半導体層上に形成されている場合もあるし、導電性の素子製造用基板を介して第1化合物半導体層と接続されている場合もある。また、第2化合物半導体層は、第2化合物半導体層の頂面上に形成されている場合もあるし、導電材料層を介して第2化合物半導体層と接続されている場合もある。   In the semiconductor light emitting device of the present invention, the first compound semiconductor layer is electrically connected to the first electrode, and the second compound semiconductor layer is electrically connected to the second electrode. The first electrode may be formed on the first compound semiconductor layer, or may be connected to the first compound semiconductor layer via a conductive element manufacturing substrate. The second compound semiconductor layer may be formed on the top surface of the second compound semiconductor layer, or may be connected to the second compound semiconductor layer through a conductive material layer.

第1導電型をn型、第2導電型をp型とする場合、第1電極はn側電極であり、第2電極はp側電極となる。一方、第1導電型をp型、第2導電型をn型とする場合、第1電極はp側電極であり、第2電極はn側電極となる。ここで、p側電極として、Au/AuZn、Au/Pt/Ti(/Au)/AuZn、Au/Pt/TiW(/Ti)(/Au)/AuZn、Au/AuPd、Au/Pt/Ti(/Au)/AuPd、Au/Pt/TiW(/Ti)(/Au)/AuPd、Au/Pt/Ti、Au/Pt/TiW(/Ti)、Au/Pt/TiW/Pd/TiW(/Ti)を挙げることができる。また、n側電極として、Au/Ni/AuGe、Au/Pt/Ti(/Au)/Ni/AuGe、Au/Pt/TiW(/Ti)/Ni/AuGe、あるいは、これらの金属層の界面、特に最下層に、Al層、Pd層あるいはAg層を挿入した電極構造を挙げることができる。そして、n側電極、p側電極を問わず、電極に用いる各合金の組成は、電極の下地の材質に合わせ、下地にダメージを与えないように適切に選べばよい。尚、「/」の前の層ほど、活性層から電気的に離れたところに位置する。あるいは又、第1電極を、ITO、IZO、ZnO:Al、ZnO:Bといった透明導電材料から構成することもできる。透明導電材料から成る層を電流拡散層として用いて、第1電極をn側電極とする場合、第1電極をp側電極とする場合に挙げた金属積層構造とを組み合わせてもよい。   When the first conductivity type is n-type and the second conductivity type is p-type, the first electrode is an n-side electrode and the second electrode is a p-side electrode. On the other hand, when the first conductivity type is p-type and the second conductivity type is n-type, the first electrode is a p-side electrode and the second electrode is an n-side electrode. Here, as the p-side electrode, Au / AuZn, Au / Pt / Ti (/ Au) / AuZn, Au / Pt / TiW (/ Ti) (/ Au) / AuZn, Au / AuPd, Au / Pt / Ti ( / Au) / AuPd, Au / Pt / TiW (/ Ti) (/ Au) / AuPd, Au / Pt / Ti, Au / Pt / TiW (/ Ti), Au / Pt / TiW / Pd / TiW (/ Ti ). Further, as an n-side electrode, Au / Ni / AuGe, Au / Pt / Ti (/ Au) / Ni / AuGe, Au / Pt / TiW (/ Ti) / Ni / AuGe, or an interface between these metal layers, In particular, an electrode structure in which an Al layer, a Pd layer, or an Ag layer is inserted in the lowermost layer can be given. Regardless of the n-side electrode or the p-side electrode, the composition of each alloy used for the electrode may be appropriately selected according to the material of the base of the electrode so as not to damage the base. It should be noted that the layer before “/” is located at a position electrically separated from the active layer. Alternatively, the first electrode can be made of a transparent conductive material such as ITO, IZO, ZnO: Al, ZnO: B. When a layer made of a transparent conductive material is used as a current diffusion layer and the first electrode is an n-side electrode, the metal laminate structure described in the case where the first electrode is a p-side electrode may be combined.

また、第1電極や第2電極、あるいは、第2電極延在部に対して、必要に応じて、例えば、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層から成るコンタクト部(パッド部)を設けてもよい。第1電極や、第2電極延在部を含む第2電極、コンタクト部(パッド部)は、例えば、真空蒸着法やスパッタリング法といった各種のPVD法、各種の化学的気相成長法(CVD法)、メッキ法によって形成することができる。   Further, for the first electrode, the second electrode, or the second electrode extension portion, for example, a Ti layer / Pt layer / Au layer or the like [adhesion layer (Ti layer, Cr layer, etc.) ] / [Barrier metal layer (Pt layer, Ni layer, TiW layer, Mo layer, etc.)] / [Multilayer metal layer having a laminated structure such as a metal layer (for example, Au layer) that is compatible with mounting] A contact portion (pad portion) may be provided. The first electrode, the second electrode including the second electrode extension portion, and the contact portion (pad portion) are, for example, various PVD methods such as a vacuum deposition method and a sputtering method, and various chemical vapor deposition methods (CVD methods). ), And can be formed by a plating method.

本発明の半導体発光素子として、端面発光型の半導体レーザ(LD)や発光ダイオード(LED)を挙げることができる。より具体的には、限定するものではないが、本発明の第1の態様に係る半導体発光素子あるいはその製造方法における半導体発光素子として、SDH型半導体レーザを挙げることができるし、本発明の第2の態様あるいは第3の態様に係る半導体発光素子あるいは本発明の第2の態様に係る半導体発光素子の製造方法における半導体発光素子として、上述したSAN型半導体レーザあるいはISAN型半導体レーザを挙げることができる。また、本発明の第1の態様あるいは第2の態様に係る下地に設けられた凸部、本発明の凸部形成方法は、例えば、埋め込みヘテロ型レーザ及びその製造方法、面発光レーザ素子及びその製造方法、ヘテロ接合バイポーラトランジスタ及びその製造方法、フォトダイオード及びその製造方法、太陽電池及びその製造方法等、半導体材料の凸部の幅及び高さの制御等において、高いエッチング制御技術が必要とされる製造方法、製造技術の全てに適用することができる。   Examples of the semiconductor light emitting device of the present invention include an edge emitting semiconductor laser (LD) and a light emitting diode (LED). More specifically, the semiconductor light emitting device according to the first aspect of the present invention or the semiconductor light emitting device in the manufacturing method thereof may include an SDH type semiconductor laser, although not limited thereto. Examples of the semiconductor light emitting device according to the second aspect or the third aspect or the semiconductor light emitting device in the method for manufacturing the semiconductor light emitting device according to the second aspect of the present invention include the above-mentioned SAN type semiconductor laser or ISAN type semiconductor laser. it can. Further, the convex portion provided on the base according to the first aspect or the second aspect of the present invention, and the convex portion forming method of the present invention include, for example, a buried hetero laser and a manufacturing method thereof, a surface emitting laser element, and a High etching control technology is required for controlling the width and height of convex portions of a semiconductor material such as a manufacturing method, a heterojunction bipolar transistor and a manufacturing method thereof, a photodiode and a manufacturing method thereof, a solar cell and a manufacturing method thereof. It can be applied to all manufacturing methods and manufacturing techniques.

本発明にあっては、凸部上層と凸部下層の、少なくとも2層構造から成る凸部を設けるので、凸部の高さ(下地あるいは素子製造用基板のエッチング深さ)、凸部頂面の幅等の設計自由度を高くすることができるので、半導体発光素子の設計自由度を高めることができ、種々の仕様や要求に応じた半導体発光素子を提供することができる。また、同じエッチング液を使用し、エッチング温度を変えるだけで、凸部上層と凸部下層の、少なくとも2層構造から成る凸部を設けることができるので、簡素な工程で高さの高い凸部を形成することができる。しかも、凸部上層の側面はウェットエッチングにおけるエッチング安定結晶面であり、マスク層及び凸部上層の側面をエッチング用マスクとして用いることができるので、1枚の素子製造用基板内における凸部の各部の寸法のバラツキ(面内バラツキ)を極めて小さくすることができる。そして、その結果、均一な特性を有する半導体発光素子や各種の素子を製造することができる。   In the present invention, since the convex portion composed of at least a two-layer structure of the convex portion upper layer and the convex portion lower layer is provided, the height of the convex portion (the etching depth of the substrate or the device manufacturing substrate), the top surface of the convex portion Therefore, the degree of freedom in designing the semiconductor light emitting element can be increased, and semiconductor light emitting elements that meet various specifications and requirements can be provided. Also, by using the same etching solution and changing the etching temperature, it is possible to provide a convex part consisting of at least a two-layer structure of the convex part upper layer and the convex part lower layer. Can be formed. In addition, the side surface of the convex upper layer is an etching stable crystal plane in wet etching, and the side surface of the mask layer and the convex upper layer can be used as an etching mask. Variation in dimensions (in-plane variation) can be made extremely small. As a result, it is possible to manufacture semiconductor light-emitting elements and various elements having uniform characteristics.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の凸部形成方法、本発明の第1の態様に係る下地に設けられた凸部、本発明の第1の態様に係る半導体発光素子及びその製造方法に関する。   Example 1 relates to a method for forming a convex portion according to the present invention, a convex portion provided on a base according to the first aspect of the present invention, a semiconductor light emitting device according to the first aspect of the present invention, and a method for manufacturing the same.

図1に模式的な一部断面図を示すように、凸部111は、{100}面(具体的には、(100)面であり、以下においても同様である)を頂面とする下地に設けられ、下地の<110>方向と平行に延びる。ここで、実施例1にあっては、具体的には、下地は素子製造用基板110であり、素子製造用基板110に設けられた実施例1の凸部111は、{100}面を主面として有する素子製造用基板110のこの主面に設けられ、素子製造用基板110の<110>方向と平行に延びる凸部である。そして、凸部下層111A及び凸部上層111Bの2層構造を有している。   As shown in a schematic partial cross-sectional view in FIG. 1, the convex portion 111 is a base having a {100} plane (specifically, a (100) plane, the same applies hereinafter) as a top surface. And extends parallel to the <110> direction of the base. Here, in Example 1, specifically, the base is the element manufacturing substrate 110, and the convex portion 111 of Example 1 provided on the element manufacturing substrate 110 mainly has a {100} plane. It is a convex portion provided on this main surface of the element manufacturing substrate 110 as a surface and extending in parallel with the <110> direction of the element manufacturing substrate 110. And it has the two-layer structure of convex part lower layer 111A and convex part upper layer 111B.

また、実施例1の半導体発光素子は、半導体レーザ、より具体的には、SDH型半導体レーザから構成されており、図2の(A)に模式的な一部断面図を示すように、
(イ){100}面を主面として有する素子製造用基板110のこの主面に設けられ、素子製造用基板110の<110>方向(具体的には、例えば[011]方向であり、以下においても同様である)と平行に延びる凸部(突起部)111、
(ロ)凸部111の頂面上に、第1導電型(実施例1にあっては、具体的には、n型)を有する第1化合物半導体層121、活性層123、及び、第2導電型(実施例1にあっては、具体的には、p型)を有する第2化合物半導体層122が順次積層されて成る発光部120、並びに、
(ハ)凸部が形成されていない素子製造用基板110の主面の部分(素子製造用基板110の凹部面あるいは露出面と呼ぶ場合がある)に形成され、第1導電型(n型)を有する第1化合物半導体層121、活性層123、及び、第2導電型(p型)を有する第2化合物半導体層122が順次積層されて成る積層構造体120’、並びに、この積層構造体120’上に形成され、発光部120を構成する活性層123の側面を少なくとも覆う電流ブロック層140、
を具備している。そして、凸部111は、凸部下層111A及び凸部上層111Bの2層構造を有している。
The semiconductor light emitting device of Example 1 is composed of a semiconductor laser, more specifically, an SDH type semiconductor laser. As shown in a schematic partial sectional view of FIG.
(A) The <110> direction (specifically, for example, the [011] direction of the element manufacturing substrate 110 is provided on this main surface of the element manufacturing substrate 110 having the {100} plane as a main surface. The same applies to the projections (projections) 111 extending in parallel with
(B) On the top surface of the convex portion 111, the first compound semiconductor layer 121, the active layer 123, and the second layer having the first conductivity type (specifically, n-type in the first embodiment). A light emitting unit 120 in which a second compound semiconductor layer 122 having a conductivity type (specifically, p-type in Example 1) is sequentially stacked; and
(C) A first conductive type (n-type) formed on a portion of the main surface of the element manufacturing substrate 110 on which no convex portion is formed (sometimes referred to as a concave surface or an exposed surface of the element manufacturing substrate 110). A stacked structure 120 ′ formed by sequentially stacking a first compound semiconductor layer 121 having active layers, an active layer 123, and a second compound semiconductor layer 122 having a second conductivity type (p-type), and the stacked structure 120 A current blocking layer 140 which is formed on and covers at least a side surface of the active layer 123 constituting the light emitting unit 120;
It has. The convex portion 111 has a two-layer structure of a convex lower layer 111A and a convex upper layer 111B.

ここで、実施例1において、凸部上層111Bを{110}面(具体的には、(011)面であり、以下においても同様である)で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部下層111Aを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部上層111Bを{110}面で切断したときの断面形状における底辺は、凸部下層111Aを{110}面で切断したときの断面形状における上辺である。   Here, in Example 1, the cross-sectional shape when the convex upper layer 111B is cut along the {110} plane (specifically, the (011) plane, the same applies to the following) is the length of the base. Is an isosceles trapezoid that is longer than the length of the upper side, and the cross-sectional shape when the convex lower layer 111A is cut along the {110} plane is an isosceles trapezoid whose base is longer than the length of the upper side. The base in the cross-sectional shape when the upper layer 111B is cut along the {110} plane is the upper side in the cross-sectional shape when the convex portion lower layer 111A is cut along the {110} plane.

そして、実施例1にあっては、凸部上層111Bの側面111bの傾斜角をθU、凸部下層111Aの側面111aの傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≠θU
具体的には、
θD≦θ111B≦θU(但し、θD≠θU
を満足する。より具体的には、
θD<θ111B<θU
を満足する。より一層具体的には、実施例1にあっては、θ111B=54.7度であり、θD=50度、θU=60度である。
In Example 1, the inclination angle of the side surface 111b of the convex upper layer 111B is θ U , the inclination angle of the side surface 111a of the convex lower layer 111A is θ D , and the side surface of the convex part is the (111) B surface. When the inclination angle of the side surface is θ 111B ,
θ D ≠ θ U
In particular,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Satisfied. More specifically,
θ D111BU
Satisfied. More specifically, in Example 1, θ 111B = 54.7 degrees, θ D = 50 degrees, and θ U = 60 degrees.

実施例1にあっては、凸部上層111Bの厚さをHU、凸部下層111Aの厚さをHD、凸部上層111Bの幅をWUとしたとき、
U/(HU+HD)≧0.5
(HU+HD)/WU≧0.4
を満足している。より具体的には、HU=2μm、HD=2μm、WU=4μmである。
In Example 1, when the thickness of the convex upper layer 111B is H U , the thickness of the convex lower layer 111A is H D , and the width of the convex upper layer 111B is W U ,
H U / (H U + H D ) ≧ 0.5
(H U + H D ) / W U ≧ 0.4
Is satisfied. More specifically, H U = 2 μm, H D = 2 μm, and W U = 4 μm.

実施例1の半導体発光素子にあっては、凸部上層111Bの頂面には、順次、第1化合物半導体層121、活性層123、第2化合物半導体層122Aが形成され、第2化合物半導体層122A上には、更に、第2化合物半導体層122Bが形成され、頂点を形成している。ここで、{110}面で発光部120を切断したときの第2化合物半導体層122Bを含む発光部120の断面形状は二等辺三角形であり、発光部120の側面は、{111}B面(より具体的には、(11−1)B面及び(1−11)B面)から構成されている。第2化合物半導体層122Aと第2化合物半導体層122Bの組成を変えることで、断面形状が二等辺三角形の発光部120を正確に形成することができる。一般に、MOCVD法(MOVPE法とも呼ばれる)においては、特殊な結晶成長条件を除けば、{111}B面は、Asトリマーで覆われた非成長面として知られている。従って、SDH型半導体レーザの場合、斜面(側面)が{111}B面である発光部120が形成されると、その後、MOCVDを継続しても、発光部120の結晶成長は「自己成長停止」が保持される。{111}B面の角度θ111Bは54.7度である。 In the semiconductor light emitting device of Example 1, the first compound semiconductor layer 121, the active layer 123, and the second compound semiconductor layer 122A are sequentially formed on the top surface of the convex upper layer 111B, and the second compound semiconductor layer is formed. A second compound semiconductor layer 122B is further formed on 122A to form a vertex. Here, when the light emitting unit 120 is cut along the {110} plane, the cross-sectional shape of the light emitting unit 120 including the second compound semiconductor layer 122B is an isosceles triangle, and the side surface of the light emitting unit 120 has a {111} B plane ( More specifically, it is composed of (11-1) B surface and (1-11) B surface). By changing the composition of the second compound semiconductor layer 122A and the second compound semiconductor layer 122B, it is possible to accurately form the light emitting section 120 whose cross-sectional shape is an isosceles triangle. In general, in the MOCVD method (also referred to as MOVPE method), the {111} B surface is known as a non-growth surface covered with an As trimmer, except for special crystal growth conditions. Therefore, in the case of the SDH type semiconductor laser, when the light emitting portion 120 whose slope (side surface) is the {111} B surface is formed, the crystal growth of the light emitting portion 120 is “self-growth stop” even if MOCVD is continued thereafter. Is retained. The angle θ 111B of the {111} B plane is 54.7 degrees.

一方、素子製造用基板110の凹部面である{100}面(図示した例では、(100)面)の部分)にあっては、発光部120と同じ構造を有する積層構造体120’、電流ブロック層位置調整層130(実質的に第2化合物半導体層122の続きである)、電流ブロック層140、及び、埋込層(埋込み用クラッド層)131が順次形成されている。また、全体は、第2導電型を有するGaAsから成るコンタクト層(キャップ層)132によって覆われている。そして、実施例1にあっては、凸部111を含む素子製造用基板110は、n−GaAsから成る。更には、第1化合物半導体層121に電気的に接続された第1電極151(具体的には、導電性を有する素子製造用基板110の裏面上に形成された第1電極151)は、Ti/TiW/Pt/Auから構成されており、第2化合物半導体層122に電気的に接続された第2電極152(具体的には、第2化合物半導体層122の上方、より具体的には、コンタクト層(キャップ層)132の上に形成された第2電極152)は、Au/Ni/AuGe又はAu/AuZnから構成されている。   On the other hand, in the {100} plane (the (100) plane in the illustrated example) which is the concave surface of the element manufacturing substrate 110, the laminated structure 120 ′ having the same structure as the light emitting unit 120, the current A block layer position adjusting layer 130 (substantially a continuation of the second compound semiconductor layer 122), a current blocking layer 140, and an embedded layer (embedded cladding layer) 131 are sequentially formed. The whole is covered with a contact layer (cap layer) 132 made of GaAs having the second conductivity type. In Example 1, the element manufacturing substrate 110 including the convex portion 111 is made of n-GaAs. Furthermore, the first electrode 151 (specifically, the first electrode 151 formed on the back surface of the conductive element manufacturing substrate 110) electrically connected to the first compound semiconductor layer 121 is Ti / TiW / Pt / Au, and is electrically connected to the second compound semiconductor layer 122. The second electrode 152 (specifically, above the second compound semiconductor layer 122, more specifically, The second electrode 152) formed on the contact layer (cap layer) 132 is made of Au / Ni / AuGe or Au / AuZn.

発光部120及び積層構造体120’を構成する化合物半導体層の組成を、以下の表1に例示する。尚、「Zn,Mg,C」は、不純物として、亜鉛(Zn)を添加してもよいし、マグネシウム(Mg)を添加してもよいし、炭素(C)を添加してもよいことを意味する。   The composition of the compound semiconductor layer constituting the light emitting unit 120 and the stacked structure 120 ′ is illustrated in Table 1 below. “Zn, Mg, C” may be added with zinc (Zn), magnesium (Mg), or carbon (C) as impurities. means.

[表1]
(発光部の構成)
第2化合物半導体層122B・・・p−Al0.47Ga0.53As:Zn,Mg,C
第2化合物半導体層122A・・・p−Al0.4Ga0.6As:Zn,Mg,C
活性層123 ・・・[活性層−A]
第1化合物半導体層121 ・・・n−Al0.4Ga0.6As:Si
(電流ブロック部の構成)
埋込層131 ・・・p−Al0.47Ga0.53As:Zn,Mg,C
電流ブロック層140 ・・・n−Al0.47Ga0.53As:Si
電流ブロック層位置調整層130・・・p−Al0.47Ga0.53As:Zn,Mg,C

[活性層−A]
閉じ込め層 ・・・p−Al0.3Ga0.7As:Zn,Mg,C
閉じ込め層 ・・・i−Al0.3Ga0.7As
多重量子井戸構造・・・i−Al0.1Ga0.9As(井戸層)
i−Al0.3Ga0.7As(障壁層)及び
i−Al0.1Ga0.9As(井戸層)
閉じ込め層 ・・・i−Al0.3Ga0.7As
閉じ込め層 ・・・n−Al0.3Ga0.7As:Si
[Table 1]
(Configuration of light emitting part)
Second compound semiconductor layer 122B... P-Al 0.47 Ga 0.53 As: Zn, Mg, C
Second compound semiconductor layer 122A... P-Al 0.4 Ga 0.6 As: Zn, Mg, C
Active layer 123 ... [active layer-A]
First compound semiconductor layer 121... N-Al 0.4 Ga 0.6 As: Si
(Configuration of current block)
Buried layer 131... P-Al 0.47 Ga 0.53 As: Zn, Mg, C
Current blocking layer 140... N-Al 0.47 Ga 0.53 As: Si
Current block layer position adjusting layer 130... P-Al 0.47 Ga 0.53 As: Zn, Mg, C

[Active layer-A]
Confinement layer: p-Al 0.3 Ga 0.7 As: Zn, Mg, C
Confinement layer ... i-Al 0.3 Ga 0.7 As
Multiple quantum well structure: i-Al 0.1 Ga 0.9 As (well layer)
i-Al 0.3 Ga 0.7 As (barrier layer) and
i-Al 0.1 Ga 0.9 As (well layer)
Confinement layer ... i-Al 0.3 Ga 0.7 As
Confinement layer ... n-Al 0.3 Ga 0.7 As: Si

尚、電流ブロック層140の一部を構成する化合物半導体層は、図2の(B)に示すように、
発光部120の側面から延びる{311}B結晶面領域(より具体的には、(31−1)B面及び(3−11)B面)、
素子製造用基板110の主面に沿って延びる{100}結晶面領域、及び、
{311}B結晶面領域と{100}結晶面領域との間に位置する{h11}B結晶面領域(より具体的には、(h1−1)B面及び(h−11)B面であり、ここで、hは4以上の整数である)、
から構成されている。尚、{h11}B結晶面領域(但し、hは4以上の整数)を、便宜上、高次の結晶面領域と呼ぶ場合がある。
In addition, as shown in FIG. 2B, the compound semiconductor layer constituting a part of the current blocking layer 140 is
{311} B crystal plane region (more specifically, (31-1) B plane and (3-11) B plane) extending from the side surface of the light emitting unit 120,
A {100} crystal plane region extending along the main surface of the element manufacturing substrate 110, and
{H11} B crystal plane region located between the {311} B crystal plane region and the {100} crystal plane region (more specifically, in the (h1-1) B plane and (h-11) B plane) Where h is an integer greater than or equal to 4),
It is composed of Note that the {h11} B crystal plane region (where h is an integer of 4 or more) may be referred to as a higher-order crystal plane region for convenience.

ここで、実施例1の半導体発光素子にあっては、凸部111の上に形成された活性層123は、活性層123よりも屈折率が低い電流ブロック層140によって横方向(側面)が囲まれ、活性層123よりも屈折率が低い第1化合物半導体層121及び第2化合物半導体層122A,122Bによって上下方向が囲まれている。従って、活性層123の上下方向及び横方向は完全なる光閉込め構造となっている。しかも、素子製造用基板110の凹部面の上方にあっては、活性層123の側面近傍は、p−n−p−n構造(p型埋込層131−n型電流ブロック層140−p型電流ブロック層位置調整層130−n型第1化合物半導体層121)の、いわばサイリスタ構造が形成される。従って、素子製造用基板110の凹部面において電流が流れることが阻止され、これによって活性層123に電流が集中し、低閾値電流化を図ることができる。   Here, in the semiconductor light emitting device of Example 1, the active layer 123 formed on the convex portion 111 is surrounded in the lateral direction (side surface) by the current blocking layer 140 having a refractive index lower than that of the active layer 123. The vertical direction is surrounded by the first compound semiconductor layer 121 and the second compound semiconductor layers 122A and 122B having a refractive index lower than that of the active layer 123. Therefore, the vertical direction and the horizontal direction of the active layer 123 have a complete light confinement structure. In addition, above the concave surface of the element manufacturing substrate 110, the vicinity of the side surface of the active layer 123 has a pn-pn structure (p-type buried layer 131-n-type current blocking layer 140-p-type). A so-called thyristor structure of the current block layer position adjusting layer 130-n-type first compound semiconductor layer 121) is formed. Therefore, the current is prevented from flowing in the concave surface of the element manufacturing substrate 110, whereby the current is concentrated in the active layer 123, and a low threshold current can be achieved.

以下、{100}面を頂面とする下地に、下地の<110>方向と平行に延びる凸部を形成する実施例1の凸部形成方法、並びに、実施例1の半導体発光素子及びその製造方法を説明する。   Hereinafter, the convex portion forming method of Example 1 in which a convex portion extending in parallel with the <110> direction of the base is formed on the base having the {100} plane as the top surface, and the semiconductor light emitting device of Example 1 and its manufacture A method will be described.

[工程−100]
先ず、{100}面を主面として有する素子製造用基板110のこの主面に、素子製造用基板110の<110>方向と平行に延びる凸部111を形成する。以下、この[工程−100]を、[工程−100A]〜[工程−100C]に分けて、説明する。
[Step-100]
First, a convex portion 111 extending in parallel to the <110> direction of the element manufacturing substrate 110 is formed on this main surface of the element manufacturing substrate 110 having the {100} plane as a main surface. Hereinafter, [Step-100] will be described by being divided into [Step-100A] to [Step-100C].

[工程−100A]
そのために、先ず、素子製造用基板110の主面に、<110>方向と平行に延びるマスク層161を形成する。あるいは又、下地に、<110>方向と平行に延びるマスク層161を形成する。具体的には、実施例1にあっては、CVD法にて素子製造用基板110の主面(下地)にSiO2から成るマスク層161を形成した後、リソグラフィ技術及びドライエッチング技術によって、{100}面を主面として有する素子製造用基板110のこの主面上に、<110>方向(より具体的には、[011]A方向)と平行に延びるマスク層161を形成する(図3の(A)参照)。
[Step-100A]
For this purpose, first, a mask layer 161 extending in parallel with the <110> direction is formed on the main surface of the element manufacturing substrate 110. Alternatively, a mask layer 161 extending in parallel with the <110> direction is formed on the base. Specifically, in Example 1, a mask layer 161 made of SiO 2 is formed on the main surface (underlying) of the element manufacturing substrate 110 by a CVD method, and then a lithography technique and a dry etching technique are used. A mask layer 161 extending in parallel with the <110> direction (more specifically, the [011] A direction) is formed on this main surface of the element manufacturing substrate 110 having the 100} surface as the main surface (FIG. 3). (See (A)).

[工程−100B]
次いで、マスク層161をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて素子製造用基板110の主面(露出した素子製造用基板110の主面の部分であり、下地でもある)をエッチングする。エッチング液として、クエン酸:純水:過酸化水素水=3:3:2(容積比)としたクエン酸過水を使用し、エッチング液を6〜9゜Cとしてウェットエッチングを行った。その結果、図3の(B)に示すように、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面111bの傾斜角がθUである凸部上層111Bを形成することができる。
[Step-100B]
Next, using the mask layer 161 as an etching mask, the main surface of the element manufacturing substrate 110 (the exposed main surface portion of the element manufacturing substrate 110 is also a base) by a wet etching method using an etching solution. ) Is etched. As the etching solution, citric acid: pure water: hydrogen peroxide solution = 3: 3: 2 (volume ratio) was used, and the wet etching was performed at an etching solution of 6 to 9 ° C. As a result, as shown in FIG. 3B, the cross-sectional shape when cut along the {110} plane is an isosceles trapezoid whose base is longer than the top, and the inclination angle of the side surface 111b is A convex upper layer 111B having θ U can be formed.

[工程−100C]
次いで、エッチング液の温度を変えて、マスク層161及び凸部上層111Bの側面111bをエッチング用マスクとして用いて、素子製造用基板110の主面(下地)をウェットエッチング法にて更にエッチングする。具体的には、上述した組成のクエン酸過水を使用し、エッチング液を2〜5゜Cとしてウェットエッチングを行った。ところで、[工程−100B]にて得られた凸部上層111Bの側面111bはウェットエッチングにおけるエッチング安定結晶面であり、マスク層161及び凸部上層111Bの側面111bをエッチング用マスクとしてウェットエッチングを行うことができ、この[工程−100C]においては、凸部上層111Bの側面111bはエッチングされることが無い。こうして、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面111aの傾斜角がθD(但し、θD≠θU)である凸部下層111Aを形成することができる(図3の(C)参照)。尚、[工程−100B]におけるエッチング液の温度を、この[工程−100C]におけるエッチング液の温度よりも高くしたので、θD<θ111B<θUとなった。こうして、[011]A方向に延び、所望の頂面の幅と全体の高さを有する2重の台形状の凸部111を形成することができる。ここで、凸部111の幅方向は、[0−11]B方向に平行である。
[Step-100C]
Next, the temperature of the etching solution is changed, and the main surface (base) of the element manufacturing substrate 110 is further etched by a wet etching method using the mask layer 161 and the side surface 111b of the convex upper layer 111B as an etching mask. More specifically, citric acid perwater having the above-described composition was used, and wet etching was performed at an etching solution of 2 to 5 ° C. By the way, the side surface 111b of the convex upper layer 111B obtained in [Step-100B] is an etching stable crystal plane in wet etching, and wet etching is performed using the mask layer 161 and the side surface 111b of the convex upper layer 111B as an etching mask. In [Step-100C], the side surface 111b of the convex upper layer 111B is not etched. Thus, the cross-sectional shape when cut along the {110} plane is an isosceles trapezoid whose base is longer than the top, and the inclination angle of the side surface 111a is θ D (where θ D ≠ θ U ), Which is a convex lower layer 111A (see FIG. 3C). Since the temperature of the etching solution in [Step-100B] was higher than the temperature of the etching solution in [Step-100C], θ D111BU was obtained. In this way, a double trapezoidal convex portion 111 extending in the [011] A direction and having a desired top surface width and overall height can be formed. Here, the width direction of the convex portion 111 is parallel to the [0-11] B direction.

[工程−110]
次に、ウェットエッチング法に基づきマスク層161を除去した後、凸部111の頂面上に、第1導電型を有する第1化合物半導体層121、活性層123、及び、第2導電型を有する第2化合物半導体層122が順次積層されて成る発光部120を形成し、併せて、凸部111が形成されていない素子製造用基板110の主面の部分(凹部面,露出面)に、第1導電型を有する第1化合物半導体層121、活性層123、及び、第2導電型を有する第2化合物半導体層122が順次積層されて成る積層構造体120’を形成する。
[Step-110]
Next, after removing the mask layer 161 based on the wet etching method, the first compound semiconductor layer 121 having the first conductivity type, the active layer 123, and the second conductivity type are formed on the top surface of the convex portion 111. The light emitting portion 120 is formed by sequentially laminating the second compound semiconductor layer 122, and at the same time, the main surface portion (concave surface, exposed surface) of the element manufacturing substrate 110 where the convex portion 111 is not formed is formed on the first surface. A stacked structure 120 ′ is formed by sequentially stacking a first compound semiconductor layer 121 having one conductivity type, an active layer 123, and a second compound semiconductor layer 122 having a second conductivity type.

具体的には、これらの各化合物半導体層をMOCVD法にて成膜する。MOCVD法にあっては、例えば、トリメチルアルミニウム(TMAl)あるいはトリエチルアルミニウム(TEAl)をアルミニウム(Al)源の原料ガスとして用い、トリメチルガリウム(TMGa)あるいはトリエチルガリウム(TEGa)をガリウム(Ga)源の原料ガスとして用い、ターシャリー・ブチル・アルシン(TBAs)あるいはアルシン(AsH3)をヒ素(As)源の原料ガスとして用いればよい。また、n型不純物ドーピング用のガスとして、ジシラン(Si26)、モノシラン(SiH4)あるいはトリメチルスズ(TMSn)、硫化水素(H2S)、セレン化水素(H2Se)あるいはテルル化水素(H2Te)を用いればよい。一方、p型不純物ドーピング用のガスとして、例えば、トリメチル亜鉛(TMZn)、トリエチル亜鉛(TEZn)、ビス・シクロペンタ・ジエニルマグネシウム(Cp2Mg)、ビス・エチル・シクロペンタ・ジエニルマグネシウム(EtCp2Mg)、ビス・イソプロピル・シクロペンタ・ジエニルマグネシウム(i−PrCp2Mg)、ビス・メチルシクロペンタ・ジエニルマグネシウム(MeCp2Mg)、トリメチルマンガン(TMMn)、四塩化炭素(CCl4)、四臭化炭素(CBr4)あるいは四ヨウ化炭素(CI4)等を用いればよい。そして、上述したとおり、MOCVD法に基づき、これらのIII族ガス、V族ガス、不純物ガスを反応室に導入し、600゜C〜900゜Cの温度範囲で熱分解反応させて、結晶成長させることによって、凸部上層111Bの頂面上、凸部111の側面上、及び、素子製造用基板110の凹部面上に、第1化合物半導体層121、活性層123、第2化合物半導体層122A,122Bをエピタキシャル成長させる。 Specifically, each of these compound semiconductor layers is formed by MOCVD. In the MOCVD method, for example, trimethylaluminum (TMAl) or triethylaluminum (TEAl) is used as a source gas for an aluminum (Al) source, and trimethylgallium (TMGa) or triethylgallium (TEGa) is used as a gallium (Ga) source. As a source gas, tertiary butyl arsine (TBAs) or arsine (AsH 3 ) may be used as a source gas for an arsenic (As) source. Further, as gas for doping n-type impurities, disilane (Si 2 H 6 ), monosilane (SiH 4 ) or trimethyltin (TMSn), hydrogen sulfide (H 2 S), hydrogen selenide (H 2 Se) or telluride Hydrogen (H 2 Te) may be used. On the other hand, as a p-type impurity doping gas, for example, trimethylzinc (TMZn), triethylzinc (TEZn), bis-cyclopenta-dienylmagnesium (Cp 2 Mg), bis-ethyl-cyclopenta-dienylmagnesium (EtCp 2) Mg), bis-isopropyl-cyclopenta-dienylmagnesium (i-PrCp 2 Mg), bis-methylcyclopenta-dienylmagnesium (MeCp 2 Mg), trimethyl manganese (TMMn), carbon tetrachloride (CCl 4 ), four Carbon bromide (CBr 4 ) or carbon tetraiodide (CI 4 ) may be used. Then, as described above, based on the MOCVD method, these group III gas, group V gas, and impurity gas are introduced into the reaction chamber, and are subjected to thermal decomposition reaction in a temperature range of 600 ° C. to 900 ° C. to grow crystals. Thus, the first compound semiconductor layer 121, the active layer 123, the second compound semiconductor layer 122A, on the top surface of the convex upper layer 111B, on the side surface of the convex 111, and on the concave surface of the element manufacturing substrate 110, 122B is epitaxially grown.

凸部111の側面は、{111}B面ではなく、結晶成長面であるが故に、凸部111の側面上に、第1化合物半導体層121、活性層123、第2化合物半導体層122A,122Bが、順次、結晶成長していく。つまり、図4の(A)〜(C)に模式的に図示するように、凸部111の側面を構成する側面111b及び側面111aは、{111}B非成長面ではないので、側面の結晶成長の際には両者共に結晶成長する。特に、図4の(A)〜(C)に示すように、θ111B≦θUを満たす側面111bが結晶成長する際には、その傾斜角(θU)を保持したまま結晶成長するが、同時に、{111}B非成長面を側面に形成しながら結晶成長を続ける(図4の(A)参照)。一方、側面を構成するもう1つの側面である側面111aにおいては、図4の(A)のように、θD≦θ111Bを満たす場合、{111}B非成長面を形成することができないので、その傾斜角(θD)を保持したまま結晶成長する。 Since the side surface of the convex portion 111 is not a {111} B plane but a crystal growth surface, the first compound semiconductor layer 121, the active layer 123, and the second compound semiconductor layers 122A and 122B are formed on the side surface of the convex portion 111. However, crystals grow sequentially. That is, as schematically illustrated in FIGS. 4A to 4C, the side surface 111b and the side surface 111a constituting the side surface of the convex portion 111 are not {111} B non-growth surfaces, In the case of growth, both grow crystals. In particular, as shown in FIGS. 4A to 4C, when the side surface 111b satisfying θ 111B ≦ θ U grows, the crystal grows while maintaining the tilt angle (θ U ). At the same time, crystal growth is continued while forming a {111} B non-growth surface on the side surface (see FIG. 4A). On the other hand, in the side surface 111a, which is another side surface constituting the side surface, as shown in FIG. 4A, when θ D ≦ θ 111B is satisfied, a {111} B non-growth surface cannot be formed. The crystal grows while maintaining the tilt angle (θ D ).

従って、実際には、側面111bの結晶成長と側面側面111aの結晶成長とが同時に進行するとき、傾斜角θUを有する側面111bは、その面で結晶成長しながらも、{111}B非成長面の形成を伴っている。それ故、この{111}B非成長面と側面111aの結晶成長とによって挟まれ、傾斜角θUを有する側面111bが占める面積は次第に減少し、消滅する場合がある。つまり、別の結晶面で側面111bが覆われる場合がある。尚、このような状態を、便宜上、『消滅パターン1』と呼ぶ。あるいは又、傾斜角θUを有する側面111bが消滅する以前に、側面111aが、新たに発生した{311}B面の結晶成長(化合物半導体層173が該当する)によって覆われて、側面111aが消滅し、{311}B面(化合物半導体層173)の結晶成長と、{111}B非成長面の結晶成長に伴い、傾斜角θUを有する側面111bが占める面積が次第に減少し、消滅する場合もある。尚、このような状態を、便宜上、『消滅パターン2』と呼ぶ。このように、傾斜角θUを有する側面111bあるいは側面111aのどちらか一方が先に消滅した時点における側面形状は、傾斜角θDを有する側面111aと{111}B非成長面とによって側面全体が構成されている形態、あるいは、{311}B面(化合物半導体層173)と傾斜角θUを有する側面111bとによって側面全体が構成されている形態となる。この状態は、図示していないが、図4の(A)と図4の(B)との中間に相当する状態である。 Therefore, in actuality, when the crystal growth of the side surface 111b and the crystal growth of the side surface 111a proceed simultaneously, the side surface 111b having the inclination angle θ U is not grown by {111} B while growing on the surface. With the formation of a surface. Therefore, the area occupied by the side surface 111b having the inclination angle θ U sandwiched between the {111} B non-growth surface and the crystal growth of the side surface 111a may gradually decrease and disappear. That is, the side surface 111b may be covered with another crystal plane. Such a state is referred to as “annihilation pattern 1” for convenience. Alternatively, before the side surface 111b having the tilt angle θ U disappears, the side surface 111a is covered with newly generated {311} B-plane crystal growth (corresponding to the compound semiconductor layer 173). As the crystal growth of the {311} B plane (compound semiconductor layer 173) and the crystal growth of the {111} B non-growth plane disappear, the area occupied by the side surface 111b having the inclination angle θ U gradually decreases and disappears. In some cases. Such a state is referred to as “annihilation pattern 2” for convenience. Thus, the side surface shape when either one of the side surface 111b having the inclination angle θ U or the side surface 111a disappears first is the entire side surface by the side surface 111a having the inclination angle θ D and the {111} B non-growing surface. There forms are constructed or, the form in which the entire side surface by the side 111b is configured to have an inclination angle theta U and {311} B plane (the compound semiconductor layer 173). Although not shown, this state corresponds to an intermediate state between FIG. 4A and FIG. 4B.

その後、消滅パターン1にあっては、残った側面111aは、側面111bの結晶成長の際に形成された{111}B非成長面を埋め込むように、傾斜角θDを保持したまま結晶成長を継続し、次第に{111}B非成長面上を占有していくようになる。ところが、この傾斜角θDを保持したまま結晶成長する側面111aは、最下端から発生した{311}B面の結晶成長(化合物半導体層173)によって急速に追いつかれてしまう。従って、最終的には、凸部の側面は、この{311}B面と{111}B非成長面だけから構成される。一方、消滅パターン2にあっては、残った側面111bは、傾斜角θUを保持したまま結晶成長するが、側面111bの結晶成長に伴って形成された{111}B非成長面、及び、側面111aを消滅させた{311}B成長面とによって挟まれて、次第にその占有面積を減らし続けて消滅してしまう。従って、最終的には、凸部の側面は、この{311}B面と{111}B非成長面だけから構成される。そして、これらの消滅パターン1及び消滅パターン2の最終形態を示しているのが図4の(B)であり、化合物半導体層171と化合物半導体層172の境界部分には、{311}B面が最表面に現れた化合物半導体層173が図示されている。一方、凸部上層111Bの頂面及び素子製造用基板110の凹部面は{100}面であるが故に、凸部上層111Bの頂面上及び素子製造用基板110の凹部面上では、特殊な結晶面の発生や消滅が生じることはなく、順番通りに単純に各化合物半導体層が積層され続ける。 Thereafter, in the annihilation pattern 1, the remaining side surface 111a undergoes crystal growth while maintaining the inclination angle θ D so as to embed the {111} B non-growth surface formed during crystal growth of the side surface 111b. Continue to gradually occupy the {111} B non-growth surface. However, the side surface 111a where the crystal grows while maintaining the tilt angle θ D is rapidly caught up by the {311} B-plane crystal growth (compound semiconductor layer 173) generated from the lowermost end. Therefore, finally, the side surface of the convex portion is composed only of the {311} B surface and the {111} B non-growth surface. On the other hand, in the annihilation pattern 2, the remaining side surface 111b grows while maintaining the inclination angle θ U , but the {111} B non-growth surface formed along with the crystal growth of the side surface 111b, and The side surface 111a is sandwiched by {311} B growth surfaces that have disappeared, and the occupied area gradually decreases and disappears. Therefore, finally, the side surface of the convex portion is composed only of the {311} B surface and the {111} B non-growth surface. FIG. 4B shows the final form of the annihilation pattern 1 and the annihilation pattern 2, and a {311} B plane is formed at the boundary between the compound semiconductor layer 171 and the compound semiconductor layer 172. The compound semiconductor layer 173 that appears on the outermost surface is illustrated. On the other hand, the top surface of the convex upper layer 111B and the concave surface of the element manufacturing substrate 110 are {100} planes. Therefore, a special surface is formed on the top surface of the convex upper layer 111B and the concave surface of the element manufacturing substrate 110. The generation and disappearance of crystal planes do not occur, and the compound semiconductor layers are simply stacked in order.

従って、発光部120及び積層構造体120’の形成を開始すると、先ず、凸部111の側面上における化合物半導体層の結晶成長、並びに、凸部上層111Bの頂面上及び素子製造用基板110の凹部面上における化合物半導体層といった主立った3箇所で結晶成長が同時に開始し、最終的には、上述したとおり、凸部111の側面上における化合物半導体層の結晶成長によって、表面が{111}B面から構成された化合物半導体層171が凸部111の側面上に形成される。一方、素子製造用基板110の凹部面上には、表面が{100}面から構成された化合物半導体層172が形成され、凸部上層111Bの頂面上には、表面が{100}面から構成された化合物半導体層174が、{111}B非成長面の形成を伴って形成される。尚、この{111}B非成長面の形成は、上述したとおり、{111}B非成長面の形成を伴った側面111bの結晶成長とは別個独立しており、発生している場所が異なっていることは云うまでもない。   Accordingly, when the formation of the light emitting unit 120 and the stacked structure 120 ′ is started, first, the crystal growth of the compound semiconductor layer on the side surface of the convex portion 111, the top surface of the convex upper layer 111B, and the element manufacturing substrate 110 Crystal growth starts simultaneously at three main locations such as the compound semiconductor layer on the concave surface, and finally, as described above, the surface of the compound semiconductor layer on the side surface of the convex portion 111 is {111} B by crystal growth of the compound semiconductor layer. A compound semiconductor layer 171 composed of a surface is formed on the side surface of the convex portion 111. On the other hand, a compound semiconductor layer 172 having a surface composed of a {100} plane is formed on the concave surface of the element manufacturing substrate 110, and a surface is formed from the {100} plane on the top surface of the convex upper layer 111B. The configured compound semiconductor layer 174 is formed with the formation of a {111} B non-growth surface. Note that the formation of the {111} B non-growth surface is independent from the crystal growth of the side surface 111b accompanied by the formation of the {111} B non-growth surface, as described above, and the location where it occurs is different. Needless to say.

そして、図4(C)に示すように、最終的には、凸部111周辺における全ての結晶成長に関して、化合物半導体層172、化合物半導体層173及び化合物半導体層174の3箇所で結晶成長が進行する。その結果、{111}B面は非成長面であるが故に、第1化合物半導体層121、活性層123、第2化合物半導体層122A,122Bは、凸部111の上の領域と、素子製造用基板110の凹部面上の領域とでは、分断された状態で形成(積層)される。こうして、図5に示す構造を得ることができる。尚、凸部111の頂面の幅WUと凸部111の高さ(HU+HD)との比率を適切に選択することによって、図5に示すように、断面形状が二等辺三角形状の発光部が完成した時点において、第2化合物半導体層122の位置(高さ)が、活性層123の位置(高さ)よりも低いところに位置するような構造とすることが可能になる。そして、その結果、活性層123の側面に電流ブロック層を確実に形成することが可能となるので、電流パスを活性層に集中させる構造が得られる。また、高さ(HU+HD)におけるHU,HDのそれぞれの構成比率を適切に選択することによって、上述したように、2つの側面111b,111aの消滅するタイミングを早期に生じさせることや、消滅の順番を制御することが可能となる。特に、傾斜角θDを保持したまま結晶成長する側面111aを消滅させるタイミングが遅れ、側面111aがいつまでも残った状態でその他の面の結晶成長が続くと、最終的に側面111aを消滅させることができたとしても、図6に示す電流ブロック層140と活性層123の側面との間に、傾斜角θDを有する面がスパイク状に挿入された構造となる場合がある。このような構造が形成されてしまうと、電流リークの原因となる。従って、高さ(HU+HD)におけるHU,HDのそれぞれの構成比率は、電流リーク防止のために重要な役割を果たしている。凸部111の頂面においては、第1化合物半導体層121、活性層123、第2化合物半導体層122A,122Bの厚さを適切に選択することで、凸部111の上に、{111}B面非成長面を二辺とする断面が二等辺三角形である発光部120の積層構造を得ることができる。 As shown in FIG. 4C, finally, with respect to all crystal growth around the convex portion 111, crystal growth proceeds at three locations of the compound semiconductor layer 172, the compound semiconductor layer 173, and the compound semiconductor layer 174. To do. As a result, since the {111} B surface is a non-growth surface, the first compound semiconductor layer 121, the active layer 123, and the second compound semiconductor layers 122A and 122B In the region on the concave surface of the substrate 110, the substrate 110 is formed (laminated) in a divided state. In this way, the structure shown in FIG. 5 can be obtained. Incidentally, by appropriately selecting the ratio between the width W U of the top surface of the convex portion 111 and the height (H U + H D ) of the convex portion 111, the cross-sectional shape is an isosceles triangular shape as shown in FIG. When the light emitting portion is completed, a structure in which the position (height) of the second compound semiconductor layer 122 is located lower than the position (height) of the active layer 123 can be obtained. As a result, the current blocking layer can be reliably formed on the side surface of the active layer 123, so that a structure in which the current path is concentrated on the active layer is obtained. In addition, by appropriately selecting the constituent ratios of H U and H D at the height (H U + H D ), as described above, the timing at which the two side surfaces 111b and 111a disappear can be generated early. In addition, the order of disappearance can be controlled. In particular, when the side surface 111a disappears while the tilt angle θ D is maintained, the timing of extinction of the side surface 111a is delayed, and if the side surface 111a remains indefinitely and crystal growth on other surfaces continues, the side surface 111a may eventually disappear. Even if it is possible, there may be a structure in which a surface having an inclination angle θ D is inserted in a spike shape between the current blocking layer 140 and the side surface of the active layer 123 shown in FIG. If such a structure is formed, it causes current leakage. Therefore, the constituent ratios of H U and H D at the height (H U + H D ) play an important role for preventing current leakage. On the top surface of the convex portion 111, by appropriately selecting the thicknesses of the first compound semiconductor layer 121, the active layer 123, and the second compound semiconductor layers 122A and 122B, {111} B It is possible to obtain a stacked structure of the light emitting unit 120 having a cross section with two sides of the non-growing surface being an isosceles triangle.

[工程−120]
その後、積層構造体120’上に、発光部120を構成する活性層123の側面を少なくとも覆う電流ブロック層140を形成する。具体的には、第2化合物半導体層122Bの形成に連続して、全面に、電流ブロック層位置調整層130をMOCVD法に基づき形成し、更に、例えば、電流ブロック層140を、順次、MOCVD法に基づき形成する(図6参照)。電流ブロック層140は、{111}B面上には結晶成長しない。また、電流ブロック層140の端面が、少なくとも活性層123の側面を覆うように、電流ブロック層140を形成する。このような構成、構造は、凸部上層111Bの頂面の幅WUと凸部111の高さ(HU+HD)、電流ブロック層位置調整層130の厚さを適切に選択することで達成することができる。このときの効果も、上述したとおりである。
[Step-120]
Thereafter, the current blocking layer 140 that covers at least the side surface of the active layer 123 that constitutes the light emitting unit 120 is formed on the stacked structure 120 ′. Specifically, following the formation of the second compound semiconductor layer 122B, the current block layer position adjusting layer 130 is formed on the entire surface based on the MOCVD method, and further, for example, the current block layer 140 is sequentially formed by the MOCVD method. (See FIG. 6). The current blocking layer 140 does not grow on the {111} B plane. In addition, the current blocking layer 140 is formed so that the end surface of the current blocking layer 140 covers at least the side surface of the active layer 123. Such a configuration and structure is obtained by appropriately selecting the width W U of the top surface of the convex upper layer 111B, the height of the convex 111 (H U + H D ), and the thickness of the current blocking layer position adjusting layer 130. Can be achieved. The effect at this time is also as described above.

[工程−130]
次いで、全面に、埋込層131及びコンタクト層(キャップ層)132を、順次、MOCVD法に基づき形成する。尚、MOCVDを継続すると、やがて素子製造用基板110の凹部面の上方において結晶成長する化合物半導体から成る埋込層131が、自己成長停止している発光部120を完全に埋め尽くすようになる。その後、コンタクト層132上に第2電極152を真空蒸着法に基づき形成し、一方、素子製造用基板110を裏面側から適切な厚みにラッピングした後、第1電極151を真空蒸着法に基づき形成する。
[Step-130]
Next, the buried layer 131 and the contact layer (cap layer) 132 are sequentially formed on the entire surface based on the MOCVD method. If the MOCVD is continued, the embedded layer 131 made of a compound semiconductor that grows crystals above the concave surface of the element manufacturing substrate 110 eventually completely fills the light emitting section 120 that has stopped self-growth. After that, the second electrode 152 is formed on the contact layer 132 based on the vacuum deposition method. On the other hand, after the device manufacturing substrate 110 is lapped to an appropriate thickness from the back surface side, the first electrode 151 is formed based on the vacuum deposition method. To do.

[工程−150]
その後、半導体発光素子を分離することによって、半導体発光素子を得ることができる。半導体発光素子を1つずつ分離してもよいし、多数個(例えば、4個、8個、16個、32個、64個等)を1群として纏めて、各群を相互に分離してもよい。
[Step-150]
Thereafter, the semiconductor light emitting element can be obtained by separating the semiconductor light emitting element. The semiconductor light emitting elements may be separated one by one, or a large number (for example, 4, 8, 16, 32, 64, etc.) are grouped together and separated into each other. Also good.

実施例1にあっては、発光部120を形成するために凸部111を形成する。ところで、凸部111は、凸部上層111Bと凸部下層111Aの2層構造を有する。従って、凸部上層111Bの頂面の幅WUと、凸部上層111Bの高さHU、凸部下層111Aの高さHDを、幅広く選択し、組み合わせることができる。それ故、幅の狭い凸部111の上方に所望の幅の活性層123を形成したとき、活性層123から凸部111までの距離が長くなるように設計することが可能となり、活性層123で発生した光が凸部111で吸収されないようにすることができる。その結果、発光効率が低下してしまうといった問題の発生を抑制することができる。また、上述したとおり、発光部120の高さ(大きさ)は凸部上層111Bの幅WUによって規定されるが、素子製造用基板110の凹部面から凸部111の頂面までの高さ(HU+HD)とその高さにおける頂面の幅WUとの比であるアスペクト比{(HU+HD)/WU}を、所望のアスペクト比の範囲内に、素子製造用基板110のウェットエッチングの制御によって調整することができる。即ち、活性層123の側面に電流ブロック層140の形成を可能にするためには、所望の活性層123の幅に対応した凸部111のアスペクト比(例えば、『高さ/幅』の値)には或る範囲が存在するので、その範囲にアスペクト比を収めなければならないが、係るアスペクト比の設計自由度が高い。それ故、アスペクト比の最適化を図ることで、活性層123の側面に電流ブロック層140を形成することができなくなるといった問題の発生も抑制することができる。このように、従来、素子製造用基板110のエッチング(制御に揺らぎのあるエッチング)によって得られる凹凸基板のアスペクト比は、凸部の幅や高さに関して、素子製造用基板内でバラツキが生じ、その結果、一部の素子製造用基板の領域においては、凸部の頂面上に形成した発光部における活性層の側面に電流ブロック層を形成することができないといった問題が生じていた。然るに、実施例1にあっては、所望の活性層123の幅に対応した所望の凸部111のアスペクト比を、素子製造用基板110のウェットエッチングの制御によって行うことが可能となり、素子製造用基板内の凹凸構造の面内均一性に関して、大幅な改善が可能となった。更には、高集積化のために凸部111の形成ピッチを小さくしても、活性層123で発生した光が凸部111で吸収されないように、活性層123から凸部111までの距離の最適化を図ることができるので、発光効率が低下してしまうといった問題の発生を抑制することができるし、凸部111のアスペクト比を、所望のアスペクト比の範囲内に制御することができるので、活性層123の側面に電流ブロック層140を形成することができなくなるといった問題の発生も抑制することができる結果、半導体発光素子の高集積化を達成することができる。 In Example 1, the convex part 111 is formed in order to form the light emitting part 120. By the way, the convex part 111 has a two-layer structure of a convex part upper layer 111B and a convex part lower layer 111A. Therefore, the width W U of the top surface of the projection upper 111B, the height H U of the convex portion upper 111B, the height H D of the projections underlying 111A, widely selected, may be combined. Therefore, when the active layer 123 having a desired width is formed above the narrow convex portion 111, the distance from the active layer 123 to the convex portion 111 can be designed to be long. It is possible to prevent the generated light from being absorbed by the convex portion 111. As a result, it is possible to suppress the occurrence of a problem that the light emission efficiency is lowered. Further, as described above, the height (size) of the light emitting portion 120 is defined by the width W U of the convex upper layer 111B, but the height from the concave surface of the element manufacturing substrate 110 to the top surface of the convex portion 111. A device manufacturing substrate having an aspect ratio {(H U + H D ) / W U }, which is a ratio of (H U + H D ) and the top width W U at the height, within a desired aspect ratio. 110 can be adjusted by controlling the wet etching. That is, in order to enable the formation of the current blocking layer 140 on the side surface of the active layer 123, the aspect ratio of the convex portion 111 corresponding to the desired width of the active layer 123 (for example, the value of “height / width”) Since there is a certain range, the aspect ratio must be included in the range, but the degree of freedom in designing the aspect ratio is high. Therefore, by optimizing the aspect ratio, it is possible to suppress the occurrence of a problem that the current blocking layer 140 cannot be formed on the side surface of the active layer 123. Thus, conventionally, the aspect ratio of the concavo-convex substrate obtained by etching the device manufacturing substrate 110 (etching with fluctuations in control) varies within the device manufacturing substrate with respect to the width and height of the protrusions, As a result, in some element manufacturing substrate regions, there has been a problem that a current blocking layer cannot be formed on the side surface of the active layer in the light emitting portion formed on the top surface of the convex portion. However, in the first embodiment, the aspect ratio of the desired convex portion 111 corresponding to the desired width of the active layer 123 can be controlled by controlling the wet etching of the device manufacturing substrate 110, and the device manufacturing method. The in-plane uniformity of the concavo-convex structure in the substrate can be greatly improved. Furthermore, even if the formation pitch of the convex portions 111 is reduced for high integration, the optimum distance from the active layer 123 to the convex portions 111 is prevented so that light generated in the active layer 123 is not absorbed by the convex portions 111. Therefore, it is possible to suppress the occurrence of a problem that the light emission efficiency is reduced, and the aspect ratio of the convex portion 111 can be controlled within a desired aspect ratio range. As a result of suppressing the occurrence of a problem that the current blocking layer 140 cannot be formed on the side surface of the active layer 123, high integration of the semiconductor light emitting device can be achieved.

実施例2は、本発明の凸部形成方法の変形、本発明の第1の態様に係る下地に設けられた凸部の変形、本発明の第2の態様に係る半導体発光素子、及び、本発明の第2の態様に係る半導体発光素子の製造方法に関する。   Example 2 is a modification of the method for forming a convex portion of the present invention, a deformation of the convex portion provided on the base according to the first aspect of the present invention, the semiconductor light emitting device according to the second aspect of the present invention, and the present invention. The present invention relates to a method for manufacturing a semiconductor light emitting device according to a second aspect of the invention.

図7に模式的な一部断面図を示すように、下地である第2化合物半導体層222に設けられた実施例2の凸部211も、{100}面を頂面とする下地(第2化合物半導体層222)に設けられ、下地(第2化合物半導体層222)の<110>方向と平行に延びる凸部である。そして、凸部下層211A及び凸部上層211Bの2層構造を有している。   As shown in a schematic partial cross-sectional view in FIG. 7, the convex portion 211 of Example 2 provided on the second compound semiconductor layer 222 which is the base is also the base (second side) having the {100} plane as the top surface. The protrusion is provided on the compound semiconductor layer 222) and extends in parallel with the <110> direction of the base (second compound semiconductor layer 222). And it has 2 layer structure of the convex part lower layer 211A and the convex part upper layer 211B.

また、実施例2の半導体発光素子は、半導体レーザ、より具体的には、ISAN型半導体レーザから構成されており、図7に模式的な一部断面図を示すように、第1化合物半導体層221、活性層223及び第2化合物半導体層222から成り、第2化合物半導体層222の頂面が{100}面である発光部220を備えており、第2化合物半導体層222に、<110>方向と平行に延びる凸部211が設けられた半導体発光素子である。そして、凸部211は、凸部下層211A及び凸部上層211Bの2層構造を有する。   The semiconductor light emitting device of Example 2 is composed of a semiconductor laser, more specifically, an ISAN type semiconductor laser. As shown in the schematic partial cross-sectional view of FIG. 221, an active layer 223, and a second compound semiconductor layer 222, and the second compound semiconductor layer 222 includes a light emitting unit 220 whose top surface is a {100} plane, and the second compound semiconductor layer 222 includes <110> This is a semiconductor light emitting device provided with convex portions 211 extending in parallel with the direction. The convex portion 211 has a two-layer structure of a convex lower layer 211A and a convex upper layer 211B.

ここで、実施例2において、凸部上層211Bを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部下層211Aを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部上層211Bを{110}面で切断したときの断面形状における底辺は、凸部下層211Aを{110}面で切断したときの断面形状における上辺である。   Here, in Example 2, the cross-sectional shape when the convex upper layer 211B is cut along the {110} plane is an isosceles trapezoid whose base is longer than the upper side, and the convex lower layer 211A is {110 } The cross-sectional shape when cut by the plane is an isosceles trapezoid whose base is longer than the length of the top, and the bottom of the cross-sectional shape when the convex upper layer 211B is cut by the {110} plane is the convex This is the upper side in the cross-sectional shape when the lower layer 211A is cut along the {110} plane.

そして、実施例2にあっては、凸部上層211Bの側面211bの傾斜角をθU、凸部下層211Aの側面211aの傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≠θU
具体的には、
θD≦θ111B≦θU(但し、θD≠θU
を満足する。より具体的には、
θD<θ111B<θU
を満足し、より一層具体的には、実施例2にあっても、θ111B=54.7度であり、θD=50度、θU=60度である。
In Example 2, the inclination angle of the side surface 211b of the convex portion upper layer 211B is θ U , the inclination angle of the side surface 211a of the convex portion lower layer 211A is θ D , and the side surface of the convex portion is the (111) B surface. When the inclination angle of the side surface is θ 111B ,
θ D ≠ θ U
In particular,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Satisfied. More specifically,
θ D111BU
More specifically, even in Example 2, θ 111B = 54.7 degrees, θ D = 50 degrees, and θ U = 60 degrees.

ISAN型半導体レーザの場合、SDH型半導体レーザの場合とは設計思想が異なるので、側面の果たす役割が全く異なり、HU/(HU+HD)や、(HU+HD)/WUといった条件に対する厳しい制約は特にはない。しかしながら、電流狭窄を効果的に生じさせる設計は重要である。具体的には、凸部下層211Aの底辺を短くし、且つ、底辺を活性層223に近づけることが、拡散電流を抑制するための重要なポイントとなる場合がある。例えば、図7には、絶縁層212によって、凹部全体(側面211b及び側面211aを含む面)を絶縁して電流狭窄を行うISAN型半導体レーザを示している。尚、このような構造に基づく光閉じ込め制御の効果よりも一層効果のある構造とするには、凹部を絶縁層212で覆う代わりに、図8に模式的な一部断面図を示すように、凹部の下地と格子整合し易く、且つ、活性層223の材料よりも低屈折率のn型化合物半導体層、p型化合物半導体層、n型化合物半導体層、p型化合物半導体層・・・・の積層構造(以下、『接合型化合物半導体層積層構造』と呼ぶ)によって、凹部を埋め込む構造とすればよい。尚、接合型化合物半導体層積層構造270において、np接合を有する化合物半導体層の積層の繰り返し回数は、少なくとも1回以上であればよく、図8に示す例にあっては、npn構造を有する。これにより、
(1)電流ブロック層としての役割
(2)光閉じ込め制御層としての役割
の2つの役割を有する埋め込み構造の達成が可能となる。凹部を埋め込む化合物半導体層の結晶成長方法として、LPE法(液相成長法)、MOCVD法(有機金属化学的気相成長法)、MBE法(分子線エピタキシー法)、PPD法(Plasma Assisted Physical Deposition)を挙げることができる。
For ISAN semiconductor laser, since the design concept different from that of the SDH type semiconductor laser, totally different role of sides, H U / (H U + H D) and, like (H U + H D) / W U There are no strict restrictions on conditions. However, a design that effectively causes current constriction is important. Specifically, shortening the bottom of the convex lower layer 211A and bringing the bottom closer to the active layer 223 may be an important point for suppressing the diffusion current. For example, FIG. 7 shows an ISAN type semiconductor laser that conducts current confinement by insulating the entire recess (the surface including the side surface 211b and the side surface 211a) with the insulating layer 212. In order to make the structure more effective than the optical confinement control effect based on such a structure, instead of covering the recess with the insulating layer 212, as shown in a schematic partial sectional view in FIG. An n-type compound semiconductor layer, a p-type compound semiconductor layer, an n-type compound semiconductor layer, a p-type compound semiconductor layer,... That are easily lattice-matched with the base of the recess and have a lower refractive index than the material of the active layer 223. What is necessary is just to make it the structure which embeds a recessed part with a laminated structure (henceforth "junction type compound semiconductor layer laminated structure"). Note that in the junction-type compound semiconductor layer stacked structure 270, the number of repetitions of stacking the compound semiconductor layers having an np junction may be at least one or more. In the example shown in FIG. 8, the compound semiconductor layer has an npn structure. This
It is possible to achieve a buried structure having two roles of (1) role as a current blocking layer and (2) role as an optical confinement control layer. Crystal growth methods for the compound semiconductor layer that fills the recess include LPE (liquid phase growth), MOCVD (metal organic chemical vapor deposition), MBE (molecular beam epitaxy), PPD (Plasma Assisted Physical Deposition) ).

凹部を接合型化合物半導体層積層構造270で埋め込む埋込み結晶成長の際には、マスク層261(図10参照)を選択成長用マスクとしてそのまま用いてもよい。この場合、埋込み結晶成長終了後、マスク層261を通常のエッチング法によって除去してから、凸部の上に、第2電極252を形成すればよいし、マスク層261が導電性材料から構成されている場合には、埋込み結晶成長後、そのまま第2電極252として用いることも可能である。あるいは又、図8に示すように、図10に示す構造を形成した後、通常のエッチング法によってマスク層261を除去し、凹部を接合型化合物半導体層積層構造270で埋め込んでもよい。図8には、npn構造で埋め込んだ例を図示している。但し、この場合、凸部の頂面にも、三角形状の接合型化合物半導体層積層構造271(図8に示した例では、npn構造の三角形状)が形成される。従って、凹部の埋め込み終了後、エッチングによって凸部頂面の層211Bが露出するまで、接合型化合物半導体層積層構造271を除去する必要がある。尚、除去後、上述したと同様に、凸部に電流が流れるように第2電極252を形成すればよい。実施例2にあっては、凸部上層211Bの厚さをHU、凸部下層211Aの厚さをHD、凸部上層211Bの幅をWUとしたとき、HU=1.5μm又は1μm、HD=0.5μm、WU=0.5μmを典型例として挙げることができる。 In the case of the embedded crystal growth in which the recess is filled with the junction type compound semiconductor layer stacked structure 270, the mask layer 261 (see FIG. 10) may be used as it is as a selective growth mask. In this case, after the embedded crystal growth is completed, the mask layer 261 is removed by a normal etching method, and then the second electrode 252 may be formed on the convex portion, and the mask layer 261 is made of a conductive material. In this case, the second electrode 252 can be used as it is after the embedded crystal is grown. Alternatively, as shown in FIG. 8, after the structure shown in FIG. 10 is formed, the mask layer 261 may be removed by a normal etching method, and the recess may be filled with the junction type compound semiconductor layer stacked structure 270. FIG. 8 shows an example of embedding with an npn structure. However, in this case, a triangular junction type compound semiconductor layer laminated structure 271 (in the example shown in FIG. 8, a triangular shape of an npn structure) is also formed on the top surface of the convex portion. Therefore, it is necessary to remove the junction type compound semiconductor layer laminated structure 271 until the layer 211B on the top surface of the convex portion is exposed by etching after the filling of the concave portion is completed. Note that after the removal, the second electrode 252 may be formed so that a current flows through the convex portion in the same manner as described above. In Example 2, when the thickness of the convex upper layer 211B is H U , the thickness of the convex lower layer 211A is H D , and the width of the convex upper layer 211B is W U , H U = 1.5 μm or Typical examples include 1 μm, H D = 0.5 μm, and W U = 0.5 μm.

発光部220は、n−GaAsから成る素子製造用基板210の上に形成されている。更には、第1化合物半導体層221に電気的に接続された第1電極251(具体的には、導電性を有する素子製造用基板210の裏面上に形成された第1電極251)は、Ti/TiW/Pt/Auから構成されており、第21化合物半導体層222に電気的に接続された第2電極252(具体的には、第2化合物半導体層222の上方、より具体的には、コンタクト層(キャップ層)の上に形成された第2電極252)は、Au/Ni/AuGe又はAu/AuZnから構成されている。尚、これらの金属層の界面、特に最下層にAl層、Pd層あるいはAg層を挿入した電極構造とすることもできる。また、n側電極、p側電極を問わず、電極に用いる各合金の組成は、電極の下地の材質に合わせ、下地にダメージを与えないように適切に選べばよい。   The light emitting unit 220 is formed on an element manufacturing substrate 210 made of n-GaAs. Further, the first electrode 251 electrically connected to the first compound semiconductor layer 221 (specifically, the first electrode 251 formed on the back surface of the conductive element manufacturing substrate 210) is Ti / TiW / Pt / Au, and the second electrode 252 electrically connected to the twenty-first compound semiconductor layer 222 (specifically, above the second compound semiconductor layer 222, more specifically, The second electrode 252) formed on the contact layer (cap layer) is made of Au / Ni / AuGe or Au / AuZn. An electrode structure in which an Al layer, a Pd layer, or an Ag layer is inserted at the interface of these metal layers, particularly the lowermost layer, can also be used. Regardless of the n-side electrode and the p-side electrode, the composition of each alloy used for the electrode may be appropriately selected according to the material of the base of the electrode so as not to damage the base.

発光部220を構成する化合物半導体層の組成を、以下の表2に例示する。   The composition of the compound semiconductor layer constituting the light emitting unit 220 is illustrated in Table 2 below.

[表2]
第2化合物半導体層222・・・p−Al0.47Ga0.53As:Zn,Mg,C
活性層223
多重量子井戸構造・・・i−Al0.3Ga0.7As(障壁層)
i−Al0.1Ga0.9As(井戸層)
i−Al0.3Ga0.7As(障壁層)
第1化合物半導体層221・・・n−Al0.4Ga0.6As:Se又はSi
[Table 2]
Second compound semiconductor layer 222... P-Al 0.47 Ga 0.53 As: Zn, Mg, C
Active layer 223
Multiple quantum well structure: i-Al 0.3 Ga 0.7 As (barrier layer)
i-Al 0.1 Ga 0.9 As (well layer)
i-Al 0.3 Ga 0.7 As (barrier layer)
First compound semiconductor layer 221... N-Al 0.4 Ga 0.6 As: Se or Si

尚、第2化合物半導体層222を、p−Al0.47Ga0.53As:Zn/i−Al0.30Ga0.70As(カーボンオートドープ)/i−Al0.47Ga0.53As(カーボンオートドープ)の3層構成(i−Al0.47Ga0.53Asが活性層側)とし、i−Al0.30Ga0.70Asをエッチングストップ層(光ガイド層を兼ねる)として機能させてもよい。以下の実施例においても同様である。 The second compound semiconductor layer 222 has a three-layer structure of p-Al 0.47 Ga 0.53 As: Zn / i-Al 0.30 Ga 0.70 As (carbon autodope) / i-Al 0.47 Ga 0.53 As (carbon autodope) ( i-Al 0.47 Ga 0.53 As may be used as the active layer side), and i-Al 0.30 Ga 0.70 As may function as the etching stop layer (also serving as the light guide layer). The same applies to the following embodiments.

実施例2にあっては、凸部211から、第2化合物半導体層222の残部、活性層223、及び、第1化合物半導体層221に亙り、電流を流すことで、活性層223において発光を生じさせる。従って、電流狭窄を効果的に生じさせるために、凸部下層211Aの底辺を短くし、且つ、底辺を活性層223に近づけるように、θD≦θ111B≦θU(但し、θD≠θU)の場合、HU/(HU+HD),θD,θUに関しては大きな値を、また、WUに関しては小さな値を選択するとが好ましい。具体的には、HU=1.5μm又は1μm、HD=0.5μm、WU=0.5μmを典型例として挙げることができる。尚、活性層223付近で、凸部下層211Aの底辺が短くなることを目標にすればよいので、θD,θUが変わると、上述した値とは全く異なる値を逆算によって求める必要が生じる場合があることは云うまでもない。 In Example 2, light is generated in the active layer 223 by flowing current from the convex portion 211 to the remaining portion of the second compound semiconductor layer 222, the active layer 223, and the first compound semiconductor layer 221. Let Accordingly, in order to effectively cause current confinement, θ D ≦ θ 111B ≦ θ U (provided that θ D ≠ θ so that the bottom of the convex lower layer 211A is shortened and the base is brought closer to the active layer 223. In the case of U ), it is preferable to select a large value for H U / (H U + H D ), θ D , θ U and a small value for W U. Specifically, H U = 1.5 μm or 1 μm, H D = 0.5 μm, W U = 0.5 μm can be given as typical examples. Since the bottom of the convex lower layer 211A may be targeted in the vicinity of the active layer 223, if θ D and θ U change, it is necessary to obtain a value completely different from the above-described values by back calculation. Needless to say, there are cases.

以下、{100}面を頂面とする下地に、下地の<110>方向と平行に延びる凸部を形成する実施例2の凸部形成方法、並びに、実施例2の半導体発光素子及びその製造方法を説明する。   Hereinafter, a method for forming a convex portion of Example 2, in which a convex portion extending in parallel with the <110> direction of the base is formed on the base having the {100} plane as a top surface, and the semiconductor light emitting device of Example 2 and its manufacture A method will be described.

[工程−200]
先ず、周知の方法に基づき、{100}面を主面として有する素子製造用基板210のこの主面の上に、第1化合物半導体層221、活性層223及び第2化合物半導体層222から成り、第2化合物半導体層222の頂面が{100}面である発光部220を形成する。
[Step-200]
First, based on a known method, on the main surface of the element manufacturing substrate 210 having a {100} plane as a main surface, a first compound semiconductor layer 221, an active layer 223, and a second compound semiconductor layer 222 are formed. The light emitting unit 220 having the {100} plane as the top surface of the second compound semiconductor layer 222 is formed.

[工程−210]
次いで、第2化合物半導体層222の厚さ方向の一部分に、<110>方向と平行に延びる凸部211を形成する。以下、この[工程−210]を、[工程−210A]〜[工程−210C]に分けて、説明する。
[Step-210]
Next, a convex portion 211 extending in parallel with the <110> direction is formed in a part of the second compound semiconductor layer 222 in the thickness direction. Hereinafter, [Step-210] will be described by being divided into [Step-210A] to [Step-210C].

[工程−210A]
具体的には、下地である第2化合物半導体層222の上に、<110>方向と平行に延びるマスク層261を基づき形成する。具体的には、実施例2にあっては、CVD法にて第2化合物半導体層222(下地)の上にSiO2から成るマスク層261を形成した後、リソグラフィ技術及びドライエッチング技術によって、下地である第2化合物半導体層222の上に、<110>方向(より具体的には、[011]A方向)と平行に延びるマスク層261を形成する(図9の(A)参照)。
[Step-210A]
Specifically, a mask layer 261 extending in parallel with the <110> direction is formed on the second compound semiconductor layer 222 that is a base. Specifically, in Example 2, after a mask layer 261 made of SiO 2 is formed on the second compound semiconductor layer 222 (base) by the CVD method, the base layer is formed by lithography and dry etching techniques. A mask layer 261 extending in parallel with the <110> direction (more specifically, the [011] A direction) is formed on the second compound semiconductor layer 222 (see FIG. 9A).

[工程−210B]
次いで、マスク層261をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて第2化合物半導体層222をエッチングする。実施例2にあっても、エッチング液として、クエン酸:純水:過酸化水素水=3:3:2(容積比)としたクエン酸過水を使用し、エッチング液を6〜9゜Cとしてウェットエッチングを行った。その結果、図9の(B)に示すように、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面211bの傾斜角がθUである凸部上層211Bを形成することができる。
[Step-210B]
Next, using the mask layer 261 as an etching mask, the second compound semiconductor layer 222 is etched by a wet etching method using an etchant. Even in Example 2, citric acid: pure water: hydrogen peroxide solution = 3: 3: 2 (volume ratio) was used as the etching solution, and the etching solution was 6 to 9 ° C. Wet etching was performed. As a result, as shown in FIG. 9B, the cross-sectional shape when cut along the {110} plane is an isosceles trapezoid whose base is longer than the top, and the inclination angle of the side surface 211b is A convex upper layer 211B having θ U can be formed.

[工程−210C]
次いで、エッチング液の温度を変えて、マスク層261及び凸部上層211Bの側面211bをエッチング用マスクとして用いて、下地である第2化合物半導体層222をウェットエッチング法にて更にエッチングする。具体的には、上述した組成のクエン酸過水を使用し、エッチング液を2〜5゜Cとしてウェットエッチングを行った。ところで、[工程−210B]にて得られた凸部上層211Bの側面211bはウェットエッチングにおけるエッチング安定結晶面であり、マスク層261及び凸部上層211Bの側面211bをエッチング用マスクとしてウェットエッチングを行うことができ、この[工程−210C]においては、凸部上層211Bの側面211bはエッチングされることが無い。こうして、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面211aの傾斜角がθD(但し、θD≠θU)である凸部下層211Aを形成することができる(図10参照)。尚、[工程−210B]におけるエッチング液の温度を、この[工程−210C]におけるエッチング液の温度よりも高くしたので、θD<θ111B<θUとなった。こうして、[011]A方向に延び、所望の頂面の幅と全体の高さを有する2重の台形状の凸部211を形成することができる。ここで、凸部211の幅方向は、[0−11]B方向に平行である。
[Step-210C]
Next, the temperature of the etching solution is changed, and the second compound semiconductor layer 222 as a base is further etched by a wet etching method using the mask layer 261 and the side surface 211b of the convex upper layer 211B as an etching mask. More specifically, citric acid perwater having the above-described composition was used, and wet etching was performed at an etching solution of 2 to 5 ° C. By the way, the side surface 211b of the convex upper layer 211B obtained in [Step-210B] is an etching stable crystal plane in wet etching, and wet etching is performed using the mask layer 261 and the side surface 211b of the convex upper layer 211B as an etching mask. In [Step-210C], the side surface 211b of the convex upper layer 211B is not etched. Thus, the cross-sectional shape when cut along the {110} plane is an isosceles trapezoid whose base is longer than the top, and the inclination angle of the side surface 211a is θ D (where θ D ≠ θ U ) Which is a convex lower layer 211A (see FIG. 10). Since the temperature of the etching solution in [Step-210B] was set higher than the temperature of the etching solution in [Step-210C], θ D111BU was satisfied. Thus, a double trapezoidal convex portion 211 extending in the [011] A direction and having a desired top face width and overall height can be formed. Here, the width direction of the convex portion 211 is parallel to the [0-11] B direction.

[工程−220]
その後、全面に、SiO2から成る絶縁膜212を形成し、凸部上層211Bの頂面の絶縁膜212を除去する。そして、露出した凸部上層211Bの頂面に、第2電極252を真空蒸着法に基づき形成し、一方、素子製造用基板210を裏面側から適切な厚みにラッピングした後、第1電極251を真空蒸着法に基づき形成する。
[Step-220]
Thereafter, an insulating film 212 made of SiO 2 is formed on the entire surface, and the insulating film 212 on the top surface of the convex upper layer 211B is removed. Then, the second electrode 252 is formed on the top surface of the exposed convex upper layer 211B based on the vacuum deposition method, and on the other hand, the element manufacturing substrate 210 is lapped from the back side to an appropriate thickness, and then the first electrode 251 is formed. It forms based on a vacuum evaporation method.

[工程−230]
その後、半導体発光素子を分離することによって、半導体発光素子を得ることができる。半導体発光素子を1つずつ分離してもよいし、多数個(例えば、4個、8個、16個、32個、64個等)を1群として纏めて、各群を相互に分離してもよい。
[Step-230]
Thereafter, the semiconductor light emitting element can be obtained by separating the semiconductor light emitting element. The semiconductor light emitting elements may be separated one by one, or a large number (for example, 4, 8, 16, 32, 64, etc.) are grouped together and separated into each other. Also good.

実施例3は、本発明の第2の態様に係る下地に設けられた凸部、本発明の第3の態様に係る半導体発光素子に関し、また、本発明の凸部形成方法の変形、本発明の第2の態様に係る半導体発光素子の製造方法の変形に関する。実施例2においては、θD<θ111B<θUとした。一方、実施例3にあっては、図11に模式的な一部断面図を示すように、θU<θ111B<θDとする。尚、実施例3の半導体発光素子も、実施例2と同様に、ISAN型半導体レーザから構成されている。ここで、実施例3の半導体発光素子における構成要素と実施例2の半導体発光素子における構成要素とが実質的に同じである場合、実施例3の半導体発光素子における構成要素の参照番号の下2桁と実施例2の半導体発光素子における構成要素の参照番号の下2桁とを同じとしている。 Example 3 relates to a convex portion provided on a base according to the second aspect of the present invention, a semiconductor light emitting element according to the third aspect of the present invention, and a modification of the convex portion forming method of the present invention. The present invention relates to a modification of the method for manufacturing a semiconductor light emitting device according to the second aspect. In Example 2, θ D111BU was set. On the other hand, in Example 3, θ U111BD is set, as shown in a schematic partial cross-sectional view in FIG. The semiconductor light emitting device of Example 3 is also composed of an ISAN type semiconductor laser as in Example 2. Here, when the constituent elements in the semiconductor light emitting element of Example 3 and the constituent elements in the semiconductor light emitting element of Example 2 are substantially the same, the reference numerals of the constituent elements in the semiconductor light emitting element of Example 3 The digit and the last two digits of the component reference numbers in the semiconductor light emitting device of Example 2 are the same.

実施例3の下地に設けられた凸部311は、{100}面を頂面とする下地(第2化合物半導体層322)に設けられ、下地(第2化合物半導体層322)の<110>方向と平行に延びる凸部である。そして、凸部下層311A及び凸部上層311Bの2層構造を有し、凸部上層311Bを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部下層311Aを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部上層311Bを{110}面で切断したときの断面形状における底辺は、凸部下層311Aを{110}面で切断したときの断面形状における上辺である。   The convex portion 311 provided on the base of Example 3 is provided on the base (second compound semiconductor layer 322) having the {100} plane as the top surface, and the <110> direction of the base (second compound semiconductor layer 322). It is the convex part extended in parallel. And it has a two-layer structure of the convex lower layer 311A and the convex upper layer 311B, and the cross-sectional shape when the convex upper layer 311B is cut along the {110} plane is an equal leg whose base is longer than the upper side. It is trapezoidal, and the cross-sectional shape when the convex lower layer 311A is cut along the {110} plane is an isosceles trapezoid whose base is longer than the upper side, and the convex upper layer 311B is cut along the {110} plane. The bottom side in the cross-sectional shape is the top side in the cross-sectional shape when the convex lower layer 311A is cut along the {110} plane.

また、実施例3の半導体発光素子は、第1化合物半導体層321、活性層323及び第2化合物半導体層322から成り、第2化合物半導体層322の頂面が{100}面である発光部320を備えており、第2化合物半導体層322に、<110>方向と平行に延びる凸部311が設けられた半導体発光素子である。そして、凸部下層311A及び凸部上層311Bの2層構造を有し、凸部上層311Bを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部下層311Aを{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、凸部上層311Bを{110}面で切断したときの断面形状における底辺は、凸部下層311Aを{110}面で切断したときの断面形状における上辺である。   The semiconductor light emitting device of Example 3 includes the first compound semiconductor layer 321, the active layer 323, and the second compound semiconductor layer 322, and the top surface of the second compound semiconductor layer 322 is a {100} plane. And the second compound semiconductor layer 322 is provided with a convex portion 311 extending in parallel with the <110> direction. And it has a two-layer structure of the convex lower layer 311A and the convex upper layer 311B, and the cross-sectional shape when the convex upper layer 311B is cut along the {110} plane is an equal leg whose base is longer than the upper side. It is trapezoidal, and the cross-sectional shape when the convex lower layer 311A is cut along the {110} plane is an isosceles trapezoid whose base is longer than the upper side, and the convex upper layer 311B is cut along the {110} plane. The bottom side in the cross-sectional shape is the top side in the cross-sectional shape when the convex lower layer 311A is cut along the {110} plane.

以上の構成、構造は、実施例2と同じである。そして、実施例3にあっては、凸部上層311Bの側面311bの傾斜角をθU、凸部下層311Aの側面311aの傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≠θU
具体的には、
θU≦θ111B≦θD(但し、θD≠θU
を満足する。より具体的には、
θU<θ111B<θD
を満足する。より一層具体的には、実施例3にあっては、θ111B=54.7度であり、θU=50度、θD=60度である。
The above configuration and structure are the same as those in the second embodiment. In Example 3, the inclination angle of the side surface 311b of the convex portion upper layer 311B is θ U , the inclination angle of the side surface 311a of the convex portion lower layer 311A is θ D , and the side surface of the convex portion is the (111) B surface. When the inclination angle of the side surface is θ 111B ,
θ D ≠ θ U
In particular,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
Satisfied. More specifically,
θ U111BD
Satisfied. More specifically, in Example 3, θ 111B = 54.7 degrees, θ U = 50 degrees, and θ D = 60 degrees.

前述したと同様に、ISAN型半導体レーザの場合、SDH型半導体レーザの場合とは設計思想が異なるので、側面の果たす役割が全く異なり、HU/(HU+HD)や、(HU+HD)/WUといった条件に対する厳しい制約は特にはない。しかしながら、電流狭窄を効果的に生じさせる設計は重要である。具体的には、凸部下層311Aの底辺を短くし、且つ、底辺を活性層323に近づけることが、拡散電流を抑制するための重要なポイントとなる場合がある。例えば、図11には、絶縁層312によって、凹部全体(側面311b及び側面311aを含む面)を絶縁して電流狭窄を行うISAN型半導体レーザを示している。尚、このような構造による光閉じ込め制御の効果よりも一層効果のある構造とするには、凹部を絶縁層312で覆う代わりに、図12に模式的な一部断面図を示すように、凹部の下地と格子整合し易く、且つ、活性層323の材料よりも低屈折率の接合型化合物半導体層積層構造370(図12に示す例にあっては、npn構造)によって、凹部を埋め込む構造とすればよい。これにより、
(1)電流ブロック層としての役割
(2)光閉じ込め制御層としての役割
の2つの役割を有する埋め込み構造の達成が可能となる。
As described above, in the case of an ISAN type semiconductor laser, the design philosophy is different from that in the case of an SDH type semiconductor laser, so the role played by the side face is completely different, and H U / (H U + H D ) or (H U + H There are no strict restrictions on conditions such as D ) / W U. However, a design that effectively causes current constriction is important. Specifically, shortening the bottom of the convex lower layer 311A and bringing the bottom close to the active layer 323 may be an important point for suppressing the diffusion current. For example, FIG. 11 shows an ISAN type semiconductor laser that performs current confinement by insulating an entire recess (a surface including the side surface 311b and the side surface 311a) with an insulating layer 312. In order to obtain a structure that is more effective than the optical confinement control effect by such a structure, instead of covering the recess with the insulating layer 312, as shown in a schematic partial cross-sectional view in FIG. And a structure in which a recess is embedded by a junction type compound semiconductor layer laminated structure 370 (in the example shown in FIG. 12, an npn structure) that is easily lattice-matched with the underlying layer and has a lower refractive index than the material of the active layer 323. do it. This
It is possible to achieve a buried structure having two roles of (1) role as a current blocking layer and (2) role as an optical confinement control layer.

凹部を接合型化合物半導体層積層構造370で埋め込む埋込み結晶成長の際には、マスク層を選択成長用マスクとしてそのまま用いてもよい。この場合、埋込み結晶成長終了後、マスク層を通常のエッチング法によって除去してから、凸部の上に、第2電極352を形成すればよいし、マスク層が導電性材料から構成されている場合には、埋込み結晶成長後、そのまま第2電極352として用いることも可能である。あるいは又、図12に示すように、図11に示す構造(但し、絶縁膜312及び第2電極352は形成されていない)を形成した後、通常のエッチング法によってマスク層を除去し、凹部を接合型化合物半導体層積層構造370で埋め込んでもよい。図12には、npn構造で埋め込んだ例を図示している。但し、この場合、凸部の頂面にも、三角形状の接合型化合物半導体層積層構造371(図12に示した例では、npn構造の三角形状)が形成される。従って、凹部の埋め込み終了後、エッチングによって凸部頂面の層311Bが露出するまで、接合型化合物半導体層積層構造371を除去する必要がある。尚、除去後、上述したと同様に、凸部に電流が流れるように第2電極352を形成すればよい。実施例3にあっては、凸部上層311Bの厚さをHU、凸部下層311Aの厚さをHD、凸部上層311Bの幅をWUとしたとき、HU=0.5μm、HD=1.5μm又は1μm、WU=0.5μmを典型例として挙げることができる。 In the case of embedded crystal growth in which the recess is filled with the junction type compound semiconductor layer laminated structure 370, the mask layer may be used as it is as a selective growth mask. In this case, after the embedded crystal growth is completed, the mask layer is removed by a normal etching method, and then the second electrode 352 may be formed on the convex portion, and the mask layer is made of a conductive material. In some cases, the second electrode 352 can be used as it is after the embedded crystal is grown. Alternatively, as shown in FIG. 12, after forming the structure shown in FIG. 11 (however, the insulating film 312 and the second electrode 352 are not formed), the mask layer is removed by a normal etching method, and the recess is formed. The junction type compound semiconductor layer stack structure 370 may be embedded. FIG. 12 shows an example of embedding with an npn structure. However, in this case, a triangular junction-type compound semiconductor layer laminated structure 371 (in the example shown in FIG. 12, a triangular shape of an npn structure) is also formed on the top surface of the convex portion. Therefore, it is necessary to remove the junction type compound semiconductor layer stacked structure 371 until the layer 311B on the top surface of the convex portion is exposed by etching after the filling of the concave portion is completed. Note that after the removal, the second electrode 352 may be formed so that a current flows through the convex portion as described above. In Example 3, when the thickness of the convex upper layer 311B is H U , the thickness of the convex lower layer 311A is H D , and the width of the convex upper layer 311B is W U , H U = 0.5 μm, A typical example is H D = 1.5 μm or 1 μm and W U = 0.5 μm.

以上の点を除き、実施例3の半導体発光素子の構成、構造は、実施例2の半導体発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。ところで、実施例2の場合と同様に、電流狭窄を効果的に生じさせるために、凸部下層311Aの底辺を短くし、且つ、底辺を活性層323に近づけるように、θU≦θ111B≦θD(但し、θD≠θU)の場合、HU/(HU+HD)に関しては小さな値を、θD,θUに関しては大きな値を、また、WUに関しては小さな値を選択することが好ましい。具体的には、例えば、HU=0.5μm、HD=1.5μm又は1μm、WU=0.5μmを典型例として挙げることができる。尚、活性層323付近で、凸部下層311Aの底辺が短くなることを目標にすればよいので、θD,θUが変わると、上述した値とは全く異なる値を逆算によって求める必要が生じる場合があることは云うまでもない。 Except for the above points, the configuration and structure of the semiconductor light-emitting device of Example 3 can be the same as the configuration and structure of the semiconductor light-emitting device of Example 2, and thus detailed description thereof is omitted. By the way, as in the case of Example 2, in order to effectively cause current confinement, the bottom side of the convex lower layer 311A is shortened and the bottom side is brought close to the active layer 323, so that θ U ≦ θ 111B ≦ When θ D (where θ D ≠ θ U ), select a small value for H U / (H U + H D ), a large value for θ D and θ U , and a small value for W U It is preferable to do. Specifically, for example, H U = 0.5 μm, H D = 1.5 μm or 1 μm, and W U = 0.5 μm can be given as typical examples. In addition, since it is only necessary to aim at shortening the bottom of the convex lower layer 311A in the vicinity of the active layer 323, if θ D and θ U are changed, it is necessary to obtain values completely different from the above-described values by back calculation. Needless to say, there are cases.

実施例3にあっては、実施例2の[工程−210B]におけるウェットエッチング時のエッチング液温度を2〜5゜Cとし、実施例2の[工程−210C]におけるウェットエッチング時のエッチング液温度を6〜9゜Cとすればよい。   In Example 3, the etchant temperature during wet etching in [Step-210B] in Example 2 was set to 2 to 5 ° C., and the etchant temperature during wet etching in [Step-210C] in Example 2 May be 6-9 ° C.

実施例4は、本発明の凸部形成方法の変形、本発明の第1の態様に係る下地に設けられた凸部の変形、本発明の第2の態様に係る半導体発光素子の変形、及び、本発明の第2の態様に係る半導体発光素子の製造方法の変形に関する。   Example 4 is a modification of the method for forming a convex portion of the present invention, a deformation of the convex portion provided on the base according to the first aspect of the present invention, a deformation of the semiconductor light emitting device according to the second aspect of the present invention, and The invention relates to a modification of the method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention.

実施例4の半導体発光素子は、SAN型半導体レーザから構成されている。即ち、図13あるいは図14に模式的な一部断面図を示すように、実施例4にあっては、凸部411は電流を狭窄する領域に相当し、即ち、凸部411は電流を流さない領域である。この凸部411は、予め、基板上に第1化合物半導体層421、活性層423を結晶成長させた後、接合型化合物半導体層積層構造(図13あるいは図14では、第1化合物半導体層421層上のnpn構造)を結晶成長させ、次いで、マスク層を形成した後、例えば、実施例2の[工程−210]と同様にしてエッチングを行うことで得ることができる。   The semiconductor light emitting device of Example 4 is composed of a SAN type semiconductor laser. That is, as shown in a schematic partial cross-sectional view in FIG. 13 or FIG. 14, in Example 4, the convex portion 411 corresponds to a region for confining current, that is, the convex portion 411 passes current. There is no area. The convex portion 411 is formed by previously growing a first compound semiconductor layer 421 and an active layer 423 on a substrate and then bonding-type compound semiconductor layer stacked structure (in FIG. 13 or FIG. 14, the first compound semiconductor layer 421 layer). The above npn structure) is crystal-grown, and after forming a mask layer, for example, it can be obtained by performing etching in the same manner as in [Step-210] of Example 2.

SAN型半導体レーザは、2つの凸部411と、これらの凸部411に挟まれた凹部から構成されている。ここで、図13及び図14に示した例にあっては、2つの凸部411に挟まれた凹部が、第3化合物半導体層424によって埋め込まれた構造である。尚、第3化合物半導体層424、第2化合物半導体層422の残部、活性層423、及び、第1化合物半導体層421に亙り、電流を流すことで、活性層423において発光を生じさせる。従って、SAN型半導体レーザにあっては、θD≦θ111B≦θU(但し、θD≠θU)の場合、電流狭窄を効果的に生じさせるために、2つの凸部411のピッチを小さくし、凸部下層411Aの底辺を長くし、且つ、底辺を活性層423に近づけるように、HD/(HU+HD),θD,θUに関しては大きな値を選択することが好ましい。具体的には、例えば、実施例2や実施例3で示したISAN型半導体レーザと同じ凸部の外形形状を挙げることができる。 The SAN type semiconductor laser is composed of two convex portions 411 and a concave portion sandwiched between these convex portions 411. Here, in the example shown in FIGS. 13 and 14, the concave portion sandwiched between the two convex portions 411 is embedded in the third compound semiconductor layer 424. Note that light is generated in the active layer 423 by flowing current through the third compound semiconductor layer 424, the remaining portion of the second compound semiconductor layer 422, the active layer 423, and the first compound semiconductor layer 421. Therefore, in the SAN type semiconductor laser, in the case of θ D ≦ θ 111B ≦ θ U (where θ D ≠ θ U ), the pitch of the two convex portions 411 is set to effectively generate current confinement. It is preferable to select a large value for H D / (H U + H D ), θ D , and θ U so as to reduce the length, make the bottom of the convex lower layer 411A longer, and bring the base closer to the active layer 423. . Specifically, for example, the same outer shape of the convex portion as that of the ISAN type semiconductor laser shown in Example 2 or Example 3 can be mentioned.

但し、SAN型半導体レーザの場合、この凸部411は、あくまでも電流ブロック層である。従って、電流注入領域である凹部を挟む2つの凸部411のピッチを小さくすることに限界がある場合、凹部における電流狭窄を更に効果的に行うには、凸部下層411Aの底辺が長くなることを目標とすればよい。それ故、傾斜角θD,θUが小さい斜面を適切に選び、できるだけ深くエッチングするか、極端に傾斜度の小さい斜面を最後の底面形成に用いるか、極端に傾斜度の小さい斜面が凸部411の全側面を占める割合が高い構造を採用すればよい。いずれにせよ、SAN型半導体レーザの場合、接合型化合物半導体層積層構造を十分な積層数の多層構造としておけば、例えば、実施例2の[工程−210]と同様のエッチングによって、電流ブロック層の機能を有する2つの凸部411で挟まれた凹部の底面を最大限に短くすることが可能となり、ISAN型半導体レーザの場合よりも、より一層最適化された電流狭窄構造を形成できる点で有利である。 However, in the case of a SAN type semiconductor laser, the convex portion 411 is only a current blocking layer. Therefore, when there is a limit to reducing the pitch of the two convex portions 411 sandwiching the concave portion that is the current injection region, the bottom side of the convex lower layer 411A is long in order to more effectively confine the current in the concave portion. Should be the target. Therefore, the slopes with small inclination angles θ D and θ U are appropriately selected and etched as deeply as possible, or the slope with the extremely small inclination is used for the final bottom surface formation, or the slope with the extremely small inclination is the convex portion. What is necessary is just to employ | adopt the structure where the ratio which occupies all the sides of 411 is high. In any case, in the case of a SAN type semiconductor laser, if the junction type compound semiconductor layer laminated structure is a multi-layered structure having a sufficient number of laminated layers, for example, the current blocking layer is etched by the same etching as [Step-210] in Example 2. The bottom surface of the concave portion sandwiched between the two convex portions 411 having the above function can be shortened to the maximum, and a current confinement structure more optimized than that of an ISAN type semiconductor laser can be formed. It is advantageous.

実施例4にあっては、エッチングによる凸部411の外形形状は、実施例2の凸部211の外形形状と同様とすることができる。実施例4の半導体発光素子が、実施例2の半導体発光素子と異なる点は、凸部411と凸部411との間にp型第3化合物半導体層424が形成されている点、及び、p型第3化合物半導体層424上に第2電極452が形成されている点にある。更には、予め、電流ブロック構造を有する接合型化合物半導体層積層構造470(図13及び図14参照)を形成してから、接合型化合物半導体層積層構造470を本発明に基づくエッチング法によってエッチングし、凸部211と類似又は同じ形状の凸部411を形成し、凹部に電流注入層(p型第3化合物半導体層424)を埋め込む点にある。尚、図13においては、凹部を埋め込むp型第3化合物半導体層424は、第2化合物半導体層422を下地層として積層可能な、高濃度のp型の低屈折率化合物半導体層であればよく、埋込み成長させることが可能であれば、結晶成長方法は、LPE法でもMOCVD法でもPPD法でもよい。図13に示す例は、MOCVD法を用いて、電流注入用の凹部埋め込みを行った例であるが、LPE法で埋め込む場合は、単にフラットに埋め込まれる形状となる。また、MOCVD法を用いて電流注入用に凹部の埋込み成長を行う際に、マスク層を除去して行うと、電流ブロック機能を有する凸部411の頂面にSDH型半導体レーザの形成時と同様の{111}B非成長面が現れるので、三角形状の層424’が形成される。そして、電流注入用の凹部埋込み成長の終了後、この三角形状の層424’を通常のエッチングによって除去し、その後、第3化合物半導体層424の上に第2電極(透明電極層)452を積層してもよいし、この三角形状の層424’を除去せず、そのまま、第3化合物半導体層424の上に第2電極(透明電極層)452を形成してもよい。また、発光ダイオードの場合、特に、凹部に埋込み成長を行わずに、エッチングによって形成した凹部に第2電極を形成することができるように、予め結晶成長を行っておき、本発明によるエッチング法に基づく凹部形成後に、凹部上に第2電極(透明電極層)を形成してもよい。ここで、実施例4の半導体発光素子における形状あるいは構成要素と、実施例2の半導体発光素子における形状あるいは構成要素とが実質的に同じである場合、実施例4の半導体発光素子における構成要素の参照番号の下2桁と実施例2の半導体発光素子における構成要素の参照番号の下2桁とを同じとしている。   In the fourth embodiment, the outer shape of the convex portion 411 by etching can be the same as the outer shape of the convex portion 211 of the second embodiment. The semiconductor light emitting device of Example 4 is different from the semiconductor light emitting device of Example 2 in that a p-type third compound semiconductor layer 424 is formed between the convex portions 411 and 411, and p The second electrode 452 is formed on the type third compound semiconductor layer 424. Further, after forming a junction type compound semiconductor layer laminated structure 470 (see FIGS. 13 and 14) having a current blocking structure in advance, the junction type compound semiconductor layer laminated structure 470 is etched by the etching method according to the present invention. A convex portion 411 having the same shape or the same shape as the convex portion 211 is formed, and the current injection layer (p-type third compound semiconductor layer 424) is embedded in the concave portion. In FIG. 13, the p-type third compound semiconductor layer 424 that fills the recess may be a high-concentration p-type low-refractive-index compound semiconductor layer that can be stacked using the second compound semiconductor layer 422 as a base layer. The crystal growth method may be the LPE method, the MOCVD method, or the PPD method as long as it can be embedded and grown. The example shown in FIG. 13 is an example in which a recess for current injection is embedded using the MOCVD method, but when embedded by the LPE method, the shape is simply flatly embedded. In addition, when performing the buried growth of the concave portion for current injection using the MOCVD method, if the mask layer is removed, it is the same as when forming the SDH type semiconductor laser on the top surface of the convex portion 411 having the current blocking function. Since the {111} B non-growth surface appears, a triangular layer 424 'is formed. Then, after completion of the recess burying growth for current injection, the triangular layer 424 ′ is removed by ordinary etching, and then a second electrode (transparent electrode layer) 452 is laminated on the third compound semiconductor layer 424. Alternatively, the second electrode (transparent electrode layer) 452 may be formed on the third compound semiconductor layer 424 without removing the triangular layer 424 ′. Further, in the case of a light emitting diode, in particular, crystal growth is performed in advance so that the second electrode can be formed in the recessed portion formed by etching without performing embedded growth in the recessed portion. You may form a 2nd electrode (transparent electrode layer) on a recessed part after the recessed part formation based on. Here, when the shape or the component in the semiconductor light emitting device of Example 4 is substantially the same as the shape or the component in the semiconductor light emitting device of Example 2, the components of the semiconductor light emitting device of Example 4 The last two digits of the reference number are the same as the last two digits of the component reference numbers in the semiconductor light emitting device of Example 2.

SAN型半導体レーザの場合にも、SDH型半導体レーザの場合とは設計思想が異なるので、側面の果たす役割が全く異なり、HU/(HU+HD)や、(HU+HD)/WUといった条件に対する厳しい制約は特にはない。但し、ISAN型半導体レーザにおける電流狭窄構造との違いに注意しながら、電流狭窄構造を設計するには、先ずは、凸部のピッチを狭く設計し、次に、凸部側面を構成する傾斜角の小さい斜面が凸部の側面全体に占める割合を増やして、凹部を狭くする必要がある。実施例4にあっては、凸部上層411Bの厚さをHU、凸部下層411Aの厚さをHD、凸部上層411Bの幅をWUとしたとき、具体的には、例えば、HU=1.5μm又は1μm、HD=0.5μm、WU=0.5μm、あるいは、HU=0.5μm、HD=1.5μm又は1μm、WU=0.5μmを典型例として挙げることができる。 Also in the case of a SAN type semiconductor laser, the design philosophy is different from that in the case of an SDH type semiconductor laser, so the roles played by the side faces are completely different, and H U / (H U + H D ) or (H U + H D ) / W There are no strict restrictions on conditions such as U. However, in order to design the current confinement structure while paying attention to the difference from the current confinement structure in the ISAN type semiconductor laser, first, the pitch of the convex portion is designed to be narrow, and then the inclination angle constituting the side surface of the convex portion. It is necessary to increase the ratio of the small slope of the entire surface of the convex portion to narrow the concave portion. In Example 4, when the thickness of the convex upper layer 411B is H U , the thickness of the convex lower layer 411A is H D , and the width of the convex upper layer 411B is W U , specifically, Typical examples are H U = 1.5 μm or 1 μm, H D = 0.5 μm, W U = 0.5 μm, or H U = 0.5 μm, H D = 1.5 μm or 1 μm, W U = 0.5 μm Can be mentioned.

実施例5は、本発明の凸部形成方法の変形、本発明の第2の態様に係る下地に設けられた凸部の変形、本発明の第3の態様に係る半導体発光素子の変形、及び、本発明の第2の態様に係る半導体発光素子の製造方法の変形に関する。   Example 5 is a modification of the method for forming a convex portion of the present invention, a deformation of the convex portion provided on the base according to the second aspect of the present invention, a deformation of the semiconductor light emitting device according to the third aspect of the present invention, and The invention relates to a modification of the method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention.

実施例5の半導体発光素子も、実施例4と同様に、SAN型半導体レーザから構成されている。即ち、図15及び図16に模式的な一部断面図を示すように、実施例5にあっても、凸部511は電流を狭窄する領域に相当し、即ち、凸部511は電流を流さない領域であり、凸部511と凸部511の間に形成された第3化合物半導体層524から、第2化合物半導体層522の残部、活性層523、及び、第1化合物半導体層521に亙り、電流を流すことで、活性層523において発光を生じさせる。   The semiconductor light emitting device of Example 5 is also composed of a SAN type semiconductor laser, as in Example 4. That is, as shown in the schematic partial cross-sectional views in FIGS. 15 and 16, even in Example 5, the convex portion 511 corresponds to a region where current is constricted, that is, the convex portion 511 passes current. From the third compound semiconductor layer 524 formed between the protrusions 511 and 511 to the rest of the second compound semiconductor layer 522, the active layer 523, and the first compound semiconductor layer 521, By passing a current, light is emitted in the active layer 523.

実施例5にあっては、エッチングによる凸部511の外形形状は、実施例3の凸部311の外形形状と同様とすることができる。実施例5の半導体発光素子が、実施例3の半導体発光素子と異なる点は、凸部511と凸部511との間にp型第3化合物半導体層524が形成されている点、及び、p型第3化合物半導体層524上に第2電極552が形成されている点にある。更には、予め、電流ブロック構造を有する接合型化合物半導体層積層構造570(図15及び図16参照)を形成してから、接合型化合物半導体層積層構造570を本発明に基づくエッチング法によってエッチングし、凸部311と類似又は同じ形状の凸部511を形成し、凹部に電流注入層(p型第3化合物半導体層524)を埋め込む点にある。尚、実施例5の半導体発光素子における構成要素と実施例3の半導体発光素子における構成要素とが実質的に同じである場合、実施例5の半導体発光素子における構成要素の参照番号の下2桁と実施例2の半導体発光素子における構成要素の参照番号の下2桁とを同じとしている。   In the fifth embodiment, the outer shape of the protruding portion 511 by etching can be the same as the outer shape of the protruding portion 311 of the third embodiment. The semiconductor light emitting device of Example 5 is different from the semiconductor light emitting device of Example 3 in that a p-type third compound semiconductor layer 524 is formed between the convex portions 511 and 511, and p The second electrode 552 is formed on the type third compound semiconductor layer 524. Further, after forming a junction type compound semiconductor layer stack structure 570 (see FIGS. 15 and 16) having a current blocking structure in advance, the junction type compound semiconductor layer stack structure 570 is etched by the etching method according to the present invention. A convex portion 511 having the same shape or the same shape as the convex portion 311 is formed, and a current injection layer (p-type third compound semiconductor layer 524) is embedded in the concave portion. In addition, when the component in the semiconductor light emitting element of Example 5 and the component in the semiconductor light emitting element of Example 3 are substantially the same, the last two digits of the reference number of the component in the semiconductor light emitting element of Example 5 And the last two digits of the component reference numbers in the semiconductor light emitting device of Example 2 are the same.

また、実施例5の半導体発光素子の構成、構造と、実施例4の半導体発光素子の構成、構造との違いは、実施例4の凸部411の上層と下層の斜面の角度の関係と、実施例5の凸部511の上層と下層の斜面の角度の関係とが、逆の関係になっているだけである。尚、2つの凸部511で狭窄される凹部を設計するための詳細な設計方法の説明、注意点は、実施例4における説明と同様であるので、省略する。   Also, the difference between the configuration and structure of the semiconductor light emitting device of Example 5 and the configuration and structure of the semiconductor light emitting device of Example 4 is the relationship between the angle of the upper and lower slopes of the convex portion 411 of Example 4, and The relationship between the angles of the upper and lower slopes of the convex portion 511 of Example 5 is merely opposite. The detailed description of the design method for designing the concave portion constricted by the two convex portions 511 and the points to be noted are the same as in the description of the fourth embodiment, and a description thereof will be omitted.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定するものではない。実施例において説明した半導体発光素子の構成、構造、半導体発光素子を構成する材料、半導体発光素子の製造条件や各種数値は例示であり、適宜変更することができる。実施例においては、第1導電型をn型、第2導電型をp型としたが、これとは逆に、第1導電型をp型、第2導電型をn型としてもよい。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the semiconductor light emitting elements described in the examples, the materials constituting the semiconductor light emitting elements, the manufacturing conditions and various numerical values of the semiconductor light emitting elements are examples, and can be changed as appropriate. In the embodiment, the first conductivity type is n-type and the second conductivity type is p-type. Conversely, the first conductivity type may be p-type and the second conductivity type may be n-type.

本発明の第1の態様あるいは第2の態様に係る下地に設けられた凸部、本発明の凸部形成方法は、例えば、埋め込みヘテロ型レーザ及びその製造方法、面発光(レーザ)素子及びその製造方法、LED及びその製造方法、ヘテロ接合バイポーラトランジスタ及びその製造方法、フォトダイオード及びその製造方法、太陽電池及びその製造方法にも適用することができる。具体的には、これらの素子を分離するための凹部あるいは分離溝の形成、特に、幅、深さ、ピッチ等のエッチング制御をウェハ面内の広範囲に亙り要求される場合に、本発明の凸部形成方法を効果的に適用することができる。そして、本発明の第1の態様あるいは第2の態様に係る下地に設けられた凸部に、これらの素子を形成すればよい。   The convex portion provided on the base according to the first aspect or the second aspect of the present invention, and the convex portion forming method of the present invention include, for example, a buried hetero laser, a manufacturing method thereof, a surface emitting (laser) element, and a The present invention can also be applied to a manufacturing method, an LED and a manufacturing method thereof, a heterojunction bipolar transistor and a manufacturing method thereof, a photodiode and a manufacturing method thereof, a solar cell and a manufacturing method thereof. Specifically, in the case where the formation of recesses or isolation grooves for separating these elements, particularly when etching control such as width, depth, pitch, etc., is required over a wide area in the wafer surface, the projections of the present invention are required. The part forming method can be effectively applied. And what is necessary is just to form these elements in the convex part provided in the foundation | substrate which concerns on the 1st aspect or 2nd aspect of this invention.

図1は、実施例1における凸部の模式的な一部断面図である。FIG. 1 is a schematic partial cross-sectional view of a convex portion in the first embodiment. 図2の(A)及び(B)は、実施例1の半導体発光素子であるSDH型半導体レーザの模式的な一部断面図である。2A and 2B are schematic partial cross-sectional views of an SDH type semiconductor laser that is a semiconductor light emitting device of Example 1. FIG. 図3の(A)〜(C)は、実施例1の半導体発光素子の製造方法を説明するための素子製造用基板等の模式的な一部断面図である。3A to 3C are schematic partial cross-sectional views of an element manufacturing substrate and the like for explaining the method for manufacturing the semiconductor light emitting element of Example 1. FIG. 図4の(A)〜(C)は、実施例1の半導体発光素子の製造において、積層構造体が結晶成長していく過程を模式的に示す、素子製造用基板等の模式的な一部断面図である。4A to 4C are schematic partial views of a device manufacturing substrate, etc., schematically showing the process of crystal growth of the laminated structure in the manufacture of the semiconductor light emitting device of Example 1. FIG. It is sectional drawing. 図5は、図4の(C)に引き続き、実施例1の半導体発光素子の製造方法を説明するための素子製造用基板等の模式的な一部断面図である。FIG. 5 is a schematic partial cross-sectional view of an element manufacturing substrate and the like for explaining the method for manufacturing the semiconductor light emitting element of Example 1 following FIG. 図6は、図5に引き続き、実施例1の半導体発光素子の製造方法を説明するための素子製造用基板等の模式的な一部断面図である。FIG. 6 is a schematic partial cross-sectional view of an element manufacturing substrate and the like for explaining the method for manufacturing the semiconductor light emitting element of Example 1 following FIG. 図7は、実施例2の半導体発光素子であるISAN型半導体レーザの模式的な一部断面図である。FIG. 7 is a schematic partial cross-sectional view of an ISAN type semiconductor laser which is a semiconductor light emitting device of Example 2. 図8は、実施例2の半導体発光素子の変形例であるISAN型半導体レーザの変形例の模式的な一部断面図である。FIG. 8 is a schematic partial cross-sectional view of a modified example of an ISAN type semiconductor laser that is a modified example of the semiconductor light emitting device of the second embodiment. 図9の(A)及び(B)は、実施例2の半導体発光素子の製造方法を説明するための素子製造用基板等の模式的な一部断面図である。FIGS. 9A and 9B are schematic partial cross-sectional views of an element manufacturing substrate and the like for explaining a method for manufacturing a semiconductor light emitting element of Example 2. FIG. 図10は、図9の(B)に引き続き、実施例2の半導体発光素子の製造方法を説明するための素子製造用基板等の模式的な一部断面図である。FIG. 10 is a schematic partial cross-sectional view of an element manufacturing substrate and the like for explaining the method for manufacturing the semiconductor light emitting element of Example 2 following FIG. 9B. 図11は、実施例3の半導体発光素子であるISAN型半導体レーザの模式的な一部断面図である。FIG. 11 is a schematic partial cross-sectional view of an ISAN type semiconductor laser which is a semiconductor light emitting device of Example 3. 図12は、実施例3の半導体発光素子の変形例であるISAN型半導体レーザの変形例の模式的な一部断面図である。FIG. 12 is a schematic partial cross-sectional view of a modified example of an ISAN type semiconductor laser that is a modified example of the semiconductor light emitting device of the third embodiment. 図13は、実施例4の半導体発光素子であるSAN型半導体レーザの模式的な一部断面図である。FIG. 13 is a schematic partial cross-sectional view of a SAN type semiconductor laser that is a semiconductor light emitting element of Example 4. 図14は、実施例4の半導体発光素子の変形例であるSAN型半導体レーザの変形例の模式的な一部断面図である。FIG. 14 is a schematic partial cross-sectional view of a modification of a SAN type semiconductor laser that is a modification of the semiconductor light emitting device of the fourth embodiment. 図15は、実施例5の半導体発光素子であるSAN型半導体レーザの模式的な一部断面図である。FIG. 15 is a schematic partial cross-sectional view of a SAN type semiconductor laser that is a semiconductor light emitting device of Example 5. 図16は、実施例5の半導体発光素子の変形例であるSAN型半導体レーザの変形例の模式的な一部断面図である。FIG. 16 is a schematic partial cross-sectional view of a modification of a SAN type semiconductor laser that is a modification of the semiconductor light emitting element of Example 5. 図17の(A)及び(B)は、従来の半導体発光素子における問題点を説明するための発光素子製造用基板等の模式的な一部断面図である。17A and 17B are schematic partial cross-sectional views of a light-emitting element manufacturing substrate and the like for explaining problems in a conventional semiconductor light-emitting element. 図18の(A)及び(B)は、従来の半導体発光素子における別の問題点を説明するための発光素子製造用基板等の模式的な一部断面図である。18A and 18B are schematic partial sectional views of a light emitting element manufacturing substrate and the like for explaining another problem in the conventional semiconductor light emitting element. 図19の(A)〜(C)は、従来の半導体発光素子における問題点を纏めた発光素子製造用基板等の概念図である。19A to 19C are conceptual diagrams of a substrate for manufacturing a light-emitting element, which summarizes problems in the conventional semiconductor light-emitting element.

符号の説明Explanation of symbols

110,210,310,410,510・・・素子製造用基板、111,211,311,411,511・・・凸部、111A,211A,311A,411A,511A・・・凸部下層、111a,211a,311a,411a,511a・・・凸部下層の側面、111B,211B,311B,411B,511B・・・凸部上層、111b,211b,311b,411b,511b・・・凸部上層の側面、212,312・・・絶縁膜、120,220,320,420,520・・・発光部、120’,・・・積層構造体、121,221,321,421,521・・・第1化合物半導体層、122,122A,122B,222,322,422,522・・・第2化合物半導体層、424,544・・・第3化合物半導体層、123,223,323,423,523・・・活性層、130,・・・電流ブロック層位置調整層、131,・・・埋込層、132,・・・コンタクト層(キャップ層)、140,・・・電流ブロック層、151.251,351,451,551・・・第1電極、152,252,352,452,552・・・第2電極、161,261・・・マスク層、270,271,370,371,470,570・・・接合型化合物半導体層積層構造、424’,524’・・・三角形状の層 110, 210, 310, 410, 510... Device manufacturing substrate, 111, 211, 311, 411, 511... Convex part, 111A, 211A, 311A, 411A, 511A ... Convex part lower layer, 111a, 211a, 311a, 411a, 511a ... the side of the convex lower layer, 111B, 211B, 311B, 411B, 511B ... the convex upper layer, 111b, 211b, 311b, 411b, 511b ... the side of the convex upper layer, 212, 312 ... insulating film, 120, 220, 320, 420, 520 ... light emitting part, 120 ', ... laminated structure, 121, 221, 321, 421, 521 ... first compound semiconductor Layer 122, 122A, 122B, 222, 322, 422, 522 ... second compound semiconductor layer, 424, 544 ... third compound half Body layer, 123, 223, 323, 423, 523 ... active layer, 130, ... current blocking layer position adjusting layer, 131, ... buried layer, 132, ... contact layer (cap layer) , 140,... Current blocking layer, 151.251, 351, 451, 551 ... first electrode, 152, 252, 352, 452, 552 ... second electrode, 161, 261 ... mask layer 270, 271, 370, 371, 470, 570... Junction type compound semiconductor layer laminated structure, 424 ′, 524 ′... Triangular layer

Claims (28)

{100}面を頂面とする下地に、下地の<110>方向と平行に延びる凸部を形成する方法であって、
(a)下地に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて下地をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、下地をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る、下地における凸部形成方法。
A method of forming a protrusion extending in parallel with the <110> direction of a base on a base having a {100} plane as a top surface,
(A) After forming a mask layer extending in parallel with the <110> direction on the base,
(B) Using the mask layer as an etching mask, the base is etched by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is such that the bottom is longer than the upper. Is a long isosceles trapezoid, and forms a convex upper layer whose side slope angle is θ U ,
(C) The cross-sectional shape when the temperature of the etching solution is changed and the base layer is further etched by the wet etching method using the side surfaces of the mask layer and the convex upper layer as an etching mask and cut by the {110} plane is obtained. Forming a convex lower layer that is an isosceles trapezoid whose base is longer than the top and whose side surface has an inclination angle θ D (where θ D ≠ θ U ).
A method for forming a convex portion on a ground, comprising each step.
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する請求項1に記載の下地における凸部形成方法。
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
The convex part formation method in the base | substrate of Claim 1 which satisfies these.
前記工程(b)におけるエッチング液の温度は、前記工程(c)におけるエッチング液の温度よりも高い請求項2に記載の下地における凸部形成方法。   The method for forming a protrusion on a base according to claim 2, wherein the temperature of the etching solution in the step (b) is higher than the temperature of the etching solution in the step (c). 凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する請求項1に記載の下地における凸部形成方法。
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
The convex part formation method in the base | substrate of Claim 1 which satisfies these.
前記工程(b)におけるエッチング液の温度は、前記工程(c)におけるエッチング液の温度よりも低い請求項4に記載の下地における凸部形成方法。   The method for forming a protrusion on a base according to claim 4, wherein the temperature of the etching solution in the step (b) is lower than the temperature of the etching solution in the step (c). (A){100}面を主面として有する素子製造用基板の該主面に、素子製造用基板の<110>方向と平行に延びる凸部を形成し、次いで、
(B)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない素子製造用基板の主面の部分に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
(C)該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
工程を具備し、
前記工程(A)は、
(a)素子製造用基板の主面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて素子製造用基板の主面をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、素子製造用基板の主面をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る、半導体発光素子の製造方法。
(A) forming a convex portion extending in parallel with the <110> direction of the element manufacturing substrate on the main surface of the element manufacturing substrate having a {100} plane as a main surface;
(B) On the top surface of the convex portion, a light emitting portion is formed by sequentially laminating a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor layer having a second conductivity type. In addition, the first compound semiconductor layer having the first conductivity type, the active layer, and the second compound semiconductor layer having the second conductivity type are formed on the main surface portion of the element manufacturing substrate on which no protrusion is formed. Are sequentially stacked to form a laminated structure, and then
(C) forming a current blocking layer covering at least the side surface of the active layer constituting the light emitting portion on the laminated structure;
Comprising steps,
The step (A)
(A) After forming a mask layer extending in parallel with the <110> direction on the main surface of the element manufacturing substrate,
(B) Using the mask layer as an etching mask, the main surface of the device manufacturing substrate is etched by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is the length of the bottom. Is an isosceles trapezoid whose length is longer than the length of the upper side, and forms a convex upper layer whose side slope angle is θ U ,
(C) Varying the temperature of the etching solution, using the side surfaces of the mask layer and the convex upper layer as an etching mask, further etching the main surface of the element manufacturing substrate by the wet etching method, and cutting at the {110} plane The cross-sectional shape is an isosceles trapezoid whose base is longer than the top and the side slope is θ D (where θ D ≠ θ U ) to form a convex lower layer ,
A method for manufacturing a semiconductor light-emitting device, which comprises each step.
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する請求項6に記載の半導体発光素子の製造方法。
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
The manufacturing method of the semiconductor light-emitting device according to claim 6 satisfying the above.
前記工程(b)におけるエッチング液の温度は、前記工程(c)におけるエッチング液の温度よりも高い請求項7に記載の半導体発光素子の製造方法。   The method of manufacturing a semiconductor light emitting element according to claim 7, wherein the temperature of the etching solution in the step (b) is higher than the temperature of the etching solution in the step (c). 凸部上層の厚さをHU、凸部下層の厚さをHDとしたとき、
U/(HU+HD)≧0.5
を満足する請求項6に記載の半導体発光素子の製造方法。
When the thickness of the protrusion upper and H U, the thickness of the convex subordinate layer and H D,
H U / (H U + H D ) ≧ 0.5
The manufacturing method of the semiconductor light-emitting device according to claim 6 satisfying the above.
U/(HU+HD)≧0.7
を満足する請求項9に記載の半導体発光素子の製造方法。
H U / (H U + H D ) ≧ 0.7
The manufacturing method of the semiconductor light-emitting device according to claim 9 satisfying
凸部上層の厚さをHU、凸部下層の厚さをHD、凸部上層の幅をWUとしたとき、
(HU+HD)/WU≧0.4
を満足する請求項6に記載の半導体発光素子の製造方法。
When the thickness of the convex upper layer is H U , the thickness of the convex lower layer is H D , and the width of the convex upper layer is W U ,
(H U + H D ) / W U ≧ 0.4
The manufacturing method of the semiconductor light-emitting device according to claim 6 satisfying the above.
(HU+HD)/WU≧0.9
を満足する請求項11に記載の半導体発光素子の製造方法。
(H U + H D ) / W U ≧ 0.9
The manufacturing method of the semiconductor light-emitting device according to claim 11, wherein:
第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えた半導体発光素子において、第2化合物半導体層の厚さ方向の一部分に、<110>方向と平行に延びる凸部を形成する工程を含む、半導体発光素子の製造方法であって、
凸部の形成工程は、
(a)第2化合物半導体層の頂面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて第2化合物半導体層を厚さ方向に一部分エッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、第2化合物半導体層を、厚さ方向に一部分、更にウェットエッチング法にてエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る、半導体発光素子の製造方法。
A thickness of the second compound semiconductor layer in a semiconductor light emitting device including a light emitting portion that includes a first compound semiconductor layer, an active layer, and a second compound semiconductor layer, and a top surface of the second compound semiconductor layer is a {100} plane. A method of manufacturing a semiconductor light emitting device, comprising forming a protrusion extending in parallel with the <110> direction in a part of the direction,
The formation process of the convex part
(A) After forming a mask layer extending in parallel with the <110> direction on the top surface of the second compound semiconductor layer,
(B) Using the mask layer as an etching mask, the second compound semiconductor layer is partially etched in the thickness direction by a wet etching method using an etchant, and the cross-sectional shape when cut along the {110} plane is Forming a convex upper layer having an isosceles trapezoid in which the length of the base is longer than the length of the upper side, and the inclination angle of the side surface is θ U ;
(C) The second compound semiconductor layer is partially etched in the thickness direction by a wet etching method by changing the temperature of the etching solution and using the side surfaces of the mask layer and the convex upper layer as an etching mask, and { 110} plane, the cross-sectional shape is an isosceles trapezoid whose base is longer than the top, and the slope of the side is θ D (where θ D ≠ θ U ) Forming subordinates,
A method for manufacturing a semiconductor light-emitting device, which comprises each step.
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する請求項13に記載の半導体発光素子の製造方法。
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
The method for manufacturing a semiconductor light emitting device according to claim 13, wherein:
前記工程(b)におけるエッチング液の温度は、前記工程(c)におけるエッチング液の温度よりも高い請求項14に記載の半導体発光素子の製造方法。   The method of manufacturing a semiconductor light emitting element according to claim 14, wherein the temperature of the etching solution in the step (b) is higher than the temperature of the etching solution in the step (c). 凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する請求項13に記載の半導体発光素子の製造方法。
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface when the side surface of the convex portion is the (111) B surface is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
The method for manufacturing a semiconductor light emitting device according to claim 13, wherein:
前記工程(b)におけるエッチング液の温度は、前記工程(c)におけるエッチング液の温度よりも低い請求項16に記載の半導体発光素子の製造方法。   The method of manufacturing a semiconductor light emitting element according to claim 16, wherein the temperature of the etching solution in the step (b) is lower than the temperature of the etching solution in the step (c). {100}面を頂面とする下地に設けられ、下地の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する下地に設けられた凸部。
A convex portion provided on a base having a {100} plane as a top surface and extending in parallel with the <110> direction of the base;
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
Convex part provided on the ground that satisfies the requirements.
{100}面を頂面とする下地に設けられ、下地の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する下地に設けられた凸部。
A convex portion provided on a base having a {100} plane as a top surface and extending in parallel with the <110> direction of the base;
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
Convex part provided on the ground that satisfies the requirements.
(イ){100}面を主面として有する素子製造用基板の該主面に設けられ、素子製造用基板の<110>方向と平行に延びる凸部、
(ロ)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部、並びに、
(ハ)凸部が形成されていない素子製造用基板の主面の部分に形成され、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体、並びに、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
を具備しており、
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する半導体発光素子。
(A) A convex portion provided on the main surface of the element manufacturing substrate having a {100} plane as a main surface and extending parallel to the <110> direction of the element manufacturing substrate;
(B) a light emitting unit in which a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor layer having a second conductivity type are sequentially stacked on a top surface of a convex portion;
(C) a first compound semiconductor layer having a first conductivity type, an active layer, and a second compound semiconductor having a second conductivity type, which are formed on a main surface portion of the element manufacturing substrate on which no protrusion is formed. A laminated structure in which the layers are sequentially laminated, and a current blocking layer formed on the laminated structure and covering at least the side surface of the active layer constituting the light emitting unit,
It has
The convex part has a two-layer structure of a convex part lower layer and a convex part upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
A semiconductor light emitting device that satisfies the requirements.
凸部上層の厚さをHU、凸部下層の厚さをHDとしたとき、
U/(HU+HD)≧0.5
を満足する請求項20に記載の半導体発光素子。
When the thickness of the protrusion upper and H U, the thickness of the convex subordinate layer and H D,
H U / (H U + H D ) ≧ 0.5
21. The semiconductor light emitting device according to claim 20, wherein
U/(HU+HD)≧0.7
を満足する請求項21に記載の半導体発光素子。
H U / (H U + H D ) ≧ 0.7
The semiconductor light-emitting device according to claim 21, wherein:
凸部上層の厚さをHU、凸部下層の厚さをHD、凸部上層の幅をWUとしたとき、
(HU+HD)/WU≧0.4
を満足する請求項20に記載の半導体発光素子。
When the thickness of the convex upper layer is H U , the thickness of the convex lower layer is H D , and the width of the convex upper layer is W U ,
(H U + H D ) / W U ≧ 0.4
21. The semiconductor light emitting device according to claim 20, wherein
(HU+HD)/WU≧0.9
を満足する請求項23に記載の半導体発光素子。
(H U + H D ) / W U ≧ 0.9
24. The semiconductor light emitting device according to claim 23, wherein:
第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えており、第2化合物半導体層に、<110>方向と平行に延びる凸部が設けられた半導体発光素子であって、
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU
を満足する半導体発光素子。
The first compound semiconductor layer includes an active layer and a second compound semiconductor layer. The second compound semiconductor layer includes a light emitting portion whose top surface is a {100} plane, and the second compound semiconductor layer has a <110> direction. A semiconductor light emitting element provided with a convex portion extending in parallel with
The convex part has a two-layer structure of a convex part lower layer and a convex part upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ D ≦ θ 111B ≦ θ U (However, θ D ≠ θ U )
A semiconductor light emitting device that satisfies the requirements.
第1化合物半導体層、活性層及び第2化合物半導体層から成り、第2化合物半導体層の頂面が{100}面である発光部を備えており、第2化合物半導体層に、<110>方向と平行に延びる凸部が設けられた半導体発光素子であって、
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU
を満足する半導体発光素子。
The first compound semiconductor layer includes an active layer and a second compound semiconductor layer. The second compound semiconductor layer includes a light emitting portion whose top surface is a {100} plane, and the second compound semiconductor layer has a <110> direction. A semiconductor light emitting element provided with a convex portion extending in parallel with
It has a two-layer structure of a convex lower layer and a convex upper layer,
The cross-sectional shape when the convex upper layer is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The cross-sectional shape when the lower layer of the convex portion is cut along the {110} plane is an isosceles trapezoid whose base is longer than the top.
The base in the cross-sectional shape when the convex upper layer is cut along the {110} plane is the upper side in the cross-sectional shape when the convex lower layer is cut along the {110} plane,
When the inclination angle of the side surface of the convex upper layer is θ U , the inclination angle of the side surface of the convex lower layer is θ D , and the inclination angle of the side surface when the side surface of the convex portion is the (111) B plane is θ 111B ,
θ U ≦ θ 111B ≦ θ D (However, θ D ≠ θ U )
A semiconductor light emitting device that satisfies the requirements.
凸部から、第2化合物半導体層の残部、活性層、及び、第1化合物半導体層に亙り、電流を流すことで、活性層において発光を生じさせる請求項25又は請求項26に記載の半導体発光素子。   27. The semiconductor light emitting device according to claim 25 or 26, wherein a light is caused to flow in the active layer by flowing a current from the convex portion to the remainder of the second compound semiconductor layer, the active layer, and the first compound semiconductor layer. element. 凸部は電流を狭窄する領域に相当し、
凸部と凸部の間に形成された第3化合物半導体層から、第2化合物半導体層の残部、活性層、及び、第1化合物半導体層に亙り、電流を流すことで、活性層において発光を生じさせる請求項25又は請求項26に記載の半導体発光素子。
The convex portion corresponds to a region where current is confined,
By emitting current from the third compound semiconductor layer formed between the protrusions to the rest of the second compound semiconductor layer, the active layer, and the first compound semiconductor layer, light is emitted in the active layer. 27. The semiconductor light emitting device according to claim 25 or 26, which is generated.
JP2008212683A 2008-08-21 2008-08-21 Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base Active JP5181924B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008212683A JP5181924B2 (en) 2008-08-21 2008-08-21 Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base
US12/461,409 US8138002B2 (en) 2008-08-21 2009-08-11 Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
CN2009101673722A CN101656210B (en) 2008-08-21 2009-08-21 Semiconductor light-emitting element and preparation method, convex part and forming method
US13/356,202 US8409893B2 (en) 2008-08-21 2012-01-23 Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212683A JP5181924B2 (en) 2008-08-21 2008-08-21 Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base

Publications (3)

Publication Number Publication Date
JP2010050255A true JP2010050255A (en) 2010-03-04
JP2010050255A5 JP2010050255A5 (en) 2011-08-04
JP5181924B2 JP5181924B2 (en) 2013-04-10

Family

ID=41710424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212683A Active JP5181924B2 (en) 2008-08-21 2008-08-21 Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base

Country Status (2)

Country Link
JP (1) JP5181924B2 (en)
CN (1) CN101656210B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107420A (en) * 2016-08-29 2018-07-05 キヤノン株式会社 Light emitting device, light emitting device array, light exposure head, and image forming apparatus
CN112366262A (en) * 2020-09-30 2021-02-12 华灿光电(浙江)有限公司 Red light-emitting diode chip and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340397A (en) * 2012-03-23 2013-10-01 Chi Mei Lighting Tech Corp Light emitting diode and manufacturing method thereof
TWI657563B (en) * 2015-12-15 2019-04-21 優顯科技股份有限公司 Opto-electronic apparatus and manufacturing method thereof
JP6745361B2 (en) * 2016-05-20 2020-08-26 ルミレッズ リミテッド ライアビリティ カンパニー Method for forming p-type layer of light emitting device
CN108461388B (en) * 2018-03-26 2020-11-06 云谷(固安)科技有限公司 Substrate structure, processing method and display device
CN108847573B (en) * 2018-06-27 2021-06-01 湖北光安伦芯片有限公司 Vertical cavity surface emitting laser and manufacturing method thereof
CN113675722A (en) * 2021-07-14 2021-11-19 威科赛乐微电子股份有限公司 Cap layer etching optimization method
CN117637470A (en) * 2023-11-30 2024-03-01 山东大学 Etching method of double-layer metal of silicon carbide device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190366A (en) * 1983-04-13 1984-10-29 Nippon Telegr & Teleph Corp <Ntt> Chemical etching solution for crystal of iii-v group compound
JPH09306889A (en) * 1996-05-20 1997-11-28 Nec Corp Manufacture of semiconductor device
JP2000021785A (en) * 1998-07-06 2000-01-21 Sony Corp Growing method for compd. semiconductor layer and semiconductor laser
JP2000243760A (en) * 1999-02-23 2000-09-08 Nec Corp Manufacture of semiconductor device
JP2001007118A (en) * 1999-06-22 2001-01-12 Nec Corp Semiconductor device and manufacture thereof
JP2001267287A (en) * 2000-03-15 2001-09-28 Hitachi Ltd Manufacturing method of semiconductor device
JP2007088503A (en) * 2000-03-14 2007-04-05 Sony Corp Semiconductor light emitting device
JP2008177528A (en) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd Method for manufacturing substrate for semiconductor light-emitting element, and semiconductor light-emitting element using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190366A (en) * 1983-04-13 1984-10-29 Nippon Telegr & Teleph Corp <Ntt> Chemical etching solution for crystal of iii-v group compound
JPH09306889A (en) * 1996-05-20 1997-11-28 Nec Corp Manufacture of semiconductor device
JP2000021785A (en) * 1998-07-06 2000-01-21 Sony Corp Growing method for compd. semiconductor layer and semiconductor laser
JP2000243760A (en) * 1999-02-23 2000-09-08 Nec Corp Manufacture of semiconductor device
JP2001007118A (en) * 1999-06-22 2001-01-12 Nec Corp Semiconductor device and manufacture thereof
JP2007088503A (en) * 2000-03-14 2007-04-05 Sony Corp Semiconductor light emitting device
JP2001267287A (en) * 2000-03-15 2001-09-28 Hitachi Ltd Manufacturing method of semiconductor device
JP2008177528A (en) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd Method for manufacturing substrate for semiconductor light-emitting element, and semiconductor light-emitting element using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107420A (en) * 2016-08-29 2018-07-05 キヤノン株式会社 Light emitting device, light emitting device array, light exposure head, and image forming apparatus
CN112366262A (en) * 2020-09-30 2021-02-12 华灿光电(浙江)有限公司 Red light-emitting diode chip and manufacturing method thereof
CN112366262B (en) * 2020-09-30 2021-10-08 华灿光电(浙江)有限公司 Red light-emitting diode chip and manufacturing method thereof

Also Published As

Publication number Publication date
CN101656210A (en) 2010-02-24
JP5181924B2 (en) 2013-04-10
CN101656210B (en) 2011-10-26

Similar Documents

Publication Publication Date Title
JP5181924B2 (en) Semiconductor light-emitting device, method for manufacturing the same, and convex portion provided on the base, and method for forming the convex on the base
US8138002B2 (en) Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
US7769066B2 (en) Laser diode and method for fabricating same
US7813400B2 (en) Group-III nitride based laser diode and method for fabricating same
JP6947386B2 (en) Semiconductor light emitting element and manufacturing method of semiconductor light emitting element
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US8822975B2 (en) Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type Group III-V compound semiconductor layer
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JP2004111514A (en) Nitride semiconductor light emitting element and its manufacturing method
JP3787321B2 (en) Semiconductor light emitting device
JP2004134772A (en) Nitride-based semiconductor light-emitting device
JP2006005044A (en) Nitride system semiconductor light emitting device and its manufacturing method
JP4661929B2 (en) Manufacturing method of semiconductor light emitting device
US8134171B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7782919B2 (en) Buried semiconductor laser and method for manufacturing the same
JP2008028385A (en) Semiconductor substrate with less defect, semiconductor light emitting devices and method for fabrication thereof
JP3889910B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3469847B2 (en) Nitride-based semiconductor device and method of manufacturing the same
JP2007049209A (en) Semiconductor optical device and manufacturing method thereof
US8530255B2 (en) Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type group III-V compound semiconductor layer
JP3963632B2 (en) Semiconductor optical device equipment
JP3889911B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5024008B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2000277863A (en) Semiconductor light emitting element and manufacturing method therefor
JPH0685396A (en) Fabrication of semiconductor laser device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R151 Written notification of patent or utility model registration

Ref document number: 5181924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250