JP2007088503A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP2007088503A
JP2007088503A JP2006308576A JP2006308576A JP2007088503A JP 2007088503 A JP2007088503 A JP 2007088503A JP 2006308576 A JP2006308576 A JP 2006308576A JP 2006308576 A JP2006308576 A JP 2006308576A JP 2007088503 A JP2007088503 A JP 2007088503A
Authority
JP
Japan
Prior art keywords
substrate
ridge portion
light emitting
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006308576A
Other languages
Japanese (ja)
Inventor
Gousaku Katou
豪作 加藤
Takehiro Taniguchi
健博 谷口
Nobukata Okano
展賢 岡野
Yasunari Hanzawa
康成 半澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006308576A priority Critical patent/JP2007088503A/en
Publication of JP2007088503A publication Critical patent/JP2007088503A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device using a uniform ridge having a forward taper-type ridge and highly symmetric property. <P>SOLUTION: A mask pattern 11 is formed on a substrate 10 and an isotropic wet etching which does not have dependency is performed on the face orientation of crystal including at least a ä111} B face. Then, the selective etching which is selectively carried out is performed on the face orientation including at least the ä111} B face. Therefore, the substrate 10 having a ridge 10a where both sides are constituted of the ä111} B faces is manufactured by those two types of etchings. Thus, an SDH structure is formed on the substrate 10, and a semiconductor light emitting device is manufactured. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、上面と側面との間の2つの内角がそれぞれ鈍角である順テーパ型のリッジ部を有する基板を用いた半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device using a substrate having a forward tapered ridge portion in which two inner angles between an upper surface and a side surface are obtuse angles.

砒化ガリウム(GaAs),砒化アルミニウム(AlAs),砒化インジウム(InAs),燐化インジウム(InP),燐化ガリウム(GaP)およびアンチモン化ガリウム(GaSb)等のIII−V族化合物半導体を用いた半導体レーザは、室温で赤色から赤外領域に及ぶ発振波長を有し、高密度光ディスクの光源,光通信装置あるいはレーザポインタなどのデバイスへの応用が期待されている。   Semiconductors using III-V compound semiconductors such as gallium arsenide (GaAs), aluminum arsenide (AlAs), indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), and gallium antimonide (GaSb) Lasers have an oscillation wavelength ranging from red to infrared at room temperature, and are expected to be applied to devices such as high-density optical disc light sources, optical communication devices, and laser pointers.

このようなデバイスへの応用に際しては、閾値電流をより低下させることが望まれており、これを実現する方法の1つとして、SDH(Separate Double Heterostructure )構造が提案されている。これによれば、例えば、リッジ基板のような構造基板の上に、1度の結晶成長で内部電流狭窄機構を有する屈折率導波構造を得ることができる(特許文献1,非特許文献1および非特許文献2参照)。しかも、選択成長を利用しているので、構造基板の段差や斜面部分においても良質な結晶を成長させることができる。   In application to such a device, it is desired to further reduce the threshold current, and as one method for realizing this, an SDH (Separate Double Heterostructure) structure has been proposed. According to this, for example, a refractive index waveguide structure having an internal current confinement mechanism can be obtained by crystal growth once on a structural substrate such as a ridge substrate (Patent Document 1, Non-Patent Document 1 and Non-patent document 2). In addition, since selective growth is used, high-quality crystals can be grown on the steps and the slopes of the structure substrate.

従来、このような構造基板としては、逆テーパ型のリッジ部を有する基板が用いられていた。逆テーパ型のリッジ部とは、上面と側面との内角が鋭角で、断面形状が左右対称な楔型のものを指す。この逆テーパ型のリッジ部を有する基板を製造する場合には、通常、逆メサ方向である<011>方向と平行にストライプ状のリッジ部を形成するので、通常の異方性エッチャントを用いて結晶方位に対し選択的にウエットエッチングすることにより、比較的容易に均一なリッジ幅を持つリッジ部を得ることができた。   Conventionally, as such a structural substrate, a substrate having an inverted tapered ridge portion has been used. The reverse taper type ridge portion refers to a wedge-shaped one whose inner angle between the upper surface and the side surface is an acute angle and whose cross-sectional shape is symmetrical. When manufacturing a substrate having this reverse taper type ridge portion, a stripe-shaped ridge portion is usually formed in parallel with the <011> direction which is the reverse mesa direction, so that a normal anisotropic etchant is used. By selectively performing wet etching with respect to the crystal orientation, a ridge portion having a uniform ridge width could be obtained relatively easily.

ところが、この逆テーパ型のリッジ部を有する基板では、リッジ部の高さが均等ではなく、特にリッジ部の両側面で高さが異なるために、その上面を基板の底面に対して平行な面として作製することが困難であった。このリッジ部上面の傾きにより、その両脇に自己整合的に成長する半導体層は不均一な構造になりやすく、活性層の両脇に形成される電流ブロック層の位置がずれたり、形状に歪みが生じたりした。そのため、閾値電流や発振波長などのレーザ特性にばらつきが生じやすく、歩留りが悪いという問題があった。
特開昭61−183987号公報 Electronics Letters Vol.32 No.7 (1996) pp.664 IEEE J.Quantum Electron. Vol.28 (1992) p4
However, in the substrate having the reverse taper type ridge portion, the height of the ridge portion is not uniform, and the height is different particularly on both side surfaces of the ridge portion. It was difficult to produce as. Due to the inclination of the top surface of the ridge, the semiconductor layer that grows in a self-aligned manner on both sides tends to have a non-uniform structure, and the position of the current blocking layer formed on both sides of the active layer is shifted or distorted in shape. Has occurred. Therefore, there is a problem that laser characteristics such as threshold current and oscillation wavelength are likely to vary and yield is poor.
Japanese Patent Laid-Open No. 61-183987 Electronics Letters Vol.32 No.7 (1996) pp.664 IEEE J. Quantum Electron. Vol.28 (1992) p4

そこで、順テーパ型のリッジ部を有する基板が検討されてきている。順テーパ型のリッジ部とは、上面と側面との内角が鈍角で、断面形状が台形のものを指す。このような順テーパ型のリッジ部は、例えば硫酸系エッチャントを用いてエッチングを行うことにより形成される。しかし、硫酸系エッチャントを用いるとエッチング速度が速いこと、あるいは高い精度の混合比でエッチャントを調製しなければならないことなどから、エッチングの制御が難しく、結果的に、リッジ幅に大きなばらつきが生じていた。そのため、リッジ部の上に形成される活性層の幅も大きくばらついてしまっていた。これに加え、リッジ部側面が結晶の成長しにくい非結晶成長面とならず、成長面となることも影響し、順テーパ型のmのについても、上述の逆テーパ型のものと同様に特性がばらついてしまうという問題があった。   Therefore, a substrate having a forward taper type ridge has been studied. The forward taper type ridge portion means that the inner angle between the upper surface and the side surface is an obtuse angle and the cross-sectional shape is a trapezoid. Such a forward taper type ridge portion is formed by etching using, for example, a sulfuric acid-based etchant. However, when sulfuric acid-based etchants are used, the etching rate is high, or the etchant must be prepared with a high-accuracy mixing ratio, which makes it difficult to control the etching, resulting in large variations in the ridge width. It was. For this reason, the width of the active layer formed on the ridge portion also varies widely. In addition to this, the side surface of the ridge portion does not become a non-crystal growth surface on which crystals are difficult to grow, but also has a growth surface, and the forward taper type m has the same characteristics as the above-mentioned reverse taper type. There was a problem that it would vary.

本発明はかかる問題点に鑑みてなされたもので、その目的は、対称性が高く、かつ構造均一性の高い順テーパ型のリッジ部を有する基板に形成されたSDH構造を持つことにより、信頼性高く、安定的に生産することが可能な半導体発光素子を提供することにある。   The present invention has been made in view of such a problem, and an object of the present invention is to provide an SDH structure formed on a substrate having a forward tapered ridge portion having high symmetry and high structural uniformity. An object of the present invention is to provide a semiconductor light emitting device that is highly reliable and can be stably produced.

本発明による半導体発光素子は、上面と側面との間の2つの内角がそれぞれ鈍角である順テーパ型のリッジ部を有する基板に、SDH構造が形成されてなるものであって、基板のリッジ部が、2種類の異なるウエットエッチングによって形成されたものである。   A semiconductor light-emitting device according to the present invention has an SDH structure formed on a substrate having a forward tapered ridge portion in which two inner angles between the upper surface and the side surface are obtuse angles, and the ridge portion of the substrate. Are formed by two different types of wet etching.

本発明による半導体発光素子では、リッジ部が2種類の異なるウエットエッチングによって形成された基板を備えているので、SDH構造における位置ずれが少なく、高い信頼性を有している。   In the semiconductor light emitting device according to the present invention, the ridge portion includes a substrate formed by two different types of wet etching, so that there is little misalignment in the SDH structure and high reliability.

本発明の半導体発光素子によれば、リッジ部が2種類の異なるウエットエッチングによって形成された基板の上にSDH構造が構築されているので、素子毎の形状不均一性に起因する閾値電流や発振波長のばらつきが防止され、再現性よく、生産性の高いものとすることができる。   According to the semiconductor light emitting device of the present invention, since the SDH structure is constructed on the substrate in which the ridge portion is formed by two kinds of different wet etching, the threshold current and the oscillation caused by the shape nonuniformity for each device. Wavelength variation is prevented, reproducibility is high, and productivity is high.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る基板の製造方法を工程毎に表したものである。なお、ここでは、例えば半導体レーザあるいは発光ダイオードなどの半導体発光素子に用いられる順テーパ型のリッジ部を有する基板の製造方法について説明する。
[First Embodiment]
FIG. 1 shows a method for manufacturing a substrate according to a first embodiment of the present invention for each step. Here, a method for manufacturing a substrate having a forward tapered ridge portion used for a semiconductor light emitting element such as a semiconductor laser or a light emitting diode will be described.

まず、図1(A)に示したように、例えば、p型不純物として亜鉛(Zn)を添加したGaAs(砒化ガリウム)よりなり、(100)面を主面とする厚さ (主面に対して垂直な方向の厚さ)が例えば350μmの基板10を用意する。次いで、この基板10の主面に、リッジ部(図1(C)参照)の形成領域に対応してマスクパターン11を形成する。マスクパターン11の形成は、具体的には、例えば以下のようにして行う。   First, as shown in FIG. 1A, for example, it is made of GaAs (gallium arsenide) to which zinc (Zn) is added as a p-type impurity, and has a thickness with a (100) plane as a main surface (with respect to the main surface). A substrate 10 having a thickness of 350 μm, for example, is prepared. Next, a mask pattern 11 is formed on the main surface of the substrate 10 corresponding to the formation region of the ridge portion (see FIG. 1C). Specifically, the mask pattern 11 is formed as follows, for example.

まず、例えば、CVD(Chemical Vapor Deposition ;化学気相成長)法あるいはelecttonic gun蒸着法などの蒸着法によって、基板10の(100)面に、厚さ150nmの酸化ケイ素(SiO2 )膜と厚さ10nmの窒化ケイ素(SiNx )膜とを積層した多層の無機材料膜を形成し、この無機材料膜上にスピンコート法を用いて厚さ1μmの図示しないレジスト膜を塗布形成する。次いで、フォトリソグラフィにより、図示しないレジスト膜を例えば基板10の<110>方向に延長された多数のストライプ形状に加工し、このレジスト膜をマスクとして、例えば、RIE(Reactive Ion Etching;反応性イオンエッチング)またはフッ化水素(HF)等の可溶性溶液によるエッチングを行い、積層膜を選択的に除去する。そののち、図示しないレジスト膜を除去する。これにより、マスクパターン11が形成される。 First, a silicon oxide (SiO 2 ) film having a thickness of 150 nm is formed on the (100) surface of the substrate 10 by a vapor deposition method such as CVD (Chemical Vapor Deposition) method or electtonic gun vapor deposition method. A multilayer inorganic material film is formed by laminating a 10 nm silicon nitride (SiN x ) film, and a resist film (not shown) having a thickness of 1 μm is formed on the inorganic material film by spin coating. Next, a resist film (not shown) is processed by photolithography into, for example, a large number of stripes extending in the <110> direction of the substrate 10, and this resist film is used as a mask, for example, RIE (Reactive Ion Etching). ) Or a soluble solution such as hydrogen fluoride (HF) is used to selectively remove the laminated film. Thereafter, a resist film (not shown) is removed. Thereby, the mask pattern 11 is formed.

なお、マスクパターン11の幅(延長方向に対して垂直な方向における幅)は、後述するエッチング工程におけるサイドエッチによりリッジ部10aの幅がマスクパターン11の幅以下となることを考慮して、リッジ部10aの幅に応じて決定された所定の値(例えば、リッジ部10a上面の幅が4μmの場合は10μm)とする。また、ストライプの間隔は、例えば100μmとする。   Note that the width of the mask pattern 11 (the width in the direction perpendicular to the extending direction) is determined in consideration of the fact that the width of the ridge portion 10a becomes equal to or less than the width of the mask pattern 11 by side etching in an etching process described later. The predetermined value is determined according to the width of the portion 10a (for example, 10 μm when the width of the upper surface of the ridge portion 10a is 4 μm). Further, the interval between stripes is set to 100 μm, for example.

このマスクパターン11は以後のエッチングに耐えうるものであればよく、例えば、酸化ケイ素あるいは窒化ケイ素の単層膜により形成してもよい。また、マスクパターン11をレジスト膜などの有機材料膜により構成することも考えられるが、その場合、基板10とマスクパターン11との密着性が低く、基板10をエッチングする際に、マスクパターン11と基板10との界面からサイドエッチが進みやすい。よって、マスクパターン11のうち、少なくとも基板10と接する部分は、無機材料膜により構成することが好ましく、蒸着法など基板10との密着性を高くすることができる方法により形成するようにすればより好ましい。   The mask pattern 11 may be any pattern that can withstand subsequent etching, and may be formed of, for example, a single layer film of silicon oxide or silicon nitride. It is also conceivable that the mask pattern 11 is composed of an organic material film such as a resist film. In that case, the adhesion between the substrate 10 and the mask pattern 11 is low, and when the substrate 10 is etched, Side etching easily proceeds from the interface with the substrate 10. Therefore, it is preferable that at least a portion of the mask pattern 11 that is in contact with the substrate 10 is formed of an inorganic material film, and it is more preferable if the mask pattern 11 is formed by a method that can improve adhesion to the substrate 10 such as an evaporation method. preferable.

マスクパターン11を形成したのち、図1(B)に示したように、基板10に対して所望のリッジ形状付近まで、基板10の構成元素に対して選択性を持たない第1のエッチャントを用いた第1のウエットエッチングを行う。この第1のウエットエッチングは、等方性エッチングであり、少なくとも{111}B結晶面(以下、{111}B面という。)を含む結晶の面方位に対して依存性を持たないように行われ、リッジ部の側面が安定な{111}B面となるまでエッチングされる前に終了する。   After the mask pattern 11 is formed, as shown in FIG. 1B, the first etchant having no selectivity to the constituent elements of the substrate 10 is used up to the vicinity of the desired ridge shape with respect to the substrate 10. The first wet etching was performed. This first wet etching is isotropic etching and is performed so as not to depend on the crystal plane orientation including at least the {111} B crystal plane (hereinafter referred to as {111} B plane). The process is completed before etching until the side surface of the ridge portion becomes a stable {111} B surface.

第1のエッチャントとしては、例えば、硫酸(H2 SO4 )と過酸化水素水 (H2 2 )と水(H2 O)とを硫酸:過酸化水素水:水=30:10:500の体積比で混合した混合液を用いる。なお、この硫酸系のエッチャントは、温度によってリッジ部側面の形状に影響を与えるが、室温程度、例えば20℃において用いれば、問題のないリッジ形状を得ることができる。 As the first etchant, for example, sulfuric acid (H 2 SO 4 ), hydrogen peroxide solution (H 2 O 2 ), and water (H 2 O) are mixed with sulfuric acid: hydrogen peroxide solution: water = 30: 10: 500. A liquid mixture mixed at a volume ratio of This sulfuric acid-based etchant affects the shape of the side surface of the ridge portion depending on the temperature, but if used at about room temperature, for example, 20 ° C., a ridge shape having no problem can be obtained.

ここでは、基板10のマスクパターン11に覆われていない部分からエッチングが進行し、<110>方向に対して垂直な方向にサイドエッチも進行する。但し、上述したようにマスクパターン11を無機材料膜により形成し、基板10との密着性を高めているので、これらの界面ではサイドエッチの進行が防止される。従って、全体としては、鼓型のリッジ部10bが形成される。   Here, etching proceeds from a portion of the substrate 10 that is not covered with the mask pattern 11, and side etching also proceeds in a direction perpendicular to the <110> direction. However, as described above, the mask pattern 11 is formed of an inorganic material film to enhance the adhesion with the substrate 10, so that the side etch is prevented from progressing at these interfaces. Accordingly, the drum-shaped ridge portion 10b is formed as a whole.

第1のウエットエッチングを行ったのち、図1(C)に示したように、基板10の構成元素のうち陽イオンとなり得る元素(例えば、GaAsの場合にはGa)を選択的にエッチングする第2のエッチャントを用いて、基板10に対してリッジ部10aの側面に非結晶成長面である{111}B面を出現させる第2のウエットエッチングを行う。この第2のウエットエッチングは、基板10において、少なくとも{111}B面を含んだ面方位に対して選択的に行われる選択性エッチングである。なお、ここで非結晶成長面とは、結晶成長速度が極めて遅く、実質的に結晶が成長しない面のことを指す。   After performing the first wet etching, as shown in FIG. 1C, an element that can become a cation among the constituent elements of the substrate 10 (for example, Ga in the case of GaAs) is selectively etched. Using the second etchant, the substrate 10 is subjected to a second wet etching that causes a {111} B surface, which is an amorphous growth surface, to appear on the side surface of the ridge portion 10a. This second wet etching is selective etching that is selectively performed on the substrate 10 with respect to a plane orientation including at least the {111} B plane. Here, the non-crystal growth surface refers to a surface where the crystal growth rate is extremely slow and substantially no crystal grows.

第2のエッチャントとしては、例えば、クエン酸と水とを1:1の体積比で混合したクエン酸水溶液と、過酸化水素水とを、クエン酸水溶液:過酸化水素水=450:150の体積比で混合した混合液を用いる。このクエン酸系のエッチャントを用いると、リッジ部10aの側面に{111}B面が現れた時点でエッチングが自動的に停止し、マスクパターン11直下ではそれ以上サイドエッチが進行しない。これにより、例えば、側面が{111}B面で構成され、上面の幅が4μm、高さが3.5〜4.0μmである<110>方向に延長された順テーパ型のリッジ部10aが精度よく形成される。なお、クエン酸系のエッチャントは、温度が高いとエッチングする元素の選択性が低下する性質を有しているので、リッジ部10aの側面を{111}B面をとするためには、エッチャントの温度を0℃以上7℃以下、更には5℃以下の範囲に設定することが好ましい。   As the second etchant, for example, a citric acid aqueous solution in which citric acid and water are mixed at a volume ratio of 1: 1, and a hydrogen peroxide solution, a citric acid aqueous solution: hydrogen peroxide solution = 450: 150 volume. A mixed solution mixed in a ratio is used. When this citric acid-based etchant is used, the etching automatically stops when the {111} B surface appears on the side surface of the ridge portion 10a, and the side etching does not proceed any more immediately below the mask pattern 11. Thereby, for example, the forward tapered ridge portion 10a extended in the <110> direction having a {111} B side surface, a top surface width of 4 μm, and a height of 3.5 to 4.0 μm is provided. It is formed with high accuracy. Note that the citric acid-based etchant has a property that the selectivity of the etching element is lowered when the temperature is high. Therefore, in order to make the side surface of the ridge portion 10a the {111} B surface, The temperature is preferably set in the range of 0 ° C. or higher and 7 ° C. or lower, and more preferably 5 ° C. or lower.

また、第2のウェットエッチングには、上述したクエン酸系のエッチャントの他、基板10の構成元素のうち陽イオンとなり得る元素と錯体を形成するものを用いることもできる。このようなエッチャントとしては、例えば、カルボン酸である酒石酸,酢酸,シュウ酸,ギ酸,コハク酸あるいはリンゴ酸などが挙げられる。   For the second wet etching, in addition to the citric acid-based etchant described above, one that forms a complex with an element that can be a cation among the constituent elements of the substrate 10 can also be used. Examples of such an etchant include tartaric acid, acetic acid, oxalic acid, formic acid, succinic acid and malic acid which are carboxylic acids.

第2のウエットエッチングを行ったのち、図1(D)に示したように、RIEなどのドライエッチング、または可溶性薬品等の溶液を用いたウエットエッチングを行って、マスクパターン11を除去する。これにより、所望のリッジ形状を有する基板10を得ることができる。   After the second wet etching, as shown in FIG. 1D, the mask pattern 11 is removed by performing dry etching such as RIE or wet etching using a solution such as a soluble chemical. Thereby, the substrate 10 having a desired ridge shape can be obtained.

リッジ部10aの形成に際しては、リッジ部10aの高さが例えば2.0μm以上となるように調節することが好ましい。この基板10を用いて例えばSDH構造の半導体レーザを作製するには、リッジ部10aの高さが2.0μm以上必要だからである。また、リッジ部10a上面の幅については例えば10μm以下となるように調節することが好ましい。リッジ部10aの幅が10μm以下であれば、その上に積層する活性層の幅を3.0μm程度とすることができ、低閾値化を達成することができるからである。   When forming the ridge portion 10a, it is preferable to adjust the height of the ridge portion 10a to be, for example, 2.0 μm or more. This is because, for example, in order to manufacture a semiconductor laser having an SDH structure using this substrate 10, the height of the ridge portion 10a is required to be 2.0 μm or more. In addition, the width of the upper surface of the ridge portion 10a is preferably adjusted to be, for example, 10 μm or less. This is because if the width of the ridge portion 10a is 10 μm or less, the width of the active layer laminated thereon can be set to about 3.0 μm, and a low threshold can be achieved.

なお、図2(A)に示したように、無機材料膜をマスクパターン11を用いて第1のウエットエッチングのみを行った場合には、リッジ部の形状は鼓型となり、リッジ部の深さ方向にエッチングが進むため、良好な順テーパ型のリッジ部を形成することができない。また、無機材料膜をマスクパターン11を用いて第2のウエットエッチングのみを行った場合には、エッチング開始から深さ1.5μm程度までは{111}B面をリッジの側面として順調にエッチングが進む。しかし、それ以上エッチングを進行させると、図2(B)に示したように、それまでは平坦にエッチングされていたリッジ部以外の他の領域においても{111}B面が出現し、平坦な基底面が得られない。ちなみに、上述したように、SDH型レーザの作製においては、基板10のリッジ部10aの高さは2.0μm以上が最低条件である。また、1.8μm以下では、実質上このような発光素子の作製は不可能となる。   As shown in FIG. 2A, when only the first wet etching is performed on the inorganic material film using the mask pattern 11, the shape of the ridge portion becomes a drum shape, and the depth of the ridge portion. Since the etching proceeds in the direction, a favorable forward taper type ridge portion cannot be formed. In addition, when only the second wet etching is performed on the inorganic material film using the mask pattern 11, the etching is smoothly performed with the {111} B surface as the side surface of the ridge from the start of etching to a depth of about 1.5 μm. move on. However, if the etching is further advanced, as shown in FIG. 2B, the {111} B surface appears in other regions other than the ridge portion that has been etched flat until then, and is flat. The basal plane cannot be obtained. Incidentally, as described above, in the production of the SDH type laser, the minimum condition is that the height of the ridge portion 10a of the substrate 10 is 2.0 μm or more. In addition, when the thickness is 1.8 μm or less, it is substantially impossible to manufacture such a light emitting element.

このように、本発明の目的とする順テーパ型のリッジ部10aを有する基板10を得るためには、本実施の形態のように2種類の異なるウエットエッチングを組み合わせて行うことが有効であることが分かる。   As described above, in order to obtain the substrate 10 having the forward tapered ridge portion 10a which is an object of the present invention, it is effective to perform a combination of two different types of wet etching as in the present embodiment. I understand.

図3(A)〜(D)は、レジスト膜よりなるマスクパターン12を用いてエッチングを行った場合のリッジ部の形状を表したものである。第1のウエットエッチングのみを行った場合には、図3(A)に示したように、サイドエッチが進行してリッジ部が順テーパ形状となるが、このリッジ側面は{111}B面となることがなく、化学的に安定な面でもない。また、エッチングの進行に伴い、図3(B)に示したように、リッジ側面が湾曲する傾向があり、この方法ではリッジ部の形状にばらつきが生じ易い。第2のウエットエッチングのみを行った場合には、図3(C)に示したように、リッジ部以外の他の領域においても{111}B面が出現し、平坦な基底面が得られない。また、第1のウエットエッチングを行ったのち、第2のウエットエッチングを行った場合には、図3(D)に示したように、リッジ部の形状が釣鐘型となりやすく、平坦面が形成されない場合がある。曲面であるリッジ部の側面は、もちろん化学的に安定な面ではない。   3A to 3D show the shape of the ridge portion when etching is performed using the mask pattern 12 made of a resist film. When only the first wet etching is performed, as shown in FIG. 3A, the side etching proceeds and the ridge portion becomes a forward tapered shape. Neither is it chemically stable. Further, as the etching proceeds, as shown in FIG. 3B, the ridge side surface tends to bend, and this method tends to cause variations in the shape of the ridge portion. When only the second wet etching is performed, as shown in FIG. 3C, a {111} B surface appears in a region other than the ridge portion, and a flat base surface cannot be obtained. . In addition, when the second wet etching is performed after the first wet etching, the shape of the ridge portion tends to be a bell shape as shown in FIG. 3D, and a flat surface is not formed. There is a case. Of course, the curved side surface of the ridge is not chemically stable.

このように、マスクパターン11,12を構成する材料により、同じエッチャントを用いても、得られるリッジ部の形状が異なることが分かる。これは、前述したように、基板10に対する密着性の差によるものであり、有機材料膜よりなるマスクパターン12の方がサイドエッチされやすいためであると考えられる。   Thus, it can be seen that the shape of the obtained ridge portion differs depending on the material constituting the mask patterns 11 and 12 even when the same etchant is used. As described above, this is due to the difference in adhesion to the substrate 10, and it is considered that the mask pattern 12 made of an organic material film is more easily side-etched.

このように本実施の形態に係る基板の製造方法によれば、2種類の異なるウエットエッチング、すなわち第1のウエットエッチングと第2のウエットエッチングとを順次行うようにしたので、リッジ部10aの両側面を安定的に{111}B面とすることができ、順テーパ型のリッジ部10aを対称性の高い形状で、寸法設計性よく形成することができる。   Thus, according to the substrate manufacturing method of the present embodiment, two different types of wet etching, that is, the first wet etching and the second wet etching are sequentially performed. The surface can be stably a {111} B surface, and the forward tapered ridge portion 10a can be formed in a highly symmetric shape with good dimensional design.

特に、マスクパターン11の少なくとも基板10を接する部分を無機材料膜により構成するようにすれば、基板10とマスクパターン11との密着性を高くすることができ、基板10とマスクパターン11との界面からサイドエッチが進むことを防止することができる。よって、リッジ部10aの両側面をより安定的に{111}B面とすることができる。   In particular, if at least a portion of the mask pattern 11 that is in contact with the substrate 10 is formed of an inorganic material film, the adhesion between the substrate 10 and the mask pattern 11 can be increased, and the interface between the substrate 10 and the mask pattern 11 can be increased. Therefore, it is possible to prevent side etching from proceeding. Therefore, both side surfaces of the ridge portion 10a can be more stably set as {111} B surfaces.

また、蒸着法によりマスクパターン11の無機材料膜を形成するようにすれば、基板10とマスクパターン11との密着性をより高めることができ、リッジ部10aの両側面を更に安定的に{111}B面とすることができる。   Further, if the inorganic material film of the mask pattern 11 is formed by the vapor deposition method, the adhesion between the substrate 10 and the mask pattern 11 can be further improved, and both side surfaces of the ridge portion 10a can be more stably {111 } B side can be used.

(変形例)
上記第1の実施の形態では、p型不純物として亜鉛を添加したGaAsにより基板10を構成する場合について説明したが、ケイ素(Si)などのn型不純物を添加したGaAs、あるいは不純物を添加しないundope−GaAsにより基板10を構成する場合についても同様に作製することができる。
(Modification)
In the first embodiment, the case where the substrate 10 is composed of GaAs doped with zinc as a p-type impurity has been described. However, GaAs doped with an n-type impurity such as silicon (Si), or undope not doped with an impurity. The substrate 10 can be manufactured in the same manner by using -GaAs.

また、砒化アルミニウム(AlAs),砒化インジウム(InAs),燐化インジウム(InP),燐化ガリウム(GaP)およびアンチモン化ガリウム(GaSb)のうちのいずれか1種、またはこれらのうちの少なくとも1種と砒化ガリウムとの混晶により構成する場合についても同様に作製することができる。これらについても、p型不純物またはn型不純物を添加したものも、不純物を添加しないものも、共に適用することができる。   Further, any one of aluminum arsenide (AlAs), indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), and gallium antimonide (GaSb), or at least one of these In the case of a mixed crystal of Al and gallium arsenide, it can be produced similarly. Also for these, both the ones to which p-type impurities or n-type impurities are added and those to which no impurities are added can be applied.

更に、砒化ガリウム,砒化アルミニウム,砒化インジウム,燐化インジウム,燐化ガリウムおよびアンチモン化ガリウムのうちの少なくとも1種を含む混晶により構成する場合についても同様に作製することができる。もちろん、この場合についても、不純物の添加の有無に関わらず、用いることができる。   Further, a case where a mixed crystal containing at least one of gallium arsenide, aluminum arsenide, indium arsenide, indium phosphide, gallium phosphide, and gallium antimonide can be similarly manufactured. Of course, this case can also be used regardless of whether or not impurities are added.

[第2の実施の形態]
本発明の第2の実施の形態は、第1の実施の形態に係る基板の製造方法を用いた半導体発光素子の製造方法およびそれにより得られる半導体発光素子に関するものである。なお、本実施の形態に係る半導体発光素子は、本実施の形態の製造方法によって具現化されるので、以下併せて説明する。
[Second Embodiment]
The second embodiment of the present invention relates to a method for manufacturing a semiconductor light emitting device using the method for manufacturing a substrate according to the first embodiment, and a semiconductor light emitting device obtained thereby. The semiconductor light emitting device according to the present embodiment is embodied by the manufacturing method of the present embodiment, and will be described below.

図4(A)〜(D)は、本実施の形態に係る半導体発光素子の製造方法を工程毎に表したものである。ここでは、SDH構造の半導体レーザを例に挙げて説明する。ここで、SDH構造とは、リッジ部を有する基板などの構造基板を利用して形成された不連続な半導体層により、内部に電流狭窄機構が設けられた屈折率導波型の構造を指す。以下の説明では、第1の実施の形態と同一の部分には同一の符号を付し、その説明を省略する。   4A to 4D show a method for manufacturing a semiconductor light emitting element according to this embodiment for each process. Here, a semiconductor laser having an SDH structure will be described as an example. Here, the SDH structure refers to a refractive index waveguide structure in which a current confinement mechanism is provided by a discontinuous semiconductor layer formed using a structural substrate such as a substrate having a ridge portion. In the following description, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

まず、図4(A)に示したように、第1の実施の形態と同様にしてリッジ部10aを有する基板10を作製する。次いで、この基板10の上に、例えば、p型Alx Ga1-x Asよりなる第1導電型クラッド層21を、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法によりエピタキシャル成長させる。この時、非結晶成長面の{111}B面となっているリッジ部10aの側面には、第1導電型クラッド層21は殆ど成長せず、リッジ部10aの上面およびその両側に互いに分断して形成される。また、リッジ部10aの上面では、第1導電型クラッド層21の端部にリッジ部10aの側面と同じ {111}B面が生じ、あたかもリッジ部10aの側面を延長するかのように成長する。 First, as shown in FIG. 4A, the substrate 10 having the ridge portion 10a is manufactured in the same manner as in the first embodiment. Next, a first conductive clad layer 21 made of, for example, p-type Al x Ga 1-x As is epitaxially grown on the substrate 10 by MOCVD (Metal Organic Chemical Vapor Deposition) method. . At this time, the first conductivity type cladding layer 21 hardly grows on the side surface of the ridge portion 10a which is the {111} B surface of the non-crystal growth surface, and is separated from each other on the upper surface and both sides of the ridge portion 10a. Formed. Further, on the upper surface of the ridge portion 10a, the same {111} B surface as the side surface of the ridge portion 10a is formed at the end portion of the first conductivity type cladding layer 21, and grows as if the side surface of the ridge portion 10a is extended. .

続いて、図4(B)に示したように、連続MOCVD、すなわち各層毎に供給する原料ガスの切り替えを行って、第1導電型クラッド層21の上に、必要に応じ光ガイド層22を成長させ、さらに活性層23を成長させる。光ガイド層22には、例えば活性層23よりもアルミニウムの濃度を高くしてエネルギーギャップを拡げたAlGaAs混晶が用いられ、活性層23には、例えばAly Ga1-y As混晶(x>y)が用いられる。なお、これら光ガイド層22および活性層23を成長させる際にも、{111}B面には殆ど成長せず、リッジ部10aの上面およびその両側に分断して形成される。 Subsequently, as shown in FIG. 4B, by performing continuous MOCVD, that is, by switching the source gas supplied for each layer, the light guide layer 22 is formed on the first conductivity type cladding layer 21 as necessary. The active layer 23 is further grown. For the light guide layer 22, for example, an AlGaAs mixed crystal having a higher aluminum concentration than that of the active layer 23 to widen the energy gap is used. For the active layer 23, for example, an Al y Ga 1-y As mixed crystal (x > Y) is used. Even when the light guide layer 22 and the active layer 23 are grown, the light guide layer 22 and the active layer 23 are hardly grown on the {111} B plane, and are divided on the upper surface of the ridge portion 10a and both sides thereof.

次に、図4(C)に示したように、活性層23の上に例えばn型Alx Ga1-x As混晶よりなる第2導電型クラッド層24を形成する。ここで、第2導電型クラッド層24の厚さは、その成長の途中でリッジ部10aの上面の三角形が閉じるように調節する。この第2導電型クラッド層24により、活性層23の両端は閉じられ、電流狭窄および横方向の光閉じ込めが行われる。このようにして、SDH構造が形成される。 Next, as shown in FIG. 4C, a second conductivity type cladding layer 24 made of, for example, an n-type Al x Ga 1-x As mixed crystal is formed on the active layer 23. Here, the thickness of the second conductivity type cladding layer 24 is adjusted so that the triangle on the upper surface of the ridge portion 10a is closed during the growth. Both ends of the active layer 23 are closed by the second conductivity type cladding layer 24, and current confinement and lateral light confinement are performed. In this way, an SDH structure is formed.

SDH構造を形成した後、図4(D)に示したように、その上に、例えば不純物濃度が高いn型GaAsよりなるキャップ層25、およびこれと異なる導電型である例えばp型Alx Ga1-x Asよりなる補助電流狭窄層26を形成する。そののち、補助電流狭窄層26のリッジ部10a上部中央にあたる部分を、リッジ部10aが延長されたストライプ方向に選択的に除去して導通溝26aを形成する。更に、補助電流狭窄層26の上に、導通溝26aを介してキャップ層25とオーミック接触された図示しない電極を形成する。また、基板10の裏面に、図示しない電極を設ける。これにより、本実施の形態の半導体発光素子が得られる。 After the SDH structure is formed, as shown in FIG. 4D, a cap layer 25 made of n-type GaAs having a high impurity concentration, for example, and a different conductivity type, for example, p-type Al x Ga, are formed thereon. An auxiliary current confinement layer 26 made of 1-x As is formed. After that, the portion corresponding to the upper center of the ridge portion 10a of the auxiliary current confinement layer 26 is selectively removed in the stripe direction in which the ridge portion 10a is extended to form the conduction groove 26a. Further, an electrode (not shown) in ohmic contact with the cap layer 25 is formed on the auxiliary current confinement layer 26 through the conduction groove 26a. Further, an electrode (not shown) is provided on the back surface of the substrate 10. Thereby, the semiconductor light emitting device of the present embodiment is obtained.

このように本実施の形態では、順テーパ型のリッジ部10aを対称性の高い形状で、寸法設計性よく形成した基板10上に、SDH構造を構築するようにしたので、リッジ部10aの幅と第1導電型クラッド層21の厚みとを選定することによって、リッジ部10aの上に成長させる活性層23の幅を精度よく制御することができる。よって、幅の狭い共振領域を持つ半導体発光素子を確実に形成することができる。   As described above, in this embodiment, since the SDH structure is constructed on the substrate 10 in which the forward tapered ridge portion 10a is formed with a highly symmetrical shape and good dimensional design, the width of the ridge portion 10a is And the thickness of the first conductivity type cladding layer 21 can control the width of the active layer 23 grown on the ridge portion 10a with high accuracy. Therefore, it is possible to reliably form a semiconductor light emitting device having a narrow resonance region.

また、リッジ部10aの側面が安定的に{111}B面となるので、リッジ部10aの両側に分断して形成される半導体層の対称性を高くすることができる。よって、安定した閾値電流や発振波長を持つ半導体発光素子を得ることができる。特に、ここでは説明しないが、リッジ部10aの上に成長した活性層23の両側に電流ブロック層を設ける場合には、この電流ブロック層の対称性を高くすることができるので、より高い効果を得ることができる。   In addition, since the side surface of the ridge portion 10a is stably a {111} B surface, the symmetry of the semiconductor layer formed by being divided on both sides of the ridge portion 10a can be increased. Therefore, a semiconductor light emitting device having a stable threshold current and oscillation wavelength can be obtained. In particular, although not described here, when a current blocking layer is provided on both sides of the active layer 23 grown on the ridge portion 10a, the symmetry of the current blocking layer can be increased, so that a higher effect can be obtained. Obtainable.

[第3の実施の形態]
本発明の第3の実施の形態は、第1の実施の形態に係る基板の製造方法を用いた他の半導体発光素子の製造方法およびそれにより得られる他の半導体発光素子に関するものである。ここでは、SDH構造の半導体レーザを例に挙げて説明する。なお、本実施の形態に係る半導体発光素子は、本実施の形態の製造方法によって具現化されるので、以下併せて説明する。また、以下の説明では、第1の実施の形態と同一の部分には同一の符号を付し、その説明を省略する。
[Third Embodiment]
The third embodiment of the present invention relates to a method for manufacturing another semiconductor light emitting device using the method for manufacturing a substrate according to the first embodiment and another semiconductor light emitting device obtained thereby. Here, a semiconductor laser having an SDH structure will be described as an example. The semiconductor light emitting device according to the present embodiment is embodied by the manufacturing method of the present embodiment, and will be described below. Moreover, in the following description, the same code | symbol is attached | subjected to the part same as 1st Embodiment, and the description is abbreviate | omitted.

図6ないし図8は、本実施の形態に係る半導体レーザの製造方法を工程毎に表したものである。まず、第1の実施の形態と同様にして基板10を作製する。但し、本実施の形態では、マスクパターン11の厚さを、250nm以上1μm以下の範囲内、好ましくは300nm以上500nm以下の範囲内とする。具体的には、例えば、蒸着法により厚さ350nm〜400nmの酸化ケイ素膜と、厚さ10nm〜15nmの窒化ケイ素膜とを順次積層した無機材料膜によりマスクパターン11を形成する。   6 to 8 show the semiconductor laser manufacturing method according to the present embodiment for each process. First, the substrate 10 is manufactured in the same manner as in the first embodiment. However, in the present embodiment, the thickness of the mask pattern 11 is in the range of 250 nm to 1 μm, preferably in the range of 300 nm to 500 nm. Specifically, for example, the mask pattern 11 is formed by an inorganic material film in which a silicon oxide film having a thickness of 350 nm to 400 nm and a silicon nitride film having a thickness of 10 nm to 15 nm are sequentially stacked by an evaporation method.

マスクパターン11の厚さが薄すぎると、第2のウエットエッチングを行う際に、マスクパターン11とリッジ部10a上面との接触面積の減少に伴い、マスクパターン11と基板10との間の応力が緩和されてマスクパターン11にうねりが生じ、マスクパターン11と基板10との間の密着性が変化してしまい、図5に模式的に示したように、リッジ部10aの側面に凹凸が生じてしまうからである。また、マスクパターン11の厚さが厚すぎると、マスクパターン11に亀裂が生じてしまい、リッジ部10aの形状が欠けなどによりばらついてしまうからである。よって、本実施の形態では、マスクパターン11の厚さを上述した範囲内とすることにより、リッジ部10aの側面に形成される凹凸の周期を大きくし平坦化すると共に、欠けなどによる形状のばらつきを防止するようになっている。   If the thickness of the mask pattern 11 is too thin, the stress between the mask pattern 11 and the substrate 10 is reduced with the decrease in the contact area between the mask pattern 11 and the upper surface of the ridge portion 10a when performing the second wet etching. As a result, the waviness is generated in the mask pattern 11 and the adhesion between the mask pattern 11 and the substrate 10 is changed. As shown schematically in FIG. 5, the side surface of the ridge portion 10a is uneven. Because it ends up. Further, if the mask pattern 11 is too thick, the mask pattern 11 is cracked and the shape of the ridge portion 10a varies due to chipping or the like. Therefore, in the present embodiment, by setting the thickness of the mask pattern 11 within the above-described range, the period of unevenness formed on the side surface of the ridge portion 10a is increased and flattened, and variation in shape due to chipping or the like is achieved. Is to prevent.

なお、マスクパターン11の厚さが1μm以下であれば、マスクパターン11のエッチングにそれほど長時間を必要とせず、基板10を量産する場合にも、製造コスト等に影響を及ぼすことはない。   If the thickness of the mask pattern 11 is 1 μm or less, the etching of the mask pattern 11 does not require a long time, and even when the substrate 10 is mass-produced, the manufacturing cost and the like are not affected.

基板10を作製したのち、図6に示したように、第2の実施の形態と同様にして、例えば、p型不純物として亜鉛が添加されたp型GaAsよりなる厚さ0.6μmのバッファ層31,p型不純物として亜鉛が添加されたp型Als Ga1-s As(但し、0<s<1)混晶よりなる厚さ500nmの第1導電型クラッド層32、p型不純物として亜鉛が添加されたp型Alt Ga1-t As(但し、t<s)混晶よりなる厚さ35nmの光ガイド層33、およびAlu Ga1-u As(但し、u<t)混晶よりなる厚さ7nmの活性層34を順次成長させる。続いて、例えば、n型不純物としてケイ素が添加されたn型Alt Ga1-t As混晶よりなる厚さ35nmの光ガイド層35、およびn型不純物としてケイ素が添加されたn型Als Ga1-s As混晶よりなる第2導電型クラッド層36(図8参照)の下層部36aを順次成長させる。この下層部36aは、リッジ部10a上において、その側面が交わるまで成長させる。なお、下層部36aの厚さは、例えば500nmである。これらの各層は、第2の実施の形態と同様に、リッジ部10aの上面およびその両側に分断して形成される。 After the substrate 10 is fabricated, as shown in FIG. 6, a buffer layer having a thickness of 0.6 μm made of p-type GaAs doped with zinc as a p-type impurity, for example, as in the second embodiment. 31, p-type Al s Ga 1-s As doped with zinc as a p-type impurity (where 0 <s <1) mixed crystal having a thickness of 500 nm, a first conductivity type cladding layer 32, and zinc as a p-type impurity A p-type Al t Ga 1-t As (provided that t <s) mixed crystal having a thickness of 35 nm and an Al u Ga 1-u As (provided that u <t) mixed crystal An active layer 34 having a thickness of 7 nm is sequentially grown. Subsequently, for example, a light guide layer 35 having a thickness of 35 nm made of an n-type Al t Ga 1-t As mixed crystal to which silicon is added as an n-type impurity, and n-type Al s to which silicon is added as an n-type impurity. The lower layer portion 36a of the second conductivity type cladding layer 36 (see FIG. 8) made of Ga 1-s As mixed crystal is grown sequentially. The lower layer portion 36a is grown on the ridge portion 10a until the side surfaces meet. In addition, the thickness of the lower layer part 36a is 500 nm, for example. Each of these layers is divided and formed on the upper surface of the ridge portion 10a and on both sides thereof, as in the second embodiment.

第2導電型クラッド層36の下層部36aを成長させたのち、図7に示したように、例えばp型不純物として亜鉛が添加されたp型Als Ga1-s As混晶よりなる電流ブロック層37を、活性層34の側面を覆うように厚さを調節して成長させる。ここでは、基板10の<110>方向に延長されたリッジ部10aの側面が平坦あるいは平坦に近くなっているので、その上に成長した各層の形状もそれに倣っており、電流ブロック層37は平坦性良く高い位置精度で形成される。よって、活性層34の側面は、電流ブロック層37により精度良く覆われる。 After growing the lower layer portion 36a of the second conductivity type cladding layer 36, as shown in FIG. 7, for example, a current block made of a p-type Al s Ga 1-s As mixed crystal to which zinc is added as a p-type impurity. The layer 37 is grown by adjusting the thickness so as to cover the side surface of the active layer 34. Here, since the side surface of the ridge portion 10a extended in the <110> direction of the substrate 10 is flat or nearly flat, the shape of each layer grown thereon also follows that, and the current blocking layer 37 is flat. It is formed with high quality and high positional accuracy. Therefore, the side surface of the active layer 34 is covered with the current blocking layer 37 with high accuracy.

電流ブロック層37を形成したのち、電流ブロック層37および下層部36aの上に、例えば、n型不純物としてケイ素が添加されたn型Als Ga1-s As混晶よりなる厚さ500nmの第2導電型クラッド層36の上層部36bを成長させる。その際、下層部36aの側面が交わった部分に達する厚さまで成長が進行すると、基板10の全面に成長するようになる。第2導電型クラッド層36の上層部36bを成長させたのち、その上に、例えば、n型不純物としてケイ素が高濃度に添加されたn型GaAsよりなる厚さ6000nmのキャップ層38を成長させる。 After the current blocking layer 37 is formed, a 500 nm thick first layer made of, for example, an n-type Al s Ga 1-s As mixed crystal in which silicon is added as an n-type impurity is formed on the current blocking layer 37 and the lower layer portion 36a. The upper layer portion 36b of the two-conductivity-type cladding layer 36 is grown. At this time, when the growth proceeds to a thickness that reaches a portion where the side surfaces of the lower layer portion 36a intersect, the substrate 10 grows on the entire surface. After the upper layer portion 36b of the second conductivity type cladding layer 36 is grown, a cap layer 38 having a thickness of 6000 nm made of, for example, n-type GaAs doped with silicon at a high concentration as an n-type impurity is grown thereon. .

そののち、キャップ層38の上に、例えば、金(Au)とゲルマニウム(Ge)との合金,ニッケル(Ni)および金を順次蒸着してn側電極39を形成する。また、基板10の裏面側に、例えば、ニッケル,白金(Pt)および金を順次蒸着してp側電極40を形成する。これにより、SDH構造の半導体レーザが完成する。   After that, on the cap layer 38, for example, an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold are sequentially deposited to form the n-side electrode 39. Further, on the back side of the substrate 10, for example, nickel, platinum (Pt), and gold are sequentially deposited to form the p-side electrode 40. Thereby, a semiconductor laser having an SDH structure is completed.

このようにして製造される半導体レーザは、次のように作用する。   The semiconductor laser manufactured in this way operates as follows.

この半導体レーザでは、n側電極39とp側電極40との間に所定の電圧が印加されると、リッジ部10a上に形成された活性層34に電流が注入され、電子−正孔再結合により発光が起こる。ここでは、厚さが250nm以上1μm以下の範囲内のマスクパターン11を利用して基板10のリッジ部10aが形成されており、リッジ部10a上面におけるうねりの発生が防止され、側面は平坦あるいはそれに近くなっている。従って、基板10の上に成長した各半導体層の形成位置にばらつきが少なく、リッジ部10a上に形成された活性層34の両側面は、電流ブロック層37により精度よく覆われている。よって、光ガイド層33から光ガイド層35へ、あるいはその逆に無効電流が流れることが防止され、閾値電流,動作電圧および発振波長などがより安定する。   In this semiconductor laser, when a predetermined voltage is applied between the n-side electrode 39 and the p-side electrode 40, a current is injected into the active layer 34 formed on the ridge portion 10a, and electron-hole recombination occurs. Causes luminescence. Here, the ridge portion 10a of the substrate 10 is formed using the mask pattern 11 having a thickness in the range of 250 nm to 1 μm, the occurrence of waviness on the upper surface of the ridge portion 10a is prevented, and the side surface is flat or It ’s close. Therefore, there is little variation in the formation position of each semiconductor layer grown on the substrate 10, and both side surfaces of the active layer 34 formed on the ridge portion 10 a are accurately covered with the current blocking layer 37. Therefore, the reactive current is prevented from flowing from the light guide layer 33 to the light guide layer 35 or vice versa, and the threshold current, the operating voltage, the oscillation wavelength, and the like are further stabilized.

なお、ここでは具体的には示さないが、例えば、酸化ケイ素膜11bの厚さを250nmから380nmまでの間で種々変化させて、酸化ケイ素膜11bよりなるマスクパターン11を形成し、基板10に対して第1のエッチングおよび第2のウエットエッチングを行ったところ、第2のウエットエッチング時に、マスクパターン11がうねることなく、リッジ部10a上面におけるうねりが発生しなかった。また、リッジ部10a側面は平坦になっていた。更に、そののち、この基板10に結晶を成長させたところ、平坦な所望の表面形態を得ることができた。   Although not specifically shown here, for example, the mask pattern 11 made of the silicon oxide film 11b is formed on the substrate 10 by changing the thickness of the silicon oxide film 11b variously from 250 nm to 380 nm. On the other hand, when the first etching and the second wet etching were performed, the mask pattern 11 did not swell during the second wet etching, and no swell occurred on the upper surface of the ridge portion 10a. Further, the side surface of the ridge portion 10a was flat. Further, after that, when a crystal was grown on the substrate 10, a flat desired surface morphology could be obtained.

このように本実施の形態によれば、厚さが250nm以上1μm以下の範囲内のマスクパターン11を利用して第1のウエットエッチングおよび第2のウエットエッチングを行い、基板10にリッジ部10aを形成するようにしたので、エッチング時にマスクパターン11にうねりが生じ、それに伴って、リッジ部10aの側面に凹凸が発生することを効果的に防止することができる。よって、リッジ部10aにおける形状のばらつきを抑制することができ、基板10を再現性よく作製することができる。その結果、基板10の歩留りを向上させることができる。   Thus, according to the present embodiment, the first wet etching and the second wet etching are performed using the mask pattern 11 having a thickness in the range of 250 nm to 1 μm, and the ridge portion 10 a is formed on the substrate 10. Since it is formed, it is possible to effectively prevent waviness in the mask pattern 11 during etching and the occurrence of unevenness on the side surface of the ridge portion 10a. Therefore, variation in shape in the ridge portion 10a can be suppressed, and the substrate 10 can be manufactured with high reproducibility. As a result, the yield of the substrate 10 can be improved.

また、この基板10を用いてSDH構造の半導体レーザを製造する場合には、各半導体層の形成位置のばらつきを少なくすることができ、確実に活性層34の両側面全体を覆うように電流ブロック層37を精度よく形成することができる。よって、特性の安定した、信頼性の高い半導体レーザを得ることができる。また、半導体レーザの歩留りを向上させることができる。その結果、この半導体レーザを光集積回路,光通信あるいは光記録媒体の光源などのデバイスに応用する場合に、応用の自由度が高くなると共に、デバイスの高速化,軽量化,小面積化および低消費電力化を実現することができる。また、コンシューマあるいはポータブル機器への応用も容易に行うことが可能となる。   Further, when the semiconductor laser having the SDH structure is manufactured using the substrate 10, the variation in the formation position of each semiconductor layer can be reduced, and the current block is surely covered on both sides of the active layer 34. The layer 37 can be formed with high accuracy. Therefore, a highly reliable semiconductor laser having stable characteristics can be obtained. In addition, the yield of the semiconductor laser can be improved. As a result, when this semiconductor laser is applied to a device such as an optical integrated circuit, optical communication or a light source of an optical recording medium, the degree of freedom of application is increased, and the speed, weight, area, and area of the device are reduced. Power consumption can be realized. Also, it can be easily applied to consumers or portable devices.

(応用例)
上記第3の実施の形態では、無機材料膜によりマスクパターン11を構成するようにしたが、図9に示したように、無機材料膜11aの上に、更に、レジスト膜などの有機材料膜11bを含んでマスクパターン11Aを構成するようにしてもよい。なお、このマスクパターン11Aの厚さは、250nm以上1μm以下の範囲内とすることが好ましく、300nm以上500nm以下の範囲内であればより好ましい。
(Application examples)
In the third embodiment, the mask pattern 11 is composed of an inorganic material film. However, as shown in FIG. 9, an organic material film 11b such as a resist film is further formed on the inorganic material film 11a. The mask pattern 11A may be configured to include The thickness of the mask pattern 11A is preferably in the range of 250 nm to 1 μm, and more preferably in the range of 300 nm to 500 nm.

有機材料膜11bには、例えば、無機材料膜をパターニングしてマスクパターン11とする際に用いたレジスト膜を利用することができる。その場合、例えば、パターンニング後、無機材料膜11aおよび残存部分のレジスト膜の厚さの合計が250nm以上1μm以下となるように、レジスト膜の一部をエッチングする。また、無機材料膜11aおよび塗布形成したレジスト膜の厚さの合計が1μm以下であれば、全く除去しないで、全部を有機材料膜11bとすることこともできる。   As the organic material film 11b, for example, a resist film used when patterning an inorganic material film to form the mask pattern 11 can be used. In that case, for example, after patterning, a part of the resist film is etched so that the total thickness of the inorganic material film 11a and the remaining resist film is 250 nm to 1 μm. Further, if the total thickness of the inorganic material film 11a and the resist film formed by coating is 1 μm or less, the whole can be made into the organic material film 11b without being removed at all.

このように、基板10側から無機材料膜11aおよび有機材料膜11bが順次積層された構造のマスクパターン11Aを用いても、第3の実施の形態と同様に、エッチング時にマスクパターン11Aがうねり、それに伴って、リッジ部10aの上面にうねりが生じ、側面に凹凸が発生することを効果的に防止することができる。また、レジスト膜除去工程の一部または全部を省略することができるので、製造コストを低減することができる。   As described above, even when the mask pattern 11A having a structure in which the inorganic material film 11a and the organic material film 11b are sequentially stacked from the substrate 10 side is used, the mask pattern 11A undulates during etching, as in the third embodiment. Along with this, it is possible to effectively prevent the ridge portion 10a from waviness and the side surface from being uneven. In addition, since part or all of the resist film removing step can be omitted, the manufacturing cost can be reduced.

なお、ここでは具体的には示さないが、厚さ150nmの酸化ケイ素膜11bの上に厚さ250nmのレジスト膜11cが積層されたマスクパターン11Aを用いた場合においても、第2のウエットエッチング時に、マスクパターン11Aがうねることなく、リッジ部10a上面におけるうねりが発生しなかった。また、リッジ部10a側面は平坦になっていた。更に、そののち、この基板10に結晶を成長させたところ、平坦な所望の表面形態を得ることができた。   Although not specifically shown here, even in the case of using the mask pattern 11A in which the resist film 11c having a thickness of 250 nm is stacked on the silicon oxide film 11b having a thickness of 150 nm, the second wet etching is performed. The mask pattern 11A did not swell, and no swell occurred on the upper surface of the ridge portion 10a. Further, the side surface of the ridge portion 10a was flat. Further, after that, when a crystal was grown on the substrate 10, a flat desired surface morphology could be obtained.

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、側面を{111}B面により形成した順テーパ型のリッジ部10aを有する基板の製造方法について説明したが、本発明は基板の用途に依らず、同様の形状の構造基板に対して広く適用できる。一般に、ウエットエッチングは、エッチャントの種類により結晶方位依存性を持つことが多い。その中でも特定の結晶面に対しては方位依存性を持たないエッチャントを選んで第1のウエットエッチングを行い、その特定の結晶面に対して逆に選択性を示すエッチャントを選択して第2のウエットエッチングを行うものであればよく、本実施の形態におけるエッチャントに限定するものではない。   The present invention has been described with reference to the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above-described embodiment, the method for manufacturing the substrate having the forward tapered ridge portion 10a formed with the {111} B surface is described. However, the present invention does not depend on the use of the substrate and has the same shape. Widely applicable to structural substrates. In general, wet etching often has crystal orientation dependence depending on the type of etchant. Among them, an etchant having no orientation dependency is selected for a specific crystal plane, and the first wet etching is performed. On the contrary, an etchant exhibiting selectivity for the specific crystal plane is selected to select the second etchant. Any material that performs wet etching may be used, and the present invention is not limited to the etchant in this embodiment.

また、上記第2および第3の実施の形態では、半導体レーザの具体的構成を挙げて説明したが、本発明は順テーパ型のリッジ部10aを有する基板の上に複数の結晶層を成長させた他の構成を有する半導体レーザについても適用できる。例えば、第2の実施の形態では、光ガイド層22を設けるようにしたが、これを具備しないようにしてもよい。また、第3の実施の形態と同様に、基板10と第1導電型クラッド層21との間にバッファ層を挿入してもよい。   In the second and third embodiments, the specific configuration of the semiconductor laser has been described. However, the present invention grows a plurality of crystal layers on a substrate having a forward tapered ridge portion 10a. The present invention can also be applied to semiconductor lasers having other configurations. For example, although the light guide layer 22 is provided in the second embodiment, it may not be provided. In addition, a buffer layer may be inserted between the substrate 10 and the first conductivity type cladding layer 21 as in the third embodiment.

更に、上記第2および第3の実施の形態では、基板10の上にMOCVD法により各層を成長させるようにしたが、MBE(Molecular Beam Epitaxy;分子線エピタキシー)法などの他の気相成長法により成長させるようにしてもよい。   Furthermore, in the second and third embodiments, each layer is grown on the substrate 10 by MOCVD, but other vapor phase growth methods such as MBE (Molecular Beam Epitaxy) method are used. You may make it grow by.

加えて、上記第2および第3の実施の形態では、半導体装置として半導体レーザを具体例に挙げて説明したが、本発明は他の半導体装置についても適用することができる。例えば、電界効果トランジスタを製造する際、リセスを形成する場合に適用することができる。   In addition, in the second and third embodiments, the semiconductor laser is described as a specific example as the semiconductor device, but the present invention can also be applied to other semiconductor devices. For example, when manufacturing a field effect transistor, it can apply when forming a recess.

本発明の第1の実施の形態に係る基板の製造方法の各工程を表す断面図である。It is sectional drawing showing each process of the manufacturing method of the board | substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る基板の製造方法の特徴部分を説明するための断面図である。It is sectional drawing for demonstrating the characteristic part of the manufacturing method of the board | substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る基板の製造方法の特徴部分を説明するための他の断面図である。It is another sectional view for explaining the characteristic part of the manufacturing method of the substrate concerning the 1st embodiment of the present invention. 本発明の第2の実施の形態に係る半導体発光素子の製造方法の各工程を表す断面図である。It is sectional drawing showing each process of the manufacturing method of the semiconductor light-emitting device concerning the 2nd Embodiment of this invention. 本発明の第1の実施の形態に係る基板の製造方法の改良可能な部分を説明するための部分断面斜視図である。It is a fragmentary sectional perspective view for demonstrating the part which can be improved of the manufacturing method of the board | substrate which concerns on the 1st Embodiment of this invention. 本発明の第3の実施の形態に係る半導体レーザの製造方法を表す断面図である。It is sectional drawing showing the manufacturing method of the semiconductor laser which concerns on the 3rd Embodiment of this invention. 図6に続く工程を表す断面図である。FIG. 7 is a cross-sectional view illustrating a process following FIG. 6. 図7に続く工程を表す断面図である。FIG. 8 is a cross-sectional diagram illustrating a process following the process in FIG. 7. 本発明の第3の実施の形態に係る半導体レーザの製造において用いるマスクパターンの一構成例を表す断面図である。It is sectional drawing showing the example of 1 structure of the mask pattern used in manufacture of the semiconductor laser concerning the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

10…基板、10a…リッジ部、11,11A…マスクパターン、21,32…第1導電型クラッド層、22,33,35…光ガイド層、23,34…活性層、24,36…第2導電型クラッド層、25,38…キャップ層、26…補助電流狭窄層、26a…導通溝、31…バッファ層、37…電流ブロック層、39…n側電極、40…p側電極   DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 10a ... Ridge part, 11, 11A ... Mask pattern, 21, 32 ... 1st conductivity type clad layer, 22, 33, 35 ... Light guide layer, 23, 34 ... Active layer, 24, 36 ... 2nd Conductive cladding layer, 25, 38 ... cap layer, 26 ... auxiliary current confinement layer, 26a ... conducting groove, 31 ... buffer layer, 37 ... current blocking layer, 39 ... n-side electrode, 40 ... p-side electrode

Claims (7)

上面と側面との間の2つの内角がそれぞれ鈍角である順テーパ型のリッジ部を有する基板に、SDH構造が形成されてなる半導体発光素子であって、
前記基板のリッジ部は、2種類の異なるウエットエッチングによって形成されたことを特徴とする半導体発光素子。
A semiconductor light emitting device in which an SDH structure is formed on a substrate having a forward tapered ridge portion in which two inner angles between an upper surface and a side surface are obtuse angles,
2. A semiconductor light emitting device according to claim 1, wherein the ridge portion of the substrate is formed by two different types of wet etching.
前記2種類の異なるウエットエッチングとして、所望のリッジ形状付近までエッチングを行う第1のウエットエッチングと、リッジ部の側面に非結晶成長面を出現させる第2のウエットエッチングとが施されたことを特徴とする請求項1記載の半導体発光素子。   As the two different types of wet etching, a first wet etching for etching up to a desired ridge shape and a second wet etching for causing an amorphous growth surface to appear on the side surface of the ridge portion are performed. The semiconductor light emitting device according to claim 1. 前記リッジ部は、側面が{111}B結晶面で構成されていることを特徴とする請求項1記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the ridge portion has a {111} B crystal plane on the side surface. 前記リッジ部は、高さが2.0μm以上であり、高さ方向に対して垂直な方向における上面の幅が10μm以下であることを特徴とする請求項1記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the ridge portion has a height of 2.0 μm or more and a top surface width in a direction perpendicular to the height direction is 10 μm or less. 前記基板は、砒化ガリウム(GaAs)により構成されていることを特徴とする請求項1記載の半導体発光素子。   2. The semiconductor light emitting device according to claim 1, wherein the substrate is made of gallium arsenide (GaAs). 前記基板は、砒化アルミニウム(AlAs),砒化インジウム(InAs),燐化インジウム(InP),燐化ガリウム(GaP)およびアンチモン化ガリウム(GaSb)のうちのいずれか1種、またはこれらのうちの少なくとも1種と砒化ガリウム(GaAs)との混晶により構成されていることを特徴とする請求項1記載の半導体発光素子。   The substrate may be any one of aluminum arsenide (AlAs), indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), and gallium antimonide (GaSb), or at least one of these. 2. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is composed of a mixed crystal of one kind and gallium arsenide (GaAs). 前記基板は、砒化ガリウム(GaAs),砒化アルミニウム(AlAs),砒化インジウム(InAs),燐化インジウム(InP),燐化ガリウム(GaP)およびアンチモン化ガリウム(GaSb)のうちの少なくとも1種を含む混晶により構成されていることを特徴とする請求項1記載の半導体発光素子。   The substrate includes at least one of gallium arsenide (GaAs), aluminum arsenide (AlAs), indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), and gallium antimonide (GaSb). 2. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is composed of a mixed crystal.
JP2006308576A 2000-03-14 2006-11-15 Semiconductor light emitting device Pending JP2007088503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006308576A JP2007088503A (en) 2000-03-14 2006-11-15 Semiconductor light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000070521 2000-03-14
JP2006308576A JP2007088503A (en) 2000-03-14 2006-11-15 Semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000196861A Division JP4305707B2 (en) 2000-03-14 2000-06-29 Substrate manufacturing method and semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2007088503A true JP2007088503A (en) 2007-04-05

Family

ID=37975093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308576A Pending JP2007088503A (en) 2000-03-14 2006-11-15 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2007088503A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050255A (en) * 2008-08-21 2010-03-04 Sony Corp Semiconductor light-emitting element and manufacturing method of the same, and convex part provided in ground, and convex part forming method in ground
JP2010073939A (en) * 2008-09-19 2010-04-02 Sony Corp Method of manufacturing semiconductor light emitting device
US8138002B2 (en) 2008-08-21 2012-03-20 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
CN102874741A (en) * 2012-10-18 2013-01-16 南京大学 Spherical optical microcavity on chip and preparation method of spherical optical microcavity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125491A (en) * 1989-10-11 1991-05-28 Fujitsu Ltd Manufacture of semiconductor light emitting element
JPH04364084A (en) * 1991-06-11 1992-12-16 Sony Corp Multiple wavelength laser
JPH05217995A (en) * 1992-02-04 1993-08-27 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125491A (en) * 1989-10-11 1991-05-28 Fujitsu Ltd Manufacture of semiconductor light emitting element
JPH04364084A (en) * 1991-06-11 1992-12-16 Sony Corp Multiple wavelength laser
JPH05217995A (en) * 1992-02-04 1993-08-27 Fujitsu Ltd Manufacture of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050255A (en) * 2008-08-21 2010-03-04 Sony Corp Semiconductor light-emitting element and manufacturing method of the same, and convex part provided in ground, and convex part forming method in ground
US8138002B2 (en) 2008-08-21 2012-03-20 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
US8409893B2 (en) 2008-08-21 2013-04-02 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
JP2010073939A (en) * 2008-09-19 2010-04-02 Sony Corp Method of manufacturing semiconductor light emitting device
JP4661929B2 (en) * 2008-09-19 2011-03-30 ソニー株式会社 Manufacturing method of semiconductor light emitting device
CN102874741A (en) * 2012-10-18 2013-01-16 南京大学 Spherical optical microcavity on chip and preparation method of spherical optical microcavity

Similar Documents

Publication Publication Date Title
US6319742B1 (en) Method of forming nitride based semiconductor layer
EP0450255B1 (en) Process for forming the ridge structure of a self-aligned semiconductor laser
JPH10190142A (en) Manufacture of gallium nitride semiconductor laser using selective growth method and gallium nitride semiconductor laser
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
US5153890A (en) Semiconductor device comprising a layered structure grown on a structured substrate
JPS6050983A (en) Manufacture of semiconductor laser element
JP3863962B2 (en) Nitride III-V compound semiconductor light emitting device and method for manufacturing the same
US20090168827A1 (en) Nitride semiconductor laser chip and method of fabricating same
JP2007088503A (en) Semiconductor light emitting device
JPH05259574A (en) Semiconductor laser device and manufacture thereof
JPH09266352A (en) Semiconductor light emitting element
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
KR20000035669A (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP4305707B2 (en) Substrate manufacturing method and semiconductor device manufacturing method
JP3894978B2 (en) Method for manufacturing waveguide type semiconductor laser device
JP3523432B2 (en) Method for manufacturing semiconductor laser device
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JP3689733B2 (en) Manufacturing method of semiconductor device
JPH07312462A (en) Surface laser beam emitting diode and manufacturing method thereof
JP2002075958A (en) Structural substrate and semiconductor device and their manufacture
JP3022351B2 (en) Optical semiconductor device and method of manufacturing the same
JP2008028093A (en) Semiconductor laser device and its manufacturing method
JP2003060302A (en) Semiconductor laser and manufacturing method therefor method
JP2525617B2 (en) Method for manufacturing semiconductor laser
JP2000244071A (en) Semiconductor light-emitting element and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20100709

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100727

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A02 Decision of refusal

Effective date: 20101117

Free format text: JAPANESE INTERMEDIATE CODE: A02