JP2010045441A - Ｐｌｌ回路、ｐｌｌ制御方法、情報再生装置およびコンピュータプログラム - Google Patents

Abstract

【課題】ＰＬＬ回路の安定動作を実現可能な、ＰＬＬ回路を提供すること。
【解決手段】ＶＣＯと、アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換部と、ＶＣＯが出力するクロックとＡ／Ｄ変換部の出力との位相差を検出して出力する位相差検出部と、直前の出力値に位相差検出部の出力を加算して出力するローパスフィルタと、ローパスフィルタの出力をアナログ信号に変換するＤ／Ａ変換部と、ローパスフィルタの出力を設定する出力設定部と、を含み、出力設定部は、周期的にローパスフィルタの出力を取得し、出力設定部に所定の信号が入力されると、出力設定部はローパスフィルタの出力を用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する、ＰＬＬ回路が提供される。
【選択図】図１

Description

本発明は、ＰＬＬ回路、ＰＬＬ制御方法、情報再生装置およびコンピュータプログラムに関する。

ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭその他の光ディスクに記録された情報を読み出す際には（すなわち、光ディスクを再生する際には）、いわゆるＲＦ信号から２値化データを再生するために、ＰＬＬ回路（位相同期回路、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いてＲＦ信号に同期したクロックを生成している。

光ディスクを再生する際の、ＲＦ信号に対するＰＬＬ回路の動作に際しては、光ディスクの信号面に付着した埃や指紋、傷等によって信号が一時的に正しく読み取れない状態が生じる場合がある。なお、この光ディスクの信号面に付着した埃や指紋、傷等によって信号が一時的に正しく読み取れない状態を、以下「外乱が入力された状態」と称することにする。

外乱がＰＬＬ回路に入力されると、ＰＬＬ回路の内部に設けられる位相比較器の出力は外乱により偽の値を示す。従って、外乱がＰＬＬ回路に入力された場合に何ら対策を施さないでいると、ＰＬＬ回路のループフィルタ（ローパスフィルタ）の出力が、ＰＬＬ回路に入力されるＲＦ信号に対して、ＰＬＬ回路のキャプションレンジ外の周波数を示す値となってしまう。ＰＬＬ回路のキャプションレンジ外の周波数を示す値をループフィルタが出力すると、外乱が入力されなくなった後に、ＰＬＬ回路はロックが出来ない状態になってしまう。

そこで、従来においては、ＰＬＬ回路が外乱に追従しないように、外乱が入力されたことを検出して、外乱がＰＬＬ回路に入力されている間、所定の信号（例えば、ＨＩＧＨ状態のホールド信号）を生成する。そして、所定の信号が位相比較器に入力されると、位相比較器は出力を０にしてローパスフィルタの出力が変化しないように制御する（以後、かかる制御を「ホールド動作」とも称する）。このようにＰＬＬ回路の動作を制御することで、外乱が入力されなくなった後でもＰＬＬ回路は正常にロック出来る。

しかし、外乱の入力状態によっては、適切にホールド信号が生成されず、ＰＬＬ回路を正常に動作させることが出来ない問題があった。具体的には、外乱に対してホールド動作が遅れてしまうような場合である。例えば、ＨＩＧＨ状態のホールド信号が外乱の入力に対して遅れて位相比較器に入力され、位相比較器の出力が外乱に応答してしまい、ＰＬＬ回路が出力する信号の周波数がずれてしまった後にホールド動作が行われてしまうような場合である。このような場合には、ローパスフィルタの出力がＰＬＬ回路のキャプチャレンジの範囲外になってしまった後にホールド動作が行われることがあり、外乱が入力されなくなった後に、ＰＬＬ回路はロックが出来ない状態になってしまうという問題があった。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、あらかじめローパスフィルタの出力を周期的に取得し、外乱が入力されると、取得したデータを用いてローパスフィルタの出力をキャプチャレンジの範囲内となるように制御することでＰＬＬ回路の安定動作を実現可能な、新規かつ改良されたＰＬＬ回路、ＰＬＬ制御方法、情報再生装置およびコンピュータプログラムを提供することにある。

上記課題を解決するために、本発明のある観点によれば、クロックを生成して出力するＶＣＯと、アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換部と、ＶＣＯが出力するクロックとＡ／Ｄ変換部の出力との位相差を検出して出力する位相差検出部と、直前の出力値に位相差検出部の出力を加算して出力するローパスフィルタと、ローパスフィルタの出力をアナログ信号に変換するＤ／Ａ変換部と、ローパスフィルタの出力を設定する出力設定部と、を含み、出力設定部は、周期的にローパスフィルタの出力を取得し、出力設定部に所定の信号が入力されると、出力設定部はローパスフィルタの出力を用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する、ＰＬＬ回路が提供される。

かかる構成によれば、ＶＣＯはクロックを生成して出力し、Ａ／Ｄ変換部はアナログＲＦ信号をディジタルＲＦ信号に変換して出力し、位相差検出部はＶＣＯが出力するクロックとＡ／Ｄ変換部の出力との位相差を検出して出力する。また、ローパスフィルタは直前の出力値に位相差検出部の出力を加算して出力し、Ｄ／Ａ変換部はローパスフィルタの出力をアナログ信号に変換し、出力設定部はローパスフィルタの出力を設定する。そして、出力設定部は、周期的にローパスフィルタの出力を取得し、出力設定部に所定の信号が入力されると、出力設定部はローパスフィルタの出力を用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する。その結果、ローパスフィルタの出力を用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定することで、外乱が入力された場合であっても、取得したローパスフィルタの出力値を用いてローパスフィルタの出力をキャプチャレンジの範囲内となるように制御して、ＰＬＬ回路を安定に動作させることが可能となる。

出力設定部は、ローパスフィルタの出力のうち、所定の信号が入力される前の直近のＭサンプル（Ｍは０以上の整数）を無視し、さらにＭサンプルより前のＮサンプル（Ｎは１以上の整数）の統計量をローパスフィルタの出力に設定するようにしてもよい。

出力設定部は、Ｎサンプルの中央値をローパスフィルタの出力に設定するようにしてもよい。

出力設定部は、Ｎサンプルの平均値をローパスフィルタの出力に設定するようにしてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、ＶＣＯを用いてクロックを生成して出力するクロック出力ステップと、アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換ステップと、クロック出力ステップで出力するクロックとＡ／Ｄ変換ステップの出力との位相差を検出して出力する位相差検出ステップと、ローパスフィルタを用いて直前の出力値に位相差検出ステップの出力を加算して出力するフィルタリングステップと、周期的にローパスフィルタの出力を取得する取得ステップと、フィルタリングステップの出力をアナログ信号に変換するＤ／Ａ変換ステップと、所定の信号の発生を検出すると、取得ステップで取得したデータを用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する出力設定ステップと、を含む、ＰＬＬ制御方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、クロックを生成して出力するＶＣＯと、アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換部と、ＶＣＯが出力するクロックとＡ／Ｄ変換部の出力との位相差を検出して出力する位相差検出部と、直前の出力値に位相差検出部の出力を加算して出力するローパスフィルタと、ローパスフィルタの出力をアナログ信号に変換するＤ／Ａ変換部と、ローパスフィルタの出力を設定する出力設定部と、含み、出力設定部は、周期的にローパスフィルタの出力を取得し、出力設定部に所定の信号が入力されると、出力設定部はローパスフィルタの出力を用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する、情報再生装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、ＶＣＯを用いてクロックを生成して出力するクロック出力ステップと、アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換ステップと、クロック出力ステップで出力するクロックとＡ／Ｄ変換ステップの出力との位相差を検出して出力する位相差検出ステップと、ローパスフィルタを用いて直前の出力値に位相差検出ステップの出力を加算して出力するフィルタリングステップと、周期的にローパスフィルタの出力を取得する取得ステップと、フィルタリングステップの出力をアナログ信号に変換するＤ／Ａ変換ステップと、所定の信号の発生を検出すると、取得ステップで取得したデータを用いてローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する出力設定ステップと、をコンピュータに実行させる、コンピュータプログラムが提供される。

以上説明したように本発明によれば、あらかじめローパスフィルタの出力を周期的に取得し、外乱が入力されると、取得したデータを用いてローパスフィルタの出力を制御することでＰＬＬ回路の安定動作を実現可能な、新規かつ改良されたＰＬＬ回路、ＰＬＬ制御方法、情報再生装置およびコンピュータプログラムを提供することができる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、以下の順序に従って本発明の好適な実施の形態について詳細に説明する。
〔１〕従来のＰＬＬ回路の構成及びホールド動作
〔２〕本発明の一実施形態に係る光ディスク装置の構成
〔３〕本発明の一実施形態に係るＰＬＬ回路の構成
〔４〕本発明の一実施形態に係るＰＬＬ回路のホールド動作
〔５〕まとめ

〔１〕従来のＰＬＬ回路の構成及びホールド動作
最初に、本発明の好適な実施の形態について説明する前に、従来のＰＬＬ回路の構成及びホールド動作並びに問題点について説明する。

図６は、光ディスク装置に用いられる従来のＰＬＬ回路１０の構成について説明する説明図である。以下、図６を用いて従来のＰＬＬ回路１０の構成について説明する。

図６に示したように、従来のＰＬＬ回路１０は、Ａ／Ｄ変換器１１と、位相誤差検出回路１２と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；ローパスフィルタ）１３と、Ｄ／Ａ変換器１４と、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）１５と、を含んで構成される。

Ａ／Ｄ変換器１１は、ＯＰＵ（Ｏｐｔｉｃａｌ Ｐｉｃｋｕｐ Ｕｎｉｔ；光ピックアップ、図示せず）から送られてくるアナログＲＦ信号をディジタルＲＦ信号に変換するものである。Ａ／Ｄ変換器１１でアナログＲＦ信号からディジタルＲＦ信号に変換すると、ディジタルＲＦ信号は後段の復調器（図示せず）に送られて復調が施される。また、Ａ／Ｄ変換器１１の出力は位相誤差検出回路１２にも送られ、位相誤差検出回路１２においてＶＣＯ１５で生成されるクロックとの間の位相の誤差が検出される。

位相誤差検出回路１２は、Ａ／Ｄ変換器１１で変換されて出力されるＲＦ信号と、ＶＣＯ１５で生成されるクロックとの間の位相の誤差を検出するものである。検出した位相の誤差はＬＰＦ１３に出力する。両者の間に位相の誤差が無ければ、位相誤差検出回路１２はＬＰＦ１３に０を出力し、両者の間に位相の誤差が有れば、位相誤差検出回路１２はＬＰＦ１３に位相の誤差に相当する値を出力する。

ＬＰＦ１３は、位相誤差検出回路１２から入力される位相の誤差の値に、直前まで出力してきた値を加算して、Ｄ／Ａ変換器１４に出力するものである。従って、位相誤差検出回路１２の出力は、周波数の変位がない場合には０を中心として変動する値となり、ＬＰＦ１３の出力は、位相誤差検出回路１２の出力に自分自身を積分した出力となり、その値はＶＣＯ１５の発振周波数そのものを示す。

Ｄ／Ａ変換器１４は、ＬＰＦ１３の出力を入力し、ディジタル信号からアナログ信号に変換するものである。Ｄ／Ａ変換器１４で変換された信号はＶＣＯ１５に入力され、発振周波数の制御に用いられる。ＶＣＯ１５は、所定の発振周波数で発振する発振器であり、発振周波数はＤ／Ａ変換器１４から出力されるアナログ信号によって制御される。

以上、従来のＰＬＬ回路１０の構成について説明した。従来においては、ＯＰＵが光ディスクにレーザ光を照射した結果得られたアナログＲＦ信号を２値化して、後段の復調部で安定して復調するために、ＰＬＬ回路を用いて、ＲＦ信号に同期したクロックを生成している。しかし、上述したように、光ディスクの記録面に埃、塵、指紋、傷等が付着していた場合には、ＯＰＵは信号を一時的に正しく読み取れなくなってしまう。そのような場合には、ＰＬＬ回路には外乱が入力された状態となる。

図７は、ＰＬＬ回路には外乱が入力された状態の一例を示す説明図である。図７では、時間軸を共にして、位相誤差検出回路１２が検出して出力する位相の誤差と、ＬＰＦ１３の出力とを併せて示している。なお、図７の区間（１）は、ＯＰＵが正常に信号を読み取っている状態を指しており、区間（２）は、光ディスクの記録面に付着した埃、塵、指紋、傷等によってＯＰＵが正常に信号を読み取れなくなってＰＬＬ回路１０に外乱が入力された状態を指している。そして区間（３）は、外乱の入力が無くなり、再びＯＰＵが正常に信号を読み取っている状態を指している。

図７に示したように、区間（１）においては外乱がＰＬＬ回路１０に入力されないので、位相誤差検出回路１２が出力する位相の誤差は所定の範囲内に収まっている。従って、ＬＰＦ１３の出力も、ＰＬＬ回路１０のキャプチャレンジの範囲内に収まっており、ＰＬＬ回路１０の出力は所定の周波数でロックされた状態となっている。

しかし、区間（２）においてＰＬＬ回路１０に外乱が入力されると、位相誤差検出回路１２が検出して出力する位相の誤差の値は、ＰＬＬ回路１０に入力された外乱により、偽の値を示すようになってしまう。

ここで、ＰＬＬ回路１０に何も対策を施さないと、ＬＰＦ１３の出力は、ＰＬＬ回路１０に入力されるＲＦ信号に対して、ＰＬＬ回路１０のキャプチャレンジ外の周波数を示す値となってしまう。従って、外乱が入力されなくなり、正常に戻った区間（３）において、ＰＬＬ回路１０は再びロックできない状態になってしまうおそれがある。

従来のＰＬＬ回路においては、ＬＰＦ１３の出力が外乱に追従しないように、外乱が入力されたか否かをＰＬＬ回路の外部で検出し、外乱が検出されると、ＰＬＬ回路に所定の信号（ＨＩＧＨ状態のホールド信号）を送出していた。ＰＬＬ回路側では、ＨＩＧＨ状態のホールド信号が位相誤差検出回路１２に入力され、位相誤差検出回路１２は出力を０にすることで、ＬＰＦ１３の出力を強制的に固定させている。なお、ＨＩＧＨ状態のホールド信号の生成手法についてはいくつか存在するが、本発明とは直接的な関係は無いので、ＨＩＧＨ状態のホールド信号の生成手法の説明については省略する。

図６に示したＰＬＬ回路１０においては、ＨＩＧＨ状態のホールド信号を位相誤差検出回路１２で受け取り、ＨＩＧＨ状態のホールド信号を受け取った位相誤差検出回路１２はＬＰＦ１３に対して、位相の誤差ではなく０を出力する。そして、ＬＰＦ１３では位相誤差検出回路１２から０を受け取ることで、ＬＰＦ１３の出力は変化しなくなる。すなわち、ＨＩＧＨ状態のホールド信号を位相誤差検出回路１２で受け取ることで、ＬＰＦ１３はホールドされることになる。

従って、ＰＬＬ回路１０に外乱が入力された場合であっても、ＬＰＦ１３の出力がＰＬＬ回路１０のキャプチャレンジ外の周波数を示す値とならない。従って、ＨＩＧＨ状態のホールド信号を位相誤差検出回路１２で受け取れるようにすることで、ＰＬＬ回路１０の出力をキャプチャレンジ内の所定の周波数でロックされた状態にさせることができるので、正常な再生動作を続けることができる。図８は、図６に示したＰＬＬ回路１０におけるホールドについて示す説明図である。図８では、図６に示したＰＬＬ回路１０において、外乱が入力された時点でＨＩＧＨ状態のホールド信号を位相誤差検出回路１２で受け取ることで、ＰＬＬ回路１０の出力が、キャプチャレンジ内の所定の周波数でロックできている場合について示したものである。

しかし、外乱の入力の状態によっては、位相誤差検出回路１２は適切なホールド動作を行えない場合がある。図９は、図７と同様にＰＬＬ回路には外乱が入力された状態の一例を示す説明図である。そして、図９では、外乱の入力によって位相誤差検出回路１２が適切なホールド動作を行えない場合について説明したものである。

図９の区間（１）においては、図６の区間（１）と同様に、外乱がＰＬＬ回路１０に入力されないので、位相誤差検出回路１２が出力する位相の誤差は所定の範囲内に収まっている。ここで、区間（２）においてＰＬＬ回路１０が入力された場合に、ＰＬＬ回路１０へのＨＩＧＨ状態のホールド信号の送出が外乱の入力開始より遅れた場合を考える。すると、図９に示したように、区間（２）において、ＬＰＦ１３の出力が、ＰＬＬ回路１０がロックしていた周波数から外れたところでホールドされてしまうおそれがある。

すると、図９の区間（３）において、ＰＬＬ回路１０へのＲＦ信号の入力が正常に戻ってホールド動作が解除された後であっても、図８の区間（２）においてＰＬＬ回路１０がロックしていた周波数から外れたところでＬＰＦ１３の出力がホールドされてしまっているので、ＰＬＬ回路１０の引き込み動作ができない。ＰＬＬ回路１０のキャプチャレンジの範囲外で動作が開始されてしまうからである。従って、外乱の入力開始よりも遅れてＨＩＧＨ状態のホールド信号が発生すると、ＰＬＬ回路１０の出力を所定の周波数でロックさせることができないおそれがある。

そこで、本実施形態においては、ＬＰＦの出力を事前にサンプリングしておき、ＰＬＬ回路に外乱が入力された場合に、サンプリングしておいたＬＰＦの出力の値を用いてＬＰＦの出力を決定することを特徴とする。このようにＬＰＦの出力を制御することで、ＰＬＬ回路へのＨＩＧＨ状態のホールド信号の送出が外乱の入力開始より遅れた場合であっても、ＬＰＦの出力をＰＬＬ回路のキャプチャレンジの範囲内でホールドさせることができ、外乱が入力されなくなった後においても安定した復帰動作を実現することができる。

〔２〕本発明の一実施形態に係る光ディスク装置の構成
最初に、本発明の一実施形態に係るＰＬＬ回路が用いられる光ディスク装置の構成について説明する。図１は、本発明の一実施形態にかかるＰＬＬ回路が用いられる、光ディスク装置１００の構成について説明する説明図である。以下、図１を用いて本発明の一実施形態にかかる光ディスク装置１００の構成について詳細に説明する。

図１に示した光ディスク装置１００は、本発明の情報再生装置の一例であり、光ディスク１の記録面に対して情報を記録したり、光ディスク１の記録面に記録された情報を、光ディスク１の記録面から読み出して再生したりするものである。光ディスク１としては、例えばＤＶＤ−ＲやＢｌｕ−ｒａｙ Ｄｉｓｃ（登録商標）その他の記録／再生が可能な光ディスクがある。

図１に示したように、本発明の第１の実施形態にかかる光ディスク装置１００は、スピンドルサーボ回路１０２と、スピンドルドライバ１０４と、スピンドルモータ１０６と、光学ブロックサーボ回路１０８と、スレッドドライバ１１０と、スレッド機構１１２と、２軸ドライバ１１４と、光学ブロック１１６と、レーザパワー制御部１１８と、記録パルス変換回路１２０と、ＥＣＣエンコーダ／デコーダ１２２と、マトリクス回路１２４と、ＰＬＬ回路１２６と、データ復調回路１２８と、ウォブル復調回路１３０と、アドレスデコーダ１３２と、ＣＰＵ１３４と、を含んで構成される。

ディスク１は、ターンテーブル（図示せず）に積載され、記録／再生動作時においてスピンドルモータ１０６によって一定線速度（ＣＬＶ）で回転駆動される。そして光学ブロック１１６によってディスク１上のグルーブトラックのウォブリングとして埋め込まれたアドレス情報が読み出される。アドレス情報としては、例えばＡＤＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）アドレスがある。なお、ディスク１上には、再生専用の管理情報として例えばディスクの物理情報等がエンボスピット又はウォブリンググルーブによって記録されるが、これらの情報の読出も光学ブロック１１６により行われる。

光ディスク１へのデータ記録時には光学ブロック１１６によってトラックにユーザーデータがフェイズチェンジマークとして記録され、光ディスク１からのデータ再生時には光学ブロック１１６によって記録されたマークの読出が行われる。

光学ブロック１１６内には、レーザ光源となるレーザダイオードや、反射光を検出するためのフォトディテクタ、レーザ光の出力端となる対物レンズ、対物レンズを介してレーザ光を光ディスク１の記録面に照射し、またその反射光をフォトディテクタに導く光学系（図示せず）が形成される。

光学ブロック１１６内において対物レンズは二軸機構によってトラッキング方向及びフォーカス方向に移動可能に保持されている。光学ブロック１１６全体はスレッド機構１１２によりディスク半径方向に移動可能とされている。また、光学ブロック１１６におけるレーザダイオードはレーザパワー制御部１１８からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。

光ディスク１からの反射光情報は光学ブロック１１６内部のフォトディテクタによって検出され、受光光量に応じた電気信号とされてマトリクス回路１２４に供給される。マトリクス回路１２４は、フォトディテクタとしての複数の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備えており、マトリクス演算処理により必要な信号を生成する。

例えば、マトリクス回路１２４は、再生データに相当する高周波信号（再生データ信号）、サーボ制御のためのフォーカスエラー信号、トラッキングエラー信号などを生成する。さらに、グルーブのウォブリングに係る信号、即ちウォブリングを検出する信号としてプッシュプル信号を生成する。マトリクス回路１２４から出力されるデータ信号はデータ復調回路１２８、ウォブル復調回路１３０およびＰＬＬ回路１２６へ、それぞれ供給される。

ＰＬＬ回路１２６は、光ディスク１から読み取った信号を再生するためにＲＦ信号に同期したクロックを生成したり、光ディスク１の記録面から読み取ったウォブル信号に同期したクロックを生成したりするものである。光ディスク１から読み取った信号を再生するために生成されたＲＦ信号に同期したクロックはデータ復調回路１２８に送られ、光ディスク１の記録面から読み取ったウォブル信号に同期したクロックはウォブル復調回路１３０に送られる。

データ復調回路１２８は、再生時におけるデコード処理として、再生クロックに基づいてランレングスリミテッドコードの復調処理を行う。データ復調回路１２８には、ＰＬＬ回路１２６で生成された、ＲＦ信号に同期したクロックが供給される。データ復調回路１２８で復調処理されたデータはＥＣＣエンコーダ／デコーダ１２２に供給される。

ＥＣＣエンコーダ／デコーダ１２２は、データ記録時にエラー訂正コード（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ；ＥＣＣ）を付加するＥＣＣエンコード処理と、データ再生時にエラー訂正を行うＥＣＣデコード処理を行う。データ再生時には、データ復調回路１２８で復調されたデータを内部メモリに取り込んで、エラー検出／訂正処理及びデインターリーブ等の処理を行い、再生データを得る。ＥＣＣエンコーダ／デコーダ１２２で再生データにまでデコードされたデータは、ＣＰＵ１３４の指示に基づいて読み出され、後段のシステム（図示せず）に転送される。

光ディスク１の記録面に生成されたグルーブのウォブリングに係る信号としてマトリクス回路１２４から出力されるプッシュプル信号は、ディジタル化されることでウォブルデータとなり、ウォブル復調回路１３０において、変調されたウォブルからアドレスを復調し、アドレスデコーダ１３２に供給される。アドレスデコーダ１３２は、供給されるデータについてのデコードを行い、アドレス値を得て、当該アドレス値をＣＰＵ１３４に供給する。ウォブル復調回路１３０では、例えばＭＳＫ（Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調やＳＴＷ（Ｓａｗ Ｔｏｏｔｈ Ｗｏｂｂｌｅ）復調を行ってもよい。また、ウォブル復調回路１３０は、例えばＡＤＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）アドレスを構成するデータストリームに復調してもよい。

光ディスク装置１００を用いてデータを光ディスク１に記録する際には、システム（図示せず）から記録データが転送されてくるが、その記録データはＥＣＣエンコーダ／デコーダ１２２におけるメモリに送られてバッファリングされる。この場合、ＥＣＣエンコーダ／デコーダ１２２は、バファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加を行う。また、ＥＣＣエンコーダ／デコーダ１２２でエンコードされたデータは、記録パルス変換回路１２０において変調されたＲＦ信号からデータを復調する。記録パルス変換回路１２０においては、例えばＲＬＬ（１−７）ＰＰ方式（ＲＬＬ；Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ、ＰＰ：Ｐａｒｉｔｙｐｒｅｓｅｒｖｅ／Ｐｒｏｈｉｂｉｔｒｍｔｒ（ｒｅｐｅａｔｅｄ ｍｉｎｉｍｕｍ ｔｒａｎｓｉｔｉｏｎｒｕｎｌｅｎｇｔｈ））の変調を施してもよい。なお、データ記録時においてこれらのエンコード処理のための基準クロックとなるエンコードクロックはウォブル信号から生成したクロックを用いる。

記録パルス変換回路１２０でのエンコード処理により生成された記録データは、レーザパワー制御部１１８で、記録補償処理として、記録層の特性、レーザ光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整などが行われる。そして、レーザパワー制御部１１８は、記録補償処理したレーザドライブパルスを光学ブロック１１６内のレーザダイオードに与えてレーザ発光駆動を実行させる。これにより光ディスク１に記録データに応じたピット（フェイズチェンジマーク）が形成されることになる。

なお、レーザパワー制御部１１８は、いわゆるＡＰＣ回路（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）を備え、光学ブロック１１６内に設けられたレーザパワーのモニタ用ディテクタの出力によりレーザ出力パワーをモニタしながら、レーザの出力が温度などによらず一定になるように制御する。記録時及び再生時のレーザ出力の目標値はＣＰＵ１３４から与えられ、記録時及び再生時にはそれぞれレーザ出力レベルが、その目標値になるように制御される。

光学ブロックサーボ回路１０８は、マトリクス回路１２４からのフォーカスエラー信号およびトラッキングエラー信号から、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。即ち、光学ブロックサーボ回路１０８はフォーカスエラー信号、トラッキングエラー信号に応じてフォーカスドライブ信号、トラッキングドライブ信号を生成し、２軸ドライバ１１４により光学ブロック１１６内の二軸機構のフォーカスコイル、トラッキングコイルを駆動することになる。この駆動によって、光学ブロック１１６、マトリクス回路１２４、光学ブロックサーボ回路１０８、２軸ドライバ１１４、二軸機構によるトラッキングサーボループ及びフォーカスサーボループが形成される。

また、光学ブロックサーボ回路１０８は、ＣＰＵ１３４からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、ジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。

また、光学ブロックサーボ回路１０８は、トラッキングエラー信号の低域成分として得られるスレッドエラー信号や、ＣＰＵ１３４からのアクセス実行制御などに基づいてスレッドドライブ信号を生成し、スレッドドライバ１１０によりスレッド機構１１２を駆動させる。スレッド機構１１２には、図示しないが、光学ブロック１１６を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライブ信号に応じてスレッドモータを駆動させることで、光学ブロック１１６における所要のスライド移動が行なわれる。

スピンドルサーボ回路１０２はスピンドルモータ１０６をＣＬＶ回転（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ；線速度一定）させるよう制御する。スピンドルサーボ回路１０２は、ウォブル信号に対するＰＬＬ処理で生成されるクロックを、現在のスピンドルモータ１０６の回転速度情報として得て、その回転速度情報を所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号を生成する。

データ再生時においては、ＰＬＬ回路１２６によって生成される再生クロック（デコード処理の基準となるクロック）が、現在のスピンドルモータ１０６の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号を生成することもできる。

そして、スピンドルサーボ回路１０２は、スピンドルエラー信号に応じて生成したスピンドルドライブ信号を出力し、スピンドルドライバ１０４によりスピンドルモータ１０６のＣＬＶ回転を実行させる。また、スピンドルサーボ回路１０２は、ＣＰＵ１３４からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号を発生させ、スピンドルモータ１０６の起動、停止、加速、減速などの動作も実行させる。

以上のようなサーボ系及び記録再生系の各種動作はＣＰＵ１３４により制御される。ＣＰＵ１３４は、システム（図示せず）からのコマンドに応じて各種処理を実行する。例えば、システムから書込命令（ライトコマンド）が送出されると、ＣＰＵ１３４は、まず書き込むべきアドレスに光学ブロック１１６を移動させる。そして、ＥＣＣエンコーダ／デコーダ１２２、および記録パルス変換回路１２０により、システムから転送されてきたデータ（例えばＭＰＥＧ２その他の方式によるビデオデータや、オーディオデータ等）について上述したようにエンコード処理を実行させる。そして、上述したようにエンコードされたデータに応じてレーザパワー制御部１１８が光学ブロック１１６からのレーザ発光駆動を制御することで、光ディスク１への記録が実行される。

また例えば、システムから光ディスク１に記録されているデータ（例えばＭＰＥＧ２その他の方式のビデオデータや、オーディオデータ等）の転送を求めるリードコマンドがＣＰＵ１３４に送出された場合は、まず指示されたアドレスを目的アドレスとしてシーク動作制御を行う。即ち、光学ブロックサーボ回路１０８に指令を出し、シークコマンドにより指定されたアドレスをターゲットとして、光学ブロック１１６のアクセス動作を実行させる。その後、指示されたデータ区間のデータをシステムに転送するために必要な動作制御を行う。即ち、光ディスク１からのデータ読出を行い、マトリクス回路１２４、データ復調回路１２８、ＥＣＣエンコーダ／デコーダ１２２におけるデコード／バファリング等を実行させ、要求されたデータを転送する。

なお、これらのフェイズチェンジマークによるデータの記録再生時には、ＣＰＵ１３４は、ウォブル復調回路１３０およびアドレスデコーダ１３２によって検出されるアドレスを用いてアクセスや記録再生動作を制御する。

以上、図１を用いて本発明の第１の実施形態にかかる光ディスク装置１００の構成について説明した。次に、本発明の一実施形態にかかる光ディスク装置１００に含まれるＰＬＬ回路の構成について説明する。

〔３〕本発明の一実施形態に係るＰＬＬ回路の構成
以下において、本発明の一実施形態に係るＰＬＬ回路の構成について説明する。図２は、本発明の一実施形態にかかるＰＬＬ回路１５０の構成について説明する説明図である。以下、図２を用いて本発明の一実施形態にかかるＰＬＬ回路１５０の構成について詳細に説明する。

図２に示したＰＬＬ回路１５０は、図６に示したＰＬＬ回路１０と同様に、光ディスク装置に用いられるＰＬＬ回路であり、主にデータ復調に用いられるＰＬＬ回路である。ＰＬＬ回路１５０は、図１に示した光ディスク装置１００においてはＰＬＬ回路１２６の内部に設けられるものである。図１に示したように、本発明の一実施形態にかかるＰＬＬ回路１５０は、Ａ／Ｄ変換器１５１と、位相誤差検出回路１５２と、ＬＰＦ１５３と、Ｄ／Ａ変換器１５４と、ＶＣＯ１５５と、ＬＰＦ更新シーケンサ１５６と、を含んで構成される。

Ａ／Ｄ変換器１５１は、光学ブロック１１６が光ディスクの記録面にレーザ光を照射した結果取得し、光学ブロック１１６から送られてくるアナログＲＦ信号をディジタルＲＦ信号に変換するものである。Ａ／Ｄ変換器１５１でアナログＲＦ信号からディジタルＲＦ信号に変換すると、ディジタルＲＦ信号は後段のデータ復調回路１２８に送られて、データ復調回路１２８においてデータの復調が行われる。また、Ａ／Ｄ変換器１５１の出力は位相誤差検出回路１５２にも送られ、位相誤差検出回路１５２においてＶＣＯ１５５で生成されるクロックとの間の位相の誤差が検出される。

位相誤差検出回路１５２は、本発明の位相差検出部の一例であり、Ａ／Ｄ変換器１５１で変換されて出力されるＲＦ信号と、ＶＣＯ１５５で生成されるクロックとの間の位相の誤差を検出するものである。検出した位相の誤差はＬＰＦ１５３に出力する。両者の間に位相の誤差が無ければ、位相誤差検出回路１５２はＬＰＦ１５３に０を出力し、両者の間に位相の誤差が有れば、位相誤差検出回路１５２はＬＰＦ１５３に位相の誤差に相当する値を出力する。

ＬＰＦ１５３は、位相誤差検出回路１５２から入力される位相の誤差の値に、直前まで出力してきた値を加算して、Ｄ／Ａ変換器１５４に出力するものである。従って、位相誤差検出回路１２の出力は、周波数の変位がない場合には０を中心として変動する値となり、ＬＰＦ１５３の出力は、位相誤差検出回路１５２の出力に自分自身を積分した出力となり、その値はＶＣＯ１５５の発振周波数そのものを示す。

そして、本実施形態においては、ＬＰＦ１５３からの出力値はＬＰＦ更新シーケンサ１５６が定期的にサンプリングする。ＬＰＦ更新シーケンサ１５６がＰＬＬ回路１５０の外部で生成されたＨＩＧＨ状態のホールド信号を受け取ると、ＬＰＦ更新シーケンサ１５６によってＬＰＦ１５３からの出力が、ＬＰＦ更新シーケンサ１５６がサンプリングした値に基づいて、ＰＬＬのキャプチャレンジの範囲内となるように制御される。

Ｄ／Ａ変換器１５４は、ＬＰＦ１５３の出力を入力し、ディジタル信号からアナログ信号に変換するものである。Ｄ／Ａ変換器１５４で変換された信号はＶＣＯ１５５に入力され、発振周波数の制御に用いられる。ＶＣＯ１５５は、所定の発振周波数で発振する発振器であり、発振周波数はＤ／Ａ変換器１５４から出力されるアナログ信号によって制御される。

ＬＰＦ更新シーケンサ１５６は、本発明の出力設定部の一例であり、ＬＰＦ１５３からの出力値を定期的にサンプリングし、サンプリングした値を保持しておくものである。ＬＰＦ更新シーケンサ１５６は、ＰＬＬ回路１５０に外乱が入力されたことを示すＨＩＧＨ状態のホールド信号をＰＬＬ回路１５０の外部から受け取ると、ＬＰＦ１５３の出力の出力を制御する。具体的には、ＨＩＧＨ状態のホールド信号を受け取ったＬＰＦ更新シーケンサ１５６は、あらかじめサンプリングして保持しておいたＬＰＦ１５３の出力値を用いて、ＰＬＬのキャプチャレンジの範囲内となるようにＬＰＦ１５３の出力を制御する。

以上、本発明の一実施形態にかかるＰＬＬ回路１５０の構成について説明した。次に、本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作について説明する。

〔４〕本発明の一実施形態に係るＰＬＬ回路のホールド動作
図３は、本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作について説明する流れ図である。以下、図３を用いて本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作について説明する。

ＰＬＬ回路１５０は、通常時、すなわちＰＬＬ回路１５０に外乱が入力されていない場合には、ＬＰＦ更新シーケンサ１５６が周期的にＬＰＦ１５３の出力値をサンプリングする（ステップＳ１０２）。サンプリングして取得したＬＰＦ１５３の出力値はＬＰＦ更新シーケンサ１５６の内部に保持しておく。

光ディスクの記録面に付着した埃、塵、指紋、傷等によってＯＰＵが正常に信号を読み取れなくなってＰＬＬ回路１５０に外乱が入力されると、ＬＰＦ更新シーケンサ１５６にＨＩＧＨ状態のホールド信号が送られてくる。従って、ＬＰＦ更新シーケンサ１５６は、ＨＩＧＨ状態のホールド信号を受け取ったかどうかを判定する（ステップＳ１０４）。

上記ステップＳ１０４の判定の結果、ＨＩＧＨ状態のホールド信号を受け取っていない（すなわち、ホールド信号がＬＯＷ状態のままである）と判定した場合には、上記ステップＳ１０２に戻って、ＬＰＦ更新シーケンサ１５６はＬＰＦ１５３の出力値のサンプリングを継続する。

一方、上記ステップＳ１０４の判定の結果、ＨＩＧＨ状態のホールド信号を受け取ったと判定した場合には、ＬＰＦ更新シーケンサ１５６は、上記ステップＳ１０２において取得したＬＰＦ１５３の出力値を用いて、ＬＰＦ１５３の出力値を決定する（ステップＳ１０６）。ここで、ＬＰＦ更新シーケンサ１５６におけるＬＰＦ１５３の出力値の決定方法についてはいくつかの方法がある。ここでは２通りの方法を例示して説明する。なお、ＬＰＦ更新シーケンサ１５６におけるＬＰＦ１５３の出力値の決定方法は、これから説明する方法に限られないことは言うまでもない。

図４は、本発明の一実施形態にかかるＰＬＬ回路１５０における、ＬＰＦ１５３の出力値の決定方法の一例について説明する説明図である。図４では、図７や図８と同様に、区間（１）においては、ＯＰＵが正常に信号を読み取っている状態を指しており、区間（２）は、光ディスクの記録面に付着した埃、塵、指紋、傷等によってＯＰＵが正常に信号を読み取れなくなってＰＬＬ回路１５０に外乱が入力された状態を指しており、区間（３）においては外乱の入力が無くなり、再びＯＰＵが正常に信号を読み取っている状態を指している。また、図４では、図８と同様に、外乱の入力開始より遅れてホールド信号がＨＩＧＨ状態になった場合を示している。

本実施形態にかかるＰＬＬ回路１５０では、図４の区間（１）において、ＬＰＦ更新シーケンサ１５６が周期的にＬＰＦ１５３の出力値をサンプリングしている。そして、図４に示したようにＰＬＬ回路１５０に外乱が入力され、ホールド信号がＨＩＧＨ状態となった場合には、ＬＰＦ更新シーケンサ１５６はＬＰＦ１５３に対して、ホールド信号がＨＩＧＨ状態となってホールドが開始される前までの、直近Ｎ点のサンプル値の統計値をロードする。図４に示した例では、Ｎ＝３として、サンプルの中央値をロードした場合について示している。

このように、図８と同様に外乱の入力開始より遅れてホールド信号がＨＩＧＨ状態となった場合においても、ＬＰＦ更新シーケンサ１５６は、ホールド信号がＨＩＧＨ状態となる前の直近の３つのサンプル値から中央値を判定し、その値をＬＰＦ１５３にロードすることで、ＬＰＦ更新シーケンサ１５６は、外乱がＰＬＬ回路１５０に入力される前のＬＰＦ１５３の出力値をＬＰＦ１５３に対してロードすることができる。

そして、外乱がＰＬＬ回路１５０に入力される前のＬＰＦ１５３の出力値をＬＰＦ１５３に対してロードすることで、外乱がＰＬＬ回路１５０に入力され、外乱の入力よりも遅れてＰＬＬ回路１５０にＨＩＧＨ状態のホールド信号が送られてきた場合であっても、外乱が入力される前のＬＰＦ１５３の出力値でＬＰＦ１５３の出力値をホールドすることができる。

さらに、図４の区間（３）においてホールド信号がＬＯＷ状態に戻った際に、ＰＬＬ回路１５０のキャプチャレンジ内で動作を再開することができるので、その後の再生動作が可能となる。

もちろん、本発明においては、ＬＰＦ更新シーケンサ１５６がロードするサンプル値の点数Ｎは、３点に限られないことは言うまでもなく、またサンプル値の統計値としては中央値に限定されないことも言うまでもない。例えば、ＬＰＦ更新シーケンサ１５６は、直近Ｎ点のサンプル値の平均をとってもよい。また例えば、ＬＰＦ更新シーケンサ１５６は、直近Ｎ点のサンプル値について最大値と最小値を除外したサンプル値について統計値をロードするようにしてもよい。

図５は、本発明の一実施形態にかかるＰＬＬ回路１５０における、ＬＰＦ１５３の出力値の決定方法の他の例について説明する説明図である。図５では、図４と同様に、区間（１）においては、ＯＰＵが正常に信号を読み取っている状態を指しており、区間（２）は、光ディスクの記録面に付着した埃、塵、指紋、傷等によってＯＰＵが正常に信号を読み取れなくなってＰＬＬ回路１５０に外乱が入力された状態を指しており、区間（３）においては外乱の入力が無くなり、再びＯＰＵが正常に信号を読み取っている状態を指している。また、図５では、図４と同様に、外乱の入力開始より遅れてホールド信号がＨＩＧＨ状態になった場合を示している。

図４に示した例では、外乱がＰＬＬ回路１５０に入力され、外乱の入力に遅れてＨＩＧＨ状態のホールド信号がＰＬＬ回路１５０に送られた場合には、ホールド信号がＨＩＧＨ状態となってホールド動作が開始される前までの、直近３点のサンプル値の統計値をロードしていた。図５に示した例では、ホールド動作が開始される前の直近のＭサンプル（図５の場合ではＭ＝２）を無視し、さらにその前のＮサンプル（図５の場合ではＮ＝３）の平均値をロードする。

従って、図５で示した例においては、図４で示した例と同じように、外乱がＰＬＬ回路１５０に入力される前のＬＰＦ１５３の出力値でＬＰＦ１５３の出力値をホールドすることができる。このようにＬＰＦ１５３の出力値をホールドすることで、ＰＬＬ回路１５０に入力されるホールド信号がＬＯＷ状態に戻った際に、ＰＬＬ回路１５０のキャプチャレンジ内で動作を再開することができ、その後の再生動作が可能となる。

〔５〕まとめ
本実施形態にかかるＰＬＬ回路１５０の動作を一般化すると以下の通りとなる。

（１）ホールド信号がＨＩＧＨ状態となりホールド動作が開始される前の直近のＭサンプル（Ｍは０以上の整数）を無視し、さらにその前のＮサンプル（Ｎは１以上の整数、望ましくは２以上の整数）の統計量を、ホールド時のＬＰＦ１５３の出力値とする。
（２）Ｎサンプルの統計量は、平均値、中央値その他外乱を平均化する手段を用いる。

以上、本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作について説明した。なお、上述した２つの例は、それぞれ手段は異なるが、その効果は同一である。すなわち、外乱が入力される前のＬＰＦ１５３の出力値を用いてＬＰＦ１５３の出力値をホールドすることで、ホールド信号がＬＯＷ状態に戻った際に、ＰＬＬ回路１５０のキャプチャレンジ内で動作を再開することができ、その後の再生動作が可能となる。

なお、ＭおよびＮの値並びにＬＰＦ１５３の出力値のサンプル間隔は、ＰＬＬ回路１５０の外乱への応答やホールド信号の品質に依存するパラメータであるので、本発明においては決まった値や間隔に限られないことは言うまでもない。

また、上述した本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作については、図１に示したＣＰＵ１３４が、光ディスク装置１００の内部に設けられたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）その他の記憶媒体に格納されたコンピュータプログラムを読み出して、読み出した当該コンピュータプログラムをＣＰＵ１３４で実行することによってＰＬＬ回路１５０を制御してもよい。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記実施形態では、図２に示したＰＬＬ回路１５０を、光ディスクへの記録および光ディスクの再生を行う、図１に示したような光ディスク装置１００に用いた場合について説明したが、本発明はかかる例に限定されない。例えば、図２に示したＰＬＬ回路１５０は、光ディスクからの情報の再生のみを実行する再生専用の光ディスク装置に用いてもよい。さらには、本発明によるＰＬＬ回路は、光ディスク装置以外にも、情報記録媒体として光ディスク以外の媒体を用いている情報再生装置にも適用可能であることは言うまでもない。

本発明は、ＰＬＬ回路、ＰＬＬ制御方法、情報再生装置およびコンピュータプログラムに適用可能である。

本発明の一実施形態にかかる光ディスク装置１００の構成について説明する説明図である。 本発明の一実施形態にかかるＰＬＬ回路１５０の構成について説明する説明図である。 本発明の一実施形態にかかるＰＬＬ回路１５０のホールド動作について説明する流れ図である。 本発明の一実施形態にかかるＰＬＬ回路１５０における、ＬＰＦ１５３の出力値の決定方法の一例について説明する説明図である。 本発明の一実施形態にかかるＰＬＬ回路１５０における、ＬＰＦ１５３の出力値の決定方法の他の例について説明する説明図である。 光ディスク装置に用いられる従来のＰＬＬ回路１０の構成について説明する説明図である。 ＰＬＬ回路には外乱が入力された状態の一例を示す説明図である。 図６に示したＰＬＬ回路１０におけるホールドについて示す説明図である。 ＰＬＬ回路には外乱が入力された状態の一例を示す説明図である。

符号の説明

１００ 光ディスク装置
１０２ スピンドルサーボ回路
１０４ スピンドルドライバ
１０６ スピンドルモータ
１０８ 光学ブロックサーボ回路
１１０ スレッドドライバ
１１２ スレッド機構
１１４ ２軸ドライバ
１１６ 光学ブロック
１１８ レーザパワー制御部
１２０ 記録パルス変換回路
１２２ ＥＣＣエンコーダ／デコーダ
１２４ マトリクス回路
１２６ ＰＬＬ回路
１２８ データ復調回路
１３０ ウォブル復調回路
１３２ アドレスデコーダ
１３４ ＣＰＵ
１５０ ＰＬＬ回路
１５１ Ａ／Ｄ変換器
１５２ 位相誤差検出回路
１５３ ＬＰＦ
１５４ Ｄ／Ａ変換器
１５５ ＶＣＯ
１５６ ＬＰＦ更新シーケンサ

Claims (7)

1. クロックを生成して出力するＶＣＯと、
   アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換部と、
   前記ＶＣＯが出力するクロックと前記Ａ／Ｄ変換部の出力との位相差を検出して出力する位相差検出部と、
   直前の出力値に前記位相差検出部の出力を加算して出力するローパスフィルタと、
   前記ローパスフィルタの出力をアナログ信号に変換するＤ／Ａ変換部と、
   前記ローパスフィルタの出力を設定する出力設定部と、
   を含み、
   前記出力設定部は、周期的に前記ローパスフィルタの出力を取得し、前記出力設定部に所定の信号が入力されると、前記出力設定部は前記ローパスフィルタの出力を用いて前記ローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する、ＰＬＬ回路。
2. 前記出力設定部は、前記ローパスフィルタの出力のうち、前記所定の信号が入力される前の直近のＭサンプル（Ｍは０以上の整数）を無視し、さらに前記Ｍサンプルより前のＮサンプル（Ｎは１以上の整数）の統計量を前記ローパスフィルタの出力に設定する、請求項１に記載のＰＬＬ回路。
3. 前記出力設定部は、前記Ｎサンプルの中央値を前記ローパスフィルタの出力に設定する、請求項２に記載のＰＬＬ回路。
4. 前記出力設定部は、前記Ｎサンプルの平均値を前記ローパスフィルタの出力に設定する、請求項２に記載のＰＬＬ回路。
5. ＶＣＯを用いてクロックを生成して出力するクロック出力ステップと、
   アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換ステップと、
   クロック出力ステップで出力するクロックと前記Ａ／Ｄ変換ステップの出力との位相差を検出して出力する位相差検出ステップと、
   ローパスフィルタを用いて直前の出力値に前記位相差検出ステップの出力を加算して出力するフィルタリングステップと、
   周期的に前記ローパスフィルタの出力を取得する取得ステップと、
   前記フィルタリングステップの出力をアナログ信号に変換するＤ／Ａ変換ステップと、
   所定の信号の発生を検出すると、前記取得ステップで取得したデータを用いて前記ローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する出力設定ステップと、
   を含む、ＰＬＬ制御方法。
6. クロックを生成して出力するＶＣＯと、
   アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換部と、
   前記ＶＣＯが出力するクロックと前記Ａ／Ｄ変換部の出力との位相差を検出して出力する位相差検出部と、
   直前の出力値に前記位相差検出部の出力を加算して出力するローパスフィルタと、
   前記ローパスフィルタの出力をアナログ信号に変換するＤ／Ａ変換部と、
   前記ローパスフィルタの出力を設定する出力設定部と、
   を含み、
   前記出力設定部は、周期的に前記ローパスフィルタの出力を取得し、前記出力設定部に所定の信号が入力されると、前記出力設定部は前記ローパスフィルタの出力を用いて前記ローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する、情報再生装置。
7. ＶＣＯを用いてクロックを生成して出力するクロック出力ステップと、
   アナログＲＦ信号をディジタルＲＦ信号に変換して出力するＡ／Ｄ変換ステップと、
   クロック出力ステップで出力するクロックと前記Ａ／Ｄ変換ステップの出力との位相差を検出して出力する位相差検出ステップと、
   ローパスフィルタを用いて直前の出力値に前記位相差検出ステップの出力を加算して出力するフィルタリングステップと、
   周期的に前記ローパスフィルタの出力を取得する取得ステップと、
   前記フィルタリングステップの出力をアナログ信号に変換するＤ／Ａ変換ステップと、
   所定の信号の発生を検出すると、前記取得ステップで取得したデータを用いて前記ローパスフィルタの出力をＰＬＬのキャプチャレンジの範囲内に強制的に設定する出力設定ステップと、
   をコンピュータに実行させる、コンピュータプログラム。
   

Images