JP2010044704A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2010044704A
JP2010044704A JP2008209959A JP2008209959A JP2010044704A JP 2010044704 A JP2010044704 A JP 2010044704A JP 2008209959 A JP2008209959 A JP 2008209959A JP 2008209959 A JP2008209959 A JP 2008209959A JP 2010044704 A JP2010044704 A JP 2010044704A
Authority
JP
Japan
Prior art keywords
memory
control unit
read
information
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008209959A
Other languages
English (en)
Inventor
Ryo Sakauchi
亮 坂内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alaxala Networks Corp
Original Assignee
Alaxala Networks Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alaxala Networks Corp filed Critical Alaxala Networks Corp
Priority to JP2008209959A priority Critical patent/JP2010044704A/ja
Publication of JP2010044704A publication Critical patent/JP2010044704A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】メモリを用いた情報処理装置において、障害発生時の要因解析に必要な、メモリ内情報を全て採取する事を可能とし、CPU上で動作する一部プログラムの不正動作検出時に、装置の運用を停止する事なく、解析情報を採取する。
【解決手段】メモリを用いた情報処理装置において、情報採取用メモリを搭載し、メモリ制御部に複数のメモリに対するミラーメモリ機能を実装し、主メモリに対するメモリリフレッシュ実行時にメモリエリアのデータを、情報採取用メモリへ同期する機能を有した、メモリ制御部を実装し、任意の時点での障害解析情報の採取と情報採取後の両メモリを同期する。
【選択図】図1

Description

本発明は、障害時の情報採取が可能な情報処理装置に係り、障害要因解析に必要なメモリ内情報を採取する情報処理装置に関する。
従来の情報処理装置では、CPU上で動作する一部プログラムの不正動作を検出した際に、障害要因解析に必要な特定タイミングにおけるメモリ内の全情報を採取するためには、CPUの動作を停止し、情報採取を実施する必要があった。
特許文献1は、メモリのバックアップ方式に関して、メモリリフレッシュ処理実行時にリフレッシュ実行エリアの情報を別メモリに書込む技術を開示している。
特開昭62−211758号公報
情報処理装置における、障害要因解析には、その障害に応じて必要な情報は様々であり、メモリ内情報を全て採取する事が望ましい。また、従来の技術では、CPU上で動作する一部プログラムの不正動作検出時にも、その要因を解析する為には情報処理装置の運用を停止して、メモリ情報の取得を行う必要があった。
また、特許文献1に開示された技術では、メモリ同期実施時に行われるCPUよりのメモリ書込みの同期を完全に行う事が出来ず、完全な同期状態を保証する事が出来ない。
本発明は、上記問題点に鑑みて為されたものであって、その目的は、より詳細な障害情報の採取および運用継続と解析情報の採取を可能とする情報処理装置を提供する事にある。
上述した課題は、主メモリと、この主メモリを制御し、第1のリード/ライト制御部とを備えたメモリ制御部と、このメモリ制御部を制御するCPUとからなり、さらに、障害情報採取用メモリを備え、メモリ制御部は、障害情報採取用メモリを制御し、さらに、状態管理用レジスタと第2のリード/ライト制御部とを備え、CPUが、メモリ制御部に対して書き込みを指示したとき、第1のリード/ライト制御部と第2のリード/ライト制御部とは、状態管理レジスタを参照して、主メモリまたは障害情報採取用メモリへの書き込み要否を判定する情報処理装置により、達成できる。
本発明に拠れば、より詳細な障害情報の採取および運用継続と解析情報の採取を可能とする情報処理装置を提供することができる。
以下、本発明の実施形態について、実施例を用い、図面を参照ながら説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。
図1を参照して情報処理装置の構成を説明する。ここで、図1は情報処理装置のハードウェアブロック図である。図1において、情報処理装置500は、CPU100、装置運用に用いる主メモリ300−1、障害情報採取に用いる障害情報採取用メモリ300−2、これらのメモリを制御するメモリ制御部200、障害情報格納用の記憶媒体400、記憶媒体へのアクセスを制御するデバイス制御部450から構成される。
メモリ制御部200は、動作選択に用いる状態管理レジスタ210、各メモリ300に対するメモリリフレッシュを実施するリフレッシュ制御部220、メモリ300に対する書込みと読込みを実施するリード/ライト制御部230から構成される。リフレッシュ制御部220−n(ここで、nは1または2)およびリード/ライト制御部230−nは、メモリ300−nのリフレッシュおよびリード/ライトを制御する。状態管理用レジスタ210の設定は、CPU100より任意に変更され、メモリ制御部200へのリセット実施時にはリセット対象外とする。この結果、装置再起動実施時にもその値を保持する。メモリ制御部200は、CPU100よりのメモリ書込み、読出し実施時、リフレッシュ制御部220−1による主メモリ300−1のメモリリフレッシュ実施時には、状態管理用レジスタ210を参照し、状態に応じた動作を選択する。
図2ないし図4を参照して、リード/ライト制御部、リフレッシュ制御部動作について、状態管理用レジスタの各状態で説明する。ここで、図2はCPUによる書き込み実施の動作を説明する図である。図3はCPUによる読み込み実施の動作を説明する図である。図4はリフレッシュ動作を説明する図である。
図2において、状態管理レジスタ210が通常運用状態のとき、リード/ライト制御部230−1は書き込みを実施し、リード/ライト制御部230−2は書き込みを実施する。状態管理レジスタ210が障害情報採取状態のとき、リード/ライト制御部230−1は書き込みを実施し、リード/ライト制御部230−2は書き込みを禁止する。状態管理レジスタ210が同期処理状態のとき、リード/ライト制御部230−1は書き込みを実施し、リード/ライト制御部230−は書き込みを実施する。
図3において、状態管理レジスタ210が通常運用状態のとき、リード/ライト制御部230−1は読み込みを実施し、リード/ライト制御部230−2は読み込みを禁止する。状態管理レジスタ210が障害情報採取状態のとき、リード/ライト制御部230−1は読み込みを実施し、リード/ライト制御部230−2は読み込みを実施する。状態管理レジスタ210が同期処理状態のとき、リード/ライト制御部230−1は読み込みを実施し、リード/ライト制御部230−2は読み込みを禁止する。
なお、図2および図3の障害情報採取状態において、リード/ライト制御部230−1が書き込みおよび読み込みを実施するのは、障害情報採取状態においても通常の動作を保証するためである。
図4において、状態管理レジスタ210が通常運用状態のとき、リフレッシュ制御部220−1およびリフレッシュ制御部220−2は、リフレッシュを実施する。状態管理レジスタ210が障害情報採取状態のとき、リフレッシュ制御部220−1およびリフレッシュ制御部220−2は、リフレッシュを実施する。状態管理レジスタ210が同期処理状態のとき、まずリード/ライト制御部230−1はリフレッシュエリアのデータ読み込みを実施し、リード/ライト制御部230−2はそのデータを該当エリアに書き込み同期をとる。次に、リフレッシュ制御部220−1およびリフレッシュ制御部220−2は、リフレッシュを実施する。
図5ないし図7を参照して、情報処理装置の動作を説明する。ここで、図5はメモリ書き込み動作を説明するフローチャートである。図6はリフレッシュ動作を説明するフローチャートである。図7はメモリ情報採取動作を説明するフローチャートである。
図5において、メモリ書き込みが発生すると、CPU100は、状態管理用レジスタ210を参照する(S11)。CPU100は、障害情報採取状態か判定する(S12)。障害情報採取状態のとき(YES)、CPU100は、主メモリ300−1のリード/ライト制御部230−1にてメモリ書き込みを実施して(S13)、終了する。一方、ステップ12で通常運用状態または同期処理状態のとき(NO)、CPU100は、両リード/ライト制御部230にてメモリ書き込みを実施して(S14)、終了する。
図6において、リフレッシュ動作をするとき、メモリ制御部200は、状態管理用レジスタ210を参照する(S21)。メモリ制御部200は、同期処理状態か判定する(S22)。同期処理状態のとき、リード/ライト制御部230−1は、主メモリ300−1のリフレッシュエリアのデータを読み出す(S23)。一方、リード/ライト制御部230−2は、障害情報採取用メモリ300−2の該当エリアに読み出したデータを書き込む(S24)。最後に、両リフレッシュ制御部220は、リフレッシュを実行し(S25)、終了する。ステップ22で通常運用状態または障害情報取得状態のとき(NO)、メモリ制御部200は、ステップ23とステップ24をジャンプして、ステップ25に遷移する。
図7において、メモリ情報採取を開始すると、CPU100は、状態管理用レジスタ210を障害情報採取状態に設定する(S31)。リード/ライト制御部230−2は、障害情報採取用メモリ300−2からデータを読み出す(S32)。CPU100は、障害情報採取用メモリ300−2から読み出されたデータを障害情報格納用記憶媒体400に書き込む(S33)。CPU100は、障害情報採取用メモリ300−2の全エリアの読み出しが完了したか判定する(S34)。NOのとき、ステップ32に戻る。
ステップ34でYESのとき、CPU100は、状態管理用レジスタ210を同期処理状態に設定する(S36)。リード/ライト制御部230およびリフレッシュ制御部は、メモリ300の同期処理とリフレッシュを実施する(S37)。CPU100は、メモリ300の全エリアのリフレッシュが完了したか判定する(S38)。NOのとき、CPU100は、ステップ37に戻る。ステップ38でYESのとき、CPU100は、状態管理用レジスタ210を通常運用状態に設定して(S39)、終了する。
この動作により、装置運用中任意の時点におけるメモリ情報の取得を装置運用を停止する事なく実施する事ができる。また、致命的なプログラムのエラーを検出し、装置再起動が発生した場合、再起動実施の直前に、CPU100は状態管理用レジスタ210を障害情報採取と変更する事で、再起動直前のメモリ内情報をメモリ300−2に保持する事が可能であり、装置再起動後に、障害解析情報としてメモリ300−2内の情報を採取する事ができる。
上述した実施例に依れば、情報処理装置において、通常運用中はメモリ同時書込み機能により、主メモリと障害情報採取メモリの同期を実施し、障害解析情報採取中には同期を停止し、障害情報採取メモリの内容を採取する事で、装置の運用継続と障害解析情報の採取とを同時に実現できる。また、障害解析情報採取後には、リフレッシュ実行時のメモリ同期と同時書込み機能とを実施する事によって、非同期状態にあった主メモリと障害情報採取メモリの内容を再同期する事ができる。
情報処理装置のハードウェアブロック図である。 CPUによる書き込み実施の動作を説明する図である。 CPUによる読み込み実施の動作を説明する図である。 リフレッシュ動作を説明する図である。 メモリ書き込み動作を説明するフローチャートである。 リフレッシュ動作を説明するフローチャートである。 メモリ情報採取動作を説明するフローチャートである。
符号の説明
100…CPU、200…メモリ制御部、210…状態管理用レジスタ、220…リフレッシュ制御部、230…リード/ライト制御部、300…メモリ、400…障害情報格納用記憶媒体、450…デバイス制御部、500…情報処理装置。

Claims (4)

  1. 主メモリと、この主メモリを制御し、第1のリード/ライト制御部とを備えたメモリ制御部と、このメモリ制御部を制御するCPUとからなる情報処理装置において、
    さらに、障害情報採取用メモリを備え、
    前記メモリ制御部は、前記障害情報採取用メモリを制御し、さらに、状態管理用レジスタと第2のリード/ライト制御部とを備え、
    前記CPUが、前記メモリ制御部に対して書き込みを指示したとき、前記第1のリード/ライト制御部と前記第2のリード/ライト制御部とは、前記状態管理レジスタを参照して、前記主メモリまたは前記障害情報採取用メモリへの書き込み要否を判定することを特徴とする情報処理装置。
  2. 請求項1に記載の情報処理装置であって、
    前記CPUが、前記メモリ制御部に対して読み込みを指示したとき、前記第1のリード/ライト制御部と前記第2のリード/ライト制御部とは、前記状態管理レジスタを参照して、前記主メモリまたは前記障害情報採取用メモリへの読み込み要否を判定することを特徴とする情報処理装置。
  3. 請求項1または請求項2に記載の情報処理装置であって、
    前記メモリ制御部は、前記主メモリに対してリフレッシュを実行するとき、前記第1のリード/ライト制御部と前記第2のリード/ライト制御部とは、前記状態管理レジスタを参照し、同期処理状態のとき、リフレッシュに先立って前記第1のリード/ライト制御部と前記第2のリード/ライト制御部とは、前記主メモリと前記障害情報採取用メモリとの同期処理を実行することを特徴とする情報処理装置。
  4. 請求項1ないし請求項3のいずれか一つに記載された情報処理装置であって、
    さらに、記憶媒体を備え、
    前記障害情報採取用メモリの全エリアのデータを前記記憶媒体にコピーすることを特徴とする情報処理装置。
JP2008209959A 2008-08-18 2008-08-18 情報処理装置 Pending JP2010044704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209959A JP2010044704A (ja) 2008-08-18 2008-08-18 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209959A JP2010044704A (ja) 2008-08-18 2008-08-18 情報処理装置

Publications (1)

Publication Number Publication Date
JP2010044704A true JP2010044704A (ja) 2010-02-25

Family

ID=42016021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209959A Pending JP2010044704A (ja) 2008-08-18 2008-08-18 情報処理装置

Country Status (1)

Country Link
JP (1) JP2010044704A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126065A1 (ja) 2009-04-27 2010-11-04 東芝ライテック株式会社 照明装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126065A1 (ja) 2009-04-27 2010-11-04 東芝ライテック株式会社 照明装置

Similar Documents

Publication Publication Date Title
US7500139B2 (en) Securing time for identifying cause of asynchronism in fault-tolerant computer
US8621280B2 (en) Failure reproducing apparatus and failure reproducing method
JP2010086364A (ja) 情報処理装置、動作状態監視装置および方法
KR20160029754A (ko) 소프트웨어 고장의 위치 확정 방법, 장치 및 설비
CN110413565A (zh) 一种多台存储设备同步快照的方法、设备及介质
TW201230058A (en) Test device
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
JP2008146447A (ja) フォールトトレラントコンピュータ
JP2004046455A (ja) 情報処理装置
CN107621994B (zh) 一种数据快照创建的方法及装置
JP2010044704A (ja) 情報処理装置
US9965491B2 (en) Method and device for recording system log
CN102436405B (zh) 一种进程上下文保存、篡改检测方法及装置
JP2013235317A (ja) 仮想計算機システム
JP5383117B2 (ja) 記録装置及びその制御方法、並びに、プログラム
JPH07311693A (ja) デバッグ方式
JP5278530B2 (ja) 情報処理装置、情報処理装置の制御方法、及び情報処理装置の制御プログラム
JP2008192227A (ja) Ic試験装置およびic試験方法
JP2010102372A (ja) データ処理装置、検証システム、データ処理装置検証方法
Merino et al. Microservice Debugging with Checkpoint-Restart
JP5277893B2 (ja) デバッグ支援装置およびデバッグ支援方法
JP5702651B2 (ja) 仮想マシン同期方法及びシステム及び運用系の仮想マシン及びプログラム
JP2007241431A (ja) トレースデータ記録装置
JP2002024055A (ja) コンピュータシステムおよびアプリケーションプログラムの動作再現方法
JP2006039843A (ja) Ramテスト回路、情報処理装置、及びramテスト方法