JP2010034103A - Optically coupled semiconductor relay - Google Patents
Optically coupled semiconductor relay Download PDFInfo
- Publication number
- JP2010034103A JP2010034103A JP2008191672A JP2008191672A JP2010034103A JP 2010034103 A JP2010034103 A JP 2010034103A JP 2008191672 A JP2008191672 A JP 2008191672A JP 2008191672 A JP2008191672 A JP 2008191672A JP 2010034103 A JP2010034103 A JP 2010034103A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor relay
- substrate
- optically coupled
- elements
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
Description
本発明は、同一基板上に受光素子とスイッチング素子とを実装させた光結合型半導体リレーの改良に関するものである。 The present invention relates to an improvement in an optically coupled semiconductor relay in which a light receiving element and a switching element are mounted on the same substrate.
従来の光結合型半導体リレーにおいては、基板やリードフレームに半導体素子を実装したものが知られており、それらに素子を接着するためには導電性接着剤が使用され、素子間や、素子、導電パターン間をワイヤで導電接続することが通例となっている。 Conventional optically coupled semiconductor relays are known in which semiconductor elements are mounted on a substrate or a lead frame, and a conductive adhesive is used to bond the elements to them, and between elements, elements, It is customary to electrically connect between conductive patterns with wires.
この種の光結合型半導体リレーは、微小な空間に素子などを配置したものであり、それらの絶縁性を保持するために、設計および製造において、素子の配置やワイヤの接続などには十分に注意が払われている。 This type of optically coupled semiconductor relay is a device in which elements and the like are arranged in a minute space, and in order to maintain their insulation, it is sufficient for element arrangement and wire connection in design and manufacturing. Attention has been paid.
一般に、リードフレームに素子を実装するものでは、素子が孤立配置される構造であるため、導電性接着剤が必要以上に広がることによって素子間が短絡するおそれはほとんどない。また特許文献1のものでは、絶縁性フィルムを用いて、さらに絶縁性を高めている。
しかしながら、同一の基板上に複数の素子を実装する半導体リレーでは、導電パターンは基板上で分離されているものの、素子を基板に接着させるためのペースト状の導電性接着剤が硬化前に広がってしまうことで素子間が短絡してしまうおそれがある。 However, in a semiconductor relay in which a plurality of elements are mounted on the same substrate, the conductive pattern is separated on the substrate, but the paste-like conductive adhesive for bonding the elements to the substrate spreads before curing. This may cause a short circuit between the elements.
図5は、同一基板上に受光素子とスイッチング素子を実装した箱型の半導体リレーの縦断面図である。この図に示すように、受光素子112とスイッチング素子113が実装される基板110上の両導電パターン102は近接しており、それらの間にはなんらの障壁もないため、ペースト状の導電性接着剤101が流れ広がれば容易に接触し、短絡してしまう。なお図中、111は発光素子、103はボンディングワイヤ、104はスルーホール、105は箱体外部に形成された導電パターンである。
FIG. 5 is a longitudinal sectional view of a box-type semiconductor relay in which a light receiving element and a switching element are mounted on the same substrate. As shown in this figure, both
したがって従来では、そのような事態となることを避けるために、導電性接着剤が広がっても相互に接触しない程度に安全な距離を離間させて素子を配置していた。特に、基板実装型の半導体リレーでは、同一基板上に実装される受光素子、スイッチング素子についての絶縁性の問題があった。 Therefore, conventionally, in order to avoid such a situation, the elements are arranged at a safe distance so as not to contact each other even if the conductive adhesive spreads. In particular, the substrate-mounting type semiconductor relay has a problem of insulation regarding the light receiving element and the switching element mounted on the same substrate.
本発明は、このような問題を考慮して提案されたもので、その目的は、受光素子、スイッチング素子を同一基板上に実装するものにおいて、導電性接着剤が広がることで素子間が短絡することを防止できる光結合型半導体リレーを提供することにある。 The present invention has been proposed in view of such a problem, and the object thereof is to mount a light receiving element and a switching element on the same substrate, and the conductive adhesive spreads to cause a short circuit between the elements. An object of the present invention is to provide an optically coupled semiconductor relay that can prevent this.
上記目的を達成するために、請求項1に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、基板上に実装された素子間には、絶縁性の仕切り壁が形成されていることを特徴とする。
In order to achieve the above object, the optically coupled semiconductor relay according to
請求項2に記載の光結合型半導体リレーは、請求項1において、仕切り壁には、壁内を上下に貫通し、上端部から基板上の導電パターンに導電可能に通じる壁内スルーホールが形成されている。 According to a second aspect of the present invention, there is provided the optical coupling type semiconductor relay according to the first aspect, wherein the partition wall is formed with a through-hole in the wall that vertically penetrates the wall and communicates with the conductive pattern on the substrate from the upper end portion. Has been.
請求項3に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、基板上に実装された素子間には、絶縁性の仕切り溝が形成されていることを特徴とする。
The optically coupled semiconductor relay according to
受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の各素子に対応した導電パターン上に実装し、該受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、
請求項3に記載の光結合型半導体リレーは、受光素子、スイッチング素子を、導電性接着剤を用いて、同一基板上の上記各素子に対応した導電パターン上に実装し、受光素子に対向して発光素子を配置した光結合型半導体リレーにおいて、同一基板上の各素子に対応した導電パターンは、導電パターンから基板側へ導電可能に通じるスルーホールが形成された絶縁性の台座の上に形成されていることを特徴とする。
In the optically coupled semiconductor relay in which the light receiving element and the switching element are mounted on a conductive pattern corresponding to each element on the same substrate using a conductive adhesive, and the light emitting element is disposed opposite to the light receiving element.
The optically coupled semiconductor relay according to
請求項1に記載の光結合型半導体リレーによれば、素子間に仕切り壁を設けているので、ペースト状の導電性接着剤が流れても、仕切り壁を乗り越えて隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、素子間の短絡を防止できる。
According to the optically coupled semiconductor relay according to
請求項2に記載の光結合型半導体リレーによれば、壁内スルーホールが仕切り壁に形成されているため、壁内スルーホールの上端にワイヤボンディングできる。このように底部よりも高い位置にある仕切り壁の上端にワイヤボンディングできるので、微小な空間でのボンディング作業を短絡の心配なく簡易に行える。 According to the optically coupled semiconductor relay of the second aspect, since the through-hole in the wall is formed in the partition wall, wire bonding can be performed on the upper end of the through-hole in the wall. In this way, wire bonding can be performed on the upper end of the partition wall located higher than the bottom, so that bonding work in a minute space can be easily performed without fear of a short circuit.
請求項3に記載の光結合型半導体リレーによれば、素子間に仕切り溝を設けているので、仕切り溝が流れ広がる接着剤を堰きとめることができ、導電性接着剤が隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、短絡を防止できる。
According to the optically coupled semiconductor relay according to
請求項4に記載の光結合型半導体リレーによれば、台座によって導電パターンが高い位置に形成されているため、導電性接着剤が隣接する素子やその導電パターン、導電性接着剤と接触するおそれがなく、素子間の短絡を防止できる。
According to the optically coupled semiconductor relay according to
また、これらの本発明の光結合型半導体リレーは、種々の仕切りによって導電性接着剤の広がりを堰き止める構造であるため、基板上に実装する複数の素子を、接着剤の広がることを考慮して離間配置する必要はなく、そのためリレーの小型化に寄与できる。 In addition, since these optically coupled semiconductor relays of the present invention have a structure that blocks the spread of the conductive adhesive by various partitions, it is considered that a plurality of elements mounted on the substrate are spread by the adhesive. Therefore, it is not necessary to arrange them separately, which can contribute to the miniaturization of the relay.
以下に、本発明の実施の形態について、添付図面を参照しながら説明する。以下に説明する基板型の光結合型半導体リレーは、セラミックスなどによる積層基板を箱型にパッケージ化したものを示しているが、これには限定されず、プリント基板を用いたものでもよい。また、各図に示す筐体型の光結合型半導体リレー(以下、半導体リレーと略す。)は、受光素子12およびスイッチング素子13を底部に実装した有底箱体21と、発光素子11を実装した蓋体22とよりなる。
Embodiments of the present invention will be described below with reference to the accompanying drawings. The substrate-type optically coupled semiconductor relay described below is a multilayer substrate made of ceramics or the like packaged in a box shape. However, the present invention is not limited to this, and a printed circuit board may be used. Further, a case-type optically coupled semiconductor relay (hereinafter, abbreviated as a semiconductor relay) shown in each figure has a bottomed
図1は、本発明の第1の実施形態を示す半導体リレーの構造説明図であり、図1(a)は縦断面図、(b)は箱体の平面図である。 1A and 1B are explanatory views of the structure of a semiconductor relay according to a first embodiment of the present invention. FIG. 1A is a longitudinal sectional view, and FIG. 1B is a plan view of a box.
この半導体リレー10は、導電パターンが形成された各基板に発光素子11、受光素子12、スイッチング素子13を実装させ、それらを組み合わせて構成されたものである。発光側基板22aは蓋体22に形成され、受光側基板21aは上方を開口した箱体21の底部21aに形成されている。この箱体21に蓋体22を被せることで密閉された筐体20を構成し、その内部には光結合空間23が形成されている。なお、筐体20内の光結合空間23には、不純物含有率の低い透光性樹脂を充填させてもよい。
The
また、導電パターン2,4は、箱体21の底部を構成する基板21aの内側と外側とに形成されており、それらは、孔の内面にメッキを施したスルーホール21cを通じて導電可能に接続されている。なお図1では、発光素子11に接続される導電パターン、スルーホールについては図示を省略している(後述する図2〜4についても同様)。
The
発光素子11は発光ダイオードなどよりなり、受光素子12はフォトダイオードなどよりなる。また、スイッチング素子13は、受光素子12の出力信号にもとづいてオン、オフ動作するMOSFETなどの半導体素子である。図例のものでは、2つのスイッチング素子13が実装されている。
The
これらの半導体素子は、上面、裏面などに電極(不図示)を有しており、裏面の電極は基板21a上の導電パターン2に銀ペーストなどの導電性接着剤1で接着されている。なお、導電性接着剤1は、図1(a)においては図示を省略している。また、上面の電極は、ボンディングワイヤ3を介して、他の素子の上面電極や基板21a上の導電パターン2と接続されている。
These semiconductor elements have electrodes (not shown) on the upper surface and the back surface, and the electrodes on the back surface are bonded to the
そして、この半導体リレー10の箱体21の底部基板21aには、受光素子12、2つのスイッチング素子13,13を個別に仕切る仕切り壁31が形成されている。この仕切り壁31は樹脂などの絶縁性素材よりなる。
A
このように、各素子12,13,13が絶縁性の仕切り壁31で仕切られているため、導電性接着剤1は硬化前のペースト状態であっても、流れて仕切り壁31を乗り越えるようなことはなく、そのため導電性接着剤1が、隣接する素子やその導電パターン2、導電性接着剤1と接触するおそれがなく、素子間の短絡を防止できる。
Thus, since each
図2は、本発明の第2の実施形態を示す半導体リレーの構造説明図であり、図2(a)は縦断面図、(b)は箱体の平面図である。 2A and 2B are explanatory views of the structure of the semiconductor relay according to the second embodiment of the present invention. FIG. 2A is a longitudinal sectional view and FIG. 2B is a plan view of a box.
本実施形態の半導体リレー10にも、第1の実施形態と同様に位置に絶縁性の仕切り壁31が形成されている。これらの仕切り壁31のうち、受光素子12とスイッチング素子13を仕切るものについては、壁内を上下に貫通する壁内スルーホール31aが形成されている。
Also in the
この壁内スルーホール31aの上端部は、スイッチング素子13の上面電極とワイヤ3で結ばれており、この壁内スルーホール31aを通じて、スイッチング素子13と、受光素子12側の底部基板21a上に形成した導電パターン2とが導電可能に接続されている。
The upper end portion of the in-wall through
このように本実施形態では、ワイヤ3は、底部21aに形成した導電パターン2よりも高い位置にある仕切り壁31の上端部にボンディングすればよい。そのため、キャピラリ(毛細管)などによるボンディング作業は、底部21aにボンディングすることにくらべ、周壁21bなどにじゃまされることもなく、精度よく効率的に行える。
As described above, in this embodiment, the
なお、ボンディングしやすいように仕切り壁31の上端面にも、壁内スルーホール31aに通じる導電パターンを形成するほうが望ましい。また、仕切り壁31はなるべく高く形成するほうがよい。
In order to facilitate bonding, it is desirable to form a conductive pattern on the upper end surface of the
第2の実施形態における他の構成については、第1の実施形態と同様であるため、同一の符号を付して、その説明は省略する。 Since other configurations in the second embodiment are the same as those in the first embodiment, the same reference numerals are given and description thereof is omitted.
図3は、本発明の第3の実施形態を示す半導体リレーの構造説明図であり、図3(a)は縦断面図、(b)は箱体の平面図である。 3A and 3B are explanatory views of the structure of a semiconductor relay according to a third embodiment of the present invention. FIG. 3A is a longitudinal sectional view, and FIG. 3B is a plan view of a box.
本実施形態の半導体リレー10には、第1の実施形態で示した仕切り壁と同様の位置に仕切り溝32が形成されている。この仕切り溝32の溝内面は絶縁処理を施されている。なお、基板21aが絶縁素材で構成されている場合には、その基板21aを削り取って仕切り溝32を形成すれば、その溝内面は絶縁処理をしなくてもよい。
In the
このように、各素子が絶縁性の仕切り溝32で仕切られているため、仕切り溝32が流れ広がる導電性接着剤1を堰き止めることができ、導電性接着剤1が、隣接する素子やその導電パターン2、導電性接着剤1と接触する可能性は低く、素子間の短絡を防止できる。また、両素子の導電性接着剤1が仕切り溝32内で接触しないように、仕切り溝を2重にしてもよい。また、仕切り溝内に仕切りを設けてもよい。
In this way, since each element is partitioned by the insulating
第3の実施形態における他の構成については、第1の実施形態と同様であるため、同一の符号を付して、その説明は省略する。 Since other configurations in the third embodiment are the same as those in the first embodiment, the same reference numerals are given and description thereof is omitted.
図4は、本発明の第4の実施形態を示す半導体リレーの構造説明図であり、図4(a)は縦断面図、(b)は箱体の平面図である。 4A and 4B are explanatory views of the structure of a semiconductor relay according to a fourth embodiment of the present invention. FIG. 4A is a longitudinal sectional view and FIG. 4B is a plan view of a box.
本実施形態では、2つのスイッチング素子13が、底部基板21a上に絶縁性の台座33を介して実装されている。この台座33には、上面に導電パターン2が形成されているとともに、その導電パターン2に通じるスルーホール33aが形成され、そのスルーホール33aは基板21aのスルーホール21cに連通している。すなわち、スイッチング素子13の裏面電極は、台座33、基板21aのそれぞれのスルーホール33a、21cを通じて、外部の導電パターン4と導電可能に接続されている。
In the present embodiment, two switching
このように、台座33の上に導電パターン2を形成して、その上に素子13を導電性接着剤1で貼り付けるようにしているため、その導電性接着剤1から、隣接する素子やその導電パターン2、導電性接着剤1までの距離は長くなり、素子間の短絡を防止できる。
In this way, the
なお図4の例では、台座33は3つの素子のうち2つのスイッチング素子13に対し設けているが、堰き止め効果を高めるために、受光素子12についても台座を設けるようにしてもよい。
In the example of FIG. 4, the
第4の実施形態の他の構成については、第1の実施形態と同様であるため、同一の符号を付して、その説明は省略する。 Since the other configuration of the fourth embodiment is the same as that of the first embodiment, the same reference numerals are given and description thereof is omitted.
以上には、導電性接着剤1の広がりを食い止める手段として、仕切り壁31、スルーホール付き仕切り壁31、仕切り溝32、台座33をそれぞれ使用した例を示したが、これらを適宜組み合わせた構造としてもよい。
The example in which the
また、以上の半導体リレーは、種々の仕切り手段によって導電性接着剤1の広がりを堰き止める構造であるため、基板上に実装する複数の素子を、導電性接着剤1の広がることを考慮して離間配置する必要はなく、リレーの小型化を図れる。
In addition, since the semiconductor relay described above has a structure that blocks the spreading of the
10 光結合型半導体リレー
11 発光素子
12 受光素子
13 スイッチング素子
20 筐体
21 箱体
21a 底部(受光側基板)
21b 周壁
21c スルーホール
22 蓋体
22a 発光側基板
23 光結合空間
31 仕切り壁
31a 壁内スルーホール
31b 上端
32 仕切り溝
33 台座
33a スルーホール
1 導電性接着剤
2 導電パターン(基板上)
3 ボンディングワイヤ
4 導電パターン(外側)
DESCRIPTION OF
21b
3
Claims (4)
上記基板上に実装された素子間には、絶縁性の仕切り壁が形成されていることを特徴とする光結合型半導体リレー。 In an optically coupled semiconductor relay in which a light receiving element and a switching element are mounted on a conductive pattern corresponding to each element on the same substrate using a conductive adhesive, and a light emitting element is disposed opposite to the light receiving element. ,
An optically coupled semiconductor relay, wherein an insulating partition wall is formed between elements mounted on the substrate.
上記仕切り壁には、壁内を上下に貫通し、上端部から上記基板上の導電パターンに導電可能に通じる壁内スルーホールが形成されている光結合型半導体リレー。 In claim 1,
An optically coupled semiconductor relay, wherein the partition wall is formed with an in-wall through-hole penetrating up and down in the wall so as to be conductive from the upper end portion to the conductive pattern on the substrate.
上記基板上に実装された素子間には、絶縁性の仕切り溝が形成されていることを特徴とする光結合型半導体リレー。 In an optically coupled semiconductor relay in which a light receiving element and a switching element are mounted on a conductive pattern corresponding to each element on the same substrate using a conductive adhesive, and a light emitting element is disposed opposite to the light receiving element. ,
An optically coupled semiconductor relay, wherein an insulating partition groove is formed between elements mounted on the substrate.
上記同一基板上の各素子に対応した導電パターンは、該導電パターンから基板側へ導電可能に通じるスルーホールが形成された絶縁性の台座の上に形成されていることを特徴とする光結合型半導体リレー。 In an optically coupled semiconductor relay in which a light receiving element and a switching element are mounted on a conductive pattern corresponding to each element on the same substrate using a conductive adhesive, and a light emitting element is disposed opposite to the light receiving element. ,
The conductive pattern corresponding to each element on the same substrate is formed on an insulating base in which a through hole is formed so as to be conductive from the conductive pattern to the substrate side. Semiconductor relay.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191672A JP2010034103A (en) | 2008-07-25 | 2008-07-25 | Optically coupled semiconductor relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191672A JP2010034103A (en) | 2008-07-25 | 2008-07-25 | Optically coupled semiconductor relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010034103A true JP2010034103A (en) | 2010-02-12 |
Family
ID=41738272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191672A Withdrawn JP2010034103A (en) | 2008-07-25 | 2008-07-25 | Optically coupled semiconductor relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010034103A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779701A (en) * | 2011-05-09 | 2012-11-14 | 兴亚株式会社 | Fusing resistor |
JP2015056531A (en) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | Mounting member and optical coupling device |
CN104916729A (en) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | Photocoupler |
JP2016195276A (en) * | 2016-07-22 | 2016-11-17 | 株式会社東芝 | Semiconductor device |
CN110168745A (en) * | 2017-01-05 | 2019-08-23 | 松下电器产业株式会社 | Semiconductor relay |
CN112491479A (en) * | 2019-09-12 | 2021-03-12 | 住友电气工业株式会社 | Light receiving device |
US11824134B2 (en) | 2020-09-17 | 2023-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2008
- 2008-07-25 JP JP2008191672A patent/JP2010034103A/en not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779701A (en) * | 2011-05-09 | 2012-11-14 | 兴亚株式会社 | Fusing resistor |
JP2015056531A (en) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | Mounting member and optical coupling device |
US9379273B2 (en) | 2013-09-12 | 2016-06-28 | Kabushiki Kaisha Toshiba | Semiconductor device having a mounting member that includes a die pad unit and terminals with multiple conductive regions |
US9722127B2 (en) | 2013-09-12 | 2017-08-01 | Kabushiki Kaisha Toshiba | Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions |
CN104916729A (en) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | Photocoupler |
JP2016195276A (en) * | 2016-07-22 | 2016-11-17 | 株式会社東芝 | Semiconductor device |
CN110168745A (en) * | 2017-01-05 | 2019-08-23 | 松下电器产业株式会社 | Semiconductor relay |
CN112491479A (en) * | 2019-09-12 | 2021-03-12 | 住友电气工业株式会社 | Light receiving device |
CN112491479B (en) * | 2019-09-12 | 2023-07-28 | 住友电气工业株式会社 | Light receiving device |
US11824134B2 (en) | 2020-09-17 | 2023-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5226498B2 (en) | Light emitting device | |
JP2010034103A (en) | Optically coupled semiconductor relay | |
TW201637244A (en) | Light emitting diode package structure and manufacturing method thereof | |
JPWO2012050110A1 (en) | LED module | |
JP2012124191A (en) | Light emitting device and manufacturing method of the same | |
JP4203374B2 (en) | Light emitting device | |
JP2010153861A (en) | Light emitting diode package structure | |
JP2007019484A (en) | Stacked package | |
JP2015225917A (en) | Led module, and packaging structure of led module | |
JP2018530918A (en) | Optoelectronic components including lead frames with reinforced structures | |
WO2018105448A1 (en) | Light emitting device | |
JP2010226091A (en) | Light emitting device | |
JP2018520500A (en) | Method and lead frame for machining a lead frame | |
JP2017059818A (en) | LED package | |
JP2008288487A (en) | Surface-mounted light emitting diode | |
US7508008B2 (en) | Light-emitting device | |
JP4908669B2 (en) | Chip light emitting device | |
JP5116643B2 (en) | Light emitting device | |
KR101363980B1 (en) | Optical module and manufacturing method thereof | |
JP5913432B2 (en) | Chip light emitting device | |
KR101778140B1 (en) | Semiconductor light emitting device and method of the same | |
KR102111142B1 (en) | Light emitting device and method of making the same | |
KR101443121B1 (en) | Light emitting device package and method for manufacturing the same | |
JP5502881B2 (en) | Surface mountable device | |
JP2016018990A (en) | Package structure and method of manufacturing the same and mounting member |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |