JP2010032761A - 昇圧回路、ドライバ及び表示装置 - Google Patents

Abstract

【課題】周波数不定の動作により生じるノイズを低減すること。
【解決手段】本発明では、奇数ライン目（１、３、…、３１９ライン目）の表示データ（ＤＡＴＡ）、又は、偶数ライン目（２、４、…、３２０ライン目）の表示データ（ＤＡＴＡ）が表示部（１０）に表示されるときだけ、パルススキップ動作を行う。即ち、パルススキップ動作が行われるタイミングは、１フレームデータの全てのライン（３２０ライン分）に対して半分（１６０ライン分）である。このため、パルススキップ動作により生じるノイズが１／２に低減される。
【選択図】図６Ａ

Description

本発明は、昇圧回路、これを用いたドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び表示装置に関する。

ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などの表示装置が普及されている。このような表示装置は、表示部と、表示データを表示部に表示するドライバＩＣ（以下、ドライバ）とを具備している。表示装置が携帯機器で使われる場合、ドライバには、チャージポンプ方式の電源回路が内蔵される。この電源回路は、電池等から供給される電圧（供給電圧）に基づいて、ドライバへの出力電圧を生成し、ドライバに供給する。

特許文献１（特開２０００−１６６２２０号公報）には、この種のチャージポンプ方式の電源回路が記載されている。この電源回路は、特許文献１の図１に示されるように、チャージポンプ方式の昇圧部を具備し、昇圧部は、入力電圧Ｖｉｎと昇圧用クロック信号ＣＬＫＡとを入力し、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに昇圧する。この昇圧部は、特許文献１の図３に示されるような昇圧回路を備えている。昇圧回路は、昇圧用クロック信号によりスイッチング動作を行うスイッチ部を備えている。電源回路は、特許文献１の図１に示されるように、更に、昇圧制御部と、比較部と、電圧分割回路とを具備している。比較部は、電圧分割回路により生成された分割電圧と制御電圧とを比較し、その結果として出力信号を出力する。昇圧制御部は、出力信号と動作用クロック信号とを論理処理して、上記の昇圧用クロック信号を生成する。昇圧用クロック信号は、特許文献１の図７に示されるように、分割電圧の値に応じて、動作用クロック信号のパルス（“Ｈ”レベル）がスキップされて“Ｌ”レベルとなり、周波数不定の信号となる。したがって、昇圧回路のスイッチング動作は、周波数不定の動作となる。

特開２０００−１６６２２０号公報

ところで、上述したように、特許文献１に記載された電源回路において、昇圧回路のスイッチング動作は周波数不定の動作となり、一定周期ではない。このため、ドライバが表示部を駆動するための水平同期信号に対して非同期である。したがって、上述の電源回路の昇圧電圧（出力電圧Ｖｏｕｔ）がドライバ内のアンプ回路や階調電圧生成回路の電源として用いられると、スイッチ部のスイッチング動作に起因するノイズが表示部に乗ってしまう。その結果、表示部が表示データを表す画面を表示するときに、その画面にノイズが生じてしまい、表示品質を低下させるという問題がある。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の昇圧回路（４０）は、昇圧部（５０）と、昇圧制御部（７０）と、電圧比較部（６０、８０）と、パルススキップ動作制御部（９０）と、を具備している。前記昇圧部（５０）は、容量素子（Ｃ１）を備え、基準電圧（ＶＤＤ）に対応する電荷を前記容量素子（Ｃ１）に蓄える充電動作、又は、前記基準電圧（ＶＤＤ）と前記容量素子（Ｃ１）に蓄えられた電荷に対応する電圧とを加えた出力電圧（ＶＤＤ２）を出力する昇圧動作を実行する。前記昇圧制御部（７０）は、昇圧クロック信号（ＶＣＬＫ）に応じて、前記充電動作と前記昇圧動作とを交互に実行するように前記昇圧部（５０）を制御する。前記電圧比較部（６０、８０）は、前記出力電圧（ＶＤＤ２）が目標電圧に達したときに、パルススキップ動作実行指示｛ＣＯＭＯＵＴ（Ｌ）｝を出力する。前記パルススキップ動作制御部（９０）は、表示部（１０）に表示される１画面分のフレームデータを監視する。前記フレームデータは、１ライン目から最終ライン目までの表示データ（ＤＡＴＡ）を含んでいる。前記パルススキップ動作制御部（９０）は、１ライン分の表示データ（ＤＡＴＡ）として奇数ライン目の表示データ（ＤＡＴＡ）と偶数ライン目の表示データ（ＤＡＴＡ）のうちの一方の表示データ（ＤＡＴＡ）が前記表示部（１０）に表示されるときに、パルススキップ動作許可指示｛ＬＯＵＴ（Ｈ）｝を出力する。前記昇圧制御部（７０）は、前記昇圧動作の実行時に、前記パルススキップ動作実行指示｛ＣＯＭＯＵＴ（Ｌ）｝と前記パルススキップ動作許可指示｛ＬＯＵＴ（Ｈ）｝とに応じて、前記昇圧動作の実行を停止して前記充電動作を実行するパルススキップ動作を行うように前記昇圧部（５０）を制御する。

本発明では、奇数ライン目（１、３、…、３１９ライン目）の表示データ（ＤＡＴＡ）、又は、偶数ライン目（２、４、…、３２０ライン目）の表示データ（ＤＡＴＡ）が表示部（１０）に表示されるときだけ、パルススキップ動作を行う。即ち、パルススキップ動作が行われるタイミングは、１フレームデータの全てのラインに対して半分である。このため、パルススキップ動作により生じるノイズが１／２に低減される。

以下に添付図面を参照して、本発明の実施例による昇圧回路が適用される表示装置について詳細に説明する。本発明の実施例による表示装置は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などに適用される。

［構成］
図１は、本発明の実施例による表示装置として、ＴＦＴ型液晶表示装置１の構成を示している。

本発明の実施例によるＴＦＴ型液晶表示装置１は、表示部（液晶パネル）１０を具備している。以下、液晶パネル１０がＱＶＧＡ（２４０×３２０画素）パネルであるとして説明する。液晶パネル１０は、マトリクス状に配置された複数のドット画素１１を具備している。複数のドット画素１１の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１２と、画素容量１５とを具備している。画素容量１５は、画素電極と、画素電極に対向する対向電極とを具備している。対向電極は対向電極ドライバ（図示しない）に接続されている。ＴＦＴ１２は、ドレイン電極１３と、画素電極に接続されたソース電極１４と、ゲート電極１６と、を具備している。例えば、液晶パネル１０が単色のパネルである場合、複数のドット画素１１として（２４０×３２０）個の画素が配置される。また、多色のパネルである場合、各画素は赤（Ｒ）、緑（Ｇ）、黒（Ｂ）を表すドット画素の集合になり、複数のドット画素１１としてパネルの水平方向には、２４０個ではなく、２４０×３（Ｒ、Ｇ、Ｂ）＝７２０個が配置される。図１には、便宜上、単色のパネルである場合を図示して、以下の説明をする。

本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、ゲート線Ｇ１〜Ｇ３２０と、データ線Ｓ１〜Ｓ２４０とを具備している。ゲート線Ｇ１〜Ｇ３２０は、それぞれ、３２０行（ライン）のドット画素１１のＴＦＴ１２のゲート電極１６に接続されている。データ線Ｓ１〜Ｓ２４０は、それぞれ、２４０列のドット画素１１のＴＦＴ１２のドレイン電極１３に接続されている。

本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、複数のドット画素１１を駆動するための駆動回路として、ゲートドライバ２０とソースドライバ３０とを具備している。ゲートドライバ２０は、チップ上（図示しない）に設けられ、ゲート線Ｇ１〜Ｇ３２０に接続されている。ソースドライバ３０は、チップ上に設けられ、データ線Ｓ１〜Ｓ２４０に接続されている。

本発明の実施例によるＴＦＴ型液晶表示装置１は、更に、タイミングコントローラ２を具備している。携帯機器では、通常、タイミングコントローラ２は、タイミングコントローラ２＋ソースドライバ１３０、タイミングコントローラ２＋ソースドライバ１３０＋ゲートドライバ２０のように、１チップにＩＣ化されることが多い。

タイミングコントローラ２は、１水平期間を表す水平同期信号ＨＳＹＮＣと、ゲート線Ｇ１〜Ｇ３２０をこの順に選択するためのゲートクロック信号ＧＣＬＫと、を出力する。例えば、タイミングコントローラ２は、ゲート線Ｇ１〜Ｇ３２０のうちのゲート線Ｇ１を選択するためのゲートクロック信号ＧＣＬＫを出力する。ゲートドライバ２０は、ゲートクロック信号ＧＣＬＫと水平同期信号ＨＳＹＮＣとに応じて、１水平期間において選択信号をゲート線Ｇ１に出力する（ゲート線Ｇ１を選択する）。この選択信号は、ゲート線Ｇ１に対応する１ライン分の（１×２４０）個のドット画素１１のＴＦＴ１２のゲート電極１６に供給され、ＴＦＴ１２は選択信号によりオンする。ゲート線Ｇ２〜Ｇ３２０についても同じである。

タイミングコントローラ２は、液晶パネル１０に表示される１画面分のフレームデータを現在のフレームデータから次のフレームデータに切り替えるためのフレーム切り替え信号ＦＳを出力する。フレームデータは、１ライン目から最終ライン目までの表示データＤＡＴＡを含んでいる。ゲートドライバ２０は、ゲート線Ｇ３２０を選択しているときに、タイミングコントローラ２からゲートクロック信号ＧＣＬＫと水平同期信号ＨＳＹＮＣとフレーム切り替え信号ＦＳとが供給されたものとする。この場合、ゲートドライバ２０は、ゲートクロック信号ＧＣＬＫと水平同期信号ＨＳＹＮＣとフレーム切り替え信号ＦＳとに応じて、ゲート線Ｇ１を選択する。

タイミングコントローラ２は、１ライン分の表示データＤＡＴＡとして、１ライン目から３２０ライン目までの表示データＤＡＴＡをこの順にソースドライバ３０に出力する。また、タイミングコントローラ２は、クロック信号ＣＬＫと昇圧クロック信号ＶＣＬＫとシフトパルス信号ＳＴＨとをソースドライバ３０に出力する。ここで、ソースドライバ３０の構成、動作については後述する。

図２、図３は、ソースドライバ３０の構成を示している。

ソースドライバ３０は、シフトレジスタ３１と、データレジスタ３２と、ラッチ回路３３と、レベルシフタ３４と、デジタル／アナログコンバータ（ＤＡＣ；Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）３５と、アンプ回路３６と、階調電圧生成回路３７と、昇圧回路４０（電源回路４０）と、を具備している。アンプ回路３６は、その出力がデータ線Ｓ１〜Ｓ２４０にそれぞれ接続されたアンプ部ＡＭＰ１〜ＡＭＰ２４０を備えている。

昇圧回路４０は、基準電圧ＶＤＤ（ＶＤＤは０＜ＶＤＤを満たす正数）よりも大きい出力電圧ＶＤＤ２（ＶＤＤ２はＶＤＤ＜ＶＤＤ２を満たす正数）をアンプ回路３６と階調電圧生成回路３７とに供給する。アンプ回路３６は、昇圧回路４０から出力電圧供給ノードＮ_ＶＤＤ２に供給される出力電圧ＶＤＤ２を電源電圧として使用する。

階調電圧生成回路３７は、γ補正用基準電圧発生回路３８と、γ補正用抵抗素子Ｒ１と、容量素子Ｃｏ１と、を具備している。

γ補正用基準電圧発生回路３８は、昇圧回路４０が出力電圧ＶＤＤ２を供給するための出力電圧供給ノードＮ_ＶＤＤ２と、接地との間に接続されている。階調電圧生成回路３７は、γ補正用基準電圧発生回路３８により、出力電圧供給ノードＮ_ＶＤＤ２に供給される出力電圧ＶＤＤ２に対して、複数の階調電圧を生成するために必要なγ補正用基準電圧ＶＳ（ＶＳは０＜ＶＳ＜ＶＤＤ２を満たす正数）を生成し、γ補正用抵抗素子Ｒ１に供給する。

容量素子Ｃｏ１は、γ補正用基準電圧発生回路３８がγ補正用基準電圧ＶＳを供給するためのγ補正用基準電圧供給ノードＮ_ＶＳと、接地との間に接続されている。γ補正用抵抗素子Ｒ１は、γ補正用基準電圧供給ノードＮ_ＶＳと接地との間に接続され、直列接続された複数の階調抵抗素子（図示しない）を備えている。階調電圧生成回路３７は、γ補正用基準電圧供給ノードＮ_ＶＳに供給されるγ補正用基準電圧ＶＳを複数の階調抵抗素子により分圧し、複数の階調電圧を生成し、ＤＡＣ３５に供給する。例えば、本発明の実施例によるＴＦＴ型液晶表示装置１では６４階調表示を行う場合、階調電圧生成回路３７は、γ補正用基準電圧ＶＳを６３個の階調抵抗素子により分圧し、６４階調の階調電圧を生成し、ＤＡＣ３５に供給する。

ソースドライバ３０の動作について説明する。

昇圧回路４０は、充電動作と昇圧動作とを交互に実行する。充電動作では、昇圧回路４０は、基準電圧に対応する電荷を容量素子に蓄える。昇圧動作では、昇圧回路４０は、タイミングコントローラ２からの昇圧クロック信号ＶＣＬＫに応じて、基準電圧と容量素子に蓄えられた電荷に対応する電圧とを加えた出力電圧として、出力電圧ＶＤＤ２を生成し、アンプ回路３６と階調電圧生成回路３７とに供給する。

階調電圧生成回路３７は、γ補正用基準電圧発生回路３８により、昇圧回路４０からの出力電圧ＶＤＤ２に対してγ補正用基準電圧ＶＳを生成する。階調電圧生成回路３７は、γ補正用抵抗素子Ｒ１により、γ補正用基準電圧ＶＳを分圧して複数の階調電圧を生成し、ＤＡＣ３５に供給する。

シフトレジスタ３１は、シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。

データレジスタ３２は、タイミングコントローラ２からの１ライン分の表示データＤＡＴＡ（２４０個の表示データ）を、シフトレジスタ３１からのシフトパルス信号ＳＴＨに同期して取り込み、ラッチ回路３３に出力する。ラッチ回路３３は、その２４０個の表示データをそれぞれ同タイミングでラッチし、レベルシフタ３４に出力する。レベルシフタ３４は、それぞれ、２４０個の表示データに対するレベル変換を行い、ＤＡＣ３５に出力する。ＤＡＣ３５は、階調電圧生成回路３７により出力される複数の階調電圧の中から、レベルシフタ３４からの２４０個の表示データに対応する出力階調電圧を選択するデジタル／アナログ変換を施す。ＤＡＣ３５は、それぞれ、デジタル／アナログ変換が施された２４０個の出力階調電圧をアンプ回路３６に出力する。

アンプ回路３６のアンプ部ＡＭＰ１〜ＡＭＰ２４０は、ＤＡＣ３５からの２４０個の出力階調電圧に対してインピーダンス変換を施し、それぞれデータ線Ｓ１〜Ｓ２４０に出力し、液晶パネル１０の１ライン分の画素として（１×２４０）個の画素を駆動する。例えば、ゲート線Ｇ１とデータ線Ｓ１〜Ｓ２４０とに対応する（１×２４０）個のドット画素１１のＴＦＴ１２はオンしている。この場合、（１×２４０）個のドット画素１１の画素容量１５には、それぞれ、２４０個の表示データが書き込まれ、次の書き込みまで保持される。これにより、１ライン分の表示データＤＡＴＡ（２４０個の表示データ）が表示される。

昇圧回路４０により出力される出力電圧ＶＤＤ２は、低圧素子の耐圧を超える。このため、昇圧回路４０は、低圧素子よりも耐圧が高い高圧素子で構成することにより、耐圧の問題を解決する。

ここで、低圧素子、高圧素子について補足説明する。昇圧回路１４０がＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを含んでいる場合、低圧素子とは、その製造プロセスにおける最短のチャネル長のものをいい、高圧素子とはそれより長いチャネル長又は高圧素子専用の追加プロセス等を適用して、同じ増幅率（ｈｆｅ）のトランジスタを作った場合に、マスクレイアウトサイズが低圧素子より大きくなるものをいう。

しかし、高圧素子は、低圧素子よりも素子単体のマスクレイアウト上の面積が大きく、チップサイズが大きくなってしまう上に、コストもかかってしまうというデメリットがある。このため、できる限り低圧素子を利用した昇圧回路が必要である。そこで、昇圧回路４０に低圧素子を使用した場合、素子の耐圧を超えないような出力電圧制限として、パルススキップ動作が必要となる。パルススキップ動作とは、出力電圧（出力電圧ＶＤＤ２）が目標電圧に到達したときに、上述の昇圧動作の実行を停止して、上述の充電動作を実行することをいう。

この場合、昇圧回路４０は、後述のスイッチを用いたスイッチング動作により、パルススキップ動作を実行する。ところが、パルススキップ動作により、昇圧回路４０のスイッチング動作は周波数不定の動作となり、一定周期ではない。このため、水平同期信号ＨＳＹＮＣに対して非同期である。したがって、出力電圧ＶＤＤ２がアンプ回路３６と階調電圧生成回路３７の電源として用いられると、後述のスイッチのスイッチング動作に起因するノイズが液晶パネル１０に乗ってしまう。そこで、本発明の実施例によるＴＦＴ型液晶表示装置１では、以下の構成・動作により、パルススキップ動作により生じるノイズを低減する。

図４は、昇圧回路４０の構成を示している。

昇圧回路４０は、昇圧部５０と、電圧比較部６０、８０と、昇圧制御部７０と、パルススキップ動作制御部９０と、を具備している。

昇圧部５０は、基準電源５１と、スイッチＳＷ１〜ＳＷ４と、容量素子Ｃｏ２と、昇圧用容量素子Ｃ１と、を具備している。基準電源５１は、基準電圧供給ノードＮ_ＶＤＤと接地との間に接続され、基準電圧供給ノードＮ_ＶＤＤに基準電圧ＶＤＤを供給する。スイッチＳＷ１、ＳＷ２は、低圧素子のＭＯＳトランジスタであり、そのＭＯＳトランジスタのゲートには、昇圧制御信号が反転された反転昇圧制御信号が供給される。スイッチＳＷ１、ＳＷ２は、反転昇圧制御信号の信号レベルがハイレベル（Ｈ）であるときにオンする。スイッチＳＷ３、ＳＷ４は、低圧素子のＭＯＳトランジスタであり、そのＭＯＳトランジスタのゲートには、昇圧制御信号が供給される。スイッチＳＷ３、ＳＷ４は、昇圧制御信号の信号レベルがハイレベル（Ｈ）であるときにオンする。スイッチＳＷ２は、基準電圧供給ノードＮ_ＶＤＤと接地との間に接続されている。スイッチＳＷ１は、基準電圧供給ノードＮ_ＶＤＤとスイッチＳＷ２との間に接続されている。昇圧用容量素子Ｃ１は、スイッチＳＷ１とスイッチＳＷ２との間に接続されている。スイッチＳＷ３は、基準電圧供給ノードＮ_ＶＤＤとスイッチＳＷ２との間に接続されている。スイッチＳＷ４は、スイッチＳＷ１と昇圧用容量素子Ｃ１間に設けられた正極容量ノードＮ_Ｃ１＋と、上述の出力電圧供給ノードＮ_ＶＤＤ２との間に接続されている。容量素子Ｃｏ２は、出力電圧供給ノードＮ_ＶＤＤ２と接地との間に接続されている。

電圧比較部６０は、安定化電源６１と、コンパレータＣＯＭ１と、直列接続された抵抗素子Ｒ２、Ｒ３と、を具備している。抵抗素子Ｒ３は、出力電圧供給ノードＮ_ＶＤＤ２と接地との間に接続され、抵抗素子Ｒ２は、出力電圧供給ノードＮ_ＶＤＤ２と抵抗素子Ｒ３との間に接続されている。コンパレータＣＯＭ１は、正転入力端子と反転入力端子と出力端子とを備えている。安定化電源６１は、コンパレータＣＯＭ１の正転入力端子と接地との間に接続され、その正転入力端子に参照基準電圧ＶＲＥＦ（ＶＲＥＦは０＜ＶＲＥＦを満たす正数）を供給する。コンパレータＣＯＭ１の反転入力端子は、抵抗素子Ｒ２と抵抗素子Ｒ３との間に接続され、抵抗素子Ｒ２、Ｒ３により分圧された分圧電圧ＣＯＭＩＮが供給される。

電圧比較部８０は、コンパレータＣＯＭ２と、抵抗素子Ｒ４と、を具備している。抵抗素子Ｒ４は、出力電圧供給ノードＮ_ＶＤＤ２と抵抗素子Ｒ２との間に接続されている。コンパレータＣＯＭ２は、正転入力端子と反転入力端子と出力端子とを備えている。コンパレータＣＯＭ２の正転入力端子は、安定化電源６１に接続され、安定化電源６１から参照基準電圧ＶＲＥＦ（ＶＲＥＦは０＜ＶＲＥＦを満たす正数）が供給される。コンパレータＣＯＭ２の反転入力端子は、抵抗素子Ｒ４と抵抗素子Ｒ２との間に接続され、抵抗素子Ｒ４、Ｒ２、Ｒ３により分圧された分圧電圧ＣＯＭＩＮ２が供給される。

パルススキップ動作制御部９０は、ラインナンバー信号出力回路９１と、アンド回路ＡＮＤ２と、オア回路ＯＲ１と、を具備している。ラインナンバー信号出力回路９１の入力は、タイミングコントローラ２に接続され、その入力には、タイミングコントローラ２から水平同期信号ＨＳＹＮＣ、フレーム切り替え信号ＦＳが供給される。アンド回路ＡＮＤ２は、２つの入力端子と出力端子とを備えている。アンド回路ＡＮＤ２の２つの入力端子のうちの一方の入力端子は、ラインナンバー信号出力回路９１の出力が接続され、その一方の入力端子には、ラインナンバー信号出力回路９１から出力信号ＬＯＵＴが供給される。アンド回路ＡＮＤ２の他方の入力端子は、コンパレータＣＯＭ１の出力端子に接続されている。オア回路ＯＲ１は、２つの入力端子と出力端子とを備えている。オア回路ＯＲ１の２つの入力端子のうちの一方の入力端子は、アンド回路ＡＮＤ２の出力端子に接続されている。オア回路ＯＲ１の他方の入力端子は、コンパレータＣＯＭ２の出力端子に接続されている。

昇圧制御部７０は、アンド回路ＡＮＤ１と、反転素子７１と、レベルシフト回路７２と、を具備している。アンド回路ＡＮＤ１は、２つの入力端子と出力端子とを備え、反転素子７１は、入力端子と出力端子とを備えている。レベルシフト回路７２は、ある電圧に対してスイッチＳＷ１、ＳＷ２をオンするために必要な電圧にレベルシフトする第１レベルシフト部と、ある電圧に対してスイッチＳＷ３、ＳＷ４をオンするために必要な電圧にレベルシフトする第２レベルシフト部と、を備えている。アンド回路ＡＮＤ１の２つの入力端子のうちの一方の入力端子は、タイミングコントローラ２に接続され、その一方の入力端子には、タイミングコントローラ２から昇圧クロック信号ＶＣＬＫが供給される。アンド回路ＡＮＤ１の他方の入力端子は、オア回路ＯＲ１の出力端子に接続され、その他方の入力端子には、オア回路ＯＲ１から出力信号が供給される。アンド回路ＡＮＤ１の出力端子は、レベルシフト回路７２の第２レベルシフト部の入力と反転素子７１の入力端子とに接続されている。反転素子７１の出力端子は、レベルシフト回路７２の第１レベルシフト部の入力に接続されている。レベルシフト回路７２の第１レベルシフト部は、その出力がスイッチＳＷ１、ＳＷ２に接続され、反転昇圧制御信号が表す電圧（信号レベル）をレベルシフトしてスイッチＳＷ１、ＳＷ２に出力する。レベルシフト回路７２の第２レベルシフト部は、その出力がスイッチＳＷ３、ＳＷ４に接続され、昇圧制御信号が表す電圧（信号レベル）をレベルシフトしてスイッチＳＷ３、ＳＷ４に出力する。

［動作］
昇圧回路４０の動作について図４、図５、図６Ａ、図６Ｂを用いて説明する。図５は、パルススキップ動作制御部９０のラインナンバー信号出力回路９１の動作を示す真理値表である。図６Ａ、図６Ｂは、昇圧回路４０におけるパルススキップ動作を示すタイミングチャートである。

上述のように、タイミングコントローラ２は、クロック信号ＣＬＫと、１ライン分の表示データＤＡＴＡと、昇圧クロック信号ＶＣＬＫ（後述）と、１水平期間を表す水平同期信号ＨＳＹＮＣ（後述）と、液晶パネル１０の１画面分のフレームデータを次のフレームデータに切り替えるためのフレーム切り替え信号ＦＳ（後述）と、をソースドライバ３０に出力する。ここで、タイミングコントローラ２は、１ライン分の表示データＤＡＴＡとして、１ライン目から３２０ライン目までの表示データＤＡＴＡをこの順にソースドライバ３０に出力するとき、１番目から３２０番目までの水平同期信号ＨＳＹＮＣをこの順にゲートドライバ２０とソースドライバ３０とに出力する。この場合、アンド回路ＡＮＤ１の一方の入力端子には、タイミングコントローラ２から昇圧クロック信号ＶＣＬＫが供給される。ラインナンバー信号出力回路９１の入力には、水平同期信号ＨＳＹＮＣとフレーム切り替え信号ＦＳとが供給される。

また、昇圧クロック信号ＶＣＬＫの信号レベルがアクティブ状態を表している場合をハイレベル（Ｈ）とし、インアクティブ状態を表している場合をロウレベル（Ｌ）とする。後述する信号の信号レベルについても、アクティブ状態を表している場合をハイレベル（Ｈ）とし、インアクティブ状態を表している場合をロウレベル（Ｌ）とする。

（充電動作・昇圧動作について）
昇圧部５０において、反転昇圧制御信号の信号レベルがアクティブ状態であるとき、即ち、ハイレベル（Ｈ）であるときに、スイッチＳＷ１、ＳＷ２がオンする。昇圧制御信号の信号レベルがインアクティブ状態であるとき、即ち、ロウレベル（Ｌ）であるときに、スイッチＳＷ３、ＳＷ４がオフする。この場合、昇圧部５０は、昇圧用容量素子Ｃ１に基準電圧ＶＤＤ（ＶＤＤは０＜ＶＤＤを満たす正数）に対応する電荷を蓄える充電動作を実行する。一方、反転昇圧制御信号の信号レベルがロウレベル（Ｌ）であるときにスイッチＳＷ１、ＳＷ２がオフし、昇圧制御信号の信号レベルがハイレベル（Ｈ）であるときにスイッチＳＷ３、ＳＷ４がオンする。この場合、昇圧部５０は、基準電圧ＶＤＤと昇圧用容量素子Ｃ１に蓄えられた電圧とが加算された出力電圧ＶＤＤ２（ＶＤＤ２はＶＤＤ＜ＶＤＤ２を満たす正数）を出力電圧供給ノードＮ_ＶＤＤ２に出力する昇圧動作を実行する。昇圧部５０では、昇圧用容量素子Ｃ１に対して充電動作・昇圧動作をくり返して実行することによって、出力電圧ＶＤＤ２が基準電圧ＶＤＤの２倍の電圧に向かって昇圧していく。

（設定について）
電圧比較部６０において、抵抗素子Ｒ４、Ｒ２と抵抗素子Ｒ３により出力電圧ＶＤＤ２が分圧されて、抵抗素子Ｒ２と抵抗素子Ｒ３との間のノードに分圧電圧ＣＯＭＩＮ１が印加される。即ち、コンパレータＣＯＭ１の反転入力端子に分圧電圧ＣＯＭＩＮ１が供給される。コンパレータＣＯＭ１は、その反転入力端子に供給される分圧電圧ＣＯＭＩＮ１と、その正転入力端子に供給される参照基準電圧ＶＲＥＦとを比較し、比較結果として、電圧を示す出力信号ＣＯＭＯＵＴをその出力端子により出力する。コンパレータＣＯＭ１における出力電圧ＶＤＤ２に対する目標電圧Ｖｘは、基準電圧ＶＤＤの２倍以下に設定されている｛Ｖｘは、ＶＲＥＦ＜Ｖｘ＜（２×ＶＤＤ２）を満たす正数｝。

電圧比較部８０において、抵抗素子Ｒ４と抵抗素子Ｒ２、Ｒ３により出力電圧ＶＤＤ２が分圧されて、抵抗素子Ｒ４と抵抗素子Ｒ２との間のノードに分圧電圧ＣＯＭＩＮ２が印加される。即ち、コンパレータＣＯＭ２の反転入力端子に分圧電圧ＣＯＭＩＮ２が供給される。コンパレータＣＯＭ２は、その反転入力端子に供給される分圧電圧ＣＯＭＩＮ２と、その正転入力端子に供給される参照基準電圧ＶＲＥＦとを比較し、比較結果として、電圧を示す出力信号ＣＯＭＯＵＴ２をその出力端子により出力する。コンパレータＣＯＭ２における出力電圧ＶＤＤ２に対する検知電圧Ｖｙは、目標電圧Ｖｘよりも低く設定されている｛Ｖｙは、ＶＲＥＦ＜Ｖｙ＜Ｖｘを満たす正数｝。例えば、目標電圧Ｖｘが５．５［Ｖ］である場合、検知電圧Ｖｙが５．３［Ｖ］であるものとする。

（昇圧動作の実行）
電圧比較部８０において、出力電圧ＶＤＤ２が検知電圧Ｖｙを下回ったとき、分圧電圧ＣＯＭＩＮ２が参照基準電圧ＶＲＥＦよりも低くなる（ＣＯＭＩＮ２＜ＶＲＥＦ）。このとき、コンパレータＣＯＭ２は、出力信号ＣＯＭＯＵＴ２の信号レベルをハイレベル（Ｈ）にする。パルススキップ動作制御部９０において、オア回路ＯＲ１は、アンド回路ＡＮＤ２からの出力、コンパレータＣＯＭ２からの出力信号ＣＯＭＯＵＴ２に応じて出力信号をその出力端子により出力する。オア回路ＯＲ１は、出力信号ＣＯＭＯＵＴ２の信号レベルがハイレベル（Ｈ）であるため、出力信号の信号レベルをハイレベル（Ｈ）にする。昇圧制御部７０において、アンド回路ＡＮＤ１は、昇圧クロック信号ＶＣＬＫ、オア回路ＯＲ１からの出力信号に応じて昇圧制御信号をその出力端子により出力する。反転素子７１は、昇圧制御信号の信号レベルを反転して反転昇圧制御信号として出力する。アンド回路ＡＮＤ１は、オア回路ＯＲ１からの出力信号の信号レベルがハイレベル（Ｈ）であるため、昇圧クロック信号ＶＣＬＫの信号レベルをそのまま昇圧制御信号の信号レベルとして出力する。アンド回路ＡＮＤ１は、昇圧クロック信号ＶＣＬＫ、オア回路ＯＲ１からの出力信号の信号レベルが共にハイレベル（Ｈ）である場合、昇圧制御信号の信号レベルをハイレベル（Ｈ）にする。また、反転素子７１は、その出力として反転昇圧制御信号の信号レベルをロウレベル（Ｌ）にする。レベルシフト回路７２の第１レベルシフト部は、反転昇圧制御信号の信号レベルがロウレベル（Ｌ）である場合、スイッチＳＷ１、ＳＷ２をオフするために、反転昇圧制御信号をそのままスイッチＳＷ１、ＳＷ２に出力する。レベルシフト回路７２の第２レベルシフト部は、昇圧制御信号の信号レベルがハイレベル（Ｈ）である場合、昇圧制御信号が表す電圧（信号レベル）を、スイッチＳＷ３、ＳＷ４をオンするために必要な電圧にレベルシフトし、レベルシフトされた昇圧制御信号をスイッチＳＷ３、ＳＷ４に出力する。これにより、昇圧部５０では、上述の昇圧動作を実行する。

このように、出力電圧ＶＤＤ２が検知電圧Ｖｙを下回ったとき、コンパレータＣＯＭ２から出力される出力信号ＣＯＭＯＵＴ２の信号レベルはハイレベル（Ｈ）であるので、オア回路ＯＲ１から出力される出力信号の信号レベルもハイレベル（Ｈ）に固定される。したがって、コンパレータＣＯＭ１から出力される出力信号ＣＯＭＯＵＴは無効になるため、パルススキップ動作は実行されず、上述の昇圧動作が実行される。

（充電動作の実行）
昇圧制御部７０において、アンド回路ＡＮＤ１は、昇圧クロック信号ＶＣＬＫの信号レベルがロウレベル（Ｌ）である場合、昇圧制御信号の信号レベルをロウレベル（Ｌ）にする。また、反転素子７１は、その出力として反転昇圧制御信号の信号レベルをハイレベル（Ｈ）にする。レベルシフト回路７２の第１レベルシフト部は、反転昇圧制御信号の信号レベルがハイレベル（Ｈ）である場合、反転昇圧制御信号が表す電圧（信号レベル）を、スイッチＳＷ１、ＳＷ２をオンするために必要な電圧にレベルシフトし、レベルシフトされた昇圧制御信号をスイッチＳＷ１、ＳＷ２に出力する。レベルシフト回路７２の第２レベルシフト部は、昇圧制御信号の信号レベルがロウレベル（Ｌ）である場合、スイッチＳＷ３、ＳＷ４をオフするために、昇圧制御信号をそのままスイッチＳＷ３、ＳＷ４に出力する。これにより、昇圧部５０では、上述の充電動作を実行する。

このように、昇圧部５０では、昇圧用容量素子Ｃ１に対して上述の充電動作・昇圧動作をくり返して実行することによって、出力電圧ＶＤＤ２が基準電圧ＶＤＤの２倍の電圧に向かって昇圧していく。

（パルススキップ動作の実行）
一方、電圧比較部８０において、出力電圧ＶＤＤ２が検知電圧Ｖｙに到達したとき、分圧電圧ＣＯＭＩＮ２が参照基準電圧ＶＲＥＦ以上になる（ＣＯＭＩＮ２≧ＶＲＥＦ）。このとき、コンパレータＣＯＭ２は、出力信号ＣＯＭＯＵＴ２の信号レベルをロウレベル（Ｌ）にする。また、電圧比較部６０において、出力電圧ＶＤＤ２が目標電圧Ｖｘに到達したとき、分圧電圧ＣＯＭＩＮが参照基準電圧ＶＲＥＦ以上になる（ＣＯＭＩＮ≧ＶＲＥＦ）。このとき、コンパレータＣＯＭ１は、パルススキップ動作を行うためのパルススキップ動作実行指示として、出力信号ＣＯＭＯＵＴの信号レベルをロウレベル（Ｌ）にする。

パルススキップ動作制御部９０において、ラインナンバー信号出力回路９１は、水平同期信号ＨＳＹＮＣとフレーム切り替え信号ＦＳとに応じて、液晶パネル１０に表示される１画面分のｎ、ｎ＋１、ｎ＋２、…番目（ｎは自然数）のフレームデータを監視し、その監視結果として出力信号ＬＯＵＴを出力する。前述のように、フレームデータは、１ライン目から最終ライン目（３２０ライン目）までの表示データＤＡＴＡを含んでいる。また、上述のように、タイミングコントローラ２は、１ライン目から３２０ライン目までの表示データＤＡＴＡをこの順に出力するとき、１番目から３２０番目までの水平同期信号ＨＳＹＮＣをこの順に出力する。１ライン目から３２０ライン目までの表示データＤＡＴＡは、それぞれ、１番目から３２０番目までの水平同期信号ＨＳＹＮＣに応じて、この順に液晶パネル１０に表示される。

この場合、１ライン分の表示データＤＡＴＡとして奇数ライン目（１、３、…、３１９ライン目）の表示データＤＡＴＡと偶数ライン目（２、４、…、３２０ライン目）の表示データＤＡＴＡのうちの一方の表示データＤＡＴＡは、水平同期信号ＨＳＹＮＣとして奇数番目（１、３、…、３１９番目）の水平同期信号ＨＳＹＮＣと偶数番目（２、４、…、３２０番目）の水平同期信号ＨＳＹＮＣのうちの一方の水平同期信号ＨＳＹＮＣに応じて、液晶パネル１０に表示される。奇数ライン目の表示データＤＡＴＡと偶数ライン目の表示データＤＡＴＡのうちの他方の表示データＤＡＴＡは、奇数番目の水平同期信号ＨＳＹＮＣと偶数番目の水平同期信号ＨＳＹＮＣのうちの他方の水平同期信号ＨＳＹＮＣに応じて、液晶パネル１０に表示される。ここで、一方の表示データＤＡＴＡが奇数ライン目（１、３、…、３１９ライン目）の表示データＤＡＴＡであり、一方の水平同期信号ＨＳＹＮＣが奇数番目（１、３、…、３１９番目）の水平同期信号ＨＳＹＮＣであるものとする。他方の表示データＤＡＴＡが偶数ライン目（２、４、…、３２０ライン目）の表示データＤＡＴＡであり、他方の水平同期信号ＨＳＹＮＣが偶数番目（２、４、…、３２０番目）の水平同期信号ＨＳＹＮＣであるものとする。

ラインナンバー信号出力回路９１は、フレーム切り替え信号ＦＳに応じて、フレームデータとして奇数番目（例えばｎが１である場合、ｎ、ｎ＋２、…番目）のフレームデータと偶数番目（例えばｎが１である場合、ｎ＋１、ｎ＋３、…番目）のフレームデータのうちの一方のフレームデータから他方のフレームデータに切り替わったことを認識する。また、ラインナンバー信号出力回路９１は、次のフレーム切り替え信号ＦＳに応じて、他方のフレームデータから一方のフレームデータに切り替わったことを認識する。ここで、一方のフレームデータが奇数番目（ｎ、ｎ＋２、…番目）のフレームデータであり、他方のフレームデータが偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータであるものとする。

いま、ラインナンバー信号出力回路９１は、フレーム切り替え信号ＦＳに応じて、偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータから奇数番目（ｎ、ｎ＋２、…番目）のフレームデータに切り替わったことを認識しているものとする。この場合、ラインナンバー信号出力回路９１は、奇数番目（ｎ、ｎ＋２、…番目）のフレームデータに対して、奇数番目（１、３、…、３１９番目）の水平同期信号ＨＳＹＮＣに応じて、パルススキップ動作の実行を許可するためのパルススキップ動作許可指示として、出力信号ＬＯＵＴの信号レベルをハイレベル（Ｈ）にする。ラインナンバー信号出力回路９１は、奇数番目（ｎ、ｎ＋２、…番目）のフレームデータに対して、偶数番目（２、４、…、３２０番目）の水平同期信号ＨＳＹＮＣに応じて、出力信号ＬＯＵＴの信号レベルをロウレベル（Ｌ）にする。

ラインナンバー信号出力回路９１は、次のフレーム切り替え信号ＦＳに応じて、奇数番目（ｎ、ｎ＋２、…番目）のフレームデータから偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータに切り替わったことを認識しているものとする。この場合、ラインナンバー信号出力回路９１は、偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータに対して、奇数番目（１、３、…、３１９番目）の水平同期信号ＨＳＹＮＣに応じて、出力信号ＬＯＵＴの信号レベルをロウレベル（Ｌ）にする。ラインナンバー信号出力回路９１は、偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータに対して、偶数番目（２、４、…、３２０番目）の水平同期信号ＨＳＹＮＣに応じて、パルススキップ動作許可指示として、出力信号ＬＯＵＴの信号レベルをハイレベル（Ｈ）にする。

パルススキップ動作制御部９０において、アンド回路ＡＮＤ２は、コンパレータＣＯＭ１からの出力信号ＣＯＭＯＵＴ、ラインナンバー信号出力回路９１からの出力信号ＬＯＵＴに応じて出力信号ＬＯＵＴ２をその出力端子により出力する。アンド回路ＡＮＤ２は、ラインナンバー信号出力回路９１からの出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）である場合、出力信号ＣＯＭＯＵＴの信号レベルをそのまま出力信号ＬＯＵＴ２の信号レベルとして出力する。アンド回路ＡＮＤ２は、ラインナンバー信号出力回路９１からの出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）の間において、コンパレータＣＯＭ１からの出力信号ＣＯＭＯＵＴの信号レベルがロウレベル（Ｌ）になったとき、出力信号ＬＯＵＴ２の信号レベルをロウレベル（Ｌ）にする。オア回路ＯＲ１は、出力信号ＣＯＭＯＵＴ２、出力信号ＬＯＵＴ２の信号レベルが共にロウレベル（Ｌ）であるため、その出力として出力信号の信号レベルをロウレベル（Ｌ）にする。

そこで、昇圧制御部７０において、昇圧クロック信号ＶＣＬＫの信号レベルがハイレベル（Ｈ）の間、アンド回路ＡＮＤ１は、パルススキップ動作実行指示とパルススキップ動作許可指示｛オア回路ＯＲ１から出力される出力信号（Ｌ）｝に応じて、その出力として昇圧制御信号の信号レベルをロウレベル（Ｌ）にする。また、反転素子７１は、その出力として反転昇圧制御信号の信号レベルをハイレベル（Ｈ）にする。レベルシフト回路７２の第１レベルシフト部は、反転昇圧制御信号の信号レベルがハイレベル（Ｈ）である場合、反転昇圧制御信号が表す電圧（信号レベル）を、スイッチＳＷ１、ＳＷ２をオンするために必要な電圧にレベルシフトし、レベルシフトされた反転昇圧制御信号をスイッチＳＷ１、ＳＷ２に出力する。レベルシフト回路７２の第２レベルシフト部は、昇圧制御信号の信号レベルがロウレベル（Ｌ）である場合、スイッチＳＷ３、ＳＷ４をオフするために、昇圧制御信号をそのままスイッチＳＷ３、ＳＷ４に出力する。このように、昇圧制御部７０は、パルススキップ動作実行指示とパルススキップ動作許可指示｛オア回路ＯＲ１から出力される出力信号（Ｌ）｝に応じて、上述の昇圧動作の実行を停止して上述の充電動作を実行するパルススキップ動作を行うように、昇圧部５０を制御する。

また、アンド回路ＡＮＤ２は、ラインナンバー信号出力回路９１からの出力信号ＬＯＵＴの信号レベルがロウレベル（Ｌ）である場合、コンパレータＣＯＭ１から出力される出力信号ＣＯＭＯＵＴの信号レベルにかかわらず、出力信号ＬＯＵＴ２の信号レベルをロウレベル（Ｌ）にする。オア回路ＯＲ１は、出力信号ＣＯＭＯＵＴ２、出力信号ＬＯＵＴ２の信号レベルが共にロウレベル（Ｌ）であるため、その出力として出力信号の信号レベルをロウレベル（Ｌ）にする。

そこで、昇圧制御部７０において、出力信号ＬＯＵＴの信号レベルがロウレベル（Ｌ）の間、昇圧クロック信号ＶＣＬＫの信号レベルにかかわらず、アンド回路ＡＮＤ１は、その出力として昇圧制御信号の信号レベルをロウレベル（Ｌ）にする。また、反転素子７１は、その出力として反転昇圧制御信号の信号レベルをハイレベル（Ｈ）にする。したがって、昇圧制御部７０は、出力信号ＬＯＵＴの信号レベルがロウレベル（Ｌ）の間、出力信号ＣＯＭＯＵＴの信号レベルにかかわらず、上述の昇圧動作及びパルススキップ動作の実行を停止して上述の充電動作を実行するように、昇圧部５０を制御する。

このように、出力電圧ＶＤＤ２が検知電圧Ｖｙに到達したとき、コンパレータＣＯＭ２から出力される出力信号ＣＯＭＯＵＴ２の信号レベルはロウレベル（Ｌ）であるので、オア回路ＯＲ１から出力される出力信号の信号レベルとして出力信号ＬＯＵＴ２の信号レベルがそのまま出力される。また、出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）の間、出力信号ＬＯＵＴ２の信号レベルとして出力信号ＣＯＭＯＵＴの信号レベルがそのまま出力される。したがって、出力電圧ＶＤＤ２が検知電圧Ｖｙ以上で、かつ出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）の間、コンパレータＣＯＭ１からの出力信号ＣＯＭＯＵＴは有効になる。このため、出力電圧ＶＤＤ２が目標電圧Ｖｘに到達したとき、コンパレータＣＯＭ１から出力される出力信号ＣＯＭＯＵＴの信号レベルはロウレベル（Ｌ）であるので、上述のパルススキップ動作が行われる。この場合、奇数番目（ｎ、ｎ＋２、…番目）のフレームデータに対しては、出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）となる奇数ライン目（１、３、…、３１９ライン目）の表示データＤＡＴＡが液晶パネル１０に表示されるときだけ、パルススキップ動作が行われる。偶数番目（ｎ＋１、ｎ＋３、…番目）のフレームデータに対しては、出力信号ＬＯＵＴの信号レベルがハイレベル（Ｈ）となる偶数ライン目（２、４、…、３２０ライン目）の表示データＤＡＴＡが液晶パネル１０に表示されるときだけ、パルススキップ動作が行われる。一方、出力電圧ＶＤＤ２が検知電圧Ｖｙ以上で、かつ出力信号ＬＯＵＴの信号レベルがロウレベル（Ｌ）の間、出力信号ＣＯＭＯＵＴの信号レベルにかかわらず、昇圧動作及びパルススキップ動作の実行が停止され充電動作のみ実行される。

なお、出力電圧ＶＤＤ２が検知電圧Ｖｙ以上で、かつ出力信号ＬＯＵＴの信号レベルがロウレベル（Ｌ）の間、充電動作のみが行われることにより、昇圧動作の回数が減るため、出力電圧ＶＤＤ２の出力レベル（出力波形）の低下が懸念される。この場合、出力電圧ＶＤＤ２の出力レベルについては、昇圧クロック信号ＶＣＬＫを調整する（クロック周波数を速くする）ことで向上が可能であり、本発明では昇圧クロック信号ＶＣＬＫに対して適切なクロック周波数に調整済みであるものとする。

また、上述した信号（特に昇圧クロック信号ＶＣＬＫ）の信号レベルがアクティブ状態を表している場合をハイレベル（Ｈ）とし、インアクティブ状態を表している場合をロウレベル（Ｌ）としたが、アクティブ状態を表している場合をロウレベル（Ｌ）とし、インアクティブ状態を表している場合をハイレベル（Ｈ）としてもよい。即ち、昇圧回路４０における論理を反転しても本発明を実現できる。

また、昇圧回路４０はソースドライバ３０に設けられているが、タイミングコントローラ２が水平同期信号ＨＳＹＮＣやフレーム切り替え信号ＦＳをゲートドライバ２０に出力する都合などを考慮して、昇圧回路４０はゲートドライバ２０に設けられてもよい。

［効果］
本発明の実施例によるＴＦＴ型液晶表示装置１の効果について説明する。

上述のように、パルススキップ方式の場合、図６Ａ、図６Ｂに示されるように、昇圧回路４０から出力される出力電圧ＶＤＤ２の出力レベル（出力波形）によって、昇圧回路４０の昇圧部５０のスイッチＳＷ１〜ＳＷ４は昇圧クロック信号ＶＣＬＫに対して周波数不定で動作する。言い換えると出力電圧ＶＤＤ２の負荷電流は一定でないため、出力電圧ＶＤＤ２の低下曲線の傾きも一定でない。そのため、スイッチＳＷ１、ＳＷ２とスイッチＳＷ３、ＳＷ４のオン／オフ周期も一定にならない。

スイッチＳＷ１〜ＳＷ４としては低圧素子のＭＯＳトランジスタが用いられる。このスイッチＳＷ１〜ＳＷ４には、昇圧用容量素子Ｃ１を充・放電させる電流が過渡的に流れるので、スイッチＳＷ１〜ＳＷ４は低インピーダンスにする必要がある。このため、チップレイアウト内では、スイッチＳＷ１〜ＳＷ４を構成するＭＯＳトランジスタのチャネル幅を大きくする必要がある。チャネル幅の大きいトランジスタはそれ自身が大きな寄生の負荷容量を持つ上に、１つのトランジスタで構成すると面積効率が悪い。そこで、いくつかのトランジスタのソースとドレインを並列接続することにより、大きなチャネル幅を実現することができる。しかし、これを実現するための配線も増えてしまい、負荷容量も大きくなる。このように、チャネル幅の大きいＳＷ１〜ＳＷ４が周波数不定で動作することはチップ上でノイズ源となる。したがって、実際には、理想的な出力である出力階調電圧に対して、スイッチＳＷ１〜ＳＷ４のオン／オフによるスパイク電圧が重畳し、このスパイク電圧によりデータ線Ｓｊ（ｊ＝１、２、…、２３９、２４０）にノイズが乗ってしまう。

そこで、本発明の実施例によるＴＦＴ型液晶表示装置１では、奇数ライン目（１、３、…、３１９ライン目）の表示データＤＡＴＡ、又は、偶数ライン目（２、４、…、３２０ライン目）の表示データＤＡＴＡが液晶パネル１０に表示されるときだけ、パルススキップ動作を行う。即ち、パルススキップ動作が行われるタイミングは、１フレームデータの全てのライン（３２０ライン分）に対して半分（１６０ライン分）である。このため、パルススキップ動作により生じるノイズが１／２に低減される。

図１は、本発明の実施例によるＴＦＴ型液晶表示装置１の構成を示している。 図２は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成を示している。 図３は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成を示している。 図４は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の昇圧回路４０の構成を示している。 図５は、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の昇圧回路４０のパルススキップ動作制御部９０のラインナンバー信号出力回路９１の動作を示す真理値表である。 図６Ａは、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の昇圧回路４０におけるパルススキップ動作を示すタイミングチャートである。 図６Ｂは、本発明の実施例によるＴＦＴ型液晶表示装置１のソースドライバ３０の昇圧回路４０におけるパルススキップ動作を示すタイミングチャートである。

符号の説明

１ ＴＦＴ型液晶表示装置（表示装置）、
２ タイミングコントローラ、
１０ 液晶パネル（表示部）、
１１ ドット画素、
１２ ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）、
１３ ドレイン電極、
１４ ソース電極、
１５ 画素容量、
１６ ゲート電極、
２０ ゲートドライバ、
３０ ソースドライバ、
３１ シフトレジスタ、
３２ データレジスタ、
３３ ラッチ回路、
３４ レベルシフタ、
３５ ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ；デジタル／アナログコンバータ）、
３６ アンプ回路、
３７ 階調電圧生成回路、
３８ γ補正用基準電圧発生回路、
４０ 昇圧回路、
５０ 昇圧部、
５１ 基準電源、
６０ 電圧比較部、
６１ 安定化電源、
７０ 昇圧制御部、
７１ 反転素子、
７２ レベルシフト回路、
８０ 電圧比較部、
９０ パルススキップ動作制御部、
９１ ラインナンバー信号出力回路、
ＡＭＰ１〜ＡＭＰ２４０、ＡＭＰｊ（ｊ＝１、２、…、２３９、２４０） アンプ部、
ＡＮＤ１、ＡＮＤ２ アンド回路、
Ｃｏ１、Ｃｏ２ 容量素子、
Ｃ１ 昇圧用容量素子、
ＣＬＫ クロック信号、
ＣＯＭ１、ＣＯＭ２ コンパレータ、
ＣＯＭＩＮ１、ＣＯＭＩＮ２ 分圧電圧、
ＣＯＭＯＵＴ、ＣＯＭＯＵＴ２ 出力信号、
ＤＡＴＡ 表示データ、
ＦＳ フレーム切り替え信号、
Ｇ１〜Ｇ３２０ ゲート線、
ＧＣＬＫ ゲートクロック信号、
ＨＳＹＮＣ 水平同期信号、
ＬＯＵＴ、ＬＯＵＴ２ 出力信号、
ＯＲ１ オア回路、
Ｒ１ γ補正用抵抗素子、
Ｒ２、Ｒ３、Ｒ４ 抵抗素子、
Ｓ１〜Ｓ２４０、Ｓｊ（ｊ＝１、２、…、２３９、２４０） データ線、
ＳＴＨ シフトパルス信号、
ＳＷ１〜ＳＷ４ スイッチ、
ＶＣＬＫ 昇圧クロック信号、
ＶＤＤ 基準電圧、
ＶＤＤ２ 出力電圧、
ＶＲＥＦ 参照基準電圧、

Claims (20)

1. 容量素子を備え、基準電圧に対応する電荷を前記容量素子に蓄える充電動作、又は、前記基準電圧と前記容量素子に蓄えられた電荷に対応する電圧とを加えた出力電圧を出力する昇圧動作を実行する昇圧部と、
   昇圧クロック信号に応じて、前記充電動作と前記昇圧動作とを交互に実行するように前記昇圧部を制御する昇圧制御部と、
   前記出力電圧が目標電圧に達したときに、パルススキップ動作実行指示を出力する電圧比較部と、
   表示部に表示される１画面分のフレームデータを監視するパルススキップ動作制御部と、
   を具備し、
   前記フレームデータは、１ライン目から最終ライン目までの表示データを含み、
   前記パルススキップ動作制御部は、
   １ライン分の表示データとして奇数ライン目の表示データと偶数ライン目の表示データのうちの一方の表示データが前記表示部に表示されるときに、パルススキップ動作許可指示を出力し、
   前記昇圧制御部は、
   前記昇圧動作の実行時に、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記昇圧動作の実行を停止して前記充電動作を実行するパルススキップ動作を行うように前記昇圧部を制御する
   昇圧回路。
2. 前記パルススキップ動作制御部は、
   前記フレームデータとして奇数番目のフレームデータと偶数番目のフレームデータのうちの一方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの前記一方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力し、
   前記奇数番目のフレームデータと前記偶数番目のフレームデータのうちの他方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの他方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力する
   請求項１に記載の昇圧回路。
3. 前記パルススキップ動作制御部は、
   １水平期間を表す水平同期信号が供給され、前記水平同期信号に応じて前記フレームデータを監視し、
   前記一方の表示データが、前記水平同期信号として奇数番目の水平同期信号と偶数番目の水平同期信号のうちの一方の水平同期信号に応じて、前記表示部に表示され、
   前記他方の表示データが、前記奇数番目の水平同期信号と前記偶数番目の水平同期信号のうちの他方の水平同期信号に応じて、前記表示部に表示される場合、
   前記パルススキップ動作制御部は、
   前記一方のフレームデータに対して、前記一方の水平同期信号に応じて前記パルススキップ動作許可指示を出力し、
   前記他方のフレームデータに対して、前記他方の水平同期信号に応じて前記パルススキップ動作許可指示を出力する
   請求項２に記載の昇圧回路。
4. 前記パルススキップ動作制御部は、
   表示部に表示される前記フレームデータを現在のフレームデータから次のフレームデータに切り替えるためのフレーム切り替え信号が更に供給され、前記水平同期信号と前記フレーム切り替え信号とに応じて前記フレームデータを監視し、
   前記フレーム切り替え信号に応じて、前記一方のフレームデータから前記他方のフレームデータ、又は、前記他方のフレームデータから前記一方のフレームデータに切り替わったことを認識する
   請求項３に記載の昇圧回路。
5. 前記昇圧制御部は、
   前記昇圧クロック信号の信号レベルがインアクティブ状態とアクティブ状態のうちの一方の状態を表しているときに、前記充電動作を実行するように前記昇圧部を制御し、
   前記昇圧クロック信号の信号レベルが前記インアクティブ状態と前記アクティブ状態のうちの他方の状態を表しているときに、前記昇圧動作を実行するように前記昇圧部を制御し、
   前記昇圧クロック信号の信号レベルが前記他方の状態を表しているときに、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記パルススキップ動作を行うように前記昇圧部を制御する
   請求項１〜４のいずれかに記載の昇圧回路。
6. 昇圧回路と、
   前記昇圧回路から出力される前記出力電圧に基づいて、複数の階調電圧を生成する階調電圧生成回路と、
   前記複数の階調電圧の中から、表示データに対応する出力階調電圧を選択するデジタル／アナログコンバータと、
   前記昇圧回路から出力される前記出力電圧を電源とし、前記出力階調電圧を表示部に出力するアンプ回路と、
   を具備し、
   前記昇圧回路は、
   容量素子を備え、基準電圧に対応する電荷を前記容量素子に蓄える充電動作、又は、前記基準電圧と前記容量素子に蓄えられた電荷に対応する電圧とを加えた出力電圧を出力する昇圧動作を実行する昇圧部と、
   前記充電動作と前記昇圧動作とを交互に実行するように前記昇圧部を制御する昇圧制御部と、
   前記出力電圧が目標電圧に達したときに、パルススキップ動作実行指示を出力する電圧比較部と、
   表示部に表示される１画面分のフレームデータを監視するパルススキップ動作制御部と、
   を具備し、
   前記フレームデータは、１ライン目から最終ライン目までの前記表示データを含み、
   前記パルススキップ動作制御部は、
   １ライン分の表示データとして奇数ライン目の表示データと偶数ライン目の表示データのうちの一方の表示データが前記表示部に表示されるときに、パルススキップ動作許可指示を出力し、
   前記昇圧制御部は、
   前記昇圧動作の実行時に、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記昇圧動作の実行を停止して前記充電動作を実行するパルススキップ動作を行うように前記昇圧部を制御する
   ドライバ。
7. 前記パルススキップ動作制御部は、
   前記フレームデータとして奇数番目のフレームデータと偶数番目のフレームデータのうちの一方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの前記一方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力し、
   前記奇数番目のフレームデータと前記偶数番目のフレームデータのうちの他方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの他方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力する
   請求項６に記載のドライバ。
8. 前記パルススキップ動作制御部は、
   １水平期間を表す水平同期信号が供給され、前記水平同期信号に応じて前記フレームデータを監視し、
   前記一方の表示データが、前記水平同期信号として奇数番目の水平同期信号と偶数番目の水平同期信号のうちの一方の水平同期信号に応じて、前記表示部に表示され、
   前記他方の表示データが、前記奇数番目の水平同期信号と前記偶数番目の水平同期信号のうちの他方の水平同期信号に応じて、前記表示部に表示される場合、
   前記パルススキップ動作制御部は、
   前記一方のフレームデータに対して、前記一方の水平同期信号に応じて前記パルススキップ動作許可指示を出力し、
   前記他方のフレームデータに対して、前記他方の水平同期信号に応じて前記パルススキップ動作許可指示を出力する
   請求項７に記載のドライバ。
9. 前記パルススキップ動作制御部は、
   表示部に表示される前記フレームデータを現在のフレームデータから次のフレームデータに切り替えるためのフレーム切り替え信号が更に供給され、前記水平同期信号と前記フレーム切り替え信号とに応じて前記フレームデータを監視し、
   前記フレーム切り替え信号に応じて、前記一方のフレームデータから前記他方のフレームデータ、又は、前記他方のフレームデータから前記一方のフレームデータに切り替わったことを認識する
   請求項８に記載のドライバ。
10. 前記昇圧制御部は、
    前記昇圧クロック信号の信号レベルがインアクティブ状態とアクティブ状態のうちの一方の状態を表しているときに、前記充電動作を実行するように前記昇圧部を制御し、
    前記昇圧クロック信号の信号レベルが前記インアクティブ状態と前記アクティブ状態のうちの他方の状態を表しているときに、前記昇圧動作を実行するように前記昇圧部を制御し、
    前記昇圧クロック信号の信号レベルが前記他方の状態を表しているときに、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記パルススキップ動作を行うように前記昇圧部を制御する
    請求項６〜９のいずれかに記載のドライバ。
11. 昇圧回路と、
    ドライバと、
    表示部と、
    を具備し、
    前記ドライバは、
    前記昇圧回路から出力される前記出力電圧に基づいて、複数の階調電圧を生成する階調電圧生成回路と、
    前記複数の階調電圧の中から、表示データに対応する出力階調電圧を選択するデジタル／アナログコンバータと、
    前記昇圧回路から出力される前記出力電圧を電源とし、前記出力階調電圧を前記表示部に出力するアンプ回路と、
    を具備し、
    前記昇圧回路は、
    容量素子を備え、基準電圧に対応する電荷を前記容量素子に蓄える充電動作、又は、前記基準電圧と前記容量素子に蓄えられた電荷に対応する電圧とを加えた出力電圧を出力する昇圧動作を実行する昇圧部と、
    前記充電動作と前記昇圧動作とを交互に実行するように前記昇圧部を制御する昇圧制御部と、
    前記出力電圧が目標電圧に達したときに、パルススキップ動作実行指示を出力する電圧比較部と、
    表示部に表示される１画面分のフレームデータを監視するパルススキップ動作制御部と、
    を具備し、
    前記フレームデータは、１ライン目から最終ライン目までの前記表示データを含み、
    前記パルススキップ動作制御部は、
    １ライン分の表示データとして奇数ライン目の表示データと偶数ライン目の表示データのうちの一方の表示データが前記表示部に表示されるときに、パルススキップ動作許可指示を出力し、
    前記昇圧制御部は、
    前記昇圧動作の実行時に、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記昇圧動作の実行を停止して前記充電動作を実行するパルススキップ動作を行うように前記昇圧部を制御する
    表示装置。
12. 前記パルススキップ動作制御部は、
    前記フレームデータとして奇数番目のフレームデータと偶数番目のフレームデータのうちの一方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの前記一方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力し、
    前記奇数番目のフレームデータと前記偶数番目のフレームデータのうちの他方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの他方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力する
    請求項１１に記載の表示装置。
13. 前記パルススキップ動作制御部は、
    １水平期間を表す水平同期信号が供給され、前記水平同期信号に応じて前記フレームデータを監視し、
    前記一方の表示データが、前記水平同期信号として奇数番目の水平同期信号と偶数番目の水平同期信号のうちの一方の水平同期信号に応じて、前記表示部に表示され、
    前記他方の表示データが、前記奇数番目の水平同期信号と前記偶数番目の水平同期信号のうちの他方の水平同期信号に応じて、前記表示部に表示される場合、
    前記パルススキップ動作制御部は、
    前記一方のフレームデータに対して、前記一方の水平同期信号に応じて前記パルススキップ動作許可指示を出力し、
    前記他方のフレームデータに対して、前記他方の水平同期信号に応じて前記パルススキップ動作許可指示を出力する
    請求項１２に記載の表示装置。
14. 前記パルススキップ動作制御部は、
    表示部に表示される前記フレームデータを現在のフレームデータから次のフレームデータに切り替えるためのフレーム切り替え信号が更に供給され、前記水平同期信号と前記フレーム切り替え信号とに応じて前記フレームデータを監視し、
    前記フレーム切り替え信号に応じて、前記一方のフレームデータから前記他方のフレームデータ、又は、前記他方のフレームデータから前記一方のフレームデータに切り替わったことを認識する
    請求項１３に記載の表示装置。
15. 前記昇圧制御部は、
    前記昇圧クロック信号の信号レベルがインアクティブ状態とアクティブ状態のうちの一方の状態を表しているときに、前記充電動作を実行するように前記昇圧部を制御し、
    前記昇圧クロック信号の信号レベルが前記インアクティブ状態と前記アクティブ状態のうちの他方の状態を表しているときに、前記昇圧動作を実行するように前記昇圧部を制御し、
    前記昇圧クロック信号の信号レベルが前記他方の状態を表しているときに、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記パルススキップ動作を行うように前記昇圧部を制御する
    請求項１１〜１４のいずれかに記載の表示装置。
16. 昇圧クロック信号に応じて、基準電圧に対応する電荷を容量素子に蓄える充電動作と、前記基準電圧と前記容量素子に蓄えられた電荷に対応する電圧とを加えた出力電圧を出力する昇圧動作とを交互に実行するステップと、
    前記出力電圧が目標電圧に達したときに、パルススキップ動作実行指示を出力するステップと、
    表示部に表示される１画面分のフレームデータを監視するステップと、
    前記昇圧動作の実行時に、前記パルススキップ動作実行指示とパルススキップ動作許可指示とに応じて、前記昇圧動作の実行を停止して前記充電動作を実行するパルススキップ動作を行うステップと、
    を具備し、
    前記フレームデータは、１ライン目から最終ライン目までの表示データを含み、
    前記監視するステップは、
    １ライン分の表示データとして奇数ライン目の表示データと偶数ライン目の表示データのうちの一方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力するステップ、
    を具備する昇圧方法。
17. 前記監視するステップは、
    前記フレームデータとして奇数番目のフレームデータと偶数番目のフレームデータのうちの一方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの前記一方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力するステップと、
    前記奇数番目のフレームデータと前記偶数番目のフレームデータのうちの他方のフレームデータに対して、前記奇数ライン目の表示データと前記偶数ライン目の表示データのうちの他方の表示データが前記表示部に表示されるときに、前記パルススキップ動作許可指示を出力するステップと、
    を更に具備する請求項１６に記載の昇圧方法。
18. 前記監視するステップは、
    １水平期間を表す水平同期信号に応じて前記フレームデータを監視するステップ、
    を更に具備し、
    前記一方の表示データが、前記水平同期信号として奇数番目の水平同期信号と偶数番目の水平同期信号のうちの一方の水平同期信号に応じて、前記表示部に表示され、
    前記他方の表示データが、前記奇数番目の水平同期信号と前記偶数番目の水平同期信号のうちの他方の水平同期信号に応じて、前記表示部に表示される場合、
    前記監視するステップは、
    前記一方のフレームデータに対して、前記一方の水平同期信号に応じて前記パルススキップ動作許可指示を出力するステップと、
    前記他方のフレームデータに対して、前記他方の水平同期信号に応じて前記パルススキップ動作許可指示を出力するステップと、
    を更に具備する請求項１７に記載の昇圧方法。
19. 前記監視するステップは、
    表示部に表示される前記フレームデータを現在のフレームデータから次のフレームデータに切り替えるためのフレーム切り替え信号が更に供給され、前記水平同期信号と前記フレーム切り替え信号とに応じて前記フレームデータを監視するステップと、
    前記フレーム切り替え信号に応じて、前記一方のフレームデータから前記他方のフレームデータ、又は、前記他方のフレームデータから前記一方のフレームデータに切り替わったことを認識するステップと、
    を更に具備する請求項１８に記載の昇圧方法。
20. 前記充電動作と前記昇圧動作とを交互に実行するステップは、
    前記昇圧クロック信号の信号レベルがインアクティブ状態とアクティブ状態のうちの一方の状態を表しているときに、前記充電動作を実行するステップと、
    前記昇圧クロック信号の信号レベルが前記インアクティブ状態と前記アクティブ状態のうちの他方の状態を表しているときに、前記昇圧動作を実行するステップと、
    を具備し、
    前記パルススキップ動作を行うステップは、
    前記昇圧クロック信号の信号レベルが前記他方の状態を表しているときに、前記パルススキップ動作実行指示と前記パルススキップ動作許可指示とに応じて、前記パルススキップ動作を行うステップ、
    を具備する請求項１６〜１９のいずれかに記載の昇圧方法。

Images