JP2010032500A - 測光装置 - Google Patents

Abstract

【課題】広いダイナミックレンジを有する測光装置を提供する。
【解決手段】測光装置は、定電流生成回路、周波数が一定の固定クロック信号を生成する固定クロック信号生成回路、光電変換素子、可変クロック信号生成回路、およびデジタル信号生成回路を含む。固定クロック信号生成回路は、定電流から一定の周期で発振する固定クロック信号を生成する。可変クロック信号生成回路は、光電変換素子で発生した光電流から、光電流の大きさに比例する周波数で発振する可変クロック信号を生成する。デジタル信号生成回路は、固定クロック信号を用いて測定期間を設定し、その測定期間に発振する可変クロック信号のパルス数をカウントし、カウント値をデータとするデジタル信号を生成する。
【選択図】図１

Description

本発明は、光の照度または光量を検出する測光装置に関する。

フォトダイオードなどの光電変換素子は、照明された光の照度に応じた光電流を発生するため、この光電流の大きさを検知することで、光の照度を測定することができる。このことを利用して、フォトダイオードで発生した光電流を増幅して電流信号（アナログ信号）として出力する光センサが実用化されている。

また、光センサを内蔵したテレビ、携帯電話などの電子機器が製品化されている。これらの製品は、光センサで使用環境の照度を検出することで、表示画面の輝度を調節する機能を備えている。そこで、デジタル信号により制御、動作する電子機器は、光センサの出力もデジタル信号であることが求められている。

例えば、特許文献１には、光電流によってコンデンサに蓄積された電荷を一定電流で放電させ、その放電時間によって、フォトダイオードで発生した電荷量を計測する光センサが記載されている。特許文献１の光センサは、放電時間の測定をクロック信号のパルス数をカウントすることで行い、このカウント値をデータとするデジタル信号を生成している。

特開平６−３１３８４０号公報

特許文献１の光センサは、デジタル信号を出力することができるが、コンデンサの静電容量値によって、ダイナミックレンジが制約されてしまう。そこで、本発明の一態様は、ダイナミックレンジの制約が少ない光の照度（または光量）を検出する装置を提供することを課題の１つとする。

本発明の一態様に係る測光装置は、定電流を出力する定電流生成回路と、定電流に比例する周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、受光することで光電流を発生する光電変換素子と、光電流に比例する周波数で発振する第２のクロック信号を生成する第２のクロック信号生成回路と、第２のクロック信号のパルス数を一定期間カウントし、当該パルス数のカウント値をデータとするデジタル信号を出力するデジタル信号生成回路とを有し、同態様にデジタル信号生成回路において、第１のクロック信号をもとに、第２のクロック信号のパルス数のカウントを開始するタイミング、および当該カウントを終了するタイミングが設定される。

上記態様の測光装置において、第１のクロック信号生成回路は、カレントミラー回路などでなる定電流を増幅する増幅回路を含んでいてもよい。また、第２のクロック信号生成回路は、カレントミラー回路などでなる光電流を増幅する増幅回路を含んでいてもよい。また、第１のクロック信号生成回路は第２のクロック信号生成回路と同じ構成の回路とすることができる。

また、本発明の他の一態様に係る測光装置は、定電流を出力する定電流生成回路と、定電流に比例する周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、受光することで光電流を発生する光電変換素子と、光電流に比例する周波数で発振する第２のクロック信号を生成する第２のクロック信号生成回路と、第２のクロック信号のパルス数を一定期間カウントし、当該パルス数のカウント値をデータとするデジタル信号を出力するデジタル信号生成回路とを有する。このデジタル信号生成回路において、第１のクロック信号をもとに、第２のクロック信号のパルス数のカウントを開始するタイミング、および当該カウントを終了するタイミングが設定される。また、第２のクロック信号生成回路は、光電流を増幅する第１の増幅回路と、第１の増幅回路と増幅率の異なる第２の増幅回路とを含み、第１の増幅回路で増幅された第１増幅光電流、および第２の増幅回路で増幅された第２増幅光電流を出力する光電流増幅回路と、第１の増幅光電流、および第２の増幅光電流が入力され、一方を出力するゲイン切替回路と、ゲイン切替回路から出力される電流から、第２のクロック信号を生成するクロック信号生成回路とを有する。

上記態様の測光装置において、第１のクロック信号生成回路は、カレントミラー回路などでなる定電流を増幅する増幅回路を含んでいてもよい。また、第１のクロック信号生成回路は第２のクロック信号生成回路と同じ構成の回路とすることができる。

本発明の一態様により、照度（または光量）の測定範囲に制約が少ない測光装置を提供することができる。

測光装置の構成の一例を示すブロック図。 図１の測光装置で生成される信号のタイミングチャート。 図１の測光装置に含まれる可変クロック信号生成回路の構成の一例を示す回路図。 図３の可変クロック信号生成回路で生成される信号のタイミングチャート。 Ａ：照度に対する図３の可変クロック信号生成回路で生成されるクロック信号の周波数のグラフ。Ｂ：図３の回路を可変クロック信号生成回路に適用した場合の、照度に対するカウント値（デジタル信号生成回路で生成されるデジタル信号のデータ）のグラフ。 図１の測光装置に含まれる固定クロック信号生成回路の構成の一例を示す回路図。 ゲイン切替機能付きの測光装置の構成の一例を示すブロック図。 図１の測光装置の積層構造の一例を説明する断面図。 Ａ−Ｅ：図１の測光装置の作製方法の一例を説明する断面図。 Ａ−Ｄ：図９Ｅの工程以降の工程の一例を説明する断面図。 Ａ−Ｃ：図１０Ｄの工程以降の工程の一例を説明する断面図。 Ａ、Ｂ：図１１Ｃの工程以降の工程の一例を説明する断面図。 Ａ、Ｂ：図１２Ｂの工程以降の工程の一例を説明する断面図。 図１３Ｂの工程以降の工程の一例を説明する断面図。 Ａ−Ｇ：ＳＯＩ基板の作製方法の一例を説明する断面図。 Ａ、Ｂ：測光装置を備える携帯電話の構成例を示す外観図。Ｃ：測光装置を備えるコンピュータの構成例を示す外観図。Ｄ：測光装置を備える表示装置の構成例を示す外観図。Ｅ、Ｆ：測光装置を備えるデジタルカメラの構成例を示す外観図。

図面を用いて、本明細書で開示される発明の実施形態を説明する。ただし、本明細書で開示される発明は多くの異なる態様で実施することが可能であり、本明細書で開示される発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本明細書で開示される発明は実施形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照番号を付した要素は、同様の要素を示している。そのため、このような要素について、重複する説明を省略している。

（実施形態１）
図１を用いて、本実施形態の測光装置の構成を説明する。図１は、本実施形態の測光装置の構成を説明するブロック図である。

測光装置１０は、光電変換素子で受光した光の照度をデータとするデジタル信号を生成する装置である。本実施形態において、光電変換素子は、受光した光を光電流（電流信号）に変換する素子であればよい。図１の測光装置１０では、光電変換素子としてフォトダイオードを用いることにする。光電変換素子として、フォトダイオードの他、フォトトランジスタなども用いることができる。

図１に示すように、本実施形態の測光装置１０は、フォトダイオード１００、可変クロック信号生成回路１０１、デジタル信号生成回路１０３、定電流生成回路１０４、および固定クロック信号生成回路１０５を含む。また、測光装置１０には、図示のように、電源電位として、高電源電位ＶＤＤ（以下、電源電位ＶＤＤという）、および低電源電位ＶＳＳ（以下、電源電位ＶＳＳという。）が供給される。なお、電源電位ＶＳＳは接地電位とすることができる。

固定クロック信号生成回路１０５は、定電流生成回路１０４で生成される定電流Ｉ_１から、定電流Ｉ_１の大きさに比例する周波数で発振する固定クロック信号を生成する。以下、固定クロック信号生成回路１０５で生成される周波数が一定のクロック信号を「クロック信号ＣＬＫ１」と呼ぶことにする。クロック信号ＣＬＫ１の周波数をｆ_１とすると、ｆ_１は下記式（１）を満たす。
ｆ_１＝Ｚ_１×Ｉ_１ （Ｚ_１は比例定数） ・・・（１）

他方、可変クロック信号生成回路１０１は、フォトダイオード１００で生成される光電流Ｉｐｄから、光電流Ｉｐｄに比例する周波数で発振するクロック信号を生成する。以下、可変クロック信号生成回路１０１で生成されるクロック信号を「クロック信号ＣＬＫ２」と呼ぶことにする。クロック信号ＣＬＫ２の周波数をｆ_２とすると、ｆ_２は下記式（２）を満たす。
ｆ_２＝Ｚ_２×Ｉｐｄ （Ｚ_２は比例定数） ・・・（２）

また、可変クロック信号生成回路１０１には、フォトダイオード１００で発生した光電流Ｉｐｄをｘ倍（ｘ≧１）に増幅する増幅回路、または１／ｘ倍（ｘ＞１）に減衰する減衰回路を設けることができる。本実施形態では、図１には、増幅回路を設けた可変クロック信号生成回路１０１の構成例を示している。図１に示すように、可変クロック信号生成回路１０１は、光電流増幅回路１１０と、光電流増幅回路１１０で増幅された電流信号から、光電流Ｉｐｄに比例する周波数で発振するクロック信号ＣＬＫ２を生成するクロック信号生成回路１２０とを含む。

本実施形態では、光電流Ｉｐｄを１倍に増幅するため、光電流増幅回路１１０をカレントミラー回路で構成することにする。図１では、光電流Ｉｐｄを１倍に増幅するため、この光電流増幅回路１１０として、参照用の１つのトランジスタ１１１と、増幅用の１つのトランジスタ１１２なるカレントミラー回路を適用している。もちろん、トランジスタ１１２を複数並列に接続して設けることで、光電流増幅回路１１０の増幅率を１倍より大きくすることもできる。本実施形態では、１つのトランジスタ１１１に対して、１乃至１０個のトランジスタ１１２を並列に接続することが好ましく、トランジスタ１１２の数は１乃至５個がより好ましい。また、図１では、カレントミラー回路のトランジスタ１１１、１１２にｎチャネル型トランジスタを適用したため、フォトダイオード１００のカソードに電源電位ＶＤＤが供給され、アノードが可変クロック信号生成回路１０１に接続されている。

フォトダイオード１００に光が照射されると、フォトダイオード１００の抵抗値が低下し、フォトダイオード１００の抵抗値に相当する電流（光電流Ｉｐｄ）が流れる。トランジスタ１１１は、ゲートとドレインが接続されているため、トランジスタ１１１に光電流Ｉｐｄが流れると、トランジスタ１１１のゲートに、そのチャネル抵抗に相当する電圧が発生し、そして、トランジスタ１１２のゲートにこの電圧が印加される。トランジスタ１１１のドレインに電源電位ＶＤＤを印加し、ソースに電源電位ＶＳＳを印加することで、トランジスタ１１２に電流が流れ、フォトダイオード１００を流れる電流が増幅される。つまり、光電流増幅回路１１０から出力される増幅電流Ｉａの値は、フォトダイオード１００に入射した光の照度（または光量）を反映する。

クロック信号生成回路１２０は、この電流Ｉｐｄの大きさに対応する周波数をもつクロック信号を生成する。光電流Ｉｐｄと、増幅電流Ｉａは比例するため、クロック信号生成回路１２０で生成されるクロック信号は光電流Ｉｐｄで比例した周波数で発振するクロック信号であり、これがクロック信号ＣＬＫ２である。

デジタル信号生成回路１０３は、クロック信号ＣＬＫ２のパルス数を一定期間カウントし、そのカウント値をデータとするデジタル信号を出力する回路である。デジタル信号生成回路１０３には、固定クロック信号生成回路１０５で生成されたクロック信号ＣＬＫ１が入力される。デジタル信号生成回路１０３は、クロック信号ＣＬＫ１を基準に、クロック信号ＣＬＫ２のパルス数のカウントの開始から終了までの期間を設定している。

例えば、デジタル信号生成回路１０３は、複数の機能回路で構成することができる。図１に示すように、デジタル信号生成回路１０３は、クロック信号ＣＬＫ２のパルス数をカウントするカウント回路１３１と、カウント回路１３１で得られたカウント値（ＣＮＴ）を保持するラッチ回路１３２と、クロック信号ＣＬＫ２のパルス数をカウントする期間を設定する計数期間設定回路１３３とを含む。カウント回路１３１とラッチ回路１３２は、カウント値のビット数に応じた本数のバス線により電気的に接続されている。

カウント回路１３１には、クロック信号生成回路１２０からフォトダイオード１００を照射する光の照度を表すクロック信号ＣＬＫ２が入力され、かつ計数期間設定回路１３３からリセット信号ＣＮＴ＿ＲＳＴが入力される。カウント回路１３１はリセット信号ＣＮＴ＿ＲＳＴにしたがって、クロック信号ＣＬＫ２のパルス数のカウント値をリセットする（０にする。）。

リセット信号ＣＮＴ＿ＲＳＴは、計数期間設定回路１３３で生成される信号である。計数期間設定回路１３３では、クロック信号ＣＬＫ１からラッチ回路１３２を制御するリセット信号ＣＮＴ＿ＲＳＴを生成する。リセット信号ＣＮＴ＿ＲＳＴはカウント回路１３１およびラッチ回路１３２へ出力される。

図２を用いて、測光装置１０の動作を説明する。図２は、測光装置１０で生成される信号のタイミングチャートである。また、この説明において、デジタル信号生成回路１０３は８ビットのデジタル信号を生成する回路とし、また、図２のタイミングチャートにおいて、クロック信号ＣＬＫ２の周波数ｆ_２は変化しないこととする。また、図２において、ＤＡＴＡ＿ＬＡＴは、ラッチ回路１３２で保持されているデータの書き換えのタイミングを表している。

図２に示すように、固定クロック信号生成回路１０５では、一定周波数ｆ_１のクロック信号ＣＬＫ１が生成され、可変クロック信号生成回路１０１では、光電流Ｉｐｄに比例する周波数ｆ_２で発振するクロック信号ＣＬＫ２が生成される。また、リセット信号ＣＮＴ＿ＲＳＴの周期はクロック信号ＣＬＫ１の周期に比例し、かつそのパルス幅は、クロック信号ＣＬＫ１の周期に比例する。ここでは、リセット信号ＣＮＴ＿ＲＳＴのパルス幅はクロック信号ＣＬＫ１の周期の３倍に設定している。

また、ここでは、カウント値ＣＮＴは８ビットのデジタル値で表されるため、光の照度を測定している測定期間Ｔ_Ｍは、クロック信号ＣＬＫ１の周期の８倍に設定されている。図２に示すように、測定期間Ｔ_Ｍはリセット信号ＣＮＴ＿ＲＳＴにより規定される。

時間ｔ０から時間ｔ１までの期間は、リセット信号ＣＮＴ＿ＲＳＴで規定されるリセット期間Ｔ_ＲＳＴである。このリセット期間Ｔ_ＲＳＴ（ｔ０−ｔ１）に、カウント回路１３１は、リセット信号ＣＮＴ＿ＲＳＴにしたがって、カウント値ＣＮＴを０にリセットする。時間ｔ１で、カウント回路１３１は、クロック信号ＣＬＫ２のパルス数のカウントを開始し、カウント値ＣＮＴを０から１ずつカウントアップする。

時間ｔ２で、リセット信号ＣＮＴ＿ＲＳＴにしたがって、カウント回路１３１はラッチ回路１３２が保持しているデータを書き換える。つまり、ラッチ回路１３２には期間（ｔ１−ｔ２）にカウント回路１３１でカウントアップされたカウント値ＣＮＴが書き込まれる。ここでは、２進法のカウント値ＣＮＴ＝０００１０００がラッチ回路１３２に書き込まれる。このカウント値ＣＮＴは、クロック信号ＣＬＫ２の周波数に比例するため、フォトダイオード１００で発生する光電流Ｉｐｄの大きさを反映している。

期間（ｔ３−ｔ４）で、カウント回路１３１のカウント値ＣＮＴが再び０にリセットされる。そして、期間（ｔ４−ｔ５）で、カウント回路１３１は、クロック信号ＣＬＫ２のパルス数をカウントする。時間ｔ５において、ラッチ回路１３２には、期間（ｔ４−ｔ５）で得られたカウント値ＣＮＴが書き込まれる。

カウント期間Ｔ_ＣＮＴ（ｔ１−ｔ２）で得られたカウント値ＣＮＴ＝０００１０００は、期間（ｔ２−ｔ５）の間、ラッチ回路１３２に保持される。つまり、期間（ｔ２−ｔ５）は、前のカウント期間Ｔ_ＣＮＴ（ｔ１−ｔ２）で得られたカウント値ＣＮＴをラッチ回路１３２が保持するラッチ期間Ｔ_ＬＡＴである。ラッチ期間Ｔ_ＬＡＴ（ｔ２−ｔ５）に、ラッチ回路１３２は、保持しているカウント値ＣＮＴをデータとするデジタル信号を出力する。

以上の通り、測光装置１０により、フォトダイオード１００で発生した光電流Ｉｐｄをデジタル信号に変換することができる。つまり、測光装置１０により、フォトダイオード１００で受光した光の照度に対応するデジタル値を得ることができる。

また、本実施形態の測光装置１０は、光電変換素子で発生した光電流の大きさに応じた周波数をもつクロック信号ＣＬＫ２を生成し、このクロック信号ＣＬＫ２のパルス数を一定期間カウントするようにしているため、光電流の検出範囲の制約が少ない。よって、本実施形態により、ダイナミックレンジの広い測光装置を提供することが容易になる。

本実施形態において、可変クロック信号生成回路１０１と固定クロック信号生成回路１０５は、同じ構成の回路にすることができる。この場合、可変クロック信号生成回路１０１と固定クロック信号生成回路１０５は、その動作特性が等しくなるようにすることが好ましい。つまり、可変クロック信号生成回路１０１と固定クロック信号生成回路１０５とを同じ構成にし、かつ回路を構成する素子に同じ電気特性を示す素子を用いることで、各回路を構成する素子の電気動作のバラツキによる誤差を相殺することができるため、好ましい。

（実施形態２）
本実施形態では、可変クロック信号生成回路１０１、および固定クロック信号生成回路１０５の具体的な構成について説明する。まず、図３を用いて、可変クロック信号生成回路１０１の構成を説明する。図３は、可変クロック信号生成回路１０１の回路図である。

実施形態１で説明したように、可変クロック信号生成回路１０１は光電流増幅回路１１０と、クロック信号生成回路１２０とを含む。そして、クロック信号生成回路１２０は複数の機能回路で構成することができる。本実施形態では、クロック信号生成回路１２０を３つの機能回路で構成している。クロック信号生成回路１２０は、ランプ波形信号生成回路１２１、ヒステリシスコンパレータ回路１２２、バッファー回路１２３でなる。光電流増幅回路１１０は、図１と同様に２つのトランジスタ１１１、１１２でなるカレントミラー回路で構成している。

ランプ波形信号生成回路１２１は、図３に示すように接続された４つのｎチャネル型トランジスタ１４１−１４４、４つのｐチャネル型トランジスタ１４５−１４８、およびコンデンサ１４９で構成される。電流Ｉｒ２によりコンデンサ１４９が充電と放電を繰り返すことにより、ランプ波形信号生成回路１２１からランプ波形信号がヒステリシスコンパレータ回路１２２に出力される。

ヒステリシスコンパレータ回路１２２は、図３に示すように接続された２つのコンパレータ１５１、１５２、２つのインバータ回路１５３、１５４、２つのＮＯＲ回路１５５、１５６とでなる。ランプ波形信号生成回路１２１の出力信号は、コンパレータ１５１の反転入力端子（−）、およびコンパレータ１５２の非反転入力端子（＋）に入力される。コンパレータ１５１の非反転入力端子（＋）には低電位側の基準電位ＶＲＥＦＬが入力され、コンパレータ１５２の反転入力端子（−）には高電位側の基準電位ＶＲＥＦＨが入力される。

バッファー回路１２３は、図３に示すように接続された５つのインバータ回路１６１−１６５で構成される。インバータ回路１６５の出力信号がクロック信号ＣＬＫ２である。インバータ回路１６２の出力は、ランプ波形信号生成回路１２１のノードＱＢ（ｎチャネル型トランジスタ１４１のゲート）に接続されている。インバータ回路１６４の出力は、ランプ波形信号生成回路１２１のノードＱ（ｎチャネル型トランジスタ１４２のゲート）に接続されている。

ヒステリシスコンパレータ回路１２２およびバッファー回路１２３を構成する各論理回路の論理をとることで、ランプ波形信号生成回路１２１で生成されたランプ波形信号はクロック信号ＣＬＫ２に変換され、クロック信号生成回路１２０から出力される。

図４を用いて、クロック信号生成回路１２０の機能を説明する。図４は、ノードＶｉｎ、Ｑ、ＱＢ、Ｓ、Ｒの電位の変化、およびコンデンサ１４９の充放電のタイミングを示すタイミングチャートである。

電流Ｉｒ２によりコンデンサ１４９が充電と放電を繰り返すことにより、ノードＶｉｎの電位はランプ波状に変動する。つまり、ノードＶｉｎにはランプ波形信号ＲＭＰが入力される。図４のノードＶｉｎの電位の変化がランプ波形信号ＲＭＰの信号波形である。このランプ波形信号ＲＭＰがヒステリシスコンパレータ回路１２２に入力される。ランプ波形信号ＲＭＰの周波数ｆｒ２は、電流Ｉｒ２、およびコンデンサ１４９の静電容量値Ｃ_２、基準電位ＶＲＥＦＬ、ＶＲＥＦＨを用いて、下記式（３）で表される。

また、電流Ｉｒ２はフォトダイオード１００で発生した光電流Ｉｐｄに比例するため、ランプ波形信号ＲＭＰの周波数ｆｒ２は、光電流Ｉｐｄに比例することになる。よって、周波数ｆｒ２と光電流Ｉｐｄの関係は、下記式（４）で表すことができる。式（４）において、Ｚ_４は比例定数であり、光電流増幅回路１１０の増幅率、およびランプ波形信号生成回路１２１を構成するトランジスタ１４１−１４８の電気的特性などにより決定される定数である。

そして、コンパレータ１５１により、ランプ波形信号ＲＭＰと同じ周期の四角波信号が生成される（ノードＳの電位を参照）。他方、コンパレータ１５２は、ランプ波形信号から、ランプ波形信号ＲＭＰと同じ周期の四角波信号が生成される（ノードＲの電位を参照）。

各論理回路（１５３−１５６、１６１−１６５）によって、コンパレータ１５１の出力信号、およびコンパレータ１５２の出力信号から、クロック信号ＣＬＫ２が生成される。図４に示すように、クロック信号ＣＬＫ２の周波数ｆ_２とランプ波形信号ＲＭＰの周波数ｆｒ２は等しい。つまり、式（２）で示したように、光電流Ｉｐｄに比例する周波数ｆ_２で発振するクロック信号ＣＬＫ２がバッファー回路１２３から出力される。

本実施形態の測光装置１０の出力データを計算した。ここでは、測光装置１０の可変クロック信号生成回路１０１に図３の回路を適用した場合に、フォトダイオード１００を照明する光の照度に対するクロック信号ＣＬＫ２の周波数ｆ_２の変化、および同照度に対するカウント期間Ｔ_ＣＮＴにカウント回路１３１でカウントされるクロック信号ＣＬＫ２のパルス数（カウント値ＣＮＴ）の変化を計算した。ここでは、デジタル信号生成回路１０３は１６ビットのデジタル信号を出力する場合を想定した。この計算結果を図５Ａ、および図５Ｂに示す。図５Ａは照度に対するクロック信号ＣＬＫ２の周波数ｆ_２のグラフである。また、図５Ｂは、照度に対する、カウント値ＣＮＴのグラフである。実施形態１で述べたように、カウント値ＣＮＴは、デジタル信号生成回路１０３から出力されるデジタル信号のデータに対応する。図５Ａ、および図５Ｂのグラフが示すように、照度が増加することで、クロック信号ＣＬＫ２の周波数ｆ_２が増加し、かつカウント値ＣＮＴも増加する。

また、図５Ａ、図５Ｂのグラフは、本実施形態により、６桁（十進法）のダイナミックレンジをもつ測光装置を提供することが可能なことを示している。

次に、固定クロック信号生成回路１０５の構成を説明する。固定クロック信号生成回路１０５は図３に示す可変クロック信号生成回路１０１と同じ構成の回路を適用することができる。また、可変クロック信号生成回路１０１と固定クロック信号生成回路１０５とを同じ構成にすることで、各回路を構成する素子の電気的特性のバラツキによる誤差を相殺することができるため、好ましい。図６に、このような場合の固定クロック信号生成回路１０５の回路図を示す。固定クロック信号生成回路１０５は、定電流生成回路１０４から出力される定電流Ｉ_１を増幅する定電流増幅回路２１０と、定電流増幅回路２１０で増幅された電流に比例する周波数で発振するクロック信号を生成するクロック信号生成回路２２０とを含む。

ここでは、定電流増幅回路２１０には、トランジスタ２１１とトランジスタ２１２でなるカレントミラーが適用されている。クロック信号生成回路２２０は、クロック信号生成回路１２０と同様に、ランプ波形信号生成回路２２１、ヒステリシスコンパレータ回路２２２、バッファー回路２２３でなる。

ランプ波形信号生成回路２２１は、ランプ波形信号生成回路１２１と同じく、４つのｎチャネル型トランジスタ２４１−２４４、４つのｐチャネル型トランジスタ２４５−２４８、およびコンデンサ２４９で構成される。また、ヒステリシスコンパレータ回路２２２は、ヒステリシスコンパレータ回路１２２と同じく、２つのコンパレータ２５１、２５２、２つのインバータ回路２５３、２５４、および２つのＮＯＲ回路２５５、２５６とでなる。また、バッファー回路２２３は、バッファー回路１２３と同じく、５つのインバータ回路２６１−２６５で構成される。インバータ回路２６５の出力がクロック信号ＣＬＫ１である。

図３の可変クロック信号生成回路１０１同様に、図６の固定クロック信号生成回路１０５も、定電流生成回路１０４で生成される定電流Ｉ_１に比例した周波数ｆ_１で発振するクロック信号ＣＬＫ１を生成することができる。

本実施形態は、他の実施形態と適宜組み合わせることが可能である。

（実施形態３）
本実施形態では、実施形態１と異なる構成の測光装置について説明する。本実施形態では、測光装置１０よりも、低照度の光の分解能を向上するための構成について説明する。図７に、本実施形態の測光装置２０のブロック図を示す。本実施形態の測光装置２０には、可変クロック信号生成回路１０１と異なる構成の可変クロック信号生成回路３０１が適用される。

可変クロック信号生成回路３０１は、光電流Ｉｐｄを増幅するための光電流増幅回路３１０と、入力される電流の大きさに比例する周波数で発振するクロック信号を生成するクロック信号生成回路３２０を含む。

光電流増幅回路３１０は、光電流Ｉｐｄを増幅するための回路であり、増幅率が異なる複数の増幅回路を含む。そのため、可変クロック信号生成回路３０１は、光電流増幅回路３１０で発生する複数の増幅電流の１つを選択的にクロック信号生成回路３２０に入力するためのゲイン切替回路３３０を含む。

ここでは、光電流増幅回路３１０は２つの増幅回路３１１、３１２を含む。増幅回路３１１は、高照度（または高光量）の光を検出するために用いられる回路であり、その増幅率は１倍以上であればよい。他方、増幅回路３１２は低照度（または低光量）の光を検出するための回路であり、増幅回路３１１よりも増幅率が大きく、その増幅率は２倍以上が好ましい。本実施形態では、増幅回路３１１、３１２双方にカレントミラー回路を適用している。増幅回路３１１は、参照用の１つのトランジスタ３１４と増幅用の１つのトランジスタ３１５でなるカレントミラー回路である。また、増幅回路３１２は、参照用の１つのトランジスタ３１６と増幅用の３つのトランジスタ３１７でなるカレントミラー回路である。カレントミラー回路を適用する場合、高照度用の増幅回路３１１のトランジスタ３１５の数は１乃至５個程度とすることができる。また低照度用の増幅回路３１２のトランジスタ３１７の数は、２乃至５０個程度とすることができ、その数は２乃至１０個程度が好ましい。

ゲイン切替回路３３０には、光電流増幅回路３１０の各増幅回路の数に対応して、各増幅回路の出力とクロック信号生成回路３２０の入力との電気的な接続状態（導通／非導通）を切り替える複数のスイッチ回路が設けられている。ゲイン切替回路３３０はゲイン切替信号ＧＡＩＮにしたがって、１つのスイッチ回路を導通状態にし、他のスイッチ回路を非導通状態にすることで、光電流増幅回路３１０で発生する１つの増幅電流をクロック信号生成回路３２０に入力する。

本実施形態では、増幅回路３１１、３１２に対応して２つのスイッチ回路３３１、３３２がゲイン切替回路３３０に設けられている。ゲイン切替回路３３０によって、増幅回路３１１で増幅された電流Ｉａ１、または増幅回路３１２で増幅された電流Ｉａ２の一方がクロック信号生成回路３２０に入力される。

例えば、ゲイン切替信号ＧＡＩＮは、光電流Ｉｐｄまたは電流Ｉａ１の大きさを検知することで生成することができる。光電流Ｉｐｄ（または電流Ｉａ１）がしきい値よりも大きい場合、スイッチ回路３３１を導通状態とし、スイッチ回路３３２を非導通状態にするためのゲイン切替信号ＧＡＩＮが生成される。他方、光電流Ｉｐｄ（または電流Ｉａ１）がしきい値以下の場合、スイッチ回路３３１を非導通状態とし、スイッチ回路３３２を導通状態にするためのゲイン切替信号ＧＡＩＮが生成される。このようにゲイン切替回路３３０を制御することで、フォトダイオード１００を照明する光の照度が小さいとき（またはその光量が少ないとき）、クロック信号生成回路３２０では、クロック信号ＣＬＫ２の周波数は、増幅率の高い増幅回路３１２で増幅された増幅電流Ｉａ２に比例するクロック信号ＣＬＫ２を生成する。そのため、測光装置２０の低照度（低光量）側の分解能を向上させることができる。

本実施形態において、クロック信号生成回路３２０には、図３と同様の構成を有するクロック信号生成回路１２０を適用することができる。

また、本実施形態において、固定クロック信号生成回路１０５には、図６と同様の構成を有する固定クロック信号生成回路１０５を適用することができる。なお、定電流増幅回路２１０としては、光電流増幅回路１１０に含まれる１つの増幅回路と同じ構成の増幅回路を適用すればよい。例えば、高照度用の増幅回路３１１を定電流増幅回路２１０に適用する。

（実施形態４）
本実施形態では、図１に示す測光装置１０の作製方法の一例を説明する。もちろん、本実施形態の作製方法は、測光装置２０の作製方法にも適用することができる。図８は、測光装置１０の積層構造を説明する断面図である。本実施形態では、電源電位ＶＤＤ用の端子と電源電位ＶＳＳ用の端子との間に、ＰＩＮダイオード１０６を挿入し、測光装置１０の静電気放電に対する耐性を向上させている。

なお、図８は、測光装置１０を構成する膜の積層構造、および異なる層に形成された各導電膜の電気的な接続を説明するための断面図であり、測光装置１０を特定の切断線で切断した断面図ではないことを断っておく。測光装置１０において、ａ−ｂ間には、第２層目、第３層目の導電膜と電源電位ＶＳＳ用の電源端子との電気的の接続構造を主として図示している。ｂ−ｃ間には、測光装置１０の機能回路の断面として、代表的にｎチャネル型トランジスタ１０８を図示している。ｃ−ｄ間には、第２層目、第３層目の導電膜と電源電位ＶＤＤ用の端子との電気的な接続構造、ならびに、可変クロック信号生成回路１０１および、保護回路用のＰＩＮダイオード１０６の断面構造を主として図示している。

ＰＩＮダイオード１０６は、電源電位ＶＳＳ用の端子５８１と、電源電位ＶＤＤ用の端子５８２の間に挿入され、ＰＩＮダイオード１０６のカソードが端子５８１に電気的に接続され、そのアノードが端子５８２に電気的に接続されている。ＥＳＤなどにより、端子５８１および／または端子５８２に過剰な電圧が印加された場合、ＰＩＮダイオード１０６により端子５８１と端子５８２が短絡され、フォトダイオード１００、および機能回路に過剰な電圧が印加されることを防ぐ。

次に、測光装置１０の作製方法、およびその断面構造を説明する。まず、測光装置１０の作製方法を説明するが、図９Ａ−図１０Ｄの断面図には、ＰＩＮダイオード１０６、および機能回路を構成するｎチャネル型トランジスタ１０８だけが図示されている。

まず、ガラス基板５００を用意する。ガラス基板５００は無アルカリガラス基板が好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板などがある。ガラス基板５００の代わりに、石英基板を用いることができる。

次に、ガラス基板５００上に、厚さ５０−３００ｎｍの下地絶縁膜を形成する。ここでは、図９Ａに示すように、下地絶縁膜として窒化酸化シリコン膜５０１および酸化窒化シリコン膜５０２でなる２層構造の絶縁膜を形成する。次に、ＰＩＮダイオード１０６、トランジスタ１０８の半導体膜を形成するために、厚さ２０−１００ｎｍの半導体膜を下地絶縁膜上に形成する。

下地絶縁膜は、ガラス基板５００に含まれるアルカリ金属（代表的にはＮａ）やアルカリ土類金属が拡散して、トランジスタなどの半導体素子の電気的特性に悪影響を及ぼすのを防ぐために設ける。下地絶縁膜は、単層構造でも積層構造でもよいが、少なくとも１層アルカリ金属およびアルカリ土類金属の拡散を防止するためのバリア膜を設けることが望ましい。本実施形態では、バリア膜として窒化酸化シリコン膜５０１を設けている。バリア膜としては、窒化酸化シリコン膜などの窒化酸化物膜、および、窒化シリコン膜、窒化アルミニウム膜などの窒化物膜が好適である。トランジスタ１０８を構成する半導体膜と下地絶縁膜との界面準位密度を低減するために、酸化窒化シリコン膜５０２が形成されている。

本実施形態では、厚さ１４０ｎｍの窒化酸化シリコン膜５０１、厚さ１００ｎｍの酸化窒化シリコン膜５０２および厚さ５０ｎｍの非晶質シリコン膜５０３を、１台のＰＥＣＶＤ装置で連続して形成する。窒化酸化シリコン膜５０１のソースガスはＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３およびＨ_２である。酸化窒化シリコン膜５０２のソースガスはＳｉＨ_４およびＮ_２Ｏである。非晶質シリコン膜５０３のソースガスはＳｉＨ_４およびＨ_２である。ソースガスを変えることで、１つのチャンバー内で３つの膜を連続して形成することができる。

本実施形態では、ＰＩＮダイオード１０６およびトランジスタ１０８を結晶性半導体膜で形成する。そのため、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。半導体膜の結晶化方法には、ランプアニール装置や炉を用いた固相成長方法、レーザ光を照射して半導体膜を溶融させて結晶化させるレーザ結晶化方法などを用いることができる。

ここでは、下地絶縁膜上に非晶質シリコン膜５０３を形成し、この非晶質シリコン膜５０３を固相成長させて結晶化して、結晶性シリコン膜５０４を形成する（図９Ａ、図９Ｂ参照）。ここでは、６００℃以下の加熱温度で、短時間で非晶質シリコン膜５０３を固相成長させるため、非晶質シリコン膜５０３に金属元素を添加している。以下に、非晶質シリコン膜５０３の結晶化方法について具体的に説明する。

まず、非晶質シリコン膜５０３の表面をオゾン水で処理して、極薄い（数ｎｍ程度）の酸化膜を形成し、非晶質シリコン膜５０３表面の濡れ性を向上させる。次で、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、スピナーで非晶質シリコン膜５０３の表面に塗布する。

次に、炉において、非晶質シリコン膜５０３を加熱して、結晶性シリコン膜５０４を形成する。例えば、この非晶質シリコン膜５０３を結晶化させるには、例えば、５００℃、１時間の加熱し、引き続き５５０℃、４時間の加熱処理を行えばよい。ニッケルの触媒的な作用により、短時間、かつ低温で結晶性シリコン膜５０４を形成することができる。また、ニッケルの触媒的な作用により、結晶粒界に不対結合が少ない結晶性シリコン膜５０４を形成することができる。シリコンの結晶化を助長する金族元素としては、Ｎｉの他、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔなどがある。

これらの金属元素を非晶質シリコン膜５０３に導入する方法には、これらの金属元素の溶液を塗布する方法の他に、金属元素を主成分とする膜を非晶質シリコン膜５０３表面に形成する、プラズマドーピング法などにより金属元素を非晶質シリコン膜５０３に添加する方法などがある。

次に、結晶性シリコン膜５０４の結晶欠陥を修復する、結晶化率を向上させるため、レーザ光を照射する。レーザ光は波長４００ｎｍ以下のビームが好ましい。このようなレーザ光には、例えば、ＸｅＣｌエキシマレーザ光（ＸｅＣｌ：波長３０８ｎｍ）、ＹＡＧレーザの第２高調波又は第３高調波などがある。レーザ光を照射する前に、結晶性シリコン膜５０４の表面に形成されている酸化膜を希フッ酸などで除去することが好ましい。

本実施形態では、結晶化のために導入したニッケルを結晶性シリコン膜５０４からゲッタリングする処理を行う。ニッケルは非晶質シリコン膜５０３の結晶化には有用であるが、ニッケルが結晶性シリコン膜５０４に高濃度に存在していると、トランジスタ１０８のリーク電流を増加させるなど、トランジスタ１０８の電気的特性を低下させる要因になるからである。以下、ゲッタリング処理の一例を説明する。

まず、オゾン水で結晶性シリコン膜５０４の表面を１２０秒程度処理して、結晶性シリコン膜５０４表面に厚さ１−１０ｎｍ程度の酸化膜を形成する。オゾン水の処理の代わりに、ＵＶ光を照射してもよい。次に、酸化膜を介して、結晶性シリコン膜５０４表面にＡｒを含む非晶質シリコン膜を厚さ１０−４００ｎｍ程度形成する。この非晶質シリコン膜中のＡｒの濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２２ａｔｏｍｓ／ｃｍ^３以下が好ましい。また、Ａｒの代わりに、他の第１８族元素を非晶質シリコン膜に添加してもよい。

第１８族元素を非晶質シリコン膜に添加する目的は、非晶質シリコン膜に歪みを与えて、非晶質シリコン膜中にゲッタリングサイトを形成することである。第１８族元素の添加により歪みが生じる原因は２種類ある。１つは、第１８族元素の添加により結晶にダングリングボンドが形成されることによるものであり、もう１つは、結晶格子間に第１８族元素が添加されることによるものである。

例えば、ＰＥＣＶＤ法で、Ａｒを含む非晶質シリコン膜（以下、「Ａｒ：ａ−Ｓｉ膜」と呼ぶ。）を形成するには、ＳｉＨ_４、Ｈ_２およびＡｒをソースガスに用いればよい。Ａｒに対するＳｉＨ_４の流量比（ＳｉＨ_４／Ａｒ）が１／９９９以上１／９以下とすることが好ましい。また、プロセス温度は３００−５００℃が好ましい。ソースガスを励起させるためのＲＦパワー密度は、０．００１７Ｗ／ｃｍ^２以上０．４８Ｗ／ｃｍ^２以下とすることが好ましい。プロセス圧力は、１．３３３Ｐａ以上６６．６５Ｐａ以下が好ましい。

例えば、スパッタリング法で、Ａｒ：ａ−Ｓｉ膜を形成するには、ターゲットに単結晶シリコンを用い、スパッタ用ガスにＡｒを用いればよい。Ａｒガスをグロー放電させ、Ａｒイオンで単結晶シリコンターゲットをスパッタリングすることで、Ａｒを含んだ非晶質シリコン膜を形成することができる。非晶質シリコン膜中のＡｒの濃度は、グロー放電させるためのパワー、圧力、温度などにより調節することができる。プロセス圧力は、０．１Ｐａ以上５Ｐａ以下とすればよい。圧力は低いほど、非晶質シリコン膜中のＡｒの濃度を高くすることができ、１．５Ｐａ以下が好ましい。プロセス中にガラス基板５００を特段加熱する必要はなく、プロセス温度を３００℃以下とすることが好ましい。

Ａｒ：ａ−Ｓｉ膜を形成した後、ゲッタリングのために、炉において、６５０℃、３分の加熱処理を行う。この加熱処理により、結晶性シリコン膜５０４に含まれているＮｉはＡｒ：ａ−Ｓｉ膜に析出し、捕獲される。この結果、結晶性シリコン膜５０４のＮｉの濃度を低下させることができる。加熱処理の完了後、エッチング処理によりＡｒ：ａ−Ｓｉ膜を除去する。このエッチング処理では、酸化膜がエッチングストッパとして機能する。Ａｒ：ａ−Ｓｉ膜を除去した後、結晶性シリコン膜５０４の表面の酸化膜を希フッ酸などで除去する。以上により、Ｎｉが低減された結晶性シリコン膜５０４が形成される。

次に、結晶性シリコン膜５０４にアクセプタ元素を添加する。これは、トランジスタ１０８のしきい値電圧を制御するためである。例えば、アクセプタ元素としてボロンを用い、結晶性シリコン膜５０４に、１×１０^１６−５×１０^１７ａｔｏｍｓ／ｃｍ^３の濃度でボロンが含まれるよう添加する。

次いで、結晶性シリコン膜５０４上にレジストマスクを形成し、レジストマスクを用いて、結晶性シリコン膜５０４をエッチングして、図９Ｃに示すように、トランジスタ１０８を構成する半導体膜５１１、およびＰＩＮダイオード１０６を構成する半導体膜５１２を形成する。また、図示していないが、ｐチャネル型トランジスタを構成する半導体膜、およびコンデンサを構成する半導体膜も形成される。本実施形態では、半導体膜５１１、５１２をシリコン膜で形成したが、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなど他の第１４族元素でなる半導体膜で形成することができる。また、ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどの化合物半導体膜、酸化亜鉛、酸化スズなどの酸化物半導体膜で形成することもできる。

次に、図９Ｃに示すように、半導体膜５１１、５１２上にゲート絶縁膜を形成する。ここでは、ゲート絶縁膜として、厚さ３０ｎｍの酸化窒化シリコン膜５２１を形成する。この酸化窒化シリコン膜５２１は、ＰＥＣＶＤ法で、ソースガスにＳｉＨ_４およびＮ_２Ｏを用いて形成される。

さらに、酸化窒化シリコン膜５２１上に導電膜５２０を構成する導電膜として、厚さ３０ｎｍの窒化タンタル膜５０５と、厚さ１７０ｎｍのタングステン膜５０６でなる２層構造の導電膜を形成する。窒化タンタル膜５０５とタングステン膜５０６はスパッタ法で形成される。窒化タンタル膜５０５とタングステン膜５０６の積層膜の代わりに、例えば、窒化タングステン膜とタングステン膜の積層膜、または窒化モリブデン膜とモリブデン膜の積層膜を形成することができる。本実施形態では、導電膜５２０を用いて、半導体膜５１１に自己整合的にソース領域、ドレイン領域および低濃度不純物領域を形成するため、上面から見た大きさが上層の導電膜の方が下層の導電膜よりも小さくなるようにする。そのため、下層の導電膜よりも上層の導電膜のエッチング選択比が大きいことが望ましい。この点で、窒化タンタル膜５０５とタングステン膜５０６の積層膜は好ましい。

次に、タングステン膜５０６上に、レジストマスク５０７を形成する。このレジストマスク５０７を用いて、２回のエッチング処理を行う。まず、図９Ｄに示すように、レジストマスク５０７を用いて窒化タンタル膜５０５およびタングステン膜５０６をエッチングする。この１回目のエッチングで、窒化タンタル膜５０５およびタングステン膜５０６でなる積層膜の断面の形状は、テーパー状に加工される。このエッチング処理は、例えば、エッチング用ガスにＣＦ_４、Ｃｌ_２およびＯ_２の混合ガスを用い、ＩＣＰ（誘導結合型プラズマ）エッチング装置で行うことができる。

さらに、レジストマスク５０７を用い、図９Ｅに示すように、上層のタングステン膜５０６を選択的にエッチングする。このエッチング処理は異方性エッチング処理であり、例えば、エッチング用ガスにＣｌ_２、ＳＦ_６およびＯ_２の混合ガスを用い、ＩＣＰエッチング装置で行うことができる。この２回のエッチング処理により、第１層目の導電膜５２０が形成される。導電膜５２０において、タングステン膜５０６の端部は、窒化タンタル膜５０５上面にあり、上面から見た場合、タングステン膜５０６の形状は、窒化タンタル膜５０５よりも小さい。

レジストマスク５０７を除去した後、半導体膜５１２の高抵抗領域およびＰ型不純物領域となる領域を覆って、レジストマスク５０８を形成する。次いで、半導体膜５１１、５１２にドナー元素を添加し、Ｎ型の不純物領域を形成する。ここでは、ドナー元素としてリンを添加する。まず、半導体膜５１１にＮ型の低濃度不純物領域を形成するため、低ドーズ量、高加速電圧の条件下で、半導体膜５１１、５１２にリンを添加する。リンのソースガスにはＰＨ_３を用いることができる。この条件下では、導電膜５２０の窒化タンタル膜５０５およびタングステン膜５０６が積層している部分のみがマスクとして機能し、導電膜５２０の窒化タンタル膜５０５のみで構成されている部分はリンが通過し、半導体膜５１１に低濃度不純物領域５６０および低濃度不純物領域５６１が形成される。さらに、半導体膜５１２にも低濃度不純物領域５６２が形成される。

次に、ソース領域およびドレイン領域を形成するため、高ドーズ量、低加速電圧の条件下でリンを添加する。この条件下では、導電膜５２０全体がマスクとして機能し、図１０Ｂに示すように、半導体膜５１１にドレイン領域５６３、およびソース領域５６４が自己整合的に形成される。さらに、半導体膜５１１には、低濃度不純物領域５６５、低濃度不純物領域５６６およびチャネル形成領域５６７も自己整合的に形成される。他方、半導体膜５１２にはＮ型不純物領域５６８が形成される。

レジストマスク５０８を除去した後、半導体膜５１１全体、ならびに半導体膜５１２の高抵抗領域およびＮ型不純物領域となる領域を覆って、レジストマスク５０９を形成する。次いで、半導体膜５１２にアクセプタ元素を添加し、Ｐ型の不純物領域を形成する。ここでは、アクセプタ元素としてボロンを添加する。ボロンのソースガスにはＢ_２Ｈ_６を用いることができる。高ドーズ量、低加速電圧の条件下でボロンを添加することで、半導体膜５１２にＰ型不純物領域５６９が形成される。また、図１０Ａ−図１０Ｃの不純物元素の添加工程で、ドナー元素およびアクセプタ元素を添加しなかった領域は、高抵抗領域５７０となる。また、この工程で、ｐチャネル型トランジスタの半導体膜に、ソース領域およびドレイン領域も形成される。

レジストマスク５０９を除去した後、導電膜５２０を覆ってガラス基板５００上に第１層目の層間絶縁膜を形成する。本実施形態では、この層間絶縁膜を３層構造としている。１層目は、厚さ３０ｎｍの酸化窒化シリコン膜５２２であり、２層目は厚さ１６５ｎｍの窒化酸化シリコン膜５２３であり、３層目は厚さ６００ｎｍの酸化窒化シリコン膜５２４である。これらの膜５２２−５２４は、ＰＥＣＶＤ装置で形成される。

まず、ＳｉＨ_４およびＮ_２Ｏをソースガスに用いて、酸化窒化シリコン膜５２２を形成する。そして、加熱処理を行い、半導体膜５１１、５１２に添加したリンおよびボロンを活性化する。この加熱処理の完了後、ＰＥＣＶＤ装置で窒化酸化シリコン膜５２３、および酸化窒化シリコン膜５２４を形成する。窒化酸化シリコン膜５２３のソースガスには、ＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３およびＨ_２を用い、窒化酸化シリコン膜５２３中の水素濃度が高くなるようにする。酸化窒化シリコン膜５２４のソースガスにはＳｉＨ_４およびＮ_２Ｏが用いられる。酸化窒化シリコン膜５２４の形成後、加熱処理を行い、窒化酸化シリコン膜５２３の水素を拡散させ、半導体膜５１１、５１２の不対結合手を水素により終端させる。この加熱処理は、３００−５５０℃の温度で行うことができる。

以降の工程は、図１１Ａ−図１４の断面図を用いて説明する。なお、図１１Ａ−図１４の断面構造の図示の方法は、図８と同様である。

レジストのマスクを用いて、酸化窒化シリコン膜５２１、酸化窒化シリコン膜５２２、窒化酸化シリコン膜５２３および酸化窒化シリコン膜５２４でなる積層膜をエッチングして複数の開口を形成する。この開口は、素子を構成する半導体膜と第２層目の導電膜との電気的な接続部、および第１層目の導電膜と第２層目の導電膜との電気的な接続部を形成する。例えば、開口を形成する部分は、導電膜５３１と半導体膜５１１のドレイン領域５６３との接続部、導電膜５３２と半導体膜５１１のソース領域５６４との接続部、導電膜５３３と導電膜５２０の接続部、導電膜５３４と導電膜５２０との接続部、導電膜５３１と半導体膜５１２のＮ型不純物領域５６８との接続部、導電膜５３２と半導体膜５１２のＰ型不純物領域５６９との接続部である。

次に、酸化窒化シリコン膜５２４上に、第２層目の導電膜を構成する導電膜を形成する。ここでは、スパッタ法で厚さ４００ｎｍのチタン膜を形成する。このチタン膜上にレジストのマスクを形成し、このマスクを用いてチタン膜をエッチングして、２層目の導電膜を構成する。図１１Ａには、導電膜５３１−５３４を図示する。ここでは、導電膜５３２は、電源電位ＶＳＳ用の端子と、測光装置１０の機能回路とを電気的に接続するための配線を構成する。また、導電膜５３４は、フォトダイオード１００と可変クロック信号生成回路１０１とを電気的に接続するための配線（または電極）を構成する。

なお、２層目の導電膜５３１−５３４、および３層目の導電膜５５１、５５２は、チタン、チタン合金、チタン化合物、モリブデン、モリブデン合金、またはモリブデン化合物でなる膜が好ましい。これらの導電性材料でなる膜は耐熱性が高いこと、シリコン膜との接触によって電蝕されにくいこと、マイグレーションが起こりにくいことなどの長所があるからである。

次に、図１１Ａに示すように、酸化窒化シリコン膜５２４上に、フォトダイオード１００を構成する光電変換層５４０を形成する。ここでは、光電変換層５４０として、ＰＥＣＶＤ装置を用いて非晶質シリコン膜を形成する。また、光電変換層５４０にＰＩＮ接合を設けるため、光電変換層５４０をＰ型の導電性を示す層、Ｉ型の導電性を示す層、およびＮ型の導電性を示す層でなる３層構造とする。なお、光電変換層５４０は、非晶質シリコン膜に限定されるものではなく、例えば、微結晶シリコン膜でもよいし、単結晶シリコン膜でもよい。

まず、導電膜５３１−５３４を覆って、ＰＥＣＶＤ装置により厚さ６０ｎｍのＰ型非晶質シリコン膜５４１、厚さ４００ｎｍのＩ型非晶質シリコン膜５４２、および厚さ８０ｎｍのＮ型非晶質シリコン膜５４３を連続して形成する。Ｐ型非晶質シリコン膜５４１のソースガスにＳｉＨ_４、Ｈ_２およびＢ_２Ｈ_６を用いて、ボロンを添加する。また、Ｉ型非晶質シリコン膜５４２のソースガスにＳｉＨ_４およびＨ_２を用い、ドナーおよびアクセプタとなる不純物元素を意図的に添加しない非晶質シリコン膜を形成する。Ｎ型非晶質シリコン膜５４３のソースガスにＳｉＨ_４、Ｈ_２およびＰＨ_３を用いて、リンを添加する。次いで、レジストのマスクを用いて、非晶質シリコン膜５４１−５４３でなる積層膜をエッチングして、光電変換層５４０を形成する。

ここでは、１枚のガラス基板５００上には、複数の測光装置１０が同時に作製される。測光装置１０が完成した後は、測光装置１０のサイズに合わせてガラス基板５００を切断し、１つずつの装置に分割する。ここでは、分割した後の測光装置１０の側面を良好にパッシベーションするため、図１１Ｂに示すように、測光装置１０の周囲５４５（点線で示す部分）の酸化窒化シリコン膜５２４を除去する。この工程は、エッチング処理で行うことができる。

次に、窒化酸化シリコン膜５２３、酸化窒化シリコン膜５２４、導電膜５３１−５３４および光電変換層５４０を覆って、第２層目の層間絶縁膜を形成する。ここでは、図１１Ｃに示すように、厚さ１００ｎｍの窒化酸化シリコン膜５２５および厚さ８００ｎｍの酸化シリコン膜５２６でなる２層の絶縁膜を形成する。

窒化酸化シリコン膜５２５は、ＰＥＣＶＤ装置でソースガスにＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３およびＨ_２を用いて形成する。窒化酸化シリコン膜５２５はパッシベーション膜として機能する。窒化酸化シリコン膜５２５の代わりに窒化シリコン膜を形成してもよい。窒化シリコン膜はＰＥＣＶＤ装置でソースガスにＳｉＨ_４、ＮＨ_３およびＨ_２を用いて形成することができる。また、酸化シリコン膜５２６は、ソースガスに、Ｏ_２、およびテトラエトキシシラン（略称ＴＥＯＳ、化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）を用いて、ＰＥＣＶＤ装置で形成する。酸化シリコン膜５２６の代わりに、ＰＥＣＶＤ装置で酸化窒化シリコン膜を形成してもよい。

次に、レジストのマスクを用いて、窒化酸化シリコン膜５２５および酸化シリコン膜５２６でなる積層膜をエッチングして、コンタクトホールとなる開口を形成する。

次に、酸化シリコン膜５２６上に、第３層目の導電膜を構成する導電膜を形成する。ここでは、スパッタ法で厚さ２００ｎｍのチタン膜を形成する。このチタン膜上にレジストのマスクを形成し、このマスクを用いてチタン膜をエッチングして、３層目の導電膜を形成する。図１２Ａには、導電膜５５１、５５２を図示する。

次に、図１２Ｂに示すように、窒化酸化シリコン膜５０１を残して、測光装置１０の周囲５４６（点線で示す部分）から、絶縁膜（５０２、５２１−５２６）を除去する。この工程は、エッチング処理で行うことができる。このように、測光装置１０の周囲から絶縁膜を除去するのは、図１１Ｂの工程で、酸化窒化シリコン膜５２４を除去したのと同様に、分割した後の測光装置１０の側面を良好にパッシベーションするためである。

次に、図１３Ａに示すように、厚さ１００ｎｍの窒化酸化シリコン膜５２７を形成する。窒化酸化シリコン膜５２７は、ＰＥＣＶＤ装置でソースガスにＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３およびＨ_２を用いて形成する。窒化酸化シリコン膜５２７はパッシベーション膜として機能する。窒化酸化シリコン膜５２７によって、３層目の導電膜５５１、５５２、および全ての絶縁膜（５０１、５０３、５２１−５２６）の露出している面が覆われる。したがって、測光装置１０のフォトダイオード１００、各機能回路は、ガラス基板５００側はバリア層である窒化酸化シリコン膜５０１でパッシベーションされ、かつ、電源端子５８１、５８２が形成される側は窒化酸化シリコン膜５２７でパッシベーションされている。このような構造により、測光装置１０に水分または有機物などの不純物が侵入することを防ぐことができる。

次に、図１３Ｂに示すように、封止膜５２８を形成する。封止膜５２８により、集積回路部の上面および側面が封止される。封止膜５２８の厚さは１μｍ以上が好ましく、１−３０μｍ程度とする。このように厚く形成するため、封止膜５２８は樹脂膜で形成することが好ましい。ここでは、印刷法により、感光性のエポキシ−フェノール系樹脂膜を形成することで、測光装置１０の入力端子および／または出力端子との接続部となる部分に開口を有する封止膜５２８を形成する。図１３Ｂに図示されている開口５２９、および開口５３０は、それぞれ、電源電位ＶＳＳ用端子との接続部、電源電位ＶＤＤ用端子との接続部を構成する。

次に、レジストのマスクを用いて窒化酸化シリコン膜５２７をエッチングし、封止膜５２８に形成されている開口内部の窒化酸化シリコン膜５２７を除去する（図１４参照）。

次に、封止膜５２８上に、測光装置１０の入力および／または出力端子を形成する。ここでは、電源電位ＶＳＳ用の端子５８１、および電源電位ＶＳＳ用の端子５８２の作製方法を説明するが、他の端子も同様に形成される。本実施形態では、端子５８１、５８２を４層構造の導電膜で形成する。まず、１層目の導電膜５９１、５９２をスクリーン印刷法などの印刷法で形成する。本実施形態では、ニッケル粒子を含む導電性ペーストを用いて、スクリーン印刷法により導電膜５９１、５９２をそれぞれ厚さ１５μｍ程度に形成する。

導電性ペーストは、樹脂でなるバインダーに金属粒子、または金属の粉体が分散している材料である。このような導電性ペーストを固化することで、導電性樹脂膜が形成される。よって、導電膜５９１は導電性樹脂膜で構成されているため、ハンダとの密着性に乏しい。そこで、電源端子５８１、５８２のハンダとの密着性を高めるため、導電膜５９１の上面にメタルマスクを用いたスパッタ法で、所定の形状の導電膜を形成する。ここでは、図８に示すように、導電膜５９１上に、それぞれ、３層構造の導電膜を形成する。１層目の導電膜は厚さ１５０ｎｍのチタン膜５９２であり、２層目の導電膜は厚さ７５０ｎｍのニッケル膜５９３であり、３層目の導電膜は厚さ５０ｎｍのＡｕ膜５９４である。以上の工程で、４層構造の端子５８１、５８２が完成する。

次に、測光装置１０の周囲５４６（図１２Ｂの点線で示す部分）で、ガラス基板５００を切断し、１つずつの測光装置１０に分割する。ガラス基板５００の切断は、ダイシング法、レーザカット法などで行うことができる。ガラス基板５００を分断する前に、ガラス基板５００の裏面を研磨または研削して、ガラス基板５００を薄くすることもできる。この工程は、スパッタ法で導電膜（５９３−５９８）を形成する前に行うことが好ましい。ガラス基板５００を薄くしておくことで、ガラス基板５００を切断するために用いる切削工具の消耗を低減することができる。また、ガラス基板５００を薄くすることで、測光装置１０を薄くすることができる。例えば、０．５ｍｍ程度の厚さのガラス基板５００を０．２５ｍｍ程度に薄くすることができる。ガラス基板５００を薄くした場合、ガラス基板５００の裏面および側面を樹脂膜で覆い、ガラス基板５００を保護することが好ましい。

以上の工程で、測光装置１０が完成する。なお、本実施形態では、機能回路をＳＯＩ構造のトランジスタで作製する方法を説明したが、単結晶シリコン基板などのバルク状半導体基板から測光装置１０を作製することもできる。

（実施形態５）
実施形態４では、非晶質半導体膜を結晶化して形成した結晶性半導体膜を用いて、各機能回路を作製する方法を説明した。ガラス基板に単結晶半導体膜を形成し、この単結晶半導体膜を用いて機能回路を作製することができる。本実施形態では、単結晶半導体膜が固定されているＳＯＩ構造の半導体基板を形成する方法を説明する。

図１５Ａに示すように、ガラス基板８００を用意する。ガラス基板８００は、単結晶半導体基板から分割された単結晶半導体層を支持する支持基板である。ガラス基板８００には、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、機能回路の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板などがある。

また、ガラス基板８００の代わりに、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。

図１５Ｂに示すように、単結晶半導体基板８０１を用意する。単結晶半導体基板８０１から分離された半導体層をガラス基板８００に貼り合わせることで、ＳＯＩ基板が作製される。単結晶半導体基板８０１には、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４族元素でなる単結晶半導体基板を用いることができる。また、本実施形態では、ガラス基板８００には、単結晶半導体基板８０１よりも大きいサイズの基板が用いられている。

図１５Ｃに示すように、単結晶半導体基板８０１上に絶縁膜８０２を形成する。絶縁膜８０２は単層構造、積層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。絶縁膜８０２を構成する膜には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどのシリコンまたはゲルマニウムを組成に含む絶縁材料でなる膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属酸化物でなる絶縁膜、窒化アルミニウムなどの金属窒化物でなる絶縁膜、酸化窒化アルミニウムなどの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁膜を用いることもできる。絶縁膜８０２を構成する絶縁膜は、ＣＶＤ法、スパッタ法、単結晶半導体基板８０１を酸化するまたは窒化するなどの方法により形成することができる。

また、絶縁膜８０２には、不純物がガラス基板８００から、単結晶半導体膜に拡散することを防止できるような膜を少なくとも１層設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、および窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁膜８０２をバリア層として機能させることができる。

例えば、絶縁膜８０２を単層構造のバリア層として形成する場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、絶縁膜８０２を形成することができる。

絶縁膜８０２を、バリア層として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。このような膜は、厚さ５ｎｍ乃至２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などで形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板８０１と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜、および単結晶半導体基板８０１を熱酸化して形成した熱酸化膜などがある。これらの絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。

本実施形態では、絶縁膜８０２を絶縁膜８０２ａと絶縁膜８０２ｂでなる２層構造とする。絶縁膜８０２ａとして、ソースガスにＳｉＨ_４およびＮ_２Ｏを用いてＰＥＣＶＤ法により厚さ１００ｎｍの酸化窒化シリコン膜を形成し、絶縁膜８０２ｂとして、ソースガスにＳｉＨ_４、Ｎ_２ＯおよびＮＨ_３を用いてＰＥＣＶＤ法により厚さ５０ｎｍの窒化酸化シリコン膜を形成する。

次に、図１５Ｄに示すように、絶縁膜８０２を介して、電界で加速されたイオンでなるイオンビーム８０５を単結晶半導体基板８０１に照射して、単結晶半導体基板８０１の表面から所定の深さの領域に脆化層８０３を形成する。このイオン照射工程は、加速されたイオン種でなるイオンビーム８０５を単結晶半導体基板８０１に照射することで、イオン種を構成する元素を単結晶半導体基板８０１に添加する工程である。イオンビーム８０５を単結晶半導体基板８０１に照射すると、加速されたイオン種の衝撃により、単結晶半導体基板８０１の所定の深さに結晶構造が脆くなっている層が形成され、この層が脆化層８０３である。脆化層８０３が形成される領域の深さは、イオンビーム８０５の加速エネルギーとイオンビーム８０５の侵入角度によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層８０３が形成される。つまり、イオンが侵入する深さで、単結晶半導体基板８０１から分離される半導体層の厚さが決定される。脆化層８０３が形成される深さは５０ｎｍ以上５００ｎｍ以下であり、５０ｎｍ以上２００ｎｍ以下が好ましい。

イオンビーム８０５を単結晶半導体基板８０１に照射するには、質量分離を伴うイオン注入法だけでなく、質量分離を伴わないイオンドーピング法で行うことができる。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。ソースガスから生成されるイオン種およびその割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法で脆化層８０３の形成を行う場合、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が、７０％以上イオンビーム８０５に含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。それは脆化層８０３を浅い領域に形成するためには、イオンの加速電圧を低くする必要があるが、また、水素ガスを励起することで生成されたプラズマ中のＨ_３ ^＋イオンの割合を高くすることで、原子状水素を効率よく、単結晶半導体基板８０１に添加することができるからである。

水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。この条件で水素イオンを照射することで、イオンビーム８０５に含まれるイオン種、およびその割合にもよるが、脆化層８０３を単結晶半導体基板８０１の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。

例えば、単結晶半導体基板８０１が単結晶シリコン基板であり、絶縁膜８０２ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、絶縁膜８０２ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２×１０^１６ｉｏｎｓ／ｃｍ^２の条件では、単結晶半導体基板８０１から厚さ１２０ｎｍ程度の半導体層を分離することができる。また、絶縁膜８０２ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンを照射することで、単結晶半導体基板８０１から厚さ７０ｎｍ程度の半導体層を分離することができる。

イオン照射工程のソースガスには、水素の他に、ヘリウム（Ｈｅ）や、塩素ガス（Ｃｌ_２ガス）およびフッ素ガス（Ｆ_２ガス）などのハロゲンガスを用いることもできる。

脆化層８０３を形成した後、絶縁膜８０２の上面に、図１５Ｅに示すように、絶縁膜８０４を形成する。絶縁膜８０４を形成する工程では、単結晶半導体基板８０１の加熱温度は、脆化層８０３に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱処理は脆化層８０３からガスが抜けない温度で行う。なお、絶縁膜８０４は、イオン照射工程を行う前に形成することもできる。この場合は、絶縁膜８０４を形成するときのプロセス温度を３５０℃以上にすることができる。

絶縁膜８０４は、平滑で親水性の接合面を単結晶半導体基板８０１の表面に形成するための膜である。絶縁膜８０４の厚さは５ｎｍ以上５００ｎｍ以下が好ましく、１０ｎｍ以上２００ｎｍ以下がより好ましい。絶縁膜８０４として、酸化シリコン膜、酸化窒化シリコン膜を形成することができる。ここでは、ソースガスにＴＥＯＳおよびＯ_２を用いて、ＰＥＣＶＤ法で厚さ５０ｎｍの酸化シリコン膜を形成する。

なお、絶縁膜８０２または絶縁膜８０４の一方を形成しなくてもよい。また、ガラス基板８００に単層構造または積層構造の絶縁膜を形成してもよい。この絶縁膜は絶縁膜８０２と同様に形成することができ、積層構造とする場合は、バリア層となる絶縁膜は、ガラス基板８００に接して形成することが好ましい。また、ガラス基板８００に絶縁膜を形成した場合、絶縁膜８０２、および絶縁膜８０４は形成しなくてもよい。

図１５Ｆは接合工程を説明する断面図であり、ガラス基板８００と単結晶半導体基板８０１とを貼り合わせた状態を示している。接合工程を行うには、まず、ガラス基板８００、ならびに、絶縁膜８０４、５０２が形成された単結晶半導体基板８０１を超音波洗浄する。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。メガヘルツ超音波洗浄の後、ガラス基板８００および単結晶半導体基板８０１の双方、または一方をオゾン水で洗浄することもできる。オゾン水で洗浄することで、有機物の除去と、表面の親水性を向上させることができる。

洗浄工程の後、絶縁膜８０４を介して、ガラス基板８００と単結晶半導体基板８０１を貼り合わせる。ガラス基板８００の表面と絶縁膜８０４の表面とを密着させると、ガラス基板８００と絶縁膜８０４との界面に化学結合が形成され、ガラス基板８００と絶縁膜８０４が接合する。接合工程は加熱処理を伴わずに常温で行うことができるため、単結晶半導体基板８０１を貼り付ける基板にガラス基板８００のような耐熱性の低い基板を用いることが可能である。

ガラス基板８００と単結晶半導体基板８０１を密着させた後、ガラス基板８００と絶縁膜８０４との界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層８０３に亀裂を生じさせない温度であり、例えば、７０℃以上３００℃以下とすることができる。

次いで、４００℃以上の加熱処理を行い、脆化層８０３において単結晶半導体基板８０１を分割し、単結晶半導体基板８０１から単結晶半導体膜８０６を分離する。図１５Ｇは、単結晶半導体基板８０１から単結晶半導体膜８０６を分離する分離工程を説明する図である。図１５Ｇに示すように、分離工程により、ガラス基板８００上に単結晶半導体膜８０６が形成される。８０１Ａを付した要素は、単結晶半導体膜８０６が分離された後の単結晶半導体基板８０１を示している。

４００℃以上の加熱処理を行うことで、ガラス基板８００と絶縁膜８０４との接合界面に形成された水素結合から共有結合に変化するため、結合力が増加する。また、温度上昇によって、脆化層８０３に形成されている微小な孔には、イオン照射工程で添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化層８０３の微小な孔に体積変化が起こり、脆化層８０３に亀裂が生じるので、脆化層８０３に沿って単結晶半導体基板８０１が分割される。絶縁膜８０４はガラス基板８００に接合しているので、ガラス基板８００上には単結晶半導体基板８０１から分離された単結晶半導体膜８０６が固定されることになる。単結晶半導体膜８０６を単結晶半導体基板８０１から分離するための加熱処理の温度は、ガラス基板８００の歪み点を越えない温度とし、４００℃以上７００℃以下で行うことができる。

図１５Ｇに示す分離工程を完了することで、ガラス基板８００に単結晶半導体膜８０６が貼り合わされたＳＯＩ基板８１０が作製される。ＳＯＩ基板８１０は、ガラス基板８００上に絶縁膜８０４、絶縁膜８０２、単結晶半導体膜８０６の順に層が積層された多層構造を有し、ＳＯＩ基板８１０は絶縁膜８０４と単結晶半導体膜８０６が接合されている基板となる。

なお、単結晶半導体基板８０１から単結晶半導体膜８０６を分離するための加熱処理は、結合力を強化するための加熱処理と同じ装置で連続して行うことができる。また、２つの加熱処理を異なる装置で行うこともできる。例えば、同じ炉で行う場合は、まず、処理温度２００℃、処理時間２時間の加熱処理を行い。次いで、加熱温度を６００℃に上昇させ、６００℃、２時間の加熱処理を行う。そして、４００℃以下から室温程度の温度に冷却して、炉から、単結晶半導体基板８０１ＡおよびＳＯＩ基板８１０を取り出す。

異なる装置で加熱処理を行う場合は、例えば、炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたガラス基板８００と単結晶半導体基板８０１を炉から搬出する。次いで、ランプアニール装置で処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板８０１を脆化層８０３で分割する。

ＳＯＩ基板８１０の単結晶半導体膜８０６は、脆化層８０３の形成、分離工程などによって、結晶欠陥が形成され、また、その表面は平坦性が損なわれている。そこで、結晶欠陥の低減、平坦化のために、単結晶半導体膜８０６にレーザ光を照射して、溶融させることで再結晶化させることが好ましい。あるいは、単結晶半導体膜８０６の表面の損傷を除去し、その表面を平坦にするため、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置などで、単結晶半導体膜８０６の表面を研磨する工程を行うことが好ましい。

本実施形態のＳＯＩ基板８１０を用いて、ＳＯＩ構造の測光装置を作製することができる。

（実施形態６）
実施形態１−３の測光装置を電子機器に取り付けることで、測光装置のデジタル信号に基づいて電子機器の動作を制御することができる。例えば、表示パネルを備えた電子機器に測光装置を内蔵することで、測光装置により使用環境の照度を測定することができ、測光装置でえられたデジタル信号を用いて、表示パネルの輝度調節を行うことが可能になる。本実施形態では、図１６Ａ−図１６Ｆを用いて、このような電子機器のいくつかの例を説明する。

図１６Ａ、および図１６Ｂは、本実施形態の携帯電話の外観図である。図１６Ａ、および図１６Ｂの携帯電話は、それぞれ、本体１１０１、表示パネル１１０２、操作キー１１０３、音声出力部１１０４および音声入力部１１０５を有する。さらに、本体１１０１には測光装置１１０６が設けられている。図１６Ａ、および図１６Ｂの携帯電話は、測光装置１１０６が検出した電気信号をもとに表示パネル１１０２の輝度を調節する機能を有する。さらに、図１６Ｂの携帯電話は、表示パネル１１０２のバックライトの輝度を検出する測光装置１１０７が本体１１０１に内蔵されている。

図１６Ｃは、本実施形態のコンピュータの外観図である。コンピュータは、本体１１１１、表示パネル１１１２、キーボード１１１３、外部接続ポート１１１４、ポインティングデバイス１１１５などを有する。さらに、表示パネル１１１２のバックライトの輝度を検出する測光装置（図示せず）が本体１１１１に内蔵されている。

図１６Ｄは、本実施形態の表示装置の外観図である。テレビ受像器、コンピュータのモニタなどが表示装置に該当する。本表示装置は、筐体１１２１、支持台１１２２、表示パネル１１２３などによって構成されている。筐体１１２１には、表示パネル１１２３のバックライトの輝度を検出する測光装置（図示せず）が内蔵されている。

図１６Ｅは、正面方向から見た、本実施形態のデジタルカメラの外観図であり、図１６Ｆは背面方向から見た同デジタルカメラの外観図である。デジタルカメラは、リリースボタン１１３１、メインスイッチ１１３２、ファインダ窓１１３３、フラッシュライト１１３４、レンズ１１３５、鏡胴１１３６、筺体１１３７、ファインダ接眼窓１１３８、表示パネル１１３９、および操作ボタン１１４０などを有する。測光装置をデジタルカメラに組み込むことにより、測光装置によって撮影環境の輝度を感知することができる。測光装置で検出された電気信号をもとに、露出調整、シャッタースピード調節などを行うことができる。

本実施例では、測光装置の可変クロック信号生成回路、および固定クロック信号生成回路を同じ構造の回路にすることで、これら２つのクロック信号生成回路を構成する半導体素子の電気的な特性値、基準電位などが設計値から異なっていても、これら値の設計値からの差異よりも、測光装置で生成されるデジタル信号のカウント値の誤差を小さくできることを説明する。このことを明らかにするため、回路シミュレーションを行った。

回路シミュレーションを行った測光装置は図１の測光装置１０であり、可変クロック信号生成回路１０１には図３の発振回路を適用し、固定クロック信号生成回路１０５には、図６の発振回路を適用した。実施形態２で述べたように、図６の固定クロック信号生成回路１０５で生成されるクロック信号ＣＬＫ１の周波数ｆ_１は下記式（５）で表すことができ、図３の可変クロック信号生成回路１０１で生成されるクロック信号ＣＬＫ２の周波数ｆ_２は、下記式（６）で表すことができる。

式（５）において、Ｃ_１はコンデンサ２４９の静電容量値であり、Ｚ_１１は式（４）のＺ_４と同様の比例定数であり、光電流増幅回路２１０の増幅率、およびランプ波形信号生成回路２２１を構成するトランジスタ２４１−２４８の電気的特性などにより決定される定数である。また、式（６）において、Ｃ_２はコンデンサ１４９の静電容量値であり、Ｚ_１２はＺ_４と同様の比例定数である。

本実施例の回路シミュレーションでは、可変クロック信号生成回路１０１のコンデンサ１４９の静電容量値Ｃ_２、およびコンデンサ２４９の静電容量値Ｃ_１が設計値からずれることで、測光装置１０から出力されるデジタル信号のカウント値ＣＮＴの誤差がどの程度になるかを計算した。回路シミュレーションでは、式（５）、および式（６）において、Ｚ_１１＝Ｚ_１２＝１とし、周波数ｆ_１、ｆ_２の算出に、静電容量値Ｃ_１、Ｃ_２以外の各回路１０１、１０５の電気的な特性値（例えば、トランジスタのしきい値電圧など）を無視した。表１に回路シミュレーション結果を示す。回路シミュレータには、ＳｍａｒｔＳｐｉｃｅを用いた。

表１の各数値は、測定装置１０に電源電位ＶＤＤ＝２．５Ｖ、および電源電位ＶＳＳ＝接地電位を供給し、照度１００ルクスの光を検出するという条件下で計算された値である。表１には、デジタル信号のデータ値であるカウント値ＣＮＴ、可変クロック信号生成回路１０１で生成されるクロック信号ＣＬＫ２の周波数ｆ_２、および光の照度を測定している測定期間Ｔ_Ｍが示されている。測定期間Ｔ_Ｍは、固定クロック信号生成回路１０５のクロック信号ＣＬＫ１の周波数ｆ_１にカウント値ＣＮＴを乗じた値である。

また、この回路シミュレーションでは、Ｃ_１＝Ｃ_２である条件下で、Ｃ_１、Ｃ_２が設計値の場合、設計値から−２０％変動した場合、および設計値から＋２０％変動した場合において、各数値（ＣＮＴ、Ｔ_Ｍ、ｆ_２）、およびそれらの設計値からの変動率が計算された。静電容量値Ｃ_１、Ｃ_２に関してこのような条件を設定したのは、１つの測光装置１０を構成する半導体素子は同じ作製工程を経て形成されるため、この測光装置１０の同じ構造の半導体素子は電気的特性値の設計値からの変動は同程度になることを想定したためである。

表１に示すように、容量値Ｃ_１、Ｃ_２が設計値から±２０％異なっているにも関わらず、カウント値ＣＮＴの変動率は±１％程度と、非常に小さい。他方、クロック信号ＣＬＫ２の周波数ｆ_２、および測定期間Ｔ_Ｍの設計値からの変動率は、容量値Ｃ_１、Ｃ_２の変動率と同程度の±２０％程度である。

カウント値ＣＮＴの設計値からの変動率が容量値Ｃ_１、Ｃ_２の変動率よりも小さいのは、測定期間Ｔ_Ｍが短くなっても（固定クロック信号生成回路１０５のクロック信号ＣＬＫ１が速くなっても）、同程度に、可変クロック信号生成回路１０１のクロック信号ＣＬＫ２が速くなるためであり、かつ、測定期間Ｔ_Ｍが長くなっても（固定クロック信号生成回路１０５のクロック信号ＣＬＫ１が遅くなっても）、同程度に、可変クロック信号生成回路１０１のクロック信号ＣＬＫ２が遅くなるためである。そして、このように測定期間Ｔ_Ｍ（周波数ｆ_１）に周波数ｆ_２が連動するのは、可変クロック信号生成回路１０１が固定クロック信号生成回路１０５と同じ構造の回路であるからである。

例えば、コンデンサ１４９（図３参照）とコンデンサ２４９（図６参照）が同じ工程で形成されることで、各静電容量値Ｃ_２、Ｃ_１が設計値と異なったとしても、これらの設計値からの変動は同じ傾向を示すことが多い。そのため、表１の計算結果が示すように、静電容量値Ｃ_１と静電容量Ｃ_２の設計値からの変動は、固定クロック信号生成回路１０５のクロック信号ＣＬＫ１と可変クロック信号生成回路１０１のクロック信号ＣＬＫ２とで相殺され、カウント値ＣＮＴへの影響は軽減される。

以上述べたように、本実施例の回路シミュレーションにより、測光装置の可変クロック信号生成回路が固定クロック信号生成回路と同じ構造の回路であることで、カウント値ＣＮＴ（デジタル信号のデータ）の誤差、つまり光量の測定誤差が抑制されることが示された。

１０、２０ 測光装置
１００ フォトダイオード
１０１ 可変クロック信号生成回路
１０３ デジタル信号生成回路
１０４ 定電流生成回路
１０５ 固定クロック信号生成回路
１１０ 光電流増幅回路
１２０ クロック信号生成回路
１２１ ランプ波形信号生成回路
１２２ ヒステリシスコンパレータ回路
１２３ バッファー回路
１３１ カウント回路
１３２ ラッチ回路
１３３ 計数期間設定回路
２１０ 定電流増幅回路
２２０ クロック信号生成回路
２２１ ランプ波形信号生成回路
２２２ ヒステリシスコンパレータ回路
２２３ バッファー回路
３０１ 可変クロック信号生成回路
３１０ 光電流増幅回路
３１１ 増幅回路
３１２ 増幅回路
３２０ クロック信号生成回路
３３０ ゲイン切替回路
３３１ スイッチ回路
３３２ スイッチ回路

Claims (12)

1. 定電流を出力する定電流生成回路と、
   前記定電流に比例する周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、
   受光することで光電流を発生する光電変換素子と、
   前記光電流に比例する周波数で発振する第２のクロック信号を生成する第２のクロック信号生成回路と、
   前記第２のクロック信号のパルス数を一定期間カウントし、当該パルス数のカウント値をデータとするデジタル信号を出力し、前記第１のクロック信号をもとに、前記第２のクロック信号のパルス数のカウントを開始するタイミング、および当該カウントを終了するタイミングを設定するデジタル信号生成回路と、
   を有することを特徴とする測光装置。
2. 請求項１において、
   前記第２のクロック信号生成回路は、前記光電流をｘ倍（ｘ≧１）以上に増幅する光電流増幅回路を含み、
   前記第２のクロック信号生成回路は、前記光電流増幅回路から出力される増幅電流から、前記第２のクロック信号を生成することを特徴とする測光装置。
3. 請求項１において、
   前記第１のクロック信号生成回路は、前記定電流をｙ倍（ｙ≧１）以上に増幅する定電流増幅回路を含み、前記定電流増幅回路から出力される増幅電流から、前記第１のクロック信号を生成し、
   前記第２のクロック信号生成回路は、前記光電流をｘ倍（ｘ≧１）以上に増幅する光電流増幅回路を含み、前記光電流増幅回路から出力される増幅電流から、前記第２のクロック信号を生成することを特徴とする測光装置。
4. 請求項１乃至３のいずれか１項において、
   前記光電流増幅回路は、カレントミラー回路であることを特徴とする測光装置。
5. 請求項３において、
   前記光電流増幅回路および前記定電流増幅回路は、カレントミラー回路であることを特徴とする測光装置。
6. 請求項１乃至５のいずれか１項において、
   前記第２のクロック信号生成回路は、前記第１のクロック信号生成回路と同じ構成の回路であることを特徴とする測光装置。
7. 定電流を出力する定電流生成回路と、
   前記定電流に比例する周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、
   受光することで光電流を発生する光電変換素子と、
   前記光電流を増幅する第１の増幅回路と、前記第１の増幅回路と増幅率の異なる第２の増幅回路とを含み、前記第１の増幅回路で増幅された第１増幅光電流、および第２の増幅回路で増幅された第２増幅光電流を出力する光電流増幅回路と、
   前記第１の増幅光電流、および前記第２の増幅光電流が入力され、一方を出力するゲイン切替回路と、前記ゲイン切替回路から出力される電流から、前記光電流に比例する周波数で発振する第２のクロック信号を生成するクロック信号生成回路とを含む第２のクロック信号生成回路と、
   前記第２のクロック信号のパルス数を一定期間カウントし、当該パルス数のカウント値をデータとするデジタル信号を出力し、前記第１のクロック信号をもとに、前記第２のクロック信号のパルス数のカウントを開始するタイミング、および当該カウントを終了するタイミングを設定するデジタル信号生成回路と、
   を有することを特徴とする測光装置。
8. 請求項７において、
   前記第１のクロック信号生成回路は、前記定電流をｙ倍（ｙ≧１）以上に増幅する第３の増幅回路を含み、前記第３の増幅回路で増幅された定電流をもとに、前記第１のクロック信号を生成することを特徴とする測光装置。
9. 請求項８において、
   前記第３の増幅回路は、カレントミラー回路であることを特徴とする測光装置。
10. 請求項７乃至９のいずれか１項において、
    前記第２のクロック信号生成回路の前記第１の増幅回路および前記第２の増幅回路は、カレントミラー回路であることを特徴とする測光装置。
11. 請求項７乃至１０のいずれか１項において、
    前記第１のクロック信号生成回路は、前記第２のクロック信号生成回路と同じ構成の回路であることを特徴とする測光装置。
12. 請求項１乃至１１のいずれか１項に記載の測光装置と、前記測光装置から出力される前記デジタル信号をもとに表示輝度が調節される表示パネルとを含む電子機器。