JP2010027643A - Nitride semiconductor light emitting element and fabrication process therefor - Google Patents

Nitride semiconductor light emitting element and fabrication process therefor Download PDF

Info

Publication number
JP2010027643A
JP2010027643A JP2008183517A JP2008183517A JP2010027643A JP 2010027643 A JP2010027643 A JP 2010027643A JP 2008183517 A JP2008183517 A JP 2008183517A JP 2008183517 A JP2008183517 A JP 2008183517A JP 2010027643 A JP2010027643 A JP 2010027643A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
light emitting
semiconductor light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008183517A
Other languages
Japanese (ja)
Other versions
JP5334158B2 (en
Inventor
Mayuko Fudeta
麻祐子 筆田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008183517A priority Critical patent/JP5334158B2/en
Publication of JP2010027643A publication Critical patent/JP2010027643A/en
Application granted granted Critical
Publication of JP5334158B2 publication Critical patent/JP5334158B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable nitride semiconductor light emitting element which exhibits high light extraction efficiency and high fabrication yield which reduce short circuit or current leak at a PN junction, and to provide a fabrication process therefor. <P>SOLUTION: A nitride semiconductor light emitting element including a conductive substrate, a bonding layer and a nitride semiconductor layer, in this order, is further provided with an insulating layer between the bonding layer and the nitride semiconductor layer, and the outer circumferential portion of the nitride semiconductor layer on the side of the bonding layer touches the surface of the insulating layer. The nitride semiconductor layer includes, at least, a second n-type nitride semiconductor layer, a p-type nitride semiconductor layer, a light emitting layer, and a first n-type nitride semiconductor layer, in this order, from side of the conductive substrate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、窒化物半導体発光素子および窒化物半導体発光素子の製造方法に関する。   The present invention relates to a nitride semiconductor light emitting device and a method for manufacturing a nitride semiconductor light emitting device.

従来の窒化物半導体発光素子は、サファイア、スピネル、ニオブ酸リチウム、ガリウム酸ネオジウム等の絶縁性基板上に、窒化物半導体を積層成長させることにより製造されていた。しかしながら、たとえばサファイアを絶縁性基板に用いた場合、絶縁性基板の同一面側から2つの電極を取り出さなければならないため、チップサイズが大きくなってしまい、ウェハから多数のチップを得ることができないという問題と、サファイアは非常に硬くかつ劈開性がないため、チップ化するのに高度な技術を要するという問題とがあった。   Conventional nitride semiconductor light emitting devices have been manufactured by laminating and growing a nitride semiconductor on an insulating substrate such as sapphire, spinel, lithium niobate, neodymium gallate and the like. However, when sapphire is used for an insulating substrate, for example, two electrodes must be taken out from the same surface side of the insulating substrate, so that the chip size becomes large and a large number of chips cannot be obtained from the wafer. There was a problem, and sapphire is very hard and has no cleaving ability, so that advanced technology is required to make a chip.

上記のような問題から、絶縁性基板を用いた窒化物半導体発光素子ではチップの小型化は困難であった。そのため別の試みとして、たとえば炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素、ガリウムリン等の導電性基板の上に窒化物半導体を成長させる試みもなされているが、未だ上記問題を完全には解決できていないのが現状である。   Due to the above problems, it is difficult to reduce the size of a chip in a nitride semiconductor light emitting device using an insulating substrate. Therefore, another attempt has been made to grow a nitride semiconductor on a conductive substrate such as silicon carbide, silicon, zinc oxide, gallium arsenide, gallium phosphide, etc., but the above problem can still be solved completely. The current situation is not.

このような問題を解決すべく、特許文献1には、窒化物半導体層をサファイア等の絶縁性基板に積層成長させつつも、最終的には導電性基板を有し、かつ当該導電性基板の上下から電極が取り出された窒化物半導体発光素子を製造する方法が開示されている。以下に、図10を参照しながら特許文献1に記載の窒化物半導体発光素子の製造方法の一例を概略的に説明する。   In order to solve such a problem, Patent Document 1 discloses that a nitride semiconductor layer is laminated and grown on an insulating substrate such as sapphire, but finally has a conductive substrate, and the conductive substrate A method of manufacturing a nitride semiconductor light emitting device in which electrodes are taken out from above and below is disclosed. Hereinafter, an example of a method for manufacturing the nitride semiconductor light emitting device described in Patent Document 1 will be schematically described with reference to FIG.

まず、サファイア基板(図示せず)上に、ドナー不純物がドープされたAlXGa1-XN(0≦X≦1)からなる第一n型窒化物半導体層941と、InYGa1-YN(0<Y<1)からなる発光層942と、アクセプター不純物がドープされたAlXGa1-XN(0≦X≦1)からなるp型窒化物半導体層943とから構成される窒化物半導体層94の表面に、接着性向上のために銀ペーストからなる第一貼付金属層931を形成する。 First, on a sapphire substrate (not shown), a first n-type nitride semiconductor layer 941 made of Al X Ga 1-X N (0 ≦ X ≦ 1) doped with donor impurities, and In Y Ga 1− The light-emitting layer 942 made of YN (0 <Y <1) and the p-type nitride semiconductor layer 943 made of Al x Ga 1-x N (0 ≦ X ≦ 1) doped with acceptor impurities. A first pasted metal layer 931 made of a silver paste is formed on the surface of the nitride semiconductor layer 94 to improve adhesion.

上記で形成された窒化物半導体層94とは別に、導電性基板のp型GaAs基板911の表面に第二貼付金属層932を形成し、上記の第一貼付金属層931と上記第二貼付金属層932とを貼り合わせ、加熱により圧着して接合した後に、上記サファイア基板(図示せず)を研磨により除去して、窒化物半導体層94の第一n型窒化物半導体層941を露出させる。その後、当該第一n型窒化物半導体層941に第一電極98を形成し、p型GaAs基板911の表面に第二電極99を形成して、窒化物半導体発光素子のウェハを形成し、最後に、当該第二電極99および第一電極98が形成されたウェハを、p型GaAs基板911の劈開性を利用して、200μm角の発光チップに分離し図10のような構造の窒化物半導体発光素子91を得る。   Separately from the nitride semiconductor layer 94 formed above, a second adhesive metal layer 932 is formed on the surface of the p-type GaAs substrate 911 which is a conductive substrate, and the first adhesive metal layer 931 and the second adhesive metal layer are formed. After the layer 932 is bonded and bonded by heating, the sapphire substrate (not shown) is removed by polishing to expose the first n-type nitride semiconductor layer 941 of the nitride semiconductor layer 94. Thereafter, the first electrode 98 is formed on the first n-type nitride semiconductor layer 941, the second electrode 99 is formed on the surface of the p-type GaAs substrate 911, and the wafer of the nitride semiconductor light emitting device is formed. In addition, the wafer on which the second electrode 99 and the first electrode 98 are formed is separated into 200 μm square light emitting chips using the cleavage of the p-type GaAs substrate 911, and the nitride semiconductor having the structure as shown in FIG. A light emitting element 91 is obtained.

特許文献1のように窒化物半導体発光素子を製造することによって、p型GaAs基板911の上下の両方向から電極を取り出すことができる構造であって、より小型化した窒化物半導体発光素子91を実現することが一応可能になった。
特許第3511970号公報 特許第3893874号公報
By manufacturing a nitride semiconductor light emitting element as in Patent Document 1, a structure in which electrodes can be taken out from both the upper and lower directions of a p-type GaAs substrate 911 and a more compact nitride semiconductor light emitting element 91 is realized. It is now possible to do.
Japanese Patent No. 3511970 Japanese Patent No. 3893874

しかしながら、特許文献1に示される方法により製造された窒化物半導体発光素子91は、PN接合部がそのチップ端部において露出しているため、第一貼付金属層931および第二貼付金属層932に用いられる金属の一部がチップ端部からはみ出し、さらにはまわりこんでPN接合部をショートさせてしまい、歩留まりが悪くなるという問題があった。   However, in the nitride semiconductor light emitting device 91 manufactured by the method disclosed in Patent Document 1, the PN junction portion is exposed at the end of the chip, so that the first pasted metal layer 931 and the second pasted metal layer 932 There is a problem in that a part of the metal used protrudes from the end portion of the chip and further wraps around to short-circuit the PN junction portion, resulting in poor yield.

また、上記p型GaAs基板911を貼り合わせる第一貼付金属層931および第二貼付金属層932に用いられる金属として銀ペーストを用いると、初期特性に問題がなくても長期間エイジングすることによりリーク電流が次第に増大し、光取り出し効率が次第に低下するという問題があった。このリーク電流が増大することの原因は、上述の第一貼付金属層931に用いられる銀ペーストの漏出によるものと推察される。   Further, when silver paste is used as the metal used for the first adhesive metal layer 931 and the second adhesive metal layer 932 to which the p-type GaAs substrate 911 is attached, leakage occurs due to long-term aging even if there is no problem in the initial characteristics. There is a problem that the current gradually increases and the light extraction efficiency gradually decreases. The cause of the increase in the leakage current is presumed to be due to the leakage of the silver paste used for the first pasted metal layer 931 described above.

そこで、上記のような問題を解決するため特許文献2では、図11に示されるように導電性基板102上に、接合層103、p側オーミック層106、絶縁層105、p型窒化物半導体層1043、発光層1042、第一n型窒化物半導体層1041およびn側オーミック電極108をこの順に含む構造の窒化物半導体発光素子の製造方法が開示されている。   Therefore, in order to solve the above problem, in Patent Document 2, as shown in FIG. 11, the bonding layer 103, the p-side ohmic layer 106, the insulating layer 105, and the p-type nitride semiconductor layer are formed on the conductive substrate 102. 1043, a light emitting layer 1042, a first n-type nitride semiconductor layer 1041 and an n-side ohmic electrode 108 in this order are disclosed.

特許文献2に記載の窒化物半導体発光素子の製造方法によれば、チップを分割する位置にp層側分割溝が設けられ、しかもPN接合部を絶縁層105で覆っていることから、チップ分割する際においてもPN接合部の端面リークの発生を防止することができる。しかしながら、この窒化物半導体発光素子の製造方法は、p層側分割溝を形成してから接合層103を加熱圧着により形成するため、p層側分割溝の側面に接合層の金属が付着し、光取り出し効率が低下してしまうという問題があった。   According to the method for manufacturing a nitride semiconductor light emitting device described in Patent Document 2, since the p-layer side dividing groove is provided at the position where the chip is divided and the PN junction is covered with the insulating layer 105, the chip division is performed. In this case, it is possible to prevent the end face leakage at the PN junction. However, in this method for manufacturing a nitride semiconductor light emitting device, since the bonding layer 103 is formed by thermocompression bonding after forming the p-layer side dividing groove, the metal of the bonding layer adheres to the side surface of the p-layer side dividing groove, There was a problem that the light extraction efficiency was lowered.

そこで、本発明は上述のような現状の課題を鑑みてなされたものであって、本発明の窒化物半導体発光素子は、PN接合部のショートや電流のリークがより低減され、光取り出し効率が高く、かつ製造歩留まりが高く、しかも信頼性の高い窒化物半導体発光素子およびその製造方法を提供することである。   Therefore, the present invention has been made in view of the above-described problems, and the nitride semiconductor light emitting device of the present invention has a reduced PN junction short circuit and current leakage, and has a light extraction efficiency. An object of the present invention is to provide a nitride semiconductor light emitting device that is high, has a high manufacturing yield, and is highly reliable, and a method for manufacturing the same.

すなわち、本発明の窒化物半導体発光素子は、導電性基板と接合層と窒化物半導体層とをこの順に含む窒化物半導体発光素子であって、上記接合層と上記窒化物半導体層との間にはさらに絶縁層を有し、上記絶縁層の表面内に、上記窒化物半導体層の上記接合層側の面の外周部が接していることを特徴とする。   That is, the nitride semiconductor light emitting device of the present invention is a nitride semiconductor light emitting device including a conductive substrate, a bonding layer, and a nitride semiconductor layer in this order, and is provided between the bonding layer and the nitride semiconductor layer. Further has an insulating layer, and the outer peripheral portion of the surface of the nitride semiconductor layer on the bonding layer side is in contact with the surface of the insulating layer.

また、絶縁層と上記窒化物半導体層との間にはさらに電極層を含み、上記絶縁層は、上記電極層の上記接合層側の表面の一部、上記電極層の側面および窒化物半導体層の電極層と接する側の面の外周部と接していることを特徴とする窒化物半導体発光素子である。   Further, an electrode layer is further included between the insulating layer and the nitride semiconductor layer, and the insulating layer includes a part of the surface of the electrode layer on the bonding layer side, the side surface of the electrode layer, and the nitride semiconductor layer. The nitride semiconductor light emitting device is in contact with the outer peripheral portion of the surface in contact with the electrode layer.

また、上記窒化物半導体層は、少なくとも、p型窒化物半導体層と、発光層と、第一n型窒化物半導体層とを導電性基板側からこの順に含むことを特徴とする。   The nitride semiconductor layer includes at least a p-type nitride semiconductor layer, a light emitting layer, and a first n-type nitride semiconductor layer in this order from the conductive substrate side.

また、上記窒化物半導体層は、少なくとも、第二n型窒化物半導体層と、p型窒化物半導体層と、発光層と、第一n型窒化物半導体層とを導電性基板側からこの順に含むことを特徴とする。   The nitride semiconductor layer includes at least a second n-type nitride semiconductor layer, a p-type nitride semiconductor layer, a light emitting layer, and a first n-type nitride semiconductor layer in this order from the conductive substrate side. It is characterized by including.

また、上記窒化物半導体層の外周は、絶縁層の外周よりも小さいことが好ましく、さらに導電性基板の外周よりも小さいことが好ましい。   The outer periphery of the nitride semiconductor layer is preferably smaller than the outer periphery of the insulating layer, and more preferably smaller than the outer periphery of the conductive substrate.

また、上記絶縁層の厚さは、上記窒化物半導体層をエッチングにより除去して上記絶縁層を露出させる工程において、エッチングストップ層として耐える厚さであることが好ましい。   In addition, the thickness of the insulating layer is preferably a thickness that can withstand as an etching stop layer in the step of removing the nitride semiconductor layer by etching to expose the insulating layer.

また、上記窒化物半導体層の側面は、テーパー形状であることが好ましい。
また、上記発光層に接する側とは反対側における上記第一n型窒化物半導体層の表面は、凹凸形状を有していることが好ましい。
The side surface of the nitride semiconductor layer is preferably tapered.
The surface of the first n-type nitride semiconductor layer on the side opposite to the side in contact with the light emitting layer preferably has an uneven shape.

また、上記電極層は、上記絶縁層と接する側の表面に上記絶縁層との密着性を保つための密着保護層を含むことが好ましい。   Moreover, it is preferable that the said electrode layer contains the contact | adherence protective layer for maintaining the adhesiveness with the said insulating layer in the surface of the side in contact with the said insulating layer.

また、上記接合層は、第一貼付金属層と第二貼付金属層とを含み、該第二貼付金属層は、導電性基板とオーミックコンタクトになる第一オーミック層を含むことが好ましい。   Moreover, it is preferable that the said joining layer contains a 1st sticking metal layer and a 2nd sticking metal layer, and this 2nd sticking metal layer contains the 1st ohmic layer used as an ohmic contact with an electroconductive board | substrate.

また、上記接合層は、第一共晶接合層または第二共晶接合層のいずれか一方もしくは両方を含むことが好ましい。   The bonding layer preferably includes one or both of a first eutectic bonding layer and a second eutectic bonding layer.

また、上記接合層は、上記絶縁層と接する側の表面に上記絶縁層との密着性を保つための密着層を含むことが好ましい。   The bonding layer preferably includes an adhesion layer for maintaining adhesion to the insulating layer on a surface in contact with the insulating layer.

また、上記接合層は、メッキ下地層を含むことが好ましい。
また、本発明の窒化物半導体発光素子の製造方法は、第一基板上に第一n型窒化物半導体層と、発光層と、p型窒化物半導体層とをこの順に積層する工程(A)と、
上記p型窒化物半導体層の表面に、絶縁層を形成する工程(B)と、
上記絶縁層の一部を除去して、上記絶縁層と接する電極層の表面の一部を露出させる工程(C)と、
上記絶縁層の表面全体に、接合層と導電性基板とをこの順に積層する工程(D)と、
上記第一基板の一部または全部を除去する工程(E)と、
上記工程(A)〜(E)によって得られたチップを分割することにより複数の窒化物半導体発光素子を得る工程(F)とを含むことを特徴とする。
The bonding layer preferably includes a plating base layer.
In the method for manufacturing a nitride semiconductor light emitting device of the present invention, the first n-type nitride semiconductor layer, the light emitting layer, and the p-type nitride semiconductor layer are stacked in this order on the first substrate (A). When,
A step (B) of forming an insulating layer on the surface of the p-type nitride semiconductor layer;
Removing part of the insulating layer to expose a part of the surface of the electrode layer in contact with the insulating layer (C);
A step (D) of laminating a bonding layer and a conductive substrate in this order over the entire surface of the insulating layer;
Removing part or all of the first substrate (E);
And a step (F) of obtaining a plurality of nitride semiconductor light emitting devices by dividing the chip obtained by the steps (A) to (E).

また、上記工程(A)と工程(B)との間に、第二n型窒化物半導体層を積層する工程(A1)を含むことが好ましい。   Moreover, it is preferable to include the process (A1) of laminating | stacking a 2nd n-type nitride semiconductor layer between the said process (A) and a process (B).

また、上記工程(B)を行なう前に、電極層を積層する工程(G)を行なうことが好ましい。   Moreover, before performing the said process (B), it is preferable to perform the process (G) which laminates | stacks an electrode layer.

また、上記工程(E)と工程(F)との間に、絶縁層を露出させるように窒化物半導体層を除去し、チップ分割溝を形成する工程(H)を含むことが好ましい。   Further, it is preferable to include a step (H) between the step (E) and the step (F), in which the nitride semiconductor layer is removed so as to expose the insulating layer, and a chip dividing groove is formed.

また、上記工程(E)と工程(H)との間に、第一n型窒化物半導体層の一部を除去する工程(J)を含むことが好ましい。   Moreover, it is preferable to include the process (J) of removing a part of 1st n-type nitride semiconductor layer between the said process (E) and a process (H).

また、上記工程(F)を行なう前に、第一n型窒化物半導体層の一部を除去し、上記第一n型窒化物半導体層に表面凹凸を形成する工程(I)を含むことが好ましい。   Moreover, before performing the said process (F), it may include the process (I) which removes a part of 1st n-type nitride semiconductor layer and forms surface unevenness | corrugation in the said 1st n-type nitride semiconductor layer. preferable.

また、上記工程(E)において、上記第一基板の一部または全部の除去は、レーザ光の照射により行なうことが好ましい。   In the step (E), part or all of the first substrate is preferably removed by laser light irradiation.

また、上記工程(F)において、チップを分割する位置は、上記チップ分割溝のいずれかの位置であることが好ましい。   In the step (F), the position where the chip is divided is preferably any position of the chip dividing groove.

また、上記工程(I)において、上記第一n型窒化物半導体層の表面凹凸は、エッチングにより形成されることが好ましい。   In the step (I), the surface irregularities of the first n-type nitride semiconductor layer are preferably formed by etching.

また、上記工程(H)において、絶縁層はエッチングストップ層として働くことが好ましい。   In the step (H), the insulating layer preferably functions as an etching stop layer.

また、上記工程(D)において、上記導電性基板の積層は、上記接合層に含まれる第一共晶接合層と、上記導電性基板上に形成された第二共晶接合層とを接合することにより行なわれることが好ましい。   Moreover, in the said process (D), the lamination | stacking of the said electroconductive board | substrate joins the 1st eutectic joining layer contained in the said joining layer, and the 2nd eutectic joining layer formed on the said electroconductive board | substrate. Is preferably performed.

また、上記工程(D)において、上記導電性基板の積層は、メッキ法により行なうことが好ましい。   In the step (D), the conductive substrate is preferably laminated by a plating method.

また、上記工程(C)において、上記電極層は、エッチングストップ層として機能することが好ましい。   In the step (C), the electrode layer preferably functions as an etching stop layer.

本発明の窒化物半導体発光素子およびその製造方法によれば、窒化物半導体発光素子の光取り出し効率が高く、基板貼付け工程および剥離工程における製造歩留まりが高く、しかも信頼性の高い窒化物半導体発光素子およびその製造方法を提供することができる。すなわち、本発明の窒化物半導体発光素子は、チップ分割領域に窒化物半導体層が無いため、窒化物半導体発光素子のウェハをチップ化する工程等において、金属の周り込み等によるリーク電流の発生源の生成を低減でき、歩留まりを向上させることができる。また、長期の通電や大電流を流した場合でも劣化が少なく、信頼性の高い窒化物半導体発光素子を提供することができる。   According to the nitride semiconductor light emitting device and the method for manufacturing the same of the present invention, the nitride semiconductor light emitting device has high light extraction efficiency, high manufacturing yield in the substrate pasting step and peeling step, and high reliability. And a method for manufacturing the same. That is, since the nitride semiconductor light emitting device of the present invention does not have a nitride semiconductor layer in the chip division region, a source of leakage current due to metal entrapment or the like in a process of forming a nitride semiconductor light emitting device wafer into a chip or the like Generation can be reduced, and the yield can be improved. In addition, it is possible to provide a highly reliable nitride semiconductor light emitting device that is less deteriorated even when a long-term energization or a large current is applied.

以下、実施の形態1および2を示して本発明を詳細に説明する。
(実施の形態1:窒化物半導体発光素子)
図1は、本発明の好ましい実施の形態1の窒化物半導体発光素子1の概略断面図である。図1に示されるように、実施の形態1の窒化物半導体発光素子1は、第二電極9と、導電性基板2と、接合層3と、絶縁層5と、電極層6と、電流阻止層7と、p型窒化物半導体層43,44と、発光層42と、第一n型窒化物半導体層41と、第一電極8とをこの順で含むことを特徴としている。また、上記絶縁層5は、電極層6の接合層3側の表面の一部と電極層6の側面全面と、接合層3の側におけるp型窒化物半導体層44の外周部と接していることを特徴とする。
Hereinafter, the present invention will be described in detail with reference to Embodiments 1 and 2.
(Embodiment 1: Nitride semiconductor light emitting device)
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor light emitting device 1 according to a preferred embodiment 1 of the present invention. As shown in FIG. 1, the nitride semiconductor light emitting device 1 of Embodiment 1 includes a second electrode 9, a conductive substrate 2, a bonding layer 3, an insulating layer 5, an electrode layer 6, and current blocking. It includes a layer 7, p-type nitride semiconductor layers 43 and 44, a light emitting layer 42, a first n-type nitride semiconductor layer 41, and a first electrode 8 in this order. The insulating layer 5 is in contact with a part of the surface of the electrode layer 6 on the bonding layer 3 side, the entire side surface of the electrode layer 6, and the outer periphery of the p-type nitride semiconductor layer 44 on the bonding layer 3 side. It is characterized by that.

本発明の窒化物半導体発光素子1の特徴は、図1に示されるように、絶縁層5の表面内にp型窒化物半導体層44の面の外周部が接していることであり、このような構造をとることによって、絶縁層5の面の外周部が窒化物半導体発光素子1のチップ端部となり、チップ分割した後でも、端面リークが発生せず歩留まりを向上させることができる。また、長期の通電においてもPN接合部での金属の周り込みが認められず、信頼性の高い窒化物半導体発光素子1を提供することができる。以下に窒化物半導体発光素子1の各層について図1を参照しつつ説明する。   The feature of the nitride semiconductor light emitting device 1 of the present invention is that the outer peripheral portion of the surface of the p-type nitride semiconductor layer 44 is in contact with the surface of the insulating layer 5, as shown in FIG. By adopting such a structure, the outer peripheral portion of the surface of the insulating layer 5 becomes the chip end portion of the nitride semiconductor light emitting element 1, and even after the chip is divided, end face leakage does not occur and the yield can be improved. In addition, even when energized for a long period of time, metal wraparound at the PN junction is not recognized, and the highly reliable nitride semiconductor light emitting device 1 can be provided. Hereinafter, each layer of the nitride semiconductor light emitting device 1 will be described with reference to FIG.

<導電性基板>
本発明の窒化物半導体発光素子1に含まれる導電性基板2は、たとえば、金属、合金、Si、GaP、GaAs、SiC、導電性ダイヤモンド等の材料を用いることが好ましい。
<Conductive substrate>
The conductive substrate 2 included in the nitride semiconductor light emitting device 1 of the present invention is preferably made of a material such as metal, alloy, Si, GaP, GaAs, SiC, or conductive diamond.

<接合層>
本発明の窒化物半導体発光素子1に含まれる接合層3は、導電性基板2と接しており、絶縁層5からみて、p型窒化物半導体層43、44とは反対側に位置している層である。この接合層3によって、導電性基板2と窒化物半導体層4とを接着する。
<Junction layer>
The bonding layer 3 included in the nitride semiconductor light emitting device 1 of the present invention is in contact with the conductive substrate 2 and is located on the side opposite to the p-type nitride semiconductor layers 43 and 44 when viewed from the insulating layer 5. Is a layer. The bonding substrate 3 bonds the conductive substrate 2 and the nitride semiconductor layer 4 together.

本発明の窒化物半導体発光素子1に含まれる接合層3は、第一貼付金属層31と、第二貼付金属層32とからなる層である。ここで、本発明の窒化物半導体発光素子1に含まれる第一貼付金属層31は、絶縁層5の上下の2面のうち窒化物半導体層4が形成されている面とは反対側の面に形成される層であって、密着層33、第一拡散防止層34および第一共晶接合層35を含む層である。また、第二貼付金属層32は、導電性基板2の一面に形成される層であって、第二共晶接合層36、第二拡散防止層37および第一オーミック層38を含む層である。   The bonding layer 3 included in the nitride semiconductor light emitting device 1 of the present invention is a layer composed of a first adhesive metal layer 31 and a second adhesive metal layer 32. Here, the first pasted metal layer 31 included in the nitride semiconductor light emitting device 1 of the present invention is a surface on the opposite side to the surface on which the nitride semiconductor layer 4 is formed, of the upper and lower surfaces of the insulating layer 5. In other words, the layer includes the adhesion layer 33, the first diffusion prevention layer 34, and the first eutectic bonding layer 35. Further, the second adhesive metal layer 32 is a layer formed on one surface of the conductive substrate 2 and includes the second eutectic bonding layer 36, the second diffusion prevention layer 37, and the first ohmic layer 38. .

本発明の窒化物半導体発光素子1は、第一貼付金属層31と第二貼付金属層32とを貼り付けるによって、窒化物半導体ウエハを得るという共晶接合の貼付工程を有している。この共晶接合の貼付工程は、第一共晶接合層35と第二共晶接合層36とを接して、加熱圧着することによって行なう。以下に第一貼付金属層31および第二貼付金属層32に含まれる各層について詳細に説明する。   The nitride semiconductor light emitting element 1 of the present invention has a eutectic bonding attaching step of obtaining a nitride semiconductor wafer by attaching the first attaching metal layer 31 and the second attaching metal layer 32. This eutectic bonding step is performed by bringing the first eutectic bonding layer 35 and the second eutectic bonding layer 36 into contact with each other and thermocompression bonding. Below, each layer contained in the 1st sticking metal layer 31 and the 2nd sticking metal layer 32 is demonstrated in detail.

(i)密着層
本発明の第一貼付金属層31に含まれる密着層33は、第一共晶接合層35または第一拡散防止層34と、絶縁層5との密着強度をよくするための層である。第一共晶接合層35および第一拡散防止層34に用いられる金属の種類によっては、絶縁層5と密着しにくい場合があり、このような場合に絶縁層5表面で膜剥がれが起こり、結果として窒化物半導体発光素子の信頼性が悪くなる場合があった。しかしながら、本発明のように密着層33を設けることによって、絶縁層5と第一貼付金属層31との密着性を向上することができるようになることから上記の問題を効果的に防止でき、より信頼性の高い窒化物半導体発光素子を提供することができるようになった。
(I) Adhesion layer The adhesion layer 33 included in the first adhesive metal layer 31 of the present invention is for improving the adhesion strength between the first eutectic bonding layer 35 or the first diffusion prevention layer 34 and the insulating layer 5. Is a layer. Depending on the type of metal used for the first eutectic bonding layer 35 and the first diffusion prevention layer 34, it may be difficult to adhere to the insulating layer 5, and in such a case, film peeling occurs on the surface of the insulating layer 5. As a result, the reliability of the nitride semiconductor light emitting device may deteriorate. However, by providing the adhesion layer 33 as in the present invention, it is possible to improve the adhesion between the insulating layer 5 and the first pasting metal layer 31, so that the above problem can be effectively prevented. A nitride semiconductor light emitting device with higher reliability can be provided.

この密着層33に用いられる金属または合金には、たとえば、NiTi、Ti、Ni、W、TiW、Pt、Mo、Nb、Ta等を好ましく用いることができる。なお、この密着層33は、単層構造に限られるものではなく、多層構造であってもよい。また、密着層の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば5〜500nm程度の厚さにすることができる。   As the metal or alloy used for the adhesion layer 33, for example, NiTi, Ti, Ni, W, TiW, Pt, Mo, Nb, Ta or the like can be preferably used. The adhesion layer 33 is not limited to a single layer structure, and may have a multilayer structure. In addition, the thickness of the adhesion layer is not particularly limited, and a thickness usually used in the field can be adopted, for example, a thickness of about 5 to 500 nm.

(ii)第一拡散防止層
本発明の第一貼付金属層31に含まれる第一拡散防止層34は、金属の拡散を防止するための層である。この層を設けることによって、電極層6に含まれる金属が密着層33内の金属に拡散して接合強度の低下を防止できる他、密着層33に含まれる金属が電極層6に含まれる反射層61に拡散することによる反射層61の反射率の低下も防ぐことができる。さらに、第一拡散防止層34を設けることによって窒化物半導体層4に金属が拡散して素子特性が低下することをも防ぐことができ、窒化物半導体発光素子の信頼性をより高めることもできる。
(Ii) First Diffusion Prevention Layer The first diffusion prevention layer 34 included in the first adhesive metal layer 31 of the present invention is a layer for preventing metal diffusion. By providing this layer, it is possible to prevent the metal contained in the electrode layer 6 from diffusing into the metal in the adhesion layer 33 to prevent a decrease in the bonding strength, and the reflection layer including the metal contained in the adhesion layer 33 in the electrode layer 6. It is possible to prevent the reflectance of the reflective layer 61 from being lowered due to diffusion to 61. Furthermore, by providing the first diffusion preventing layer 34, it is possible to prevent the metal from diffusing into the nitride semiconductor layer 4 and thus to deteriorate the device characteristics, and to further improve the reliability of the nitride semiconductor light emitting device. .

ここで、第一拡散防止層34に用いられる金属または合金としては、従来公知のものを採用することができ、たとえば、Ti、Ni、W、Mo、Nb、Ta、NiTi、Pt等からなる群より選択された少なくとも一種を用いることができる。また、この第一拡散防止層34の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば50〜500nm程度とすることができる。   Here, as the metal or alloy used for the first diffusion preventing layer 34, conventionally known ones can be adopted, and for example, a group consisting of Ti, Ni, W, Mo, Nb, Ta, NiTi, Pt, and the like. At least one selected from the above can be used. Further, the thickness of the first diffusion preventing layer 34 is not particularly limited, and a thickness usually used in the field can be adopted, and for example, can be about 50 to 500 nm.

(iii)第一共晶接合層
本発明の第一貼付金属層31に含まれる第一共晶接合層35は、導電性基板2と窒化物半導体層4との接着強度を保つための層である。第一共晶接合層35を設けることによって、より信頼性の高い窒化物半導体発光素子を提供することができる。
(Iii) First Eutectic Bonding Layer The first eutectic bonding layer 35 included in the first adhesive metal layer 31 of the present invention is a layer for maintaining the adhesive strength between the conductive substrate 2 and the nitride semiconductor layer 4. is there. By providing the first eutectic bonding layer 35, a more reliable nitride semiconductor light emitting device can be provided.

ここで、第一共晶接合層35に用いられる材料としては、共晶接合金属を含む、金属または合金であれば、従来公知のものを採用することができ、たとえば、Au、AuSn、AuGe、AuSi、AgとPdとCuとの合金等を好適に用いることができる。なお、この第一共晶接合層35は、単層構造に限られるものではなく、多層構造であってもよく、多層構造の場合の例を挙げるとすれば、たとえばAu層とAuSn層との2層構造を挙げることができる。共晶接合層の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば50〜3000nm程度とすることができる。   Here, as a material used for the first eutectic bonding layer 35, a conventionally known material can be adopted as long as it is a metal or an alloy containing a eutectic bonding metal, for example, Au, AuSn, AuGe, AuSi, an alloy of Ag, Pd, and Cu can be suitably used. The first eutectic bonding layer 35 is not limited to a single layer structure, and may be a multilayer structure. For example, in the case of a multilayer structure, for example, an Au layer and an AuSn layer A two-layer structure can be mentioned. The thickness of the eutectic bonding layer is not particularly limited, and a thickness usually used in the field can be employed, and can be, for example, about 50 to 3000 nm.

(iv)第二共晶接合層
本発明の第二貼付金属層32に含まれる第二共晶接合層36は、導電性基板2と窒化物半導体層4との接着強度を保つための層であって、上述した第一共晶接合層35の面と貼り合わせられる層である。この第二共晶接合層36に用いられる材料、層構造、層厚は、上述した第一共晶接合層35に用いられる材料、層構造、層厚と同一のものを適宜選択することができる。
(Iv) Second Eutectic Bonding Layer The second eutectic bonding layer 36 included in the second adhesive metal layer 32 of the present invention is a layer for maintaining the adhesive strength between the conductive substrate 2 and the nitride semiconductor layer 4. Thus, it is a layer bonded to the surface of the first eutectic bonding layer 35 described above. The material, layer structure, and layer thickness used for the second eutectic bonding layer 36 can be appropriately selected from the same materials, layer structure, and layer thickness used for the first eutectic bonding layer 35 described above. .

(v)第二拡散防止層
本発明の第二貼付金属層32に含まれる第二拡散防止層37は、第一拡散防止層34と同一の目的で設けられる層であり、この第二拡散防止層37に用いられる材料、層構造、層厚は、上述した第一拡散防止層34に用いられる材料、層構造、層厚と同一のものを適宜選択することができる。
(V) Second Diffusion Prevention Layer The second diffusion prevention layer 37 included in the second adhesive metal layer 32 of the present invention is a layer provided for the same purpose as the first diffusion prevention layer 34, and this second diffusion prevention layer. The material, layer structure, and layer thickness used for the layer 37 can be appropriately selected from the same materials, layer structure, and layer thickness used for the first diffusion prevention layer 34 described above.

(vi)第一オーミック層
本発明の第二貼付金属層32に含まれる第一オーミック層38は、導電性基板2と接合層3とがオーミックコンタクトになる層であって、窒化物半導体発光素子の駆動電圧を低減するための層である。この第一オーミック層38に用いられる材料としては金属、合金または導電性酸化物であれば従来公知のものを採用することができ、たとえば、Ti、Au、Al、またはこれらの合金、ITO等を用いることができる。
(Vi) First Ohmic Layer The first ohmic layer 38 included in the second adhesive metal layer 32 of the present invention is a layer in which the conductive substrate 2 and the bonding layer 3 are in ohmic contact, and is a nitride semiconductor light emitting device This is a layer for reducing the driving voltage. As the material used for the first ohmic layer 38, a conventionally known material can be adopted as long as it is a metal, an alloy, or a conductive oxide. For example, Ti, Au, Al, or an alloy thereof, ITO, or the like can be used. Can be used.

なお、この第一オーミック層38は単層構造に限られるものではなく、多層構造であってもよく、多層構造の場合の例として、たとえばTi層とAu層との2層構造を挙げることができる。この第一オーミック層38の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば1〜5000nm程度とすることができる。   The first ohmic layer 38 is not limited to a single layer structure, and may be a multilayer structure. Examples of the multilayer structure include a two-layer structure of a Ti layer and an Au layer. it can. The thickness of the first ohmic layer 38 is not particularly limited, and a thickness usually used in the field can be adopted, and for example, can be about 1 to 5000 nm.

<絶縁層>
本発明の窒化物半導体発光素子1に含まれる絶縁層5は、接合層3と窒化物半導体層4との間に位置する層である。本発明の窒化物半導体発光素子は、絶縁層5の表面内にp型窒化物半導体層44の外周部が接し、絶縁層5の外周部が窒化物半導体発光素子のチップ端部となっていることを特徴とする。
<Insulating layer>
The insulating layer 5 included in the nitride semiconductor light emitting device 1 of the present invention is a layer located between the bonding layer 3 and the nitride semiconductor layer 4. In the nitride semiconductor light emitting device of the present invention, the outer peripheral portion of the p-type nitride semiconductor layer 44 is in contact with the surface of the insulating layer 5, and the outer peripheral portion of the insulating layer 5 is the chip end of the nitride semiconductor light emitting device. It is characterized by that.

従来の窒化物半導体発光素子においては、窒化物半導体層4の外周部が絶縁層5の表面内に接しておらず、電極層6が端面領域まで形成されていた。このため窒化物半導体層4をドライエッチングして後述するチップ分割溝13を形成するときに、エッチングが電極層6まで進み、電極層6に用いられている金属が飛び散ってPN接合部に付着し端面リークが起こるという問題があった。しかしながら、本発明のように絶縁層5の外周部が窒化物半導体発光素子1のチップ端部となっていれば、チップ分割溝13を形成する際に電極層6がエッチングされることがなく、端面リークが起こることを効果的に防止することができる。   In the conventional nitride semiconductor light emitting device, the outer peripheral portion of the nitride semiconductor layer 4 is not in contact with the surface of the insulating layer 5, and the electrode layer 6 is formed up to the end face region. For this reason, when the nitride semiconductor layer 4 is dry-etched to form a chip dividing groove 13 which will be described later, the etching proceeds to the electrode layer 6 and the metal used for the electrode layer 6 scatters and adheres to the PN junction. There was a problem that end face leakage occurred. However, if the outer peripheral portion of the insulating layer 5 is a chip end portion of the nitride semiconductor light emitting element 1 as in the present invention, the electrode layer 6 is not etched when the chip dividing groove 13 is formed, It is possible to effectively prevent end face leakage.

さらに、電極層6と接合層3との間に絶縁層5が設けられていない場合、製造工程中で熱が加わったとき、もしくは長期間のエイジングをしたときに電極層6に含まれる反射層61の金属が接合層3に拡散して、反射層61の反射率を低下させてしまい、光取り出し効率が低下するという問題があった。しかしながら、本発明の構造のように電極層6と接合層3との間に絶縁層5を設けることによって、電極層6の材料と接合層3の材料とが互いに拡散することを防止できることから、光取り出し効率を低下しにくくすることができる。   Further, when the insulating layer 5 is not provided between the electrode layer 6 and the bonding layer 3, the reflective layer included in the electrode layer 6 when heat is applied during the manufacturing process or when aging is performed for a long period of time. There is a problem that the metal 61 diffuses into the bonding layer 3 to reduce the reflectance of the reflective layer 61 and the light extraction efficiency decreases. However, by providing the insulating layer 5 between the electrode layer 6 and the bonding layer 3 as in the structure of the present invention, it is possible to prevent the material of the electrode layer 6 and the material of the bonding layer 3 from diffusing each other. The light extraction efficiency can be made difficult to decrease.

また、p型窒化物半導体層44と絶縁層5との接する面積について、p型窒化物半導体層44の表面のうちの絶縁層5と接する側の面に対し、p型窒化物半導体層44と絶縁層5とが接する面積は1〜50%であることが好ましく、1〜20%であることがより好ましい。当該面積が50%より大きい場合、絶縁層5とp型窒化物半導体層44とが接している領域には電流が注入されにくいため電流の流れる部分の面積が狭くなり、もって発光効率が低下する虞があるため好ましくない。また、当該面積が1%未満になると、後述するp型窒化物半導体層44表面全体に形成された絶縁層5をエッチング等により一部除去する工程において、アライメント不良が発生して歩留まりが低下する傾向にあるため好ましくない。   The p-type nitride semiconductor layer 44 and the insulating layer 5 have an area in contact with the surface of the p-type nitride semiconductor layer 44 on the side in contact with the insulating layer 5. The area in contact with the insulating layer 5 is preferably 1 to 50%, and more preferably 1 to 20%. If the area is larger than 50%, the current is difficult to be injected into the region where the insulating layer 5 and the p-type nitride semiconductor layer 44 are in contact with each other. Since there is a possibility, it is not preferable. Further, when the area is less than 1%, in the step of partially removing the insulating layer 5 formed on the entire surface of the p-type nitride semiconductor layer 44, which will be described later, by etching or the like, alignment failure occurs and yield decreases. This is not preferable because of the tendency.

ここで、絶縁層5に用いられる材料としては、絶縁性を有するものであればどのようなものでもよく、たとえばSiO2、SiN、Si34、HfO2、TiO2、Al23、HfLaO、HfAlO、LaAlO等を好ましく用いることができる。また、製膜の制御がしやすいという観点から、SiO2やSiNが特に好ましく用いられる。 Here, the material used for the insulating layer 5 may be any material as long as it has insulating properties. For example, SiO 2 , SiN, Si 3 N 4 , HfO 2 , TiO 2 , Al 2 O 3 , HfLaO, HfAlO, LaAlO and the like can be preferably used. Moreover, SiO 2 and SiN are particularly preferably used from the viewpoint of easy film formation control.

また、絶縁層5の厚さは、窒化物半導体層4をエッチングにより除去して絶縁層5を露出させる工程においてエッチングストップ層として耐える程度の厚さであることが好ましい。しかしながら、このエッチングストップ層として耐える程度の厚さは材料によって異なることから、この膜厚の範囲を明確に規定することが困難である。そこで、たとえばSiO2を絶縁層の材料に用いた場合の膜厚の範囲を規定すると、層厚は0.1〜3μmの範囲であることが好ましい。また、絶縁層5は単層に限られるものではなく多層構造であってもよい。 The insulating layer 5 is preferably thick enough to withstand the etching stop layer in the step of removing the nitride semiconductor layer 4 by etching and exposing the insulating layer 5. However, since the thickness that can withstand this etching stop layer varies depending on the material, it is difficult to clearly define the range of the film thickness. Therefore, for example, when the range of film thickness when SiO 2 is used as the material of the insulating layer is defined, the layer thickness is preferably in the range of 0.1 to 3 μm. The insulating layer 5 is not limited to a single layer, and may have a multilayer structure.

ここで、「エッチングストップ層として耐える程度の厚さ」についてより具体的に説明すると、たとえば厚さ6μmのGaNからなる窒化物半導体層4は層厚のバラつきが5.8〜6.2μmの範囲にあることから、塩素系のガスを用いて窒化物半導体層4をドライエッチングしてチップ分割溝13を形成する場合、窒化物半導体層4の残存を完全になくするために6.2μmの厚さをエッチングにより除去しなければならない。このとき窒化物半導体層の最小膜厚の部分は0.4μm程度が余分にエッチングされることとなる。ところで、この窒化物半導体層の下層にSiO2からなる絶縁層5に用いる場合、SiO2のエッチングレートはGaNのエッチングレートと比べて1/6〜1/4程度であることから、仮にこのエッチングレートが1/4とすると、上記のように窒化物半導体層が厚さ0.4μm程度余分にエッチングされるとき、絶縁層5に換算すると厚さ0.1μmのSiOが除去されることとなる。したがって、絶縁層5にSiO2を用いる場合エッチングストップ層として耐える厚さであるためには少なくとも0.1μmの厚さが必要とされる。 Here, the “thickness enough to withstand as an etching stop layer” will be described more specifically. For example, the nitride semiconductor layer 4 made of GaN having a thickness of 6 μm has a variation in the thickness of 5.8 to 6.2 μm. Therefore, when the nitride semiconductor layer 4 is dry-etched using a chlorine-based gas to form the chip dividing groove 13, the thickness of 6.2 μm is used to completely eliminate the nitride semiconductor layer 4 remaining. The thickness must be removed by etching. At this time, the minimum thickness portion of the nitride semiconductor layer is excessively etched by about 0.4 μm. Incidentally, since this underlying nitride semiconductor layer when used for the insulating layer 5 made of SiO 2, SiO 2 etching rate is about 1 / 6-1 / 4 as compared to GaN etching rate, if the etching Assuming that the rate is 1/4, when the nitride semiconductor layer is excessively etched by about 0.4 μm as described above, when converted to the insulating layer 5, SiO having a thickness of 0.1 μm is removed. . Therefore, when SiO 2 is used for the insulating layer 5, a thickness of at least 0.1 μm is required in order to have a thickness that can withstand as an etching stop layer.

ここで、SiO2からなる絶縁層5の層厚が0.1μm未満であれば、絶縁層の下の第一貼付金属層31に用いられる金属がエッチングによって飛び散りPN接合部に貼りつき端面リークを生じさせることから好ましくない。また、絶縁層5の層厚が3μmよりも厚くなると材料コストがかかりすぎるという問題と、放熱性が低下するという問題とが生じることから好ましくない。 Here, if the layer thickness of the insulating layer 5 made of SiO 2 is less than 0.1 μm, the metal used for the first pasting metal layer 31 under the insulating layer is scattered by etching and sticks to the PN junction, causing end face leakage. It is not preferable because it is generated. Further, if the thickness of the insulating layer 5 is larger than 3 μm, it is not preferable because a problem that the material cost is excessive and a problem that heat dissipation is lowered occur.

<電極層>
本発明の窒化物半導体発光素子1に含まれる電極層6は、図1に示されるように、絶縁層5からみて、p型窒化物半導体層44側に位置しており、反射層61および密着保護層62のうち少なくとも一層を含む層である。以下に、反射層61と密着保護層62について説明する。
<Electrode layer>
As shown in FIG. 1, the electrode layer 6 included in the nitride semiconductor light emitting device 1 of the present invention is located on the p-type nitride semiconductor layer 44 side as viewed from the insulating layer 5. The protective layer 62 includes at least one layer. Hereinafter, the reflective layer 61 and the adhesion protective layer 62 will be described.

(i)反射層
本発明の電極層6に含まれる反射層61は、発光層42の主たる発光波長に対して高反射率を有する層である。この層を設けることによって、窒化物半導体発光素子1の光取り出し効率を向上させることができる。すなわち、発光層42から放射した光は、第一n型窒化物半導体層41を通って窒化物半導体層4の外部に直接取り出される光と、一旦電極層6側に放射されて当該反射層61によって反射された後に外部に取り出される光とがあり、これらの光の合計を高くすることで光取り出し効率を向上できることから、この反射層61を高反射率にすることによっても、光取り出し効率を向上させることができる。なお、「高反射率を有する」とは、窒化物半導体発光素子の主たる発光波長に対して、70〜100%程度の反射率を有することを意味する。また、反射層は、金属または合金の単層構造または多層構造からなる。
(I) Reflective layer The reflective layer 61 included in the electrode layer 6 of the present invention is a layer having a high reflectance with respect to the main emission wavelength of the light emitting layer 42. By providing this layer, the light extraction efficiency of the nitride semiconductor light emitting device 1 can be improved. That is, the light emitted from the light emitting layer 42 passes through the first n-type nitride semiconductor layer 41 and is directly emitted to the outside of the nitride semiconductor layer 4 and once emitted to the electrode layer 6 side to reflect the reflective layer 61. Since the light extraction efficiency can be improved by increasing the total of these lights, the light extraction efficiency can also be improved by increasing the reflection layer 61. Can be improved. Note that “having a high reflectance” means having a reflectance of about 70 to 100% with respect to the main emission wavelength of the nitride semiconductor light emitting device. The reflective layer has a single layer structure or a multilayer structure of metal or alloy.

ここで、窒化物半導体発光素子の主たる発光波長に対して高反射率を有する金属または合金としては、たとえばAg、AgNd、AgPd、AgCu、Al、AgBi、APC(Ag、Pd、Cuの合金)等を挙げることができ、主たる発光波長450nmの光に対して反射率が約90%程度の高い反射率を有する材料という点から、AgNd、Ag、AgBiおよびAPCを特に好ましく用いることができる。   Here, examples of the metal or alloy having high reflectivity with respect to the main emission wavelength of the nitride semiconductor light emitting device include Ag, AgNd, AgPd, AgCu, Al, AgBi, APC (Ag, Pd, Cu alloy), and the like. AgNd, Ag, AgBi, and APC can be particularly preferably used from the viewpoint of a material having a high reflectivity of about 90% with respect to light having a main emission wavelength of 450 nm.

反射層61の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば50〜1000nm程度とすることができる。   The thickness of the reflective layer 61 is not particularly limited, and a thickness usually used in the field can be adopted, and for example, can be about 50 to 1000 nm.

(ii)密着保護層
本発明の電極層6に含まれる密着保護層62は、p型窒化物半導体層43、44とオーミックコンタクトになる金属、合金または導電性酸化物を含む層である。この密着保護層62を設けることにより、電極層6とp型窒化物半導体層44とがオーミック接合になり、もって窒化物半導体発光素子1の駆動電圧を低減することができる。また、この密着保護層62は、単層構造に限られるものではなく、多層構造をとることもできる。
(Ii) Adhesion Protection Layer The adhesion protection layer 62 included in the electrode layer 6 of the present invention is a layer containing a metal, alloy, or conductive oxide that is in ohmic contact with the p-type nitride semiconductor layers 43 and 44. By providing the adhesion protective layer 62, the electrode layer 6 and the p-type nitride semiconductor layer 44 form an ohmic junction, and the driving voltage of the nitride semiconductor light emitting element 1 can be reduced. Further, the adhesion protective layer 62 is not limited to a single layer structure, and may have a multilayer structure.

ここで、密着保護層62に用いられる材料としては、従来より公知の金属、合金または導電性酸化物を採用することができ、たとえば、Ag、AgNd、AgPd、AgCu、Al、AgBi、APC(Ag、Pd、Cuの合金)、ITO、IZO、酸化インジウム、酸化亜鉛、透明導電膜、Pd、Ni、Mo、Au、Fe、Cu、Zn、Mg、Ti、W、Ta等から選択された少なくとも一種を用いることができる。   Here, as a material used for the adhesion protective layer 62, conventionally known metals, alloys, or conductive oxides can be employed. For example, Ag, AgNd, AgPd, AgCu, Al, AgBi, APC (Ag) , Pd, Cu alloy), ITO, IZO, indium oxide, zinc oxide, transparent conductive film, Pd, Ni, Mo, Au, Fe, Cu, Zn, Mg, Ti, W, Ta, etc. Can be used.

この密着保護層62の厚さは、上記材料の反射率や透過率によって最適な厚さが異なるため、具体的な数値によってその範囲を特定することは困難であるが、あえてこの密着保護層62の厚さの範囲を規定するならば、0.5〜5000nmの厚さとすることができる。たとえば反射率が低く、かつ透過率も低い材料を用いる場合、その層厚は0.5〜10nm程度であることが好ましい。一方、ITOのように反射率が低いが透過率が高い材料を用いる場合、その層厚は10〜5000nm程度であることが好ましい。また、反射率が高い材料を用いる場合、厚さは特に制限されない。なお、反射層61が密着保護層62の役目も兼ねることもある。   Since the optimum thickness of the adhesion protective layer 62 differs depending on the reflectance and transmittance of the material, it is difficult to specify the range by specific numerical values. If the thickness range is specified, the thickness may be 0.5 to 5000 nm. For example, when a material having low reflectance and low transmittance is used, the layer thickness is preferably about 0.5 to 10 nm. On the other hand, when a material having a low reflectance but a high transmittance such as ITO is used, the layer thickness is preferably about 10 to 5000 nm. Further, when a material having a high reflectance is used, the thickness is not particularly limited. Note that the reflective layer 61 may also serve as the adhesion protective layer 62.

<電流阻止層>
本発明の窒化物半導体発光素子1は、p型窒化物半導体層43,44の、発光層42側とは反対側の面上であって、第一電極8が設置される位置の概略真下に当たる位置に電流阻止層7が形成されている。この位置に電流阻止層7を設けることによって、効率的に発光領域に電流を注入でき、高発光効率の発光素子を得ることができる。
<Current blocking layer>
The nitride semiconductor light-emitting device 1 of the present invention is on the surface of the p-type nitride semiconductor layers 43 and 44 on the side opposite to the light-emitting layer 42 side and directly below the position where the first electrode 8 is installed. A current blocking layer 7 is formed at the position. By providing the current blocking layer 7 at this position, current can be efficiently injected into the light emitting region, and a light emitting element with high light emitting efficiency can be obtained.

すなわち、窒化物半導体発光素子の構造において、たとえば第一電極8に不透明な厚膜金属層等を用いた場合には、たとえ第一電極8の真下で発光層42で光が発光していてもその部分からは光を取り出すことができず、その光の損失になってしまう。しかしながら、第一電極8の真下付近に電流阻止層7を設ければ、第一電極8の設置位置真下付近では発光層42の発光が起こらなくなるため、光の損失をなくすことができ、より高発光効率の発光素子を得ることができる。なお、電流阻止層7に用いられる材料としては、たとえばTi、SiO2等のように従来公知の材料を用いることもできるし、p型窒化物半導体層44表面の一部をプラズマ処理により高抵抗化する手法によって形成することもできる。 That is, in the structure of the nitride semiconductor light emitting element, for example, when an opaque thick film metal layer or the like is used for the first electrode 8, even if the light emitting layer 42 emits light directly under the first electrode 8. The light cannot be extracted from the portion, and the light is lost. However, if the current blocking layer 7 is provided immediately below the first electrode 8, the light emitting layer 42 does not emit light immediately below the position where the first electrode 8 is installed, so that the loss of light can be eliminated. A light-emitting element with luminous efficiency can be obtained. As a material used for the current blocking layer 7, a conventionally known material such as Ti, SiO 2 or the like can be used, or a part of the surface of the p-type nitride semiconductor layer 44 is subjected to high resistance by plasma treatment. It can also be formed by a method to make it.

また、本発明の窒化物半導体発光素子は接合層3と電極層6との導通をとるために、絶縁層5の中心付近に穴を形成しているが、この穴を通じて電極層6に含まれる金属が接合層3内に拡散し、電極層6の反射層61の反射率が低下し、もって光取り出し効率が低下するという問題がある。しかしながら、本発明のように絶縁層5の中心付近の穴の真上に電流阻止層7を設けることによって、反射層61の反射率が金属拡散して反射層61の反射率が低下したとしても、電流阻止層7の真下の領域が発光しなくなることから、光取り出し効率の低下を防ぐことができる。   The nitride semiconductor light emitting device of the present invention has a hole formed in the vicinity of the center of the insulating layer 5 in order to establish electrical connection between the bonding layer 3 and the electrode layer 6, and is included in the electrode layer 6 through this hole. There is a problem in that the metal diffuses into the bonding layer 3 and the reflectivity of the reflective layer 61 of the electrode layer 6 decreases, thereby reducing the light extraction efficiency. However, even if the current blocking layer 7 is provided directly above the hole near the center of the insulating layer 5 as in the present invention, even if the reflectance of the reflective layer 61 diffuses and the reflectance of the reflective layer 61 decreases. Since the region directly below the current blocking layer 7 does not emit light, it is possible to prevent the light extraction efficiency from being lowered.

上記の絶縁層5の中心付近に形成される穴は、電流阻止層7が形成されている領域の内部に収めることが好ましい。接合層3と電極層6とが接する領域で、接合層3の金属が電極層6に拡散して電極層6の反射層61の反射率が低下したとしても、この部分が電流阻止層7であれば、発光しないため反射率が低下すること自体が問題とならず、光取り出し効率を低下させることはないからである。   The hole formed in the vicinity of the center of the insulating layer 5 is preferably accommodated in the region where the current blocking layer 7 is formed. Even in the region where the bonding layer 3 and the electrode layer 6 are in contact with each other, even if the metal of the bonding layer 3 diffuses into the electrode layer 6 and the reflectance of the reflective layer 61 of the electrode layer 6 decreases, this portion is the current blocking layer 7. If there is, light is not emitted, and thus the reflectance itself is not a problem, and the light extraction efficiency is not lowered.

<第二n型窒化物半導体層>
本発明の窒化物半導体発光素子1のp型窒化物半導体層44と絶縁層5との間に、第二n型窒化物半導体層(図示せず)を設けることもできる。この層は電流拡散層としての役目を果たすことから、この層を設けることによって、窒化物半導体発光素子1に電極層6を設けなくてもよいというメリットがある。
<Second n-type nitride semiconductor layer>
A second n-type nitride semiconductor layer (not shown) may be provided between the p-type nitride semiconductor layer 44 and the insulating layer 5 of the nitride semiconductor light emitting device 1 of the present invention. Since this layer serves as a current diffusion layer, the provision of this layer has the advantage that the electrode layer 6 need not be provided in the nitride semiconductor light emitting device 1.

すなわち、従来から広く知られているようにp型窒化物半導体層43,44は比抵抗が非常に高いことから、p型窒化物半導体層43,44に電流が注入された場合に、p型窒化物半導体層内で電流が横方向に電流が広がらず、縦方向に流れるのみであるため電極層6の形成領域内の真上付近の発光層42にのみ電流が流れ、発光層42の領域全面を発光させることができなかった。   That is, as is widely known, the p-type nitride semiconductor layers 43 and 44 have a very high specific resistance. Therefore, when a current is injected into the p-type nitride semiconductor layers 43 and 44, the p-type nitride semiconductor layers 43 and 44 have a specific resistance. In the nitride semiconductor layer, the current does not spread in the horizontal direction but only flows in the vertical direction, so that the current flows only in the light emitting layer 42 in the vicinity of the electrode layer 6 in the region where the electrode layer 6 is formed. The entire surface could not emit light.

しかし、このp型窒化物半導体層の下に第二n型窒化物半導体層を設ければ、n型窒化物半導体は比抵抗が比較的低いことから、第二n型窒化物半導体層内の横方向にも電流を広げることができ、もって第二n型窒化物半導体層が形成されている面積の全面にわたって電流が流れ、より広い範囲で発光層42に電流を注入することができる。また、この第二n型窒化物半導体層に用いられる材料としては、n型GaNを用いることができる。また、この層の厚さは特に限定されるものではなく、たとえば、5〜1000nmとすることができる。   However, if the second n-type nitride semiconductor layer is provided under the p-type nitride semiconductor layer, the specific resistance of the n-type nitride semiconductor is relatively low. The current can be spread in the lateral direction, so that the current flows over the entire area where the second n-type nitride semiconductor layer is formed, and the current can be injected into the light emitting layer 42 in a wider range. Further, n-type GaN can be used as a material used for the second n-type nitride semiconductor layer. Moreover, the thickness of this layer is not specifically limited, For example, it can be 5-1000 nm.

<p型窒化物半導体層>
本発明の窒化物半導体発光素子1に含まれるp型窒化物半導体層43,44は、p型AlGaN層とp型GaN層とからなる層である。これらp型AlGaN層とp型GaN層との厚さは特に限定されるものではなく、たとえば、それぞれ10〜100nm、50〜1000nmとすることができる。
<P-type nitride semiconductor layer>
The p-type nitride semiconductor layers 43 and 44 included in the nitride semiconductor light emitting device 1 of the present invention are layers composed of a p-type AlGaN layer and a p-type GaN layer. The thicknesses of the p-type AlGaN layer and the p-type GaN layer are not particularly limited, and can be, for example, 10 to 100 nm and 50 to 1000 nm, respectively.

<発光層>
本発明の窒化物半導体発光素子1に含まれる発光層42は、GaNからなるバリア層とInqGa1-qN(0<q<1)からなるウェル層とを含む層である。これらバリア層とウェル層の厚さは特に限定されるものではなく、たとえば、それぞれ3〜30nm、0.5〜5nmとすることができる。
<Light emitting layer>
The light emitting layer 42 included in the nitride semiconductor light emitting device 1 of the present invention is a layer including a barrier layer made of GaN and a well layer made of In q Ga 1 -q N (0 <q <1). The thicknesses of the barrier layer and the well layer are not particularly limited, and can be 3 to 30 nm and 0.5 to 5 nm, for example.

<第一n型窒化物半導体層>
本発明の窒化物半導体発光素子1に含まれる第一n型窒化物半導体層41は、n型GaNからなる層であって、光取り出し面を有する層である。ここで、光取り出し面とは、第一n型窒化物半導体層41の側面以外の面のうち発光層42と接する側の面とは反対側の面のことをいう。
<First n-type nitride semiconductor layer>
The first n-type nitride semiconductor layer 41 included in the nitride semiconductor light emitting device 1 of the present invention is a layer made of n-type GaN and having a light extraction surface. Here, the light extraction surface refers to a surface opposite to the surface in contact with the light emitting layer 42 among the surfaces other than the side surface of the first n-type nitride semiconductor layer 41.

この第一n型窒化物半導体層の光取り出し面には凹凸形状を有していることが好ましい。この凹凸形状は、規則性を有していてもよくランダムであってもよいが、規則性を有する場合、たとえばピッチは100〜5000nm程度、深さは0.2〜10μm程度の凹凸であることが好ましい。   The light extraction surface of the first n-type nitride semiconductor layer preferably has an uneven shape. The irregular shape may be regular or random, but when regular, for example, the irregularity has a pitch of about 100 to 5000 nm and a depth of about 0.2 to 10 μm. Is preferred.

このように第一n型窒化物半導体層41の光取り出し面に表面凹凸を形成することによって、窒化物半導体層4の内部での多重反射による光取り出し効率の低下を効果的に防止することができ、もって光取り出し効率をより向上させることができる。また、従来の窒化物半導体発光素子のように、光取り出し面がp型窒化物半導体層である場合、層厚が100〜800nm程度であるため、上記のような大きさのピッチを有する凹凸を形成しにくいという問題があった。しかしながら、本発明の窒化物半導体発光素子1は第一n型窒化物半導体層41が光取り出し面であることから、その層厚は数μm程度であるため、このような表面凹凸を形成しやすいという利点がある。   By thus forming surface irregularities on the light extraction surface of the first n-type nitride semiconductor layer 41, it is possible to effectively prevent a decrease in light extraction efficiency due to multiple reflection inside the nitride semiconductor layer 4. Therefore, the light extraction efficiency can be further improved. In addition, when the light extraction surface is a p-type nitride semiconductor layer as in a conventional nitride semiconductor light emitting device, the layer thickness is about 100 to 800 nm. There was a problem that it was difficult to form. However, in the nitride semiconductor light emitting device 1 of the present invention, since the first n-type nitride semiconductor layer 41 is a light extraction surface, the layer thickness is about several μm, and thus it is easy to form such surface irregularities. There is an advantage.

また、この表面凹凸はドライエッチングやウェットエッチングでパターニングすることによって形成することができる他、レーザ光照射、研磨等によっても形成することができる。また、第一n型窒化物半導体層41の第一基板10に接していた側の表面は、上記の挙げた方法によらなくても自然形成的に表面凹凸を形成することができる。また、本発明の窒化物半導体発光素子1は、チップ分割溝13のテーパー形状の部分にも凹凸が形成される結晶面が露出しており、この部分にも凹凸を形成することによって、さらに光取り出し効率を向上させることができる。   Further, the surface irregularities can be formed by patterning by dry etching or wet etching, and can also be formed by laser light irradiation, polishing, or the like. In addition, the surface of the first n-type nitride semiconductor layer 41 on the side in contact with the first substrate 10 can form surface irregularities naturally without using the above-described method. Further, in the nitride semiconductor light emitting device 1 of the present invention, the crystal plane on which the unevenness is formed is exposed also in the tapered portion of the chip dividing groove 13, and the light is further increased by forming the unevenness in this portion. The extraction efficiency can be improved.

なお、上記の方法以外の凹凸形成による光取り出し効率を向上させる方法として、第一基板をレーザ光により除去する際に当該第一基板の一部を残すことによって、第一n型窒化物半導体層41に表面凹凸形状を形成するという方法もある。この方法によれば、数十μm程度の深さを有する凹凸形状を形成することも可能となる。   As a method for improving the light extraction efficiency by forming irregularities other than the above method, the first n-type nitride semiconductor layer is left by leaving a part of the first substrate when the first substrate is removed by laser light. There is also a method of forming an uneven surface shape on 41. According to this method, it is possible to form an uneven shape having a depth of about several tens of μm.

上記第一n型窒化物半導体層41、発光層42、p型窒化物半導体層43,44および第二n型窒化物半導体層に用いられる材料の組成は、上記記載に限られるものではなく、たとえばAlInGaNを用いることもできる。また、第一n型窒化物半導体層41の厚さは特に限定されるものではなく、たとえば、2〜10μmとすることができる。   The composition of the materials used for the first n-type nitride semiconductor layer 41, the light emitting layer 42, the p-type nitride semiconductor layers 43 and 44, and the second n-type nitride semiconductor layer is not limited to the above description. For example, AlInGaN can be used. Further, the thickness of the first n-type nitride semiconductor layer 41 is not particularly limited, and may be, for example, 2 to 10 μm.

<チップ分割溝>
本発明は窒化物半導体発光素子1はチップを分割するときのために、チップ分割溝13を有する。つまり、窒化物半導体層4の端面と絶縁層5、接合層3および導電性基板2の端面とは同一平面内に存在せずに、窒化物半導体層4の端面のみが窒化物半導体発光素子の内側にあるという構造になっている。さらに言えば、窒化物半導体層4の外周が、絶縁層5の外周よりも小さくなっており、さらに導電性基板2の外周よりも小さくなっている。このような構造にすることによって、PN接合部でショートするという不具合を防止することができる。
<Chip dividing groove>
In the present invention, the nitride semiconductor light emitting device 1 has a chip dividing groove 13 for dividing the chip. That is, the end face of the nitride semiconductor layer 4 and the end face of the insulating layer 5, the bonding layer 3, and the conductive substrate 2 do not exist in the same plane, and only the end face of the nitride semiconductor layer 4 is the nitride semiconductor light emitting element. It is structured to be inside. Furthermore, the outer periphery of the nitride semiconductor layer 4 is smaller than the outer periphery of the insulating layer 5 and further smaller than the outer periphery of the conductive substrate 2. By adopting such a structure, it is possible to prevent a short circuit at the PN junction.

この窒化物半導体層4の外周と絶縁層5等の外周との距離は3〜30μmであることが好ましい。この距離が3μm未満であるとレーザスクライブによってチップを分割するときのわずかなアライメントズレによって、PN接合部を焦がしてしまうため好ましくない。また、この距離が30μmよりも大きい場合、発光する部分の面積自体が狭くなってしまうことから、発光効率の低下が起こるため好ましくない。   The distance between the outer periphery of the nitride semiconductor layer 4 and the outer periphery of the insulating layer 5 or the like is preferably 3 to 30 μm. If the distance is less than 3 μm, the PN junction is burnt by a slight misalignment when the chip is divided by laser scribing, which is not preferable. In addition, when the distance is larger than 30 μm, the area of the light emitting portion itself becomes narrow, which is not preferable because the light emission efficiency is lowered.

<第一電極および第二電極>
本発明の窒化物半導体発光素子1に含まれる第一電極8および第二電極9は、図1に示されるように、第一n型窒化物半導体層41上に形成された外部接続用の第一電極8と、導電性基板2の接合層3側とは反対側の面に形成された外部接続用の第二電極9とを有する。
<First electrode and second electrode>
As shown in FIG. 1, the first electrode 8 and the second electrode 9 included in the nitride semiconductor light-emitting device 1 of the present invention are first connected for external connection formed on the first n-type nitride semiconductor layer 41. One electrode 8 and a second electrode 9 for external connection formed on the surface opposite to the bonding layer 3 side of the conductive substrate 2 are provided.

このように、本実施の形態の窒化物半導体発光素子1は、絶縁層5が当該素子の中に設けられているにもかかわらず、チップの上下から電極を取り出すことを可能としている。このようにチップの上下面に外部接続用電極を形成することにより、チップの小型化が可能となるばかりか実装時のチップの取り扱いが容易となり、もって実装歩留まりを向上させることができる。   As described above, the nitride semiconductor light emitting device 1 according to the present embodiment enables the electrodes to be taken out from the top and bottom of the chip even though the insulating layer 5 is provided in the device. Thus, by forming the external connection electrodes on the upper and lower surfaces of the chip, not only the chip can be miniaturized, but also the chip can be easily handled during mounting, and the mounting yield can be improved.

第一電極8および第二電極9に用いられる材料としては、従来公知のものを採用することができ、たとえばTiやAl等を用いることができる。また、第一電極8および第二電極9は、単層構造に限られるものではなく、多層構造をとることもできる。また、第一電極8の層厚は、良好なワイヤボンド性を得るという観点から、200〜5000nmであることが好ましく、第二電極9の層厚は、全体として膜が形成されていれば電極としての性能を果たすことから、第一電極8と比べて比較的薄い層厚であってもよく、100〜5000nm程度の厚さであることが好ましい。   As a material used for the first electrode 8 and the second electrode 9, a conventionally known material can be adopted, and for example, Ti, Al, or the like can be used. Moreover, the 1st electrode 8 and the 2nd electrode 9 are not restricted to a single layer structure, A multilayer structure can also be taken. The layer thickness of the first electrode 8 is preferably 200 to 5000 nm from the viewpoint of obtaining good wire bondability, and the layer thickness of the second electrode 9 is an electrode if a film is formed as a whole. Therefore, the layer thickness may be relatively thin as compared with the first electrode 8, and the thickness is preferably about 100 to 5000 nm.

<窒化物半導体層の側面>
また、図1に示されるように、本実施の形態の窒化物半導体層4に含まれるp型窒化物半導体層43、44、発光層42および第一n型窒化物半導体層41の側面は、いずれも素子端部近傍においてテーパー構造である。すなわち、第一n型窒化物半導体層41からp型窒化物半導体層44に向かって、各層の面積が次第に大きくなる構造である。
<Side of nitride semiconductor layer>
Further, as shown in FIG. 1, the side surfaces of the p-type nitride semiconductor layers 43 and 44, the light emitting layer 42 and the first n-type nitride semiconductor layer 41 included in the nitride semiconductor layer 4 of the present embodiment are Both have a tapered structure in the vicinity of the element end. That is, the area of each layer gradually increases from the first n-type nitride semiconductor layer 41 toward the p-type nitride semiconductor layer 44.

また、第一n型窒化物半導体層41に設けられた凹凸形状は、窒化物半導体層4のテーパー構造部分にも形成されることが好ましい。このように窒化物半導体層4の側面に凹凸形状を有する構造とすることにより、素子端部における光取り出し効率を向上させることができる。   In addition, the uneven shape provided in the first n-type nitride semiconductor layer 41 is preferably formed also in the tapered structure portion of the nitride semiconductor layer 4. By adopting a structure in which the side surface of the nitride semiconductor layer 4 has a concavo-convex shape in this manner, the light extraction efficiency at the element end can be improved.

<窒化物半導体発光素子の製造方法>
次に、図2〜7を参照しながら、上記実施の形態1の窒化物半導体発光素子1の好ましい製造方法を実施の形態1−1〜1−6によって詳細に説明する。図2〜7は、本発明の製造方法の好ましい一例を示す概略工程を断面図である。
<Nitride Semiconductor Light-Emitting Device Manufacturing Method>
Next, a preferred method for manufacturing the nitride semiconductor light-emitting element 1 of the first embodiment will be described in detail with reference to the embodiments 1-1 to 1-6 with reference to FIGS. 2-7 is sectional drawing which shows the general | schematic process which shows a preferable example of the manufacturing method of this invention.

(実施の形態1−1)
実施の形態1−1によって製造される窒化物半導体発光素子1は、
第一基板上に第一n型窒化物半導体層と、発光層と、p型窒化物半導体層とをこの順に積層する工程(以下、「工程(A)」という)と、
上記p型窒化物半導体層の表面に、絶縁層を形成する工程(以下、「工程(B)」という)と、
上記絶縁層の一部を除去して、該絶縁層と接する電極層の表面の一部を露出させる工程(以下、「工程(C)」という)と、
上記絶縁層の表面全体に、接合層と導電性基板とをこの順に積層する工程(以下、「工程(D)」という)と、
上記第一基板の一部または全部を剥離する工程(以下、「工程(E)」という)と、
上記(A)〜(E)によって得られたチップを分割することにより複数の窒化物半導体発光素子を得る工程(以下、「工程(F)」という)と
を含むことを特徴とする。
以下に各工程(A)〜(F)について詳細に説明する。
(Embodiment 1-1)
The nitride semiconductor light emitting device 1 manufactured according to the embodiment 1-1 is
A step of stacking a first n-type nitride semiconductor layer, a light emitting layer, and a p-type nitride semiconductor layer on the first substrate in this order (hereinafter referred to as “step (A)”);
A step of forming an insulating layer on the surface of the p-type nitride semiconductor layer (hereinafter referred to as “step (B)”);
Removing a part of the insulating layer to expose a part of the surface of the electrode layer in contact with the insulating layer (hereinafter referred to as “process (C)”);
A step of laminating a bonding layer and a conductive substrate in this order on the entire surface of the insulating layer (hereinafter referred to as “step (D)”);
A step of peeling a part or all of the first substrate (hereinafter referred to as “step (E)”);
And a step of obtaining a plurality of nitride semiconductor light emitting devices by dividing the chip obtained by the steps (A) to (E) (hereinafter referred to as “step (F)”).
Each process (A)-(F) is demonstrated in detail below.

<工程(A)>
まず、本実施の形態の窒化物半導体発光素子の製造工程における工程(A)は、図2に示されるように、第一基板10にサファイア基板を用いてこの第一基板10上に、当該分野において通常用いられる手段により、AlrGa1-rN(0≦r≦1)からなるバッファ層12を形成し、その後にn型GaN層である第一n型窒化物半導体層41、GaNからなるバリア層およびInqGa1-qN(0<q<1)からなるウェル層を含む発光層42、p型AlGaN層およびp型GaN層からなるp型窒化物半導体層43、44をこの順に成長させる工程である。
<Process (A)>
First, the step (A) in the manufacturing process of the nitride semiconductor light emitting device of the present embodiment is performed on the first substrate 10 using a sapphire substrate as shown in FIG. The buffer layer 12 made of Al r Ga 1-r N (0 ≦ r ≦ 1) is formed by means usually used in the above, and then the first n-type nitride semiconductor layer 41, which is an n-type GaN layer, is formed from GaN. A light emitting layer 42 including a barrier layer and a well layer made of In q Ga 1-q N (0 <q <1), and p-type nitride semiconductor layers 43 and 44 made of a p-type AlGaN layer and a p-type GaN layer. It is a process of growing in order.

<工程(B)>
次に、工程(B)は、図3に示されるように、上述の工程(A)によって形成されたp型窒化物半導体層44の表面上に絶縁層5を全面、もしくは電極層6がある場合は電極層6の表面全面および電極層6の側面全面およびp型窒化物半導体層44表面のうち電極層6が形成されていない部分に形成する工程である。
<Process (B)>
Next, in the step (B), as shown in FIG. 3, the insulating layer 5 is entirely provided on the surface of the p-type nitride semiconductor layer 44 formed by the above-described step (A) or the electrode layer 6 is present. This is a step of forming the electrode layer 6 on the entire surface of the electrode layer 6, the entire side surface of the electrode layer 6, and the surface of the p-type nitride semiconductor layer 44 where the electrode layer 6 is not formed.

本発明の窒化物半導体発光素子1において絶縁層5がこの位置に形成されなければ、窒化物半導体層4をドライエッチングしてチップ分割溝13を形成する際に、ドライエッチングによって接合層3に用いられている金属が飛び散って、PN接合部に付着し端面リークが起こるという問題がある。しかしながら、本発明のように接合層3と窒化物半導体層4との間に絶縁層5を設けることによって、この絶縁層5がエッチングストップ層として働くことからエッチング時において接合層3の露出を防ぐことができ、もって接合層3の金属が飛び散りPN接合部に付着して端面リークが生じることを効果的に防止することができる。   If the insulating layer 5 is not formed at this position in the nitride semiconductor light emitting device 1 of the present invention, the nitride semiconductor layer 4 is used for the bonding layer 3 by dry etching when the chip dividing groove 13 is formed by dry etching. There is a problem that the metal that has been scattered scatters and adheres to the PN junction, causing end face leakage. However, by providing the insulating layer 5 between the bonding layer 3 and the nitride semiconductor layer 4 as in the present invention, the insulating layer 5 functions as an etching stop layer, so that the bonding layer 3 is prevented from being exposed during etching. Therefore, it is possible to effectively prevent the metal of the bonding layer 3 from scattering and adhering to the PN junction and causing end face leakage.

<工程(C)>
次に、工程(C)は、図3に示されるように、電極層6の表面に形成された絶縁層5の一部をエッチングにより除去して、絶縁層5に接する電極層6の表面の一部を露出させる工程である。
<Process (C)>
Next, in the step (C), as shown in FIG. 3, a part of the insulating layer 5 formed on the surface of the electrode layer 6 is removed by etching, and the surface of the electrode layer 6 in contact with the insulating layer 5 is removed. This is a step of exposing a part.

電極層6の表面の一部を露出させる方法としては、たとえばフォトレジストマスクを用いたエッチングであれば、ウェットエッチング、ドライエッチングのいずれをも採用することができる。ただし、その下にある電極層6をエッチングストップ層として機能させるという観点から、ウェットエッチングを行なう場合のエッチング液はフッ酸系のエッチング液を用いることが好ましく、ドライエッチングを行なう場合の反応ガスはフッ素系のガスを用いることが好ましい。   As a method for exposing a part of the surface of the electrode layer 6, for example, wet etching or dry etching can be employed as long as the etching is performed using a photoresist mask. However, from the viewpoint of causing the electrode layer 6 therebelow to function as an etching stop layer, it is preferable to use a hydrofluoric acid-based etchant as the etchant when performing wet etching, and the reaction gas when performing dry etching is as follows. It is preferable to use a fluorine-based gas.

<工程(D)>
次に、工程(D)は、図4(b)に示されるように、絶縁層5上および露出した電極層6上に、接合層3および導電性基板2をこの順に積層する工程である。本工程(D)においては、まず図4(b)に示されるように、絶縁層5および露出した電極層6上に、第一貼付金属層31に含まれる、密着層33、第一拡散防止層34および第一共晶接合層35をこの順でスパッタや蒸着により形成する。他方、図4(a)に示されるように、たとえばSi基板のような導電性基板2上に、当該分野において通常用いられる手段により、第二貼付金属層32に含まれる、第一オーミック層38、第二拡散防止層37および第二共晶接合層36を形成した後、第一共晶接合層35と第二共晶接合層36とを接して、減圧雰囲気下、加熱圧着することにより接合して接合層3を形成する。この接合するときの減圧度は10Pa以下であることが好ましい。このように減圧雰囲気下にすることにより、ボイドの発生を抑制することができる。
<Process (D)>
Next, the step (D) is a step of laminating the bonding layer 3 and the conductive substrate 2 in this order on the insulating layer 5 and the exposed electrode layer 6 as shown in FIG. 4B. In this step (D), first, as shown in FIG. 4 (b), on the insulating layer 5 and the exposed electrode layer 6, the adhesion layer 33 included in the first adhesive metal layer 31, the first diffusion prevention The layer 34 and the first eutectic bonding layer 35 are formed in this order by sputtering or vapor deposition. On the other hand, as shown in FIG. 4A, the first ohmic layer 38 included in the second adhesive metal layer 32 is formed on the conductive substrate 2 such as a Si substrate by means usually used in the art. After the second diffusion preventing layer 37 and the second eutectic bonding layer 36 are formed, the first eutectic bonding layer 35 and the second eutectic bonding layer 36 are brought into contact with each other, and bonded by thermocompression bonding in a reduced pressure atmosphere. Thus, the bonding layer 3 is formed. It is preferable that the degree of pressure reduction during the joining is 10 Pa or less. By setting the atmosphere in a reduced pressure in this way, generation of voids can be suppressed.

また、接合時の温度は、たとえばAu層とAuSn層とを接合させる場合、280〜400℃であることが好ましく、密着性を高めるという観点から300〜350℃であることがより好ましい。接合圧力は10〜300N/cm2とすることができる。 In addition, for example, when the Au layer and the AuSn layer are bonded, the bonding temperature is preferably 280 to 400 ° C., and more preferably 300 to 350 ° C. from the viewpoint of improving adhesion. The bonding pressure can be 10 to 300 N / cm 2 .

なお、当該導電性基板2上への第二共晶接合層36の形成は、上記第一共晶接合層35の形成が完了する前のいずれのタイミングで行なわれてもよく、上記第一共晶接合層35の形成が完了と同時または後に行なわれてもよい。   The formation of the second eutectic bonding layer 36 on the conductive substrate 2 may be performed at any timing before the formation of the first eutectic bonding layer 35 is completed. The formation of the crystal bonding layer 35 may be performed simultaneously with or after the completion.

<工程(E)>
次に、工程(E)は、図5に示されるように、第一基板10の窒化物半導体層4が形成されていない側から、たとえば355nmや266nmのレーザ光Pを照射することにより、バッファ層の全部または大部分および第一n型窒化物半導体層41の一部を分解することにより第一基板10を除去する工程である。
<Process (E)>
Next, as shown in FIG. 5, the step (E) is performed by irradiating a laser beam P of, for example, 355 nm or 266 nm from the side of the first substrate 10 where the nitride semiconductor layer 4 is not formed. This is a step of removing the first substrate 10 by decomposing all or most of the layers and a part of the first n-type nitride semiconductor layer 41.

特許文献2に示される窒化物半導体発光素子は、第一基板の剥離前にチップ分割溝を形成しそのチップ分割溝に絶縁層を形成していることから、第一基板と絶縁層5とが接する部分を有している。しかし、絶縁層はレーザ光を吸収しないため、絶縁層5と第一基板10とが接している部分は、レーザ光により剥離することができないという問題があった。ところが、本発明の窒化物半導体発光素子1は第一基板10と窒化物半導体層4とが全面で接しているため、第一基板10と絶縁層5とが接している部分はないので、より簡便に第一基板10を剥離することができる。   In the nitride semiconductor light emitting device disclosed in Patent Document 2, since the chip dividing groove is formed before the first substrate is peeled and the insulating layer is formed in the chip dividing groove, the first substrate and the insulating layer 5 are formed. It has a contact part. However, since the insulating layer does not absorb the laser beam, there is a problem that the portion where the insulating layer 5 and the first substrate 10 are in contact cannot be separated by the laser beam. However, since the first substrate 10 and the nitride semiconductor layer 4 are in contact with each other in the nitride semiconductor light emitting device 1 of the present invention, there is no portion where the first substrate 10 and the insulating layer 5 are in contact. The first substrate 10 can be easily peeled off.

このレーザ光Pの照射により、第一基板10およびバッファ層のすべてまたは大部分が除去されるが、第一基板10の一部を残留させて、凸部を形成することによっても光取り出し効率を向上させることができる。   Although all or most of the first substrate 10 and the buffer layer are removed by the irradiation with the laser beam P, the light extraction efficiency can also be improved by forming a convex portion by leaving a part of the first substrate 10. Can be improved.

なお、本工程(E)の後に、窒化物半導体層4の一部を除去し、絶縁層5の表面が露出するようにチップ分割溝13を形成する工程(H)を設けることが好ましく、その後さらに、第一n型窒化物半導体層41表面を、KOHや、テトラメチルアンモニウム等の強アルカリ液でエッチングして、第一n型窒化物半導体層41の一部を除去するとともに、上記第一n型窒化物半導体層41に表面凹凸を形成する工程(I)を設けることが好ましい。工程(H)および工程(I)については実施の形態1−4および1−5で説明する。   After this step (E), it is preferable to provide a step (H) in which a part of the nitride semiconductor layer 4 is removed and the chip dividing groove 13 is formed so that the surface of the insulating layer 5 is exposed. Further, the surface of the first n-type nitride semiconductor layer 41 is etched with a strong alkaline solution such as KOH or tetramethylammonium to remove a part of the first n-type nitride semiconductor layer 41, and the first It is preferable to provide the step (I) of forming surface irregularities on the n-type nitride semiconductor layer 41. Step (H) and step (I) will be described in Embodiments 1-4 and 1-5.

<工程(F)>
最後に、図7に示されるように、一定のピッチで絶縁層が露出しているチップ分割溝13のいずれかの位置(図7における点線は、その最も好ましい位置を示す)で、窒化物半導体発光素子のウェハをチップに分割する。
<Process (F)>
Finally, as shown in FIG. 7, at any position of the chip dividing groove 13 where the insulating layer is exposed at a constant pitch (the dotted line in FIG. 7 indicates the most preferable position), the nitride semiconductor A wafer of light emitting elements is divided into chips.

分割方法は、ダイヤモンドスクライブ法、ダイシング法またはレーザスクライブ法等を用いることができる。以上のようにして、実施の形態1−1の窒化物半導体発光素子を製造することができる。   As the dividing method, a diamond scribe method, a dicing method, a laser scribe method, or the like can be used. As described above, the nitride semiconductor light emitting element of Embodiment 1-1 can be manufactured.

(実施の形態1−2)
実施の形態1−2は、実施の形態1−1の上記工程(A)に加えて、p型窒化物半導体層44の積層後に、さらに第二n型窒化物半導体層を積層する工程(以下、「工程(A1)」という)を含むことを特徴とする。以下に工程(A1)について説明する。
(Embodiment 1-2)
In the embodiment 1-2, in addition to the step (A) of the embodiment 1-1, after the p-type nitride semiconductor layer 44 is laminated, a second n-type nitride semiconductor layer is further laminated (hereinafter referred to as the step (A)). And “step (A1)”). The step (A1) will be described below.

<工程(A1)>
上記工程(A1)は、工程(A)によって第一基板10上に、バッファ層12、第一n型窒化物半導体層41、発光層42およびp型窒化物半導体層43,44をこの順に成長させた後、さらにp型窒化物半導体層43,44上に第二n型窒化物半導体層を成長させる工程である。
<Process (A1)>
In the step (A1), the buffer layer 12, the first n-type nitride semiconductor layer 41, the light emitting layer 42, and the p-type nitride semiconductor layers 43 and 44 are grown in this order on the first substrate 10 by the step (A). Then, a second n-type nitride semiconductor layer is further grown on the p-type nitride semiconductor layers 43 and 44.

上記実施の形態1−1の工程(A)の後に(A1)を加えることを除いては、実施の形態1−1と同一の製造方法とすることによって、実施の形態1−2の窒化物半導体発光素子を製造することができる。   The nitride of the embodiment 1-2 is obtained by using the same manufacturing method as that of the embodiment 1-1 except that (A1) is added after the step (A) of the embodiment 1-1. A semiconductor light emitting device can be manufactured.

(実施の形態1−3)
実施の形態1−3は、上記工程(B)を行なう前に、p型窒化物半導体層44の露出表面に電極層6を形成する工程(以下、「工程(G)」という)を加えることを特徴とする。以下に工程(G)について説明する。
(Embodiment 1-3)
In Embodiment 1-3, a step of forming electrode layer 6 on the exposed surface of p-type nitride semiconductor layer 44 (hereinafter referred to as “step (G)”) is added before performing step (B). It is characterized by. Hereinafter, the step (G) will be described.

<工程(G)>
図2に示されるように、上記実施の形態1−1の工程(A)におけるp型窒化物半導体層44の積層後または上記実施の形態1−2の工程(A1)における第二n型窒化物半導体層の積層後、p型窒化物半導体層44上または第二n型窒化物半導体層に反射層61および密着保護層62を含む電極層6を蒸着により形成する。
<Process (G)>
As shown in FIG. 2, after the p-type nitride semiconductor layer 44 is stacked in the step (A) of the first embodiment 1-1 or the second n-type nitridation in the step (A1) of the first embodiment 1-2. After the physical semiconductor layer is stacked, the electrode layer 6 including the reflective layer 61 and the adhesion protective layer 62 is formed on the p-type nitride semiconductor layer 44 or the second n-type nitride semiconductor layer by vapor deposition.

なお、本工程によりp型窒化物半導体層上に電極層6を設ける場合、p型窒化物半導体層43、44の、発光層42側とは反対側の面上であって、第一電極8が設置される位置の概略真下に当たる位置に電流阻止層7が形成されることが望ましい。また、電流阻止層7の形成においては、上記p型窒化物半導体層44の表面の一部をプラズマ処理等により、部分的に高抵抗化する手法をとることもできる。   When the electrode layer 6 is provided on the p-type nitride semiconductor layer by this step, the first electrode 8 is on the surface of the p-type nitride semiconductor layers 43 and 44 opposite to the light emitting layer 42 side. It is desirable that the current blocking layer 7 be formed at a position that is approximately directly below the position where the is installed. In forming the current blocking layer 7, a method of partially increasing the resistance of a part of the surface of the p-type nitride semiconductor layer 44 by plasma treatment or the like can be used.

また、上記のように電極層を設けた後、さらに概略正方形のフォトレジストマスクを一定のピッチで形成し、フォトレジストが覆っていない部分の反射層61と密着保護層62とをエッチング等により除去する。反射層61は熱処理をすることにより、コンタクト抵抗を下げ、p型窒化物半導体層44との密着性が良くなる。また、密着保護層62は、この次の工程(C)で形成される絶縁層5との密着性を保つための層でもある。   Further, after providing the electrode layer as described above, a substantially square photoresist mask is formed at a constant pitch, and the reflective layer 61 and the adhesion protective layer 62 that are not covered with the photoresist are removed by etching or the like. To do. The reflective layer 61 is heat-treated to lower the contact resistance and improve the adhesion with the p-type nitride semiconductor layer 44. Further, the adhesion protective layer 62 is also a layer for maintaining adhesion with the insulating layer 5 formed in the next step (C).

本実施の形態1−3における電極層6は、反射層61と密着保護層62とが別々の材料からなる構成でも同一の材料からなる構成でもよい。   The electrode layer 6 in Embodiment 1-3 may have a configuration in which the reflective layer 61 and the adhesion protective layer 62 are made of different materials or the same material.

上記工程(B)を行なう前に、p型窒化物半導体層44上に積層された層の露出表面に電極層6を形成する工程(G)を含むこと以外は実施の形態1−1と同一の製造方法とすることによって、実施の形態1−3の窒化物半導体発光素子を製造することができる。   The same as Embodiment 1-1 except that the step (G) of forming the electrode layer 6 on the exposed surface of the layer laminated on the p-type nitride semiconductor layer 44 is included before performing the step (B). By using this manufacturing method, the nitride semiconductor light emitting device of Embodiment 1-3 can be manufactured.

(実施の形態1−4)
実施の形態1−4は、実施の形態1−1の、上記工程(E)と上記工程(F)との間に、窒化物半導体層4の露出表面に、略一定間隔で絶縁層5が露出する程度の深さのチップ分割溝13が形成されるように、窒化物半導体層4を除去する工程(以下、「工程(H)」という)を加えることによって窒化物半導体発光素子が製造される。以下に工程(H)について説明する。
(Embodiment 1-4)
In the embodiment 1-4, the insulating layer 5 is formed on the exposed surface of the nitride semiconductor layer 4 at substantially regular intervals between the step (E) and the step (F) of the embodiment 1-1. A nitride semiconductor light emitting device is manufactured by adding a step of removing the nitride semiconductor layer 4 (hereinafter referred to as “step (H)”) so that the chip dividing groove 13 having a depth to be exposed is formed. The The step (H) will be described below.

<工程(H)>
図6に示されるように、窒化物半導体層4の表面を略一定間隔でドライエッチングすることによって、窒化物半導体層4の一部を除去し、絶縁層5の表面が露出するようにチップ分割溝13を形成する。本工程(H)により、第一n型窒化物半導体層41、発光層42およびp型窒化物半導体層43、44からなる窒化物半導体層4部分は、一定のピッチで途切れた状態となる。このチップ分割溝13の部分で、後の工程(F)によってチップ分割される。
<Process (H)>
As shown in FIG. 6, the surface of the nitride semiconductor layer 4 is dry-etched at a substantially constant interval to remove a part of the nitride semiconductor layer 4 so that the surface of the insulating layer 5 is exposed. A groove 13 is formed. By this step (H), the portion of the nitride semiconductor layer 4 including the first n-type nitride semiconductor layer 41, the light emitting layer 42, and the p-type nitride semiconductor layers 43 and 44 is interrupted at a constant pitch. In this chip dividing groove 13, the chip is divided by the subsequent step (F).

本発明の窒化物半導体発光素子1は、窒化物半導体層4と接合層3との間に絶縁層5を設けられていることから、この絶縁層がエッチングストップ層として機能するため、第一基板10の剥離工程(E)の後にチップ分割溝13を形成することができる。   In the nitride semiconductor light emitting device 1 according to the present invention, since the insulating layer 5 is provided between the nitride semiconductor layer 4 and the bonding layer 3, the insulating layer functions as an etching stop layer. The chip dividing grooves 13 can be formed after 10 peeling steps (E).

従来の窒化物半導体発光素子の製造方法では、チップ分割溝を形成しない、もしくはチップ分割溝を形成したとしても一部の窒化物半導体層が繋がった状態で基板上に残っているために、レーザスクライブでチップ分割する際にPN接合部が焦げつき、光取り出し効率が低下するという問題があった。しかしながら、本発明の窒化物半導体発光素子のように絶縁層5が露出するようにチップ分割溝13を形成することによって、窒化物半導体層の焦げつきを効果的に防止することができ、光取り出し効率の低下を抑えることができるようになった。   In the conventional method for manufacturing a nitride semiconductor light emitting device, the chip dividing groove is not formed, or even if the chip dividing groove is formed, a part of the nitride semiconductor layer remains on the substrate in a connected state. When the chip is divided by scribing, there is a problem that the PN junction is burnt and the light extraction efficiency is lowered. However, by forming the chip dividing groove 13 so that the insulating layer 5 is exposed as in the nitride semiconductor light emitting device of the present invention, the nitride semiconductor layer can be effectively prevented from being burned, and the light extraction efficiency can be reduced. It became possible to suppress the decline of.

また、従来の窒化物半導体発光素子の製造方法では、ドライエッチングによりチップ分割溝を形成する際に、エッチングストップ層がなかったため、第一貼付金属層および第二貼付金属層に用いられる金属が飛び散ってPN接合部に付着しショートを起こしてしまうという問題もあった。しかしながら、本発明では絶縁層5をエッチングストップ層として機能する程度に形成することによって、第一貼付金属層および第二貼付金属層に用いられる金属が飛び散ってPN接合部に付着することを効果的に防止でき、もってPN接合部の端面リークの発生を可能な限り低減することができるようになった。   In addition, in the conventional method for manufacturing a nitride semiconductor light emitting device, when the chip dividing groove is formed by dry etching, there is no etching stop layer, so that the metal used for the first and second affixed metal layers is scattered. As a result, there is a problem in that it is attached to the PN junction and causes a short circuit. However, in the present invention, by forming the insulating layer 5 to the extent that it functions as an etching stop layer, it is effective that the metal used for the first adhesive metal layer and the second adhesive metal layer scatters and adheres to the PN junction. Thus, the occurrence of end face leakage at the PN junction can be reduced as much as possible.

また、チップ分割溝13は、絶縁層5がp型窒化物半導体層44と接している領域内に形成する。こうすることで、PN接合部に金属の付着することがないので、PN接合部をショートさせてしまうこともない。また、特許文献2の窒化物半導体発光素子に示されるように、PN接合部が絶縁層5と金属で覆われてしまうことも無いため、光取り出し効率が低下することもない。   Further, the chip dividing groove 13 is formed in a region where the insulating layer 5 is in contact with the p-type nitride semiconductor layer 44. By doing so, no metal adheres to the PN junction, so that the PN junction is not short-circuited. Further, as shown in the nitride semiconductor light emitting device of Patent Document 2, the PN junction portion is not covered with the insulating layer 5 and the metal, so that the light extraction efficiency is not lowered.

また、従来の窒化物半導体発光素子の製造方法においては、チップ分割溝を形成してから、その上に絶縁層を形成して、その後に第一貼付金属層と第二貼付金属層とを貼り合わせ、その後に第一基板を剥離するという製造工程であったが、この製造工程では以下のような2つの問題があった。   Further, in the conventional method of manufacturing a nitride semiconductor light emitting device, after forming the chip dividing groove, an insulating layer is formed thereon, and then the first and second adhesive metal layers are attached. In the manufacturing process, the first substrate is then peeled off. However, this manufacturing process has the following two problems.

従来の窒化物半導体発光素子の製造工程における1つ目の問題は、窒化物半導体層と絶縁層との界面が平坦であるため、端面に到達した光が再び結晶内に反射されてしまい、光を効率的に素子の外部に取り出すことができないという問題である。すなわち、たとえばSiO2からなる絶縁層の屈折率は1.5であり、GaNからなる窒化物半導体層の屈折率は2.4であり、両者の屈折率差が大きいことから、窒化物半導体層と絶縁層との界面が平坦である場合、その界面で反射が起こりやすく、外部に光を取り出しにくかった。しかしながら、本発明のように、第一基板の剥離して窒化物半導体層の結晶を表面にした上で、チップ分割溝を形成すれば、窒化物半導体層4の表面およびテーパー形状の側面に凹凸が形成されることから、たとえ窒化物半導体層4と絶縁層5との屈折率差が大きくても、その凹凸で乱反射しながらも外部に光を取り出すことができ、もって光取り出し効率を向上させることができる。 The first problem in the manufacturing process of the conventional nitride semiconductor light emitting device is that the interface between the nitride semiconductor layer and the insulating layer is flat, so that the light reaching the end face is reflected again into the crystal, Is a problem that it cannot be efficiently taken out of the device. That is, for example, the refractive index of the insulating layer made of SiO 2 is 1.5, the refractive index of the nitride semiconductor layer made of GaN is 2.4, and the refractive index difference between the two is large. When the interface between the insulating layer and the insulating layer is flat, reflection tends to occur at the interface, making it difficult to extract light to the outside. However, as in the present invention, if the chip dividing groove is formed after the first substrate is peeled off and the nitride semiconductor layer crystal is formed on the surface, the surface of the nitride semiconductor layer 4 and the tapered side surface are uneven. Therefore, even if the refractive index difference between the nitride semiconductor layer 4 and the insulating layer 5 is large, light can be extracted to the outside while being irregularly reflected by the unevenness, thereby improving the light extraction efficiency. be able to.

従来の窒化物半導体発光素子のもう一つの問題は、チップ分割溝を形成した後に第一貼付金属層と第二貼付金属層とを貼り付けるため、チップ分割溝に第一貼付金属層および第二貼付金属層の金属が埋め込まれてしまうという問題である。このため、チップ端部での反射率が低下し、もって光取り出し効率が低下するという問題があった。この問題を解決する方法として特許文献2には、チップ分割溝の幅を広げることによってチップ分割溝が金属で埋め込まれないようにする技術が開示されているが、このようにチップ分割溝の幅を広げれば、ウエハの発光する面積自体が狭くなってしまい、光取り出し効率が低下してしまう。   Another problem of the conventional nitride semiconductor light-emitting device is that, after the chip dividing groove is formed, the first bonding metal layer and the second bonding metal layer are bonded to the chip dividing groove. This is a problem that the metal of the pasted metal layer is embedded. For this reason, there is a problem that the reflectance at the end of the chip is lowered and the light extraction efficiency is lowered. As a method for solving this problem, Patent Document 2 discloses a technique for preventing the chip dividing groove from being filled with metal by increasing the width of the chip dividing groove. If the width is increased, the area of the wafer that emits light itself becomes narrow, and the light extraction efficiency decreases.

そこで、本発明の窒化物半導体発光素子は、第一貼付金属層31と第二貼付金属層32とを貼り付けた上でエッチングによりチップ分割溝13を形成することから、チップ分割溝13に第一貼付金属層31および第二貼付金属層32の金属が埋め込まれることがないため、チップ端部での反射率低下を効果的に防止でき、もって光の取り出し効率を向上させることができる。   Therefore, the nitride semiconductor light emitting device of the present invention forms the chip dividing grooves 13 by etching after the first bonding metal layer 31 and the second bonding metal layer 32 are bonded, so Since the metal of the 1st sticking metal layer 31 and the 2nd sticking metal layer 32 is not embedded, the reflectance fall in a chip | tip edge part can be prevented effectively, and it can improve the extraction efficiency of light.

以上のように、実施の形態1−1の工程(E)と工程(F)の間に工程(H)を加えることによって、実施の形態1−4の窒化物半導体発光素子を製造することができる。   As described above, the nitride semiconductor light emitting device of the embodiment 1-4 can be manufactured by adding the step (H) between the step (E) and the step (F) of the embodiment 1-1. it can.

(実施の形態1−5)
実施の形態1−5は、上記工程(E)または上記工程(H)の後に、第一n型窒化物半導体層の一部を除去するとともに、上記第一n型窒化物半導体層に表面凹凸を形成する工程(以下、工程(I)という)を加えることを特徴とする。以下に工程(I)について説明する。
Embodiment 1-5
In Embodiment 1-5, after the step (E) or the step (H), a part of the first n-type nitride semiconductor layer is removed, and surface irregularities are formed on the first n-type nitride semiconductor layer. The step of forming (hereinafter referred to as step (I)) is added. Step (I) will be described below.

<工程(I)>
図7に示されるように、第一n型窒化物半導体層41表面を、KOHやテトラメチルアンモニウム等の強アルカリ液でエッチングすることにより、上記第一n型窒化物半導体層41の一部を除去するとともに、上記第一n型窒化物半導体層41に表面凹凸を形成する。この表面凹凸を第一n型窒化物半導体層41上に形成することで、光が散乱され、光取り出し効率が向上する。
<Process (I)>
As shown in FIG. 7, the surface of the first n-type nitride semiconductor layer 41 is etched with a strong alkaline solution such as KOH or tetramethylammonium, so that a part of the first n-type nitride semiconductor layer 41 is formed. While removing, surface irregularities are formed on the first n-type nitride semiconductor layer 41. By forming the surface irregularities on the first n-type nitride semiconductor layer 41, light is scattered and the light extraction efficiency is improved.

ここで、チップ分割溝13を形成した後に、本工程(I)を行なうことによれば、チップ分割溝13付近の窒化物半導体層4の側面のテーパー形状にも凹凸を形成することができ、さらに光取り出し効率を向上させることができる。   Here, by performing this step (I) after forming the chip dividing groove 13, irregularities can also be formed in the tapered shape of the side surface of the nitride semiconductor layer 4 in the vicinity of the chip dividing groove 13, Furthermore, the light extraction efficiency can be improved.

また、工程(E)においてレーザ光照射により第一基板10が除去された後、露出した第一n型窒化物半導体層41表面は、ダメージ層が発生しており、このダメージ層が光を吸収してしまい、光取り出し効率が低下する原因となっていた。しかしながら、本工程(I)によりKOHやテトラメチルアンモニウムで第一n型窒化物半導体層41の表面をエッチングすることにより、このダメージ層が除去され、光取り出し効率を向上させることができる。   Further, after the first substrate 10 is removed by laser light irradiation in the step (E), a damaged layer is generated on the exposed surface of the first n-type nitride semiconductor layer 41, and this damaged layer absorbs light. As a result, the light extraction efficiency is reduced. However, this damaged layer is removed by etching the surface of the first n-type nitride semiconductor layer 41 with KOH or tetramethylammonium in this step (I), and the light extraction efficiency can be improved.

逆に、窒化物半導体層4にチップ分割溝13を形成する工程(H)の前に、本工程(I)により上記第一n型窒化物半導体層41に表面凹凸を形成してしまうと、その後、ドライエッチングにより上記第一n型窒化物半導体層41の表面にチップ分割溝13を形成する際に、エッチングレートが不安定になり、ウェハ全面で均一にエッチングできないという問題があることから好ましくない。   Conversely, if the surface irregularities are formed in the first n-type nitride semiconductor layer 41 by this step (I) before the step (H) of forming the chip dividing grooves 13 in the nitride semiconductor layer 4, Thereafter, when the chip dividing groove 13 is formed on the surface of the first n-type nitride semiconductor layer 41 by dry etching, the etching rate becomes unstable, and there is a problem that etching cannot be performed uniformly on the entire surface of the wafer. Absent.

また、第一n型窒化物半導体層41に表面凹凸を形成してしまうと、透明な窒化物半導体層が不透明になるため、チップ分割溝13を形成するためのフォトリソグラフィ工程において電極層6のない部分にチップ分割溝を形成するようにアライメントをすることが困難となり、適切な位置にチップ分割溝を形成しにくくなるという点からも好ましくない。   Further, if surface irregularities are formed in the first n-type nitride semiconductor layer 41, the transparent nitride semiconductor layer becomes opaque, and therefore the electrode layer 6 is formed in the photolithography process for forming the chip dividing grooves 13. It is difficult to perform alignment so as to form a chip dividing groove in a portion that is not present, and it is not preferable from the viewpoint that it is difficult to form the chip dividing groove at an appropriate position.

また、窒化物半導体層4にチップ分割溝13を形成する工程(H)後に、KOH等のエッチングを行なう工程(I)をすることにより、第一n型窒化物半導体層41の表面だけでなく、チップ分割溝13に位置するテーパー状になった窒化物半導体層4の側面にも凹凸が形成されて、光取り出し効率を向上させることができる。   Further, not only the surface of the first n-type nitride semiconductor layer 41 but also the step (I) of performing etching such as KOH after the step (H) of forming the chip dividing groove 13 in the nitride semiconductor layer 4 is performed. Irregularities are also formed on the side surfaces of the tapered nitride semiconductor layer 4 located in the chip dividing grooves 13, so that the light extraction efficiency can be improved.

上記実施の形態1−1の工程(E)の後に上記工程(I)を加えることを除いては、実施の形態1−1と同一とすることによって、実施の形態1−5の窒化物半導体発光素子を製造することができる。   The nitride semiconductor of the embodiment 1-5 is the same as the embodiment 1-1 except that the step (I) is added after the step (E) of the embodiment 1-1. A light emitting element can be manufactured.

(実施の形態1−6)
実施の形態1−6は、実施の形態1−4において、上記工程(E)と工程(H)との間に、第一n型窒化物半導体層の一部を除去する工程(以下、工程(J)という)を加えることによって窒化物半導体発光素子が製造される。以下に工程(J)について説明する。
Embodiment 1-6
Embodiment 1-6 is the same as Embodiment 1-4 in that a part of the first n-type nitride semiconductor layer is removed between step (E) and step (H) (hereinafter referred to as step). (J)) is added to manufacture a nitride semiconductor light emitting device. Hereinafter, the step (J) will be described.

<工程(J)>
工程(J)は、工程(E)と工程(H)の間に、第一n型窒化物半導体層41の一部を除去する工程である。ここで、第一n型窒化物半導体層41を除去する量は、バッファ層側から約1μm程度の深さで、概略均一にエッチングするのが好ましい。なぜなら、レーザー光を照射することで、第一基板を剥離した界面近傍の第一n型窒化物半導体層には、多くのダメージを含んだダメージ層を形成し、このダメージ層が光を吸収するため、光取り出し効率の低下の要因となってしまう。しかし、本工程のエッチングによって、ダメージ層を除去してやることで、光取り出し効率を向上させることができる。
<Process (J)>
The step (J) is a step of removing a part of the first n-type nitride semiconductor layer 41 between the step (E) and the step (H). Here, it is preferable to etch the first n-type nitride semiconductor layer 41 approximately uniformly at a depth of about 1 μm from the buffer layer side. This is because a damage layer containing a lot of damage is formed in the first n-type nitride semiconductor layer in the vicinity of the interface where the first substrate is peeled off by irradiating the laser beam, and this damage layer absorbs light. As a result, the light extraction efficiency is reduced. However, the light extraction efficiency can be improved by removing the damaged layer by etching in this step.

また、バッファ層12近傍のn型窒化物半導体層41は、第一基板10上に結晶成長した際の成長初期の結晶層であるため、元々結晶品質が悪く、不純物準位が多いため、光の吸収層になっていた。その部分をエッチング等で除去することにより、光を吸収する原因となる部分を除去することができ、光取り出し効率を上げることができる。   In addition, the n-type nitride semiconductor layer 41 in the vicinity of the buffer layer 12 is a crystal layer at the initial growth stage when the crystal is grown on the first substrate 10, and therefore originally has poor crystal quality and many impurity levels. It was an absorption layer. By removing the portion by etching or the like, a portion that causes light absorption can be removed, and light extraction efficiency can be increased.

ここで、第一n型窒化物半導体層を除去する深さは、バッファ層側から0.5〜3μm程度の深さであることが好ましく、1μm程度の深さであることがより好ましい。また、概略均一にエッチングするのがより好ましい。第一n型窒化物半導体層を除去する深さが0.5μm未満であると、ダメージ層が残っている可能性があるため好ましくなく、また、3μmよりも深く第一n型窒化物半導体層を除去すると、その後の工程(I)で表面凹凸の形成が困難になるという問題と電流が広がりにくくなるという問題とがあるため好ましくない。   Here, the depth for removing the first n-type nitride semiconductor layer is preferably about 0.5 to 3 μm, more preferably about 1 μm from the buffer layer side. Moreover, it is more preferable to etch substantially uniformly. If the depth at which the first n-type nitride semiconductor layer is removed is less than 0.5 μm, it is not preferable because a damaged layer may remain, and the first n-type nitride semiconductor layer is deeper than 3 μm. If is removed, there is a problem that it becomes difficult to form surface irregularities in the subsequent step (I) and a problem that current is difficult to spread, which is not preferable.

また、工程(J)はチップ分割溝を形成する工程(H)よりも前にするのが好ましい。
なぜなら、チップ分割溝底面には絶縁層が露出しており、工程(J)のドライエッチングでわずかに絶縁層がエッチングされ、その下の金属層が露出してしまう可能性があるためである。
The step (J) is preferably performed before the step (H) for forming the chip dividing grooves.
This is because the insulating layer is exposed on the bottom surface of the chip dividing groove, and the insulating layer may be slightly etched by the dry etching in the step (J), and the underlying metal layer may be exposed.

(実施の形態2:窒化物半導体発光素子)
図8は、本発明の別の好ましい実施の形態2の窒化物半導体発光素子81を示す概略断面図である。本実施の形態の窒化物半導体発光素子81は、導電性基板82と、接合層83と、絶縁層85と、電極層86と、p型窒化物半導体層843,844と、発光層842と、第一n型窒化物半導体層841と、をこの順で含み、当該絶縁層85は、電極層86の接合層83側の面の一部と、電極層86の側面全面と、接合層83の側におけるp型窒化物半導体層844の外周部と接していることを特徴とする。
(Embodiment 2: Nitride semiconductor light emitting device)
FIG. 8 is a schematic cross-sectional view showing a nitride semiconductor light emitting device 81 according to another preferred embodiment 2 of the present invention. The nitride semiconductor light emitting device 81 of the present embodiment includes a conductive substrate 82, a bonding layer 83, an insulating layer 85, an electrode layer 86, p-type nitride semiconductor layers 843 and 844, a light emitting layer 842, The first n-type nitride semiconductor layer 841 in this order. The insulating layer 85 includes a part of the surface of the electrode layer 86 on the bonding layer 83 side, the entire side surface of the electrode layer 86, and the bonding layer 83. The p-type nitride semiconductor layer 844 on the side is in contact with the outer peripheral portion.

本実施の形態の窒化物半導体発光素子は、導電性基板82にメッキにより層形成が可能である材料を用いることにより、直接導電性基板を素子に導入することができるという点にメリットがある。   The nitride semiconductor light emitting device of this embodiment has an advantage in that a conductive substrate can be directly introduced into the device by using a material capable of forming a layer by plating on the conductive substrate 82.

また、本実施の形態2の窒化物半導体発光素子81は、第一n型窒化物半導体層841上に第一電極88を有する。また、導電性基板82自体が外部接続用の第二電極となる。   Further, the nitride semiconductor light emitting device 81 of the second embodiment has the first electrode 88 on the first n-type nitride semiconductor layer 841. Further, the conductive substrate 82 itself becomes a second electrode for external connection.

ここで、本実施の形態2の窒化物半導体発光素子81において、p型窒化物半導体層843、844は、p型AlGaN層およびp型GaN層からなる。また、接合層83は、メッキ下地層を含む。   Here, in the nitride semiconductor light emitting device 81 of the second embodiment, the p-type nitride semiconductor layers 843 and 844 are composed of a p-type AlGaN layer and a p-type GaN layer. The bonding layer 83 includes a plating base layer.

このように、絶縁層85の表面内にp型窒化物半導体層844の面の外周部が接していれば絶縁層85の面の外周部がチップ端部となり、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもPN接合部での金属の周り込み等が認められず、信頼性の高い窒化物半導体発光素子81を提供することができる。   Thus, if the outer peripheral portion of the surface of the p-type nitride semiconductor layer 844 is in contact with the surface of the insulating layer 85, the outer peripheral portion of the surface of the insulating layer 85 becomes the chip end portion, and end face leakage does not occur, yield. Will improve. In addition, even when energized for a long period of time, metal sneak around at the PN junction is not recognized, and a highly reliable nitride semiconductor light emitting device 81 can be provided.

以下、本実施の形態2に特徴的な部分のみ説明するが、説明のない点については、実施の形態1と同様である。   Hereinafter, only the characteristic part of the second embodiment will be described, but the points not described are the same as those of the first embodiment.

<導電性基板>
本実施の形態2の窒化物半導体発光素子81において、導電性基板82には、メッキにより層形成が可能である材料が用いられる。このような材料としては、たとえばNi、Cu、Sn、Au、Agのいずれかを主成分とする金属または合金を挙げることができる。
<Conductive substrate>
In the nitride semiconductor light emitting device 81 of the second embodiment, the conductive substrate 82 is made of a material capable of forming a layer by plating. As such a material, for example, a metal or an alloy containing Ni, Cu, Sn, Au, or Ag as a main component can be used.

また導電性基板82の厚さは、たとえば20〜300μmとすることができるが、チップの取り扱い易さから、導電性基板82の厚さは、50〜300μmとすることが好ましい。   The thickness of the conductive substrate 82 can be set to 20 to 300 μm, for example, but the thickness of the conductive substrate 82 is preferably set to 50 to 300 μm from the viewpoint of easy handling of the chip.

<接合層>
本実施の形態2における接合層83は、密着層とメッキ下地層を含む。以下、メッキ下地層について説明する。
<Junction layer>
The bonding layer 83 in the second embodiment includes an adhesion layer and a plating underlayer. Hereinafter, the plating base layer will be described.

(i)メッキ下地層
本発明の窒化物半導体発光素子81の接合層83にメッキ下地層を設け、これを介して導電性基板82のメッキを行なうことにより、導電性基板82を歩留まりよく形成することができる。ここで、メッキ下地層を構成する金属または合金としては、従来より公知のものを採用することができ、たとえばAu、Ni、Pd、Cu、これらを含む合金等を挙げることができる。またメッキ下地層の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができ、たとえば10〜5000nm程度とすることができる。
(I) Plating Underlayer A conductive substrate 82 is formed with high yield by providing a plating underlayer on the bonding layer 83 of the nitride semiconductor light emitting device 81 of the present invention and plating the conductive substrate 82 through this. be able to. Here, as the metal or alloy constituting the plating underlayer, conventionally known ones can be employed, and examples thereof include Au, Ni, Pd, Cu, and alloys containing these. Further, the thickness of the plating base layer is not particularly limited, and a thickness usually used in the field can be employed, and can be, for example, about 10 to 5000 nm.

なお、上記実施の形態2の窒化物半導体発光素子81は、本発明の範囲を逸脱しない範囲内であれば、種々の変形がなされてもよい。たとえば、接合層83は、メッキ下地層だけでなく、実施の形態1と同様に第一拡散防止層および密着層を有していてもよい。その他の変形については、実施の形態1の窒化物半導体発光素子1の場合と同様である。   Various modifications may be made to nitride semiconductor light emitting element 81 of the second embodiment as long as it does not depart from the scope of the present invention. For example, the bonding layer 83 may include not only the plating base layer but also the first diffusion prevention layer and the adhesion layer as in the first embodiment. Other modifications are the same as those of the nitride semiconductor light emitting device 1 of the first embodiment.

<窒化物半導体発光素子の製造方法>
(実施の形態2−1)
次に、上記実施の形態2の窒化物半導体発光素子81の好ましい製造方法を本実施の形態2−1にて説明する。なお、実施の形態2−1の窒化物半導体発光素子81の製造方法のうち、工程(C)までは、実施の形態1−1の窒化物半導体発光素子1の製造方法と同じであることから工程(D−1)以降を説明する。
<Nitride Semiconductor Light-Emitting Device Manufacturing Method>
(Embodiment 2-1)
Next, a preferred method for manufacturing the nitride semiconductor light emitting device 81 of the second embodiment will be described in the present embodiment 2-1. Of the manufacturing method of nitride semiconductor light emitting device 81 of the embodiment 2-1, the process up to step (C) is the same as the manufacturing method of nitride semiconductor light emitting device 1 of the embodiment 1-1. Step (D-1) and subsequent steps will be described.

実施の形態2−1の窒化物半導体発光素子の製造方法は、実施の形態1−1の工程(C)の後に、絶縁層の表面全体に、接合層としてメッキ下地層を形成し、導電性基板をメッキにより形成する工程(以下、「工程(D−1)」という)と、
上記第一基板の一部または全部を除去する工程(以下、「工程(E)」という)と、
上記工程(E)によって得られたチップを分割することにより複数の窒化物半導体発光素子を得る工程(以下、「工程(F)」という)と
を含む製造方法である。
In the manufacturing method of the nitride semiconductor light emitting device of the embodiment 2-1, after the step (C) of the embodiment 1-1, a plating base layer is formed as a bonding layer on the entire surface of the insulating layer, and the conductivity is increased. A step of forming a substrate by plating (hereinafter referred to as “step (D-1)”);
A step of removing a part or all of the first substrate (hereinafter referred to as “step (E)”);
And a step of obtaining a plurality of nitride semiconductor light emitting devices by dividing the chip obtained in the step (E) (hereinafter referred to as “step (F)”).

以下に図8を参照しつつ、実施の形態1−1と一部異なる工程(D−1)と(F)とを説明する。   The steps (D-1) and (F) that are partially different from those of the embodiment 1-1 will be described below with reference to FIG.

<工程(D−1)>
工程(D−1)は、絶縁層85上および露出した電極層86上に、接合層83である密着層と、メッキ下地層とをこの順で形成し、さらに導電性基板82をメッキにより形成する。メッキの方法は、無電解メッキであってもよく、電解メッキであってもよい。
<Process (D-1)>
In the step (D-1), an adhesion layer as a bonding layer 83 and a plating base layer are formed in this order on the insulating layer 85 and the exposed electrode layer 86, and further, the conductive substrate 82 is formed by plating. To do. The plating method may be electroless plating or electrolytic plating.

<工程(F)>
次に、工程(F)のチップ分割は、レーザスクライブによる分割が好ましい。導電性基板82に粘性が高い材料を用いる場合、ダイヤモンドスクライブやダイシングでは不適切な場合があるためである。
<Process (F)>
Next, the chip division in the step (F) is preferably division by laser scribing. This is because diamond scribe or dicing may be inappropriate when a highly viscous material is used for the conductive substrate 82.

実施例1
実施例1の窒化物半導体発光素子1を以下の方法により作製した。図2〜7を参照しつつ概略的に説明する。
Example 1
The nitride semiconductor light emitting device 1 of Example 1 was fabricated by the following method. This will be schematically described with reference to FIGS.

<工程(A)>
まず、図2に示されるように、サファイアからなる第一基板10上に、厚さ50nmのAlGa1−rN(0≦r≦1)からなるバッファ層12、厚さ5μmのn型GaN層からなる第一n型窒化物半導体層41、GaNからなるバリア層およびInGa1−qN(0<q<1)からなるウェル層を含む、厚さ100nmの発光層42、厚さ30nmのp型AlGaN層および厚さ200nmのp型GaN層からなるp型窒化物半導体層43、44をこの順に成長させた。次に、100μmφの開口部があるフォトレジストマスクを400μmピッチで形成し、Arガスを含むプラズマ中にp型窒化物半導体層44の表面を30秒間さらし、高抵抗化することによって電流阻止層7を形成した。
<Process (A)>
First, as shown in FIG. 2, on a first substrate 10 made of sapphire, a buffer layer 12 made of Al r Ga 1-r N (0 ≦ r ≦ 1) having a thickness of 50 nm, an n-type having a thickness of 5 μm. A light emitting layer 42 having a thickness of 100 nm, including a first n-type nitride semiconductor layer 41 made of a GaN layer, a barrier layer made of GaN, and a well layer made of In q Ga 1-q N (0 <q <1), P-type nitride semiconductor layers 43 and 44 made of a p-type AlGaN layer having a thickness of 30 nm and a p-type GaN layer having a thickness of 200 nm were grown in this order. Next, a photoresist mask having openings of 100 μmφ is formed at a pitch of 400 μm, the surface of the p-type nitride semiconductor layer 44 is exposed to plasma containing Ar gas for 30 seconds, and the resistance is increased by increasing the resistance. Formed.

<工程(G)>
次に、図2に示されるように、p型窒化物半導体層44表面全体に、電極層6として反射層61としてAg層を厚さ300nmで形成し、さらに密着保護層62としてTi層を10nmを蒸着により形成した。次に、1辺320μmの概略正方形の中心に、上記電流阻止層7が配置されるようにアライメントし、フォトレジストマスクを400μmのピッチで形成した後、酢酸と硝酸を混合したエッチング液で、露出している部分の電極層6をエッチングした。
<Process (G)>
Next, as shown in FIG. 2, an Ag layer is formed as the reflective layer 61 as the electrode layer 6 with a thickness of 300 nm on the entire surface of the p-type nitride semiconductor layer 44, and a Ti layer is formed as the adhesion protective layer 62 with a thickness of 10 nm. Was formed by vapor deposition. Next, alignment is performed so that the current blocking layer 7 is arranged at the center of a square having a side of 320 μm, a photoresist mask is formed at a pitch of 400 μm, and then exposed with an etching solution in which acetic acid and nitric acid are mixed. The portion of the electrode layer 6 that has been etched was etched.

<工程(B)>
次に、フォトレジストを除去した後、絶縁層5としてSiO層を全面、すなわち、電極層6表面と電極層6の側面とp型窒化物半導体層44の表面とを覆うように形成した。
<Process (B)>
Next, after removing the photoresist, a SiO 2 layer was formed as the insulating layer 5 so as to cover the entire surface, that is, the surface of the electrode layer 6, the side surface of the electrode layer 6, and the surface of the p-type nitride semiconductor layer 44.

<工程(C)>
次に、図3に示されるように、電極層6の表面に形成された絶縁層5の一部をエッチングにより除去して、上記電流阻止層7の領域内に収まる範囲で電極層6表面の一部を露出させた。
<Process (C)>
Next, as shown in FIG. 3, a part of the insulating layer 5 formed on the surface of the electrode layer 6 is removed by etching so that the surface of the electrode layer 6 is within the range of the current blocking layer 7. A part was exposed.

<工程(D)>
次に、図4(b)に示されるように、絶縁層5上および露出した電極層6上に、密着層33としてTi層を厚さ100nmで形成し、さらに第一拡散防止層34としてPt層を厚さ100nmでスパッタにより形成し、最後に第一共晶接合層35としてAu層を厚さ1μmで蒸着して、第一貼付金属層31を形成した。
<Process (D)>
Next, as shown in FIG. 4B, a Ti layer having a thickness of 100 nm is formed as the adhesion layer 33 on the insulating layer 5 and the exposed electrode layer 6, and further, Pt is formed as the first diffusion prevention layer 34. A layer was formed by sputtering with a thickness of 100 nm, and finally an Au layer was deposited as a first eutectic bonding layer 35 with a thickness of 1 μm to form a first stuck metal layer 31.

次に、図4(a)に示されるように、Si基板である導電性基板2上に、第一オーミック層38として厚さ10nmのTi層を形成し、ついで第二拡散防止層37として厚さ200nmのAu層を形成し、さらに、第二共晶接合層36として厚さ1μmのAuSn層を蒸着した。そして、第一共晶接合層35と第二共晶接合層36とを接し、加熱圧着することにより接合した。   Next, as shown in FIG. 4A, a Ti layer having a thickness of 10 nm is formed as the first ohmic layer 38 on the conductive substrate 2 which is a Si substrate, and then the second diffusion preventing layer 37 is formed. An Au layer having a thickness of 200 nm was formed, and an AuSn layer having a thickness of 1 μm was deposited as the second eutectic bonding layer 36. Then, the first eutectic bonding layer 35 and the second eutectic bonding layer 36 were brought into contact with each other and bonded by thermocompression bonding.

<工程(E)>
次に、図5に示されるように、第一基板10の裏面から、355nmのレーザ光Pを照射して、バッファ層(図示せず)と第一n型窒化物半導体層41の一部とを分解して第一基板10を除去した。
<Process (E)>
Next, as shown in FIG. 5, a laser beam P of 355 nm is irradiated from the back surface of the first substrate 10 to form a buffer layer (not shown) and a part of the first n-type nitride semiconductor layer 41. And the first substrate 10 was removed.

次に、第一基板10を除去することにより露出した第一n型窒化物半導体層41の全面をドライエッチングにより約1μm除去した。   Next, the entire surface of the first n-type nitride semiconductor layer 41 exposed by removing the first substrate 10 was removed by about 1 μm by dry etching.

<工程(H)>
次に、図6に示されるように、1辺340μmの概略正方形のフォトレジストマスクを400μmピッチで形成し、フォトレジストマスクで覆われていない部分の第一n型窒化物半導体層41、発光層42およびp型窒化物半導体層43、44をドライエッチングにより、除去し絶縁層5を露出させ、チップ分割溝13を形成した。ここで、340μmの概略正方形のフォトレジストマスクは、1辺320μmの概略正方形の電極層6が内側に納まるようにアライメントした。
<Process (H)>
Next, as shown in FIG. 6, an approximately square photoresist mask having a side of 340 μm is formed at a pitch of 400 μm, and a portion of the first n-type nitride semiconductor layer 41 that is not covered with the photoresist mask, the light emitting layer 42 and the p-type nitride semiconductor layers 43 and 44 were removed by dry etching to expose the insulating layer 5, and the chip dividing grooves 13 were formed. Here, the approximately square photoresist mask of 340 μm was aligned so that the approximately square electrode layer 6 having a side of 320 μm fits inside.

<工程(I)>
次に、図7に示されるように、フォトレジストマスクを除去した後、KOHによりエッチングすることで第一n型窒化物半導体層41に表面凹凸を形成した。上記工程(H)でチップ分割溝13を形成してからKOHによるエッチングを行なったため、PN接合部にも凹凸が形成され、さらに光取り出し効率を向上させることができた。
<Process (I)>
Next, as shown in FIG. 7, after removing the photoresist mask, surface irregularities were formed in the first n-type nitride semiconductor layer 41 by etching with KOH. Since the chip split groove 13 was formed in the step (H) and etching with KOH was performed, irregularities were also formed in the PN junction, and the light extraction efficiency could be further improved.

次に、第一n型窒化物半導体層41表面の中央付近に、外部接続用の第一電極8として厚さ15nmのTi層と厚さ100nmのAl層とを蒸着により形成した。また、第一電極8とは反対側の面に、外部接続用の第二電極9として厚さ15nmのTi層と厚さ200nmのAl層とを蒸着により形成して、図7に示される構造のウェハを得た。外部接続用の第一電極8は、上記電流阻止層7の概略真上に形成した。こうすることにより、不透明な第一電極8直下には、電流が注入されないため発光せず、無駄な発光を発生させることないため、光取り出し効率を向上させることができた。   Next, a Ti layer having a thickness of 15 nm and an Al layer having a thickness of 100 nm were formed by vapor deposition as the first electrode 8 for external connection near the center of the surface of the first n-type nitride semiconductor layer 41. Further, on the surface opposite to the first electrode 8, a Ti layer having a thickness of 15 nm and an Al layer having a thickness of 200 nm are formed by vapor deposition as the second electrode 9 for external connection, and the structure shown in FIG. A wafer was obtained. The first electrode 8 for external connection was formed almost directly above the current blocking layer 7. By doing so, no current is injected directly under the opaque first electrode 8, so that no light is emitted and no unnecessary light emission is generated, so that the light extraction efficiency can be improved.

<工程(F)>
最後に、図7に示されるように、400μmのピッチで絶縁層5が露出している部分(図7における点線の位置)で、レーザスクライブ法により、上記ウェハをチップに分割して、窒化物半導体発光素子1を得た。
実施例2
<工程(A)>
実施例2の窒化物半導体発光素子201の製造方法は、図9に示されるように、まず、サファイアからなる第一基板(図示せず)上に、厚さ50nmのAlGa1−rN(0≦r≦1)からなるバッファ層(図示せず)、厚さ5μmのn型GaN層からなる第一n型窒化物半導体層241、GaNからなるバリア層およびInGa1−qN(0<q<1)からなるウェル層を含む、厚さ100nmの発光層242、厚さ30nmのp型AlGaN層と厚さ200nmのp型GaN層とからなるp型窒化物半導体層243、244をこの順に成長させた。
<Process (F)>
Finally, as shown in FIG. 7, the wafer is divided into chips by a laser scribing method at the portion where the insulating layer 5 is exposed at a pitch of 400 μm (the position of the dotted line in FIG. 7), and nitride A semiconductor light emitting device 1 was obtained.
Example 2
<Process (A)>
In the method of manufacturing the nitride semiconductor light emitting device 201 according to the second embodiment, as shown in FIG. 9, first, an Al r Ga 1-r N having a thickness of 50 nm is formed on a first substrate (not shown) made of sapphire. (0 ≦ r ≦ 1) buffer layer (not shown), first n-type nitride semiconductor layer 241 made of 5 μm-thick n-type GaN layer, barrier layer made of GaN, and In q Ga 1-q N A light emitting layer 242 having a thickness of 100 nm, a p-type nitride semiconductor layer 243 comprising a p-type AlGaN layer having a thickness of 30 nm and a p-type GaN layer having a thickness of 200 nm, including a well layer made of (0 <q <1). 244 were grown in this order.

<工程(A1)>
さらに、上記p型窒化物半導体層244上に、厚さ200nmのn型GaN層からなる第二n型窒化物半導体層245を成長させた。
<Process (A1)>
Further, a second n-type nitride semiconductor layer 245 made of an n-type GaN layer having a thickness of 200 nm was grown on the p-type nitride semiconductor layer 244.

<工程(B)>
次に、100μmφの開口部があるフォトレジストマスクを400μmピッチで形成し、ドライエッチングによって開口部内の第二n型窒化物半導体層245を除去した後、さらにp型窒化物半導体層243,244の途中までをエッチングにより除去した。
<Process (B)>
Next, a photoresist mask having openings of 100 μmφ is formed at a pitch of 400 μm, the second n-type nitride semiconductor layer 245 in the openings is removed by dry etching, and then the p-type nitride semiconductor layers 243 and 244 are further formed. Halfway was removed by etching.

<工程(C)>
次に、SiO2からなる絶縁層205を全面に形成し、フォトレジストマスクで上記の100μmφ開口部以外の第二n型窒化物半導体層245がある領域の絶縁層205の一部をエッチングにより除去して第二n型窒化物半導体層245を露出させた。このときSiO2からなる絶縁層205はフッ酸を含む薬液によるウェットエッチングでも、フッ素ガス(例えばCHF3)を含むガスによるドライエッチングでもエッチングすることができ、どちらを使った場合も、第二n型窒化物半導体層245は良好なエッチングストップ層として機能する。また、p型窒化物半導体層243,244が露出した領域をSiO2で覆った領域が電流阻止層207として機能する。本実施例では、電流阻止層の部分はp型窒化物半導体層243までエッチングしてSiO2層で覆ったが、第一n型窒化物半導体層241までエッチングしてそこまでをSiO2で覆うことによっても、同様の効果を得ることができる。
<Process (C)>
Next, an insulating layer 205 made of SiO 2 is formed on the entire surface, and a portion of the insulating layer 205 in the region where the second n-type nitride semiconductor layer 245 other than the 100 μmφ opening is present is removed by etching using a photoresist mask. Thus, the second n-type nitride semiconductor layer 245 was exposed. At this time, the insulating layer 205 made of SiO 2 can be etched either by wet etching using a chemical solution containing hydrofluoric acid or by dry etching using a gas containing fluorine gas (for example, CHF 3 ). The type nitride semiconductor layer 245 functions as a good etching stop layer. Further, a region where the region where the p-type nitride semiconductor layers 243 and 244 are exposed is covered with SiO 2 functions as the current blocking layer 207. In this embodiment, the current blocking layer is etched up to the p-type nitride semiconductor layer 243 and covered with the SiO 2 layer, but is etched up to the first n-type nitride semiconductor layer 241 and covered therewith with SiO 2 . The same effect can be obtained.

<工程(D)>
次に、絶縁層205上および露出した第二n型窒化物半導体層245上に、密着層233としてTi層を厚さ100nmで形成し、さらに第一拡散防止層234としてPt層を厚さ100nmでスパッタにより形成し、最後に第一共晶接合層235としてAu層を厚さ1μmで蒸着し、第一貼付金属層231を形成した。
<Process (D)>
Next, a Ti layer is formed as an adhesion layer 233 with a thickness of 100 nm on the insulating layer 205 and the exposed second n-type nitride semiconductor layer 245, and a Pt layer is formed as a first diffusion prevention layer 234 with a thickness of 100 nm. Then, an Au layer was deposited as a first eutectic bonding layer 235 with a thickness of 1 μm to form a first pasted metal layer 231.

ここで、Ti層からなる密着層233は電極層としても役目も果たすことから、第二n型窒化物半導体層245と接している領域で電流が注入され、第二n型窒化物半導体層245で電流が拡散し、電流阻止層207が形成されている領域以外の発光層242にも電流が注入できるようになる。   Here, since the adhesion layer 233 made of a Ti layer also serves as an electrode layer, a current is injected in a region in contact with the second n-type nitride semiconductor layer 245, and the second n-type nitride semiconductor layer 245. Thus, the current is diffused, and the current can be injected into the light emitting layer 242 other than the region where the current blocking layer 207 is formed.

次に、Si基板である導電性基板202上に、第一オーミック層238として厚さ10nmのTi層を形成し、ついで第二拡散防止層237として厚さ100nmのPt層を形成し、さらに、厚さ200nmのAu層を形成した後、その上に、第二共晶接合層236として厚さ1μmのAuSn層を蒸着し、第二貼付金属層232を形成した。そして、第一共晶接合層235と第二共晶接合層236とを接し、加熱圧着することにより接合し、接合層203を形成した。   Next, a Ti layer having a thickness of 10 nm is formed as the first ohmic layer 238 on the conductive substrate 202 that is a Si substrate, and then a Pt layer having a thickness of 100 nm is formed as the second diffusion preventing layer 237. After an Au layer having a thickness of 200 nm was formed, an AuSn layer having a thickness of 1 μm was vapor-deposited thereon as the second eutectic bonding layer 236 to form a second adhesive metal layer 232. Then, the first eutectic bonding layer 235 and the second eutectic bonding layer 236 were in contact with each other and bonded by thermocompression bonding, whereby the bonding layer 203 was formed.

<工程(E)>
次に、第一基板の裏面から、355nmのレーザ光を照射してバッファ層と第一n型窒化物半導体層241の一部を分解することにより第一基板を除去した。以降は、実施例1と同じである。
<Process (E)>
Next, the first substrate was removed by irradiating a laser beam of 355 nm from the back surface of the first substrate to decompose a part of the buffer layer and the first n-type nitride semiconductor layer 241. The subsequent steps are the same as in the first embodiment.

本実施例では、絶縁層205と窒化物半導体層204との間に電極層を形成しないことを特徴とする。これは、第二n型窒化物半導体層245が電流拡散層の役割を果たしてくれることと、密着層233が電極層の役割を果たしてくれることから可能となるものである。   This embodiment is characterized in that no electrode layer is formed between the insulating layer 205 and the nitride semiconductor layer 204. This is possible because the second n-type nitride semiconductor layer 245 serves as a current diffusion layer and the adhesion layer 233 serves as an electrode layer.

実施例1においては、絶縁層とp型窒化物半導体層との接触面積は1〜50%が好ましかったが、実施例2の絶縁層と第二n型窒化物半導体層との接触面積は1〜99%が好ましい。なぜなら、第二n型窒化物半導体層は、上記の接触面積が50%以上であっても、比抵抗が小さいことから第二n型窒化物半導体層で電流が広がりやすくすることができ、発光効率を低下させないからである。
実施例3
窒化物半導体発光素子81の製造方法を図8に基づき説明する。
In Example 1, the contact area between the insulating layer and the p-type nitride semiconductor layer was preferably 1 to 50%, but the contact area between the insulating layer in Example 2 and the second n-type nitride semiconductor layer was preferred. Is preferably 1 to 99%. Because the second n-type nitride semiconductor layer has a small specific resistance even when the contact area is 50% or more, the current can easily spread in the second n-type nitride semiconductor layer. This is because the efficiency is not lowered.
Example 3
A method for manufacturing the nitride semiconductor light emitting device 81 will be described with reference to FIG.

<工程(A〜C)>
工程(C)における絶縁層85の形成までは、実施例1と同様の手順で行なった。すなわち、第一基板(図示せず)上に第一n型窒化物半導体層841と、発光層842と、p型窒化物半導体層843,844とからなる窒化物半導体層84を形成し、その後電流阻止層87を形成した後に、反射層861と密着保護層862とからなる電極層86および絶縁層85を形成した。
<Process (A to C)>
The same procedure as in Example 1 was performed until the formation of the insulating layer 85 in the step (C). That is, a nitride semiconductor layer 84 including a first n-type nitride semiconductor layer 841, a light emitting layer 842, and p-type nitride semiconductor layers 843 and 844 is formed on a first substrate (not shown), and then After the current blocking layer 87 was formed, an electrode layer 86 and an insulating layer 85 composed of the reflective layer 861 and the adhesion protective layer 862 were formed.

<工程(D−1)>
工程(C)の後に、メッキ下地層として厚さ200nmのAu層を蒸着により形成し、電解メッキ法を用いて、導電性基板82として厚さ100μmのCu層を形成した。
<Process (D-1)>
After the step (C), an Au layer having a thickness of 200 nm was formed by vapor deposition as a plating base layer, and a Cu layer having a thickness of 100 μm was formed as the conductive substrate 82 using an electrolytic plating method.

<工程(E)>
次に、第一基板10の裏面から355nmのレーザ光Pを照射して、バッファ層と第一n型窒化物半導体層841の一部を分解して第一基板を除去した。工程(E)より後は、実施例1と同様の手順によって、実施例3の窒化物半導体発光素子を得た。
<Process (E)>
Next, a laser beam P of 355 nm was irradiated from the back surface of the first substrate 10 to decompose a part of the buffer layer and the first n-type nitride semiconductor layer 841 to remove the first substrate. After the step (E), the nitride semiconductor light emitting device of Example 3 was obtained by the same procedure as in Example 1.

本実施例では、導電性基板82にメッキにより層形成が可能である材料を用いることを特徴とする。このように導電性基板82にメッキにより層形成可能な材料を用いることによって、第一共晶接合層と第二共晶接合層とを接合する工程を省略することができるというメリットがある。   In this embodiment, the conductive substrate 82 is made of a material capable of forming a layer by plating. Thus, using the material which can form a layer by plating for the electroconductive board | substrate 82 has the merit that the process of joining a 1st eutectic joining layer and a 2nd eutectic joining layer can be skipped.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の窒化物半導体発光素子およびその製造方法によれば、光取り出し効率が高く、基板貼付けおよび剥離工程における製造歩留まりが高い窒化物半導体発光素子を提供することができる。   According to the nitride semiconductor light emitting device and the method for manufacturing the same of the present invention, it is possible to provide a nitride semiconductor light emitting device having high light extraction efficiency and high manufacturing yield in substrate pasting and peeling processes.

窒化物半導体発光素子の一例を示す模式的な断面図である。It is typical sectional drawing which shows an example of the nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(G)の後の窒化物半導体発光素子を示す模式的な断面図である。It is typical sectional drawing which shows the nitride semiconductor light-emitting device after the manufacturing process (G) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(C)の後の窒化物半導体発光素子を示す模式的な断面図である。It is typical sectional drawing which shows the nitride semiconductor light-emitting device after the manufacturing process (C) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(D)において、導電性基板を含む層(a)と窒化物半導体層を含む層(b)とを貼り合わせる工程を示す模式的な断面図である。It is typical sectional drawing which shows the process of bonding the layer (a) containing a conductive substrate, and the layer (b) containing a nitride semiconductor layer in the manufacturing process (D) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(E)において、導電性基板を剥離する工程を示す模式的な断面図である。It is typical sectional drawing which shows the process of peeling an electroconductive board | substrate in the manufacturing process (E) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(H)において、窒化物半導体層にチップ分割溝を形成する工程を示す模式的な断面図である。It is typical sectional drawing which shows the process of forming a chip | tip division | segmentation groove | channel in a nitride semiconductor layer in the manufacturing process (H) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の製造工程(F)において、チップに分割する工程を示す模式的な断面図である。It is typical sectional drawing which shows the process divided | segmented into a chip | tip in the manufacturing process (F) of a nitride semiconductor light-emitting device. 窒化物半導体発光素子の一例を示す模式的な断面図である。It is typical sectional drawing which shows an example of the nitride semiconductor light-emitting device. 窒化物半導体発光素子の一例を示す模式的な断面図である。It is typical sectional drawing which shows an example of the nitride semiconductor light-emitting device. 特許文献1に記載の窒化物半導体発光素子を示す模式的な断面図である。1 is a schematic cross-sectional view showing a nitride semiconductor light emitting element described in Patent Document 1. FIG. 特許文献2に記載の窒化物半導体発光素子を示す模式的な断面図である。6 is a schematic cross-sectional view showing a nitride semiconductor light emitting device described in Patent Document 2. FIG.

符号の説明Explanation of symbols

1,81,91,201 窒化物半導体発光素子、2,82,102,202 導電性基板、3,83,103,203 接合層、4,84,94,204 窒化物半導体層、5,85,105,205 絶縁層、6,86 電極層、7,87,207 電流阻止層、8,88,98,208 第一電極、9,99,209 第二電極、10 第一基板、12 バッファ層、13 チップ分割溝、31,231,931 第一貼付金属層、32,232,932 第二貼付金属層、33,233 密着層、34,234 第一拡散防止層、35,235 第一共晶接合層、36,236 第二共晶接合層、37,237 第二拡散防止層、38,238 第一オーミック層、41,241,841,941,1041 第一n型窒化物半導体層、42,242,842,942,1042 発光層、43,44,243,244,843,844,943,1043 p型窒化物半導体層、61,861 反射層、62,862 密着保護層、106 p側オーミック層、108 n側オーミック電極、245 第二n型窒化物半導体層、911 p型GaAs基板、P レーザ光。   1,81,91,201 Nitride semiconductor light emitting device, 2,82,102,202 Conductive substrate, 3,83,103,203 Junction layer, 4,84,94,204 Nitride semiconductor layer, 5,85, 105,205 insulating layer, 6,86 electrode layer, 7,87,207 current blocking layer, 8,88,98,208 first electrode, 9,99,209 second electrode, 10 first substrate, 12 buffer layer, 13 Chip Dividing Groove, 31,231,931 First Attached Metal Layer, 32,232,932 Second Attached Metal Layer, 33,233 Adhesive Layer, 34,234 First Diffusion Prevention Layer, 35,235 First Eutectic Bonding Layer, 36, 236 second eutectic bonding layer, 37, 237 second diffusion prevention layer, 38, 238 first ohmic layer, 41, 241, 841, 941, 1041 first n-type nitride semiconductor layer, 42, 24 , 842, 942, 1042 Light emitting layer, 43, 44, 243, 244, 843, 844, 943, 1043 p-type nitride semiconductor layer, 61,861 reflective layer, 62,862 adhesion protective layer, 106 p-side ohmic layer, 108 n-side ohmic electrode, 245 second n-type nitride semiconductor layer, 911 p-type GaAs substrate, P laser light.

Claims (27)

導電性基板と接合層と窒化物半導体層とをこの順に含む窒化物半導体発光素子であって、前記接合層と前記窒化物半導体層との間にはさらに絶縁層を有し、前記絶縁層の表面内に、前記窒化物半導体層の前記接合層側の面の外周部が接していることを特徴とする窒化物半導体発光素子。   A nitride semiconductor light emitting device including a conductive substrate, a bonding layer, and a nitride semiconductor layer in this order, further comprising an insulating layer between the bonding layer and the nitride semiconductor layer, The nitride semiconductor light emitting element, wherein an outer peripheral portion of the surface of the nitride semiconductor layer on the bonding layer side is in contact with the surface. 前記絶縁層と前記窒化物半導体層との間にはさらに電極層を含み、前記絶縁層は、前記電極層の前記接合層側の表面の一部、前記電極層の側面および前記窒化物半導体層の前記電極層と接する側の面の外周部と接していることを特徴とする請求項1に記載の窒化物半導体発光素子。   An electrode layer is further included between the insulating layer and the nitride semiconductor layer, and the insulating layer includes a part of a surface of the electrode layer on the bonding layer side, a side surface of the electrode layer, and the nitride semiconductor layer. The nitride semiconductor light-emitting element according to claim 1, wherein the nitride semiconductor light-emitting element is in contact with an outer peripheral portion of a surface on the side in contact with the electrode layer. 前記窒化物半導体層は、少なくとも、p型窒化物半導体層と、発光層と、第一n型窒化物半導体層とを前記導電性基板側からこの順に含むことを特徴とする請求項1または2に記載の窒化物半導体発光素子。   3. The nitride semiconductor layer includes at least a p-type nitride semiconductor layer, a light emitting layer, and a first n-type nitride semiconductor layer in this order from the conductive substrate side. The nitride semiconductor light-emitting device according to 1. 前記窒化物半導体層は、少なくとも、第二n型窒化物半導体層と、p型窒化物半導体層と、発光層と、第一n型窒化物半導体層とを前記導電性基板側からこの順に含むことを特徴とする請求項1に記載の窒化物半導体発光素子。   The nitride semiconductor layer includes at least a second n-type nitride semiconductor layer, a p-type nitride semiconductor layer, a light emitting layer, and a first n-type nitride semiconductor layer in this order from the conductive substrate side. The nitride semiconductor light-emitting device according to claim 1. 前記窒化物半導体層の外周は、前記絶縁層の外周よりも小さいことを特徴とする請求項1〜4のいずれかに記載の窒化物半導体発光素子。   5. The nitride semiconductor light emitting device according to claim 1, wherein an outer periphery of the nitride semiconductor layer is smaller than an outer periphery of the insulating layer. 前記窒化物半導体層の外周は、前記導電性基板の外周よりも小さいことを特徴とする請求項1〜5のいずれかに記載の窒化物半導体発光素子。   6. The nitride semiconductor light emitting device according to claim 1, wherein an outer periphery of the nitride semiconductor layer is smaller than an outer periphery of the conductive substrate. 前記絶縁層の厚さは、前記窒化物半導体層をエッチングにより除去して前記絶縁層を露出させる工程において、エッチングストップ層として耐える厚さであることを特徴とする請求項1〜6のいずれかに記載の窒化物半導体発光素子。   The thickness of the insulating layer is a thickness that can withstand as an etching stop layer in the step of removing the nitride semiconductor layer by etching to expose the insulating layer. The nitride semiconductor light-emitting device according to 1. 前記窒化物半導体層の側面は、テーパー形状であることを特徴とする請求項1〜7のいずれかに記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 1, wherein a side surface of the nitride semiconductor layer has a tapered shape. 前記発光層に接する側とは反対側における前記第一n型窒化物半導体層の表面は、凹凸形状を有していることを特徴とする請求項3〜8のいずれかに記載の窒化物半導体発光素子。   9. The nitride semiconductor according to claim 3, wherein a surface of the first n-type nitride semiconductor layer on a side opposite to a side in contact with the light emitting layer has an uneven shape. Light emitting element. 前記電極層は、前記絶縁層と接する側の表面に前記絶縁層との密着性を保つための密着保護層を含むことを特徴とする請求項2〜9のいずれかに記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 2, wherein the electrode layer includes an adhesion protective layer for maintaining adhesion to the insulating layer on a surface in contact with the insulating layer. element. 前記接合層は、第一貼付金属層と第二貼付金属層とを含み、
前記第二貼付金属層は、前記導電性基板とオーミックコンタクトになる第一オーミック層を含むことを特徴とする請求項1〜10のいずれかに記載の窒化物半導体発光素子。
The bonding layer includes a first adhesive metal layer and a second adhesive metal layer,
The nitride semiconductor light emitting element according to claim 1, wherein the second adhesive metal layer includes a first ohmic layer that is in ohmic contact with the conductive substrate.
前記接合層は、第一共晶接合層または第二共晶接合層のいずれか一方もしくは両方を含むことを特徴とする請求項1〜11のいずれかに記載の窒化物半導体発光素子。   The nitride semiconductor light emitting element according to claim 1, wherein the bonding layer includes one or both of a first eutectic bonding layer and a second eutectic bonding layer. 前記接合層は、前記絶縁層と接する側の表面に前記絶縁層との密着性を保つための密着層を含むことを特徴とする請求項1〜12のいずれかに記載の窒化物半導体発光素子。   The nitride semiconductor light emitting element according to claim 1, wherein the bonding layer includes an adhesion layer for maintaining adhesion to the insulating layer on a surface in contact with the insulating layer. . 前記接合層は、メッキ下地層を含むことを特徴とする請求項1〜13のいずれかに記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 1, wherein the bonding layer includes a plating base layer. 第一基板上に第一n型窒化物半導体層と、発光層と、p型窒化物半導体層とをこの順に積層する工程(A)と、
前記p型窒化物半導体層の表面に、絶縁層を形成する工程(B)と、
前記絶縁層の一部を除去して、前記絶縁層と接する電極層の表面の一部を露出させる工程(C)と、
前記絶縁層の表面全体に、接合層と導電性基板とをこの順に積層する工程(D)と、
前記第一基板の一部または全部を除去する工程(E)と、
前記工程(A)〜(E)によって得られたチップを分割することにより複数の窒化物半導体発光素子を得る工程(F)と
を含むことを特徴とする窒化物半導体発光素子の製造方法。
A step (A) of laminating a first n-type nitride semiconductor layer, a light emitting layer, and a p-type nitride semiconductor layer in this order on a first substrate;
Forming an insulating layer on the surface of the p-type nitride semiconductor layer (B);
Removing a part of the insulating layer to expose a part of the surface of the electrode layer in contact with the insulating layer (C);
A step (D) of laminating a bonding layer and a conductive substrate in this order over the entire surface of the insulating layer;
Removing part or all of the first substrate (E);
And a step (F) of obtaining a plurality of nitride semiconductor light emitting devices by dividing the chip obtained by the steps (A) to (E).
前記工程(A)と前記工程(B)との間に、第二n型窒化物半導体層を積層する工程(A1)を含むことを特徴とする請求項15に記載の窒化物半導体発光素子の製造方法。   The nitride semiconductor light emitting device according to claim 15, further comprising a step (A1) of laminating a second n-type nitride semiconductor layer between the step (A) and the step (B). Production method. 前記工程(B)を行なう前に、電極層を積層する工程(G)を行なうことを特徴とする請求項15または16に記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light emitting element according to claim 15, wherein a step (G) of laminating an electrode layer is performed before performing the step (B). 前記工程(E)と前記工程(F)との間に、前記絶縁層を露出させるように窒化物半導体層を除去し、チップ分割溝を形成する工程(H)を含むことを特徴とする請求項15〜17のいずれかに記載の窒化物半導体発光素子の製造方法。   A step (H) of removing a nitride semiconductor layer so as to expose the insulating layer and forming a chip dividing groove is included between the step (E) and the step (F). Item 18. A method for producing a nitride semiconductor light emitting device according to any one of Items 15 to 17. 前記工程(E)と前記工程(H)との間に、第一n型窒化物半導体層の一部を除去する工程(J)を含むことを特徴とする請求項18に記載の窒化物半導体発光素子の製造方法。   The nitride semiconductor according to claim 18, further comprising a step (J) of removing a part of the first n-type nitride semiconductor layer between the step (E) and the step (H). Manufacturing method of light emitting element. 前記工程(F)を行なう前に、第一n型窒化物半導体層の一部を除去し、前記第一n型窒化物半導体層に表面凹凸を形成する工程(I)を含むことを特徴とする請求項15〜19のいずれかに記載の窒化物半導体発光素子の製造方法。   Before performing the step (F), the method includes a step (I) of removing a part of the first n-type nitride semiconductor layer and forming surface irregularities on the first n-type nitride semiconductor layer. The manufacturing method of the nitride semiconductor light-emitting device according to any one of claims 15 to 19. 前記工程(E)において、前記第一基板の一部または全部の除去は、レーザ光の照射により行なうことを特徴とする請求項15〜20に記載の窒化物半導体発光素子の製造方法。   21. The method of manufacturing a nitride semiconductor light emitting element according to claim 15, wherein in the step (E), part or all of the first substrate is removed by laser light irradiation. 前記工程(F)において、チップを分割する位置は、前記チップ分割溝のいずれかの位置であることを特徴とする請求項18〜21のいずれかに記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light emitting element according to any one of claims 18 to 21, wherein, in the step (F), a position where the chip is divided is any position of the chip dividing groove. 前記工程(I)において、前記第一n型窒化物半導体層の表面凹凸は、エッチングにより形成されることを特徴とする請求項20〜22のいずれかに記載の窒化物半導体発光素子の製造方法。   23. The method of manufacturing a nitride semiconductor light-emitting element according to claim 20, wherein in the step (I), the surface irregularities of the first n-type nitride semiconductor layer are formed by etching. . 前記工程(H)において、絶縁層はエッチングストップ層として働くことを特徴とする請求項18〜23のいずれかに記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light emitting element according to any one of claims 18 to 23, wherein in the step (H), the insulating layer functions as an etching stop layer. 前記工程(D)において、前記導電性基板の積層は、前記接合層に含まれる第一共晶接合層と、前記導電性基板上に形成された第二共晶接合層とを接合することにより行なわれることを特徴とする請求項15〜24のいずれかに記載の窒化物半導体発光素子の製造方法。   In the step (D), the conductive substrate is laminated by bonding a first eutectic bonding layer included in the bonding layer and a second eutectic bonding layer formed on the conductive substrate. The method for producing a nitride semiconductor light emitting device according to any one of claims 15 to 24, which is performed. 前記工程(D)において、前記導電性基板の積層は、メッキ法により行なうことを特徴とする請求項15〜25のいずれかに記載の窒化物半導体発光素子の製造方法。   26. The method for manufacturing a nitride semiconductor light-emitting element according to claim 15, wherein in the step (D), the conductive substrate is stacked by a plating method. 前記工程(C)において、前記電極層は、エッチングストップ層として機能することを特徴とする請求項15〜26のいずれかに記載の窒化物半導体発光素子の製造方法。   27. The method for manufacturing a nitride semiconductor light-emitting element according to claim 15, wherein in the step (C), the electrode layer functions as an etching stop layer.
JP2008183517A 2008-07-15 2008-07-15 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device Expired - Fee Related JP5334158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008183517A JP5334158B2 (en) 2008-07-15 2008-07-15 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008183517A JP5334158B2 (en) 2008-07-15 2008-07-15 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2010027643A true JP2010027643A (en) 2010-02-04
JP5334158B2 JP5334158B2 (en) 2013-11-06

Family

ID=41733228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008183517A Expired - Fee Related JP5334158B2 (en) 2008-07-15 2008-07-15 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5334158B2 (en)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153814A (en) * 2008-12-24 2010-07-08 Seoul Opto Devices Co Ltd Light-emitting device having plurality of light-emitting cells and method of fabricating the same
CN102157658A (en) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 Light emitting device and light emitting device package
JP2011171741A (en) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd Light emitting element, and method of manufacturing the same
JP2011187737A (en) * 2010-03-09 2011-09-22 Toshiba Corp Semiconductor light emitting apparatus, and method of manufacturing the same
JP2011187496A (en) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and method of manufacturing the same
JP2011187873A (en) * 2010-03-11 2011-09-22 Toshiba Corp Semiconductor light-emitting device
JP2011192675A (en) * 2010-03-11 2011-09-29 Toshiba Corp Semiconductor light emitting element, and method for manufacturing the same
JP2011199074A (en) * 2010-03-19 2011-10-06 Toshiba Corp Semiconductor light emitting element and semiconductor light emitting device
JP2011228696A (en) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd Light emitting element and light emitting element package
JP2011233881A (en) * 2010-04-23 2011-11-17 Lg Innotek Co Ltd Light-emitting device
KR20120011163A (en) * 2010-07-28 2012-02-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
JP2012094630A (en) * 2010-10-26 2012-05-17 Toshiba Corp Semiconductor light-emitting element
KR101158077B1 (en) 2010-09-29 2012-06-22 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same
US20120161183A1 (en) * 2010-12-28 2012-06-28 Nichia Corporation Semiconductor light emitting element
WO2012091008A1 (en) * 2010-12-28 2012-07-05 日亜化学工業株式会社 Semiconductor light-emitting device
JP2012169667A (en) * 2012-05-11 2012-09-06 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
JP2012227311A (en) * 2011-04-19 2012-11-15 Nichia Chem Ind Ltd Semiconductor light-emitting element
KR20130067147A (en) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
JP2014082364A (en) * 2012-10-17 2014-05-08 Nichia Chem Ind Ltd Semiconductor light-emitting element and manufacturing method of the same
JP2014086574A (en) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd Light-emitting element
JP2014116439A (en) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2014525679A (en) * 2011-08-31 2014-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting diode chip
WO2015029727A1 (en) * 2013-08-30 2015-03-05 ウシオ電機株式会社 Semiconductor light emitting element
JP2015507374A (en) * 2012-03-06 2015-03-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor chip manufacturing method and optoelectronic semiconductor chip
JP2015513384A (en) * 2012-03-22 2015-05-11 シーエルフォトニクス カンパニー,リミテッド Horizontal power LED element and manufacturing method thereof
KR20150120749A (en) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 Light emitting device
JP2016018974A (en) * 2014-07-11 2016-02-01 ウシオ電機株式会社 Semiconductor light emitting element
WO2016125321A1 (en) * 2015-02-06 2016-08-11 株式会社 東芝 Semiconductor light emitting element and method for manufacturing same
KR101729269B1 (en) * 2011-01-26 2017-05-02 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
JP2018037500A (en) * 2016-08-31 2018-03-08 日亜化学工業株式会社 Light emitting element manufacturing method
KR101860317B1 (en) * 2011-05-24 2018-05-23 엘지이노텍 주식회사 Light emitting device
KR20190105106A (en) 2017-02-08 2019-09-11 우시오 옵토 세미컨덕터 가부시키가이샤 Semiconductor light emitting device
CN116646435A (en) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 Flip light-emitting diode chip and preparation method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009335A (en) * 2000-06-19 2002-01-11 Hitachi Cable Ltd Light-emitting diode
JP2004006498A (en) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Group iii nitride based compound semiconductor light emitting element
JP2007134415A (en) * 2005-11-08 2007-05-31 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
JP2007180302A (en) * 2005-12-28 2007-07-12 Rohm Co Ltd Nitride semiconductor light-emitting device and manufacturing method thereof
JP2007214384A (en) * 2006-02-09 2007-08-23 Rohm Co Ltd Nitride semiconductor element
JP2007287757A (en) * 2006-04-12 2007-11-01 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
JP2007294579A (en) * 2006-04-24 2007-11-08 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING SAME, AND LAMP
JP2008118125A (en) * 2006-10-13 2008-05-22 Sanyo Electric Co Ltd Semiconductor light-emitting element, lighting apparatus, and manufacturing method of semiconductor light-emitting element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009335A (en) * 2000-06-19 2002-01-11 Hitachi Cable Ltd Light-emitting diode
JP2004006498A (en) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Group iii nitride based compound semiconductor light emitting element
JP2007134415A (en) * 2005-11-08 2007-05-31 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
JP2007180302A (en) * 2005-12-28 2007-07-12 Rohm Co Ltd Nitride semiconductor light-emitting device and manufacturing method thereof
JP2007214384A (en) * 2006-02-09 2007-08-23 Rohm Co Ltd Nitride semiconductor element
JP2007287757A (en) * 2006-04-12 2007-11-01 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
JP2007294579A (en) * 2006-04-24 2007-11-08 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING SAME, AND LAMP
JP2008118125A (en) * 2006-10-13 2008-05-22 Sanyo Electric Co Ltd Semiconductor light-emitting element, lighting apparatus, and manufacturing method of semiconductor light-emitting element

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153814A (en) * 2008-12-24 2010-07-08 Seoul Opto Devices Co Ltd Light-emitting device having plurality of light-emitting cells and method of fabricating the same
CN102157658A (en) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 Light emitting device and light emitting device package
JP2011166150A (en) * 2010-02-11 2011-08-25 Lg Innotek Co Ltd Light emitting device
CN104112757A (en) * 2010-02-18 2014-10-22 Lg伊诺特有限公司 Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
JP2011171741A (en) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd Light emitting element, and method of manufacturing the same
CN102194847A (en) * 2010-02-18 2011-09-21 Lg伊诺特有限公司 Light emitting diode, light emitting diode package, method of manufacturing light emitting diode and lighting system
US8637885B2 (en) 2010-02-18 2014-01-28 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
JP2014112731A (en) * 2010-02-18 2014-06-19 Lg Innotek Co Ltd Light emitting element, and method of manufacturing light emitting element
US9287465B2 (en) 2010-02-18 2016-03-15 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
JP2011187496A (en) * 2010-03-04 2011-09-22 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and method of manufacturing the same
US9209362B2 (en) 2010-03-09 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2011187737A (en) * 2010-03-09 2011-09-22 Toshiba Corp Semiconductor light emitting apparatus, and method of manufacturing the same
US8334153B2 (en) 2010-03-09 2012-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8766305B2 (en) 2010-03-09 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2011187873A (en) * 2010-03-11 2011-09-22 Toshiba Corp Semiconductor light-emitting device
JP2011192675A (en) * 2010-03-11 2011-09-29 Toshiba Corp Semiconductor light emitting element, and method for manufacturing the same
US8395179B2 (en) 2010-03-11 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing same
US8729583B2 (en) 2010-03-11 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP2011199074A (en) * 2010-03-19 2011-10-06 Toshiba Corp Semiconductor light emitting element and semiconductor light emitting device
JP2011228696A (en) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd Light emitting element and light emitting element package
JP2016096349A (en) * 2010-04-15 2016-05-26 エルジー イノテック カンパニー リミテッド Light emitting element and light emitting element package
US8866173B2 (en) 2010-04-23 2014-10-21 Lg Innotek Co., Ltd. Light emitting device
JP2011233881A (en) * 2010-04-23 2011-11-17 Lg Innotek Co Ltd Light-emitting device
KR20120011163A (en) * 2010-07-28 2012-02-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683901B1 (en) 2010-07-28 2016-12-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101158077B1 (en) 2010-09-29 2012-06-22 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same
JP2012094630A (en) * 2010-10-26 2012-05-17 Toshiba Corp Semiconductor light-emitting element
JPWO2012091008A1 (en) * 2010-12-28 2014-06-05 日亜化学工業株式会社 Semiconductor light emitting device
US9093356B2 (en) 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
WO2012091007A1 (en) * 2010-12-28 2012-07-05 日亜化学工業株式会社 Semiconductor light-emitting element
WO2012091008A1 (en) * 2010-12-28 2012-07-05 日亜化学工業株式会社 Semiconductor light-emitting device
US8878214B2 (en) 2010-12-28 2014-11-04 Nichia Corporation Semiconductor light emitting device
US20120161183A1 (en) * 2010-12-28 2012-06-28 Nichia Corporation Semiconductor light emitting element
JP5786868B2 (en) * 2010-12-28 2015-09-30 日亜化学工業株式会社 Semiconductor light emitting device
KR101729269B1 (en) * 2011-01-26 2017-05-02 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
JP2012227311A (en) * 2011-04-19 2012-11-15 Nichia Chem Ind Ltd Semiconductor light-emitting element
KR101860317B1 (en) * 2011-05-24 2018-05-23 엘지이노텍 주식회사 Light emitting device
JP2014525679A (en) * 2011-08-31 2014-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting diode chip
US10043958B2 (en) 2011-08-31 2018-08-07 Osram Opto Semiconductors Gmbh Light emitting diode chip
US9577165B2 (en) 2011-08-31 2017-02-21 Osram Opto Semiconductor Gmbh Light emitting diode chip
KR101896680B1 (en) 2011-12-13 2018-09-07 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR20130067147A (en) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
US9397280B2 (en) 2012-03-06 2016-07-19 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip
JP2015507374A (en) * 2012-03-06 2015-03-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor chip manufacturing method and optoelectronic semiconductor chip
JP2015513384A (en) * 2012-03-22 2015-05-11 シーエルフォトニクス カンパニー,リミテッド Horizontal power LED element and manufacturing method thereof
US9343623B2 (en) 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
JP2012169667A (en) * 2012-05-11 2012-09-06 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
JP2014082364A (en) * 2012-10-17 2014-05-08 Nichia Chem Ind Ltd Semiconductor light-emitting element and manufacturing method of the same
JP2014086574A (en) * 2012-10-24 2014-05-12 Stanley Electric Co Ltd Light-emitting element
JP2014116439A (en) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd Semiconductor light-emitting element
WO2015029727A1 (en) * 2013-08-30 2015-03-05 ウシオ電機株式会社 Semiconductor light emitting element
CN105518880A (en) * 2013-08-30 2016-04-20 优志旺电机株式会社 Semiconductor light emitting element
JP2015050293A (en) * 2013-08-30 2015-03-16 ウシオ電機株式会社 Semiconductor light-emitting element
KR20150120749A (en) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 Light emitting device
KR102140278B1 (en) 2014-04-18 2020-07-31 엘지이노텍 주식회사 Light emitting device
JP2016018974A (en) * 2014-07-11 2016-02-01 ウシオ電機株式会社 Semiconductor light emitting element
WO2016125321A1 (en) * 2015-02-06 2016-08-11 株式会社 東芝 Semiconductor light emitting element and method for manufacturing same
JP2018037500A (en) * 2016-08-31 2018-03-08 日亜化学工業株式会社 Light emitting element manufacturing method
US10804424B2 (en) 2016-08-31 2020-10-13 Nichia Corporation Method for manufacturing light emitting element
KR20190105106A (en) 2017-02-08 2019-09-11 우시오 옵토 세미컨덕터 가부시키가이샤 Semiconductor light emitting device
US11114588B2 (en) 2017-02-08 2021-09-07 Ushio Denki Kabushiki Kaisha Semiconductor light emitting element
CN116646435A (en) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 Flip light-emitting diode chip and preparation method thereof
CN116646435B (en) * 2023-07-26 2023-09-19 江西兆驰半导体有限公司 Flip light-emitting diode chip and preparation method thereof

Also Published As

Publication number Publication date
JP5334158B2 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5334158B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP5126875B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP5016808B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP5376467B2 (en) Vertical structure gallium nitride based light emitting diode device and method for manufacturing the same
US20060043405A1 (en) Nitride-based compound semiconductor light emitting device
US20060043387A1 (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
JP4597796B2 (en) Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
JP2014241401A (en) Semiconductor light-emitting element and manufacturing method of the same
JP2008053685A (en) Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method
JP2008091862A (en) Nitride semiconductor light emitting device, and manufacturing method of nitride semiconductor light emitting device
JP2014086574A (en) Light-emitting element
JP2009295611A (en) Semiconductor light emitting element and manufacturing method thereof
JP4835409B2 (en) III-V group semiconductor device and manufacturing method thereof
JP2007005361A (en) Light-emitting element
KR100648136B1 (en) Light Emitting Diode and manufacturing method of the same
JP5075786B2 (en) Light emitting device and manufacturing method thereof
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
JP2009170655A (en) Nitride semiconductor light emitting element and production of nitride semiconductor light emitting element
JP5945409B2 (en) Semiconductor device and manufacturing method thereof
KR100530986B1 (en) Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate
JP4570683B2 (en) Nitride compound semiconductor light emitting device manufacturing method
JP2009094108A (en) MANUFACTURING METHOD OF GaN-BASED LED DEVICE
KR20090115902A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR100629929B1 (en) Light emitting diode having vertical electrode structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5334158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees