JP2010026170A - 液晶表示装置 - Google Patents

Abstract

【課題】フリッカの発生を抑制することができ、表示品位に優れた液晶表示装置を提供する。
【解決手段】液晶表示装置は、複数の信号線２７と、複数の走査線１９と、表示領域内に設けられた複数の画素と、を有したアレイ基板と、対向基板と、液晶層とを備えている。複数の画素は、スイッチング素子と、上記スイッチング素子に電気的に接続され走査線１９に重なった画素電極とをそれぞれ有している。複数の走査線１９は、複数の画素の画素電極に重ねられた複数の走査電極１９ａを有している。複数の走査電極走査電極１９ａは、表示領域内に設けられた位置に応じて異なる面積を有している。
【選択図】 図９

Description

この発明は、液晶表示装置に関する。

近年、表示装置として、軽量、小型および高精細な液晶表示装置が開発されている。一般に、液晶表示装置では、駆動の際、一方向の直流電界が継続して印加されることにより生じる液晶の劣化を防ぐため、交流電界を印加している。画素の薄膜トランジスタがスイッチング動作をする度、画素電極と、画素電極に接続される補助容量素子との間での電荷の再分配が行われるため、画素電位に変動（突き抜け電圧）が発生する。これにより、交流電界の正負の大きさにずれが生じて液晶層の透過率が周期的に変動し、表示画面にちらつき（以下、フリッカと称する）が生じる。

通常、液晶表示装置では、交流電界の正負いずれの場合も液晶層に印加される電圧が等しくなるように対向基板の共通電極の電位を調整し、フリッカを抑えている。しかし、突き抜け電圧は、走査線の電気抵抗や、走査線及び画素電極間の浮遊容量の影響により表示画面内で異なる。このため、フリッカを抑えるための共通電極の電位も表示画面内で異なることになる。これにより、表示画面内で局所的にはフリッカを抑えることはできても、共通電極の電位調整だけでは表示画面全体でフリッカを抑えることはできない。すなわち、走査線に沿った方向において、表示画面内にフリッカが生じてしまう。上記フリッカは、特に、表示画面が横長の場合（走査線が長い場合）に顕著である。

そこで、フリッカを抑制するため、画素電極と走査線との間隔を調整する技術（例えば、特許文献１参照）や、アレイ基板にダミー配線を設け、ダミー配線に電気信号を与える技術（例えば、特許文献２参照）が提案されている。
特開２００４−９３８２１号公報 特開２００６−１７８９７号公報

しかしながら、画素電極が走査線に重なっている場合、画素電極と走査線との間隔を調整する技術を液晶表示装置に適用することはできない。また、ダミー配線を設ける場合、画素間の間隔が大きくなるため、開口率が小さくなり、輝度レベルの低下を招いてしまう。そして、ダミー配線に電気信号を与えなければならず、煩雑である。
この発明は以上の点に鑑みなされたもので、その目的は、フリッカの発生を抑制することができ、表示品位に優れた液晶表示装置を提供することにある。

上記課題を解決するため、本発明の態様に係る液晶表示装置は、
第１方向に延出した複数の信号線と、前記第１方向に直交した第２方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素と、を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線の交差部近傍に設けられたスイッチング素子と、前記スイッチング素子に電気的に接続され前記走査線に重なった画素電極と、をそれぞれ有し、
前記複数の走査線は、前記複数の画素の画素電極に重ねられた複数の走査電極を有し、
前記複数の走査電極は、前記表示領域内に設けられた位置に応じて異なる面積を有している。

この発明によれば、フリッカの発生を抑制することができ、表示品位に優れた液晶表示装置を提供することができる。

以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。
図１乃至図６に示すように、液晶表示装置は、液晶表示パネルＰ及びバックライトユニット７を備えている。液晶表示パネルＰは、アレイ基板１と、アレイ基板に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。液晶表示パネルＰは、アレイ基板１及び対向基板２が重なった表示領域Ｒ１を有している。アレイ基板１は、表示領域Ｒ１にマトリクス状に配置された複数の画素１３を有している。なお、画素１３については後述する。

表示領域Ｒ１の外側において、ガラス基板１０上には、走査線駆動回路４、信号線駆動回路５及び補助容量線駆動回路６が形成されている。走査線駆動回路４は、表示領域Ｒ１の外側に延出した複数の走査線１９と接続されている。走査線駆動回路４は、走査線１９に走査線駆動信号を出力する。

信号線駆動回路５は、表示領域Ｒ１の外側に延出した複数の信号線２７と接続されている。信号線駆動回路５は、信号線２７に信号線駆動信号を出力する。補助容量線駆動回路６は、表示領域Ｒ１の外側に延出した複数の補助容量線２１と接続されている。

アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。ガラス基板１０上にはアンダーコーティング層１２が成膜されている。

表示領域Ｒ１において、ガラス基板１０上には、第１方向ｄ１に沿って延出した複数の走査線１９及び第１方向に直交した第２方向ｄ２に沿って延出した複数の信号線２７が配置されている。ガラス基板１０上には、走査線１９に平行な複数の補助容量線２１が形成されている。この実施の形態において、補助容量線２１は遮光部として機能している。隣合う２本の信号線２７及び隣合う２本の補助容量線２１で囲まれた各領域には画素１３が形成されている。

次に、画素１３を１つ取り出して説明する。
画素１３は、信号線２７及び走査線１９の交差部近傍に設けられたスイッチング素子としてのＴＦＴ（薄膜トランジスタ）１４と、ＴＦＴ１４に電気的に接続され走査線１９に重なった画素電極３４と、画素電極３４に電気的に接続された補助容量素子１６とを有している。

詳述すると、アンダーコーティング層１２上に、チャネル層１５及び補助容量電極１７が形成されている。チャネル層１５及び補助容量電極１７は、アンダーコーティング層１２上に形成された半導体膜をパターニングすることにより、同一材料で同時に形成されている。この実施の形態において、チャネル層１５及び補助容量電極１７は、ポリシリコンで形成されている。また、チャネル層１５及び補助容量電極１７は、一体に形成されている。

アンダーコーティング層１２、チャネル層１５及び補助容量電極１７上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８上に、複数の走査線１９と、これら走査線の一部を延出した複数のゲート電極２０と、複数の補助容量線２１とが形成されている。補助容量電極１７と重なった領域において、補助容量線２１にそれぞれ開口部２１ａが形成されている。また、チャネル層１５に重なった走査線１９の一部は、ゲート電極２０として機能している。

走査線１９、ゲート電極２０及び補助容量線２１は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施の形態において、走査線１９、ゲート電極２０及び補助容量線２１は、モリブデン−タングステンで形成されている。

各ゲート電極２０は、各チャネル層１５に重なって形成されている。各補助容量線２１は、複数の補助容量電極１７に重なって形成されている。ゲート絶縁膜１８を介して対向配置された補助容量電極１７及び補助容量線２１は、補助容量素子１６を形成している。

ゲート絶縁膜１８、走査線１９、ゲート電極２０及び補助容量線２１上に、層間絶縁膜２２が形成されている。層間絶縁膜２２上には、複数の信号線２７及び複数のコンタクト電極３０が形成されている。

信号線２７は、複数のチャネル層１５に重なっている。信号線２７は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホールを介してチャネル層１５のソース領域ＲＳに電気的に接続されている。

コンタクト電極３０は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２５を介して補助容量電極１７に電気的に接続されている。コンタクトホール２５は、補助容量線２１の開口部２１ａを通っている。このため、コンタクト電極３０及び補助容量線２１間の絶縁状態は維持されている。コンタクト電極３０は、補助容量電極１７を介してチャネル層１５のドレイン領域ＲＤに電気的に接続されている。

信号線２７及びコンタクト電極３０は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施の形態において、信号線２７及びコンタクト電極３０は、アルミニウムで形成されている。

層間絶縁膜２２、信号線２７及びコンタクト電極３０上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。この実施の形態において、平坦化膜３１は有機絶縁膜である。平坦化膜３１は、補助容量線２１及びコンタクト電極３０にそれぞれ重なって形成された複数のコンタクトホール３２を有している。

平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、マトリクス状に配置されている。画素電極３４は、コンタクトホール３２を介してコンタクト電極３０に電気的に接続されている。画素電極３４は、隣合う２本の信号線２７及び隣合う２本の補助容量線２１に周縁を重ねて形成されている。画素電極３４は、信号線２７に沿った方向に長軸を有している。ここで、画素電極３４の幅Ｗ１は４２．５μｍであり、画素電極３４の長さＬ１は１２７．５μｍである。

上記のように、平坦化膜３１及び画素電極３４等が形成されたガラス基板１０上に、図示しない複数の柱状スペーサが形成されている。柱状スペーサが形成された平坦化膜３１及び画素電極３４上に、配向膜３７が形成されている。ここで、配向膜３７は、垂直配向膜である。
複数の画素１３は、ＴＦＴ１４、補助容量素子１６及び画素電極３４をそれぞれ１つずつ有している。

次に、対向基板２について説明する。
対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。

カラーフィルタ５０は、複数の赤色の着色層５０Ｒ、複数の緑色の着色層５０Ｇ及び複数の青色の着色層５０Ｂを有している。各着色層は、ストライプ状に形成され、信号線２７に沿った方向に延出している。各着色層の周縁は、信号線２７に重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により共通電極４１が形成されている。

共通電極４１上に、配向制御部として、複数の突起４２が形成されている。突起４２は共通電極４１の表面からアレイ基板１側に突出している。突起４２は、ストライプ状に形成され、ほぼ３角形の断面を有した凸部が第２方向ｄ２に延出して形成されている。突起４２は第１方向ｄ１に間隔を置いて並んでいる。突起４２は、画素電極３４を第１方向ｄ１に２等分するように位置している。突起４２は、対向した液晶層３の液晶分子の傾く方向を制御する機能を有している。共通電極４１及び突起４２上に、配向膜４３が形成されている。ここで、配向膜４３は、垂直配向膜である。

アレイ基板１及び対向基板２は、複数の柱状スペーサにより、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域Ｒ１外周の両基板間に配置されたシール材６０により接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。ここで、液晶層３は、誘電率異方性が負の液晶材料で形成されている。液晶層３は、液晶分子の配向が垂直配向となる垂直配向型である。シール材６０の一部には液晶注入口６１が形成され、この液晶注入口は封止材６２で封止されている。

バックライトユニット７は、導光板７ａと、この導光板の一側縁に対向配置された図示しない光源及び反射板とを有している。導光板７ａは、アレイ基板１に対向配置されている。液晶表示装置は、図示しないベゼル等も有している。

次に、上記走査線１９について詳細に説明する。
図２、図３及び図７乃至図９に示すように、走査線１９は、画素１３の画素電極３４に重ねられた走査電極１９ａを有している。走査電極１９ａは、突起４２に重ねられた重畳部１９ｂを有している。走査電極１９ａは、表示領域Ｒ１内に設けられた位置に応じて異なる面積を有している。より詳しくは、重畳部１９ｂは、表示領域Ｒ１内に設けられた位置に応じて異なる面積を有している。

重畳部１９ｂを除く走査電極１９ａの面積は、一定である。各走査電極１９ｂの面積は、走査線１９に走査線駆動信号が入力される側で最も小さく、走査線駆動信号が伝送される第１方向ｄ１に沿って次第に大きくなっている。

図２、図３及び図９に示すように、走査線１９に走査線駆動信号が入力される側であり、走査線駆動信号が最初に入力される画素１３、すなわち、図２で言う表示領域Ｒ１の最も左側の画素１３において、重畳部１９ｂの幅Ｗ２は１０μｍであり、重畳部１９ｂの長さＬ２は４μｍである。なお、ここでの重畳部１９ｂの長さＬ２は、走査線１９の幅と等しい。

図２、図７及び図９に示すように、表示領域Ｒ１の中央の画素１３において、重畳部１９ｂの幅Ｗ２は１０μｍであり、重畳部１９ｂの長さＬ２は１５μｍである。

図２、図８及び図９に示すように、走査線１９に走査線駆動信号が入力される側の反対側であり、走査線駆動信号が最後に入力される画素１３、すなわち、図２で言う表示領域Ｒ１の最も右側の画素１３において、重畳部１９ｂの幅Ｗ２は１０μｍであり、重畳部１９ｂの長さＬ２は３０μｍである。
なお、各重畳部１９ｂの幅Ｗ２は、突起４２の幅に対応している。ここでは、各重畳部１９ｂ全体が突起４２に重なるよう、幅Ｗ２が規定されている。

上述したように、各重畳部１９ｂの面積を異ならせることにより、各画素１３における突き抜け電圧ΔＶ_ｐを調整し、フリッカの発生を抑制するものである。次に、突き抜け電圧ΔＶ_ｐについて説明する。

図４に示すように、走査線電圧の変動幅をΔＶ_Ｇ、ゲート電極２０及び画素電極３４間の容量をＣ_ＧＤ、画素電極３４及び共通電極４１間の容量をＣ_ｌｃ、補助容量素子１６の容量をＣ_ｓとすると、突き抜け電圧ΔＶ_ｐは、一般に、次の式（１）で表される。

ΔＶ_ｐ＝ΔＶ_Ｇ・Ｃ_ＧＤ／（Ｃ_ｌｃ＋Ｃ_ｓ＋Ｃ_ＧＤ）…（１）
表示領域Ｒ１内の位置によって異なる突き抜け電圧ΔＶ_ｐの調整は、表示領域Ｒ１内の位置に応じて画素１３のレイアウトを変化させて式（１）の容量Ｃ_ＧＤ、容量Ｃ_ｌｃ及び容量Ｃ_ｓの値を変化させることで行うことができる。

このうち、容量Ｃ_ｌｃの調整は、画素電極３４（画素１３）の大きさを表示領域Ｒ１内の位置によって変化させなくてはならず、非実用的である。また、容量Ｃ_ｓの値を表示領域Ｒ１内の位置によって変化させると、液晶表示装置の色調が表示領域Ｒ１内で変化するという問題を惹起することになる。

容量Ｃ_ＧＤにおいては、ＴＦＴ１４の大きさを変えることで容量Ｃ_ＧＤを調整する方法が考えられる。しかし、一般に低温ポリシリコン技術を用いたＴＦＴ１４では、大きさが画素１３に比べて小さく、制御が難しい。このため、容量Ｃ_ＧＤは、表示領域Ｒ１内の各画素１３での突き抜け電圧ΔＶ_ｐの制御に不向きである。

そこで、この実施の形態において、画素電極３４に重なった走査線１９の面積、すなわち、走査電極１９ａの面積を画素１３毎に変えて、突き抜け電圧ΔＶ_ｐを調整している。単に、画素１３毎に走査電極１９ａ（重畳部１９ｂ）の面積を変えると、表示領域Ｒ１内で透過率に偏りが生じることになる。しかしながら、重畳部１９ｂは、突起４２に重なっている。突起４２は、バックライト光を遮光するものである。表示領域Ｒ１内の位置にかかわらず、各画素１３の開口率を変化させずに揃えることができるため、表示領域Ｒ１内での透過率の偏りを防止することができる。そして、フリッカの発生を抑制することができる。

上記のように構成された液晶表示装置によれば、走査線１９は、画素電極３４に重ねられた走査電極１９ａを有している。走査電極１９ａは、突起４２に重ねられた重畳部１９ｂを有している。重畳部１９ｂは、表示領域Ｒ１内に設けられた位置に応じて異なる面積を有している。各重畳部１９ｂの面積は、走査線１９に走査線駆動信号が入力される側で最も小さく、走査線駆動信号が伝送される第１方向ｄ１に沿って次第に大きくなっている。

これにより、各画素１３の突き抜け電圧ΔＶ_ｐが調整されるため、フリッカの発生を抑制することができる。この際、共通電極４１の電位を調整することで、フリッカの発生を一層抑制することができる。また、画素１３毎に重畳部１９ｂの面積を変えても、各画素１３の開口率を変化させずに揃えることができるため、表示領域Ｒ１内での透過率の偏りを防止することができる。
上記のことから、フリッカの発生を抑制することができ、表示品位に優れた液晶表示装置を得ることができる。

次に、この発明の他の実施の形態に係る液晶表示装置について詳細に説明する。なお、この実施の形態において、他の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。

図１０に示すように、液晶表示装置は、突起４２を有していない。液晶層３は、垂直配向型ではなく、例えばＴＮ（Twisted Nematic）型である。配向膜３７、４３は、垂直配向膜ではなく、配向処理（ラビング）が施された配向膜である。

アレイ基板は、複数のダミー電極９を有している。ダミー電極９は、画素１３の画素電極３４に重ねられ、走査電極１９ａから外れて位置している。ダミー電極９は、ゲート絶縁膜１８上に、走査線１９、ゲート電極２０及び補助容量線２１と同一材料で同時に形成されている。

ここでは、ダミー電極９は、重畳部１９ｂに４μｍ程度の間隔を置いて位置している。各画素１３の画素電極３４に重なった重畳部１９ｂの面積及びダミー電極９の面積の和は、一定である。

上記のように突起４２を設けずに液晶表示装置を構成した場合でも、ダミー電極９を設けることにより、重畳部１９ｂの面積及びダミー電極９の面積の和は常に一定であるため、画素１３毎に重畳部１９ｂの面積を変えても、各画素１３の開口率は変化しない。したがって、表示領域Ｒ１内での透過率の偏りを防止することができる。また、本実施の形態においても、画素１３毎の重畳部１９ｂの面積を変えることにより、各画素１３の突き抜け電圧ΔＶ_ｐが調整されるため、フリッカの発生を抑制することができ、表示品位に優れた液晶表示装置を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の実施の形態に係る液晶表示装置の斜視図。 図１に示したアレイ基板の平面図。 図１及び図２に示したアレイ基板の画素の配線構造を示す拡大平面図であり、特に、表示領域の最も左側の画素を示す図。 図２及び図３に示した画素の等価回路図。 図３に示したアレイ基板を備えた液晶表示パネルの線Ａ−Ａ断面図。 図３に示したアレイ基板を備えた液晶表示パネルの線Ｂ−Ｂ断面図。 上記画素の配線構造を示す拡大平面図であり、特に、表示領域の中央の画素を示す図。 上記画素の配線構造を示す拡大平面図であり、特に、表示領域の最も右側の画素を示す図。 図３に示した表示領域の最も左側の画素、図７に示した表示領域の中央の画素及び図８に示した表示領域の最も右側の画素を並べて示した平面図であり、特に、走査線、信号線及び突起を示す図。 本発明の他の実施の形態に係る液晶表示装置の液晶表示パネルの平面図であり、上記表示領域の最も左側の画素、表示領域の中央の画素及び表示領域の最も右側の画素を並べて示した平面図であり、特に、走査線、信号線及びダミー電極を示す図。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、４…走査線駆動回路、９…ダミー電極、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１５…チャネル層、１６…補助容量素子、１７…補助容量電極、１８…ゲート絶縁膜、１９…走査線、１９ａ…走査電極、１９ｂ…重畳部、２０…ゲート電極、２１…補助容量線、２７…信号線、３４…画素電極、３７…配向膜、４０…ガラス基板、４１…共通電極、４２…突起、４３…配向膜、５０…カラーフィルタ、Ｐ…液晶表示パネル、Ｒ１…表示領域、ｄ１…第１方向、ｄ２…第２方向、ＲＳ…ソース領域、ＲＤ…ドレイン領域、ΔＶ_ｐ…突き抜け電圧、ΔＶ_Ｇ…変動幅、Ｃ_ＧＤ，Ｃ_ｌｃ，Ｃ_ｓ…容量。

Claims (6)

1. 第１方向に延出した複数の信号線と、前記第１方向に直交した第２方向に延出した複数の走査線と、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素と、を有したアレイ基板と、
   前記アレイ基板に隙間を置いて対向配置された対向基板と、
   前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
   前記複数の画素は、前記信号線及び走査線の交差部近傍に設けられたスイッチング素子と、前記スイッチング素子に電気的に接続され前記走査線に重なった画素電極と、をそれぞれ有し、
   前記複数の走査線は、前記複数の画素の画素電極に重ねられた複数の走査電極を有し、
   前記複数の走査電極は、前記表示領域内に設けられた位置に応じて異なる面積を有している液晶表示装置。
2. 前記アレイ基板は、前記複数の画素の画素電極に重ねられ、前記複数の走査電極から外れて位置した複数のダミー電極を有し、
   各画素の画素電極に重なった前記走査電極の面積及びダミー電極の面積の和は、一定である請求項１に記載の液晶表示装置。
3. 前記アレイ基板及び対向基板の少なくとも何れか一方に設けられ、前記複数の画素の前記画素電極に重ねられ、前記液晶層の複数の液晶分子の配向状態を制御する配向制御部をさらに備え、
   前記液晶層は、誘電率異方性が負の液晶材料で形成され、
   前記複数の走査電極は、前記配向制御部に重ねられた複数の重畳部を有し、
   前記複数の重畳部は、前記表示領域内に設けられた位置に応じて異なる面積を有している請求項１に記載の液晶表示装置。
4. 前記重畳部を除く前記走査電極の面積は、一定である請求項３に記載の液晶表示装置。
5. 各走査電極の面積は、前記走査線に走査線駆動信号が入力される側で最も小さく、前記走査線駆動信号が伝送される方向に沿って次第に大きくなる請求項１に記載の液晶表示装置。
6. 前記アレイ基板は、前記第２方向に延出した複数の補助容量線をさらに有し、
   前記複数の画素は、前記補助容量線に絶縁膜を介して対向配置され、前記画素電極に電気的に接続された補助容量電極を含んだ補助容量素子をそれぞれさらに有している請求項１に記載の液晶表示装置。

Images