JP2010025946A

JP2010025946A - 電流感知を伴う燃料計電力スイッチ

Info

Publication number: JP2010025946A
Application number: JP2009240590A
Authority: JP
Inventors: Horst Knoedgen; ホルスト・クノエーゲン
Original assignee: Dialog Semiconductor Inc
Current assignee: Renesas Design North America Inc
Priority date: 2002-04-02
Filing date: 2009-10-19
Publication date: 2010-02-04
Anticipated expiration: 2023-04-01
Also published as: EP1351061A1; JP2003315383A; DE60238900D1; JP5222267B2; EP1351061B1; KR20030079761A; US6552579B1; KR100627000B1; ATE495454T1

Abstract

【課題】電力スイッチ出力用の効果的で非常に製造しやすい電流感知回路を提供する。
【解決手段】この回路は、出力トランジスタ２４を備え、そのドレインは負荷３２に結合され、ソースは電力レール１０に結合され、ゲートは制御電圧に結合され、それによって出力トランジスタが出力電流を通す。感知トランジスタ２８を備え、そのソースは電力レール１０に結合され、ゲートは制御電圧に結合される。感知ファクタは、出力トランジスタのサイズを感知トランジスタのサイズで割った商である。出力電流を感知ファクタで割った商が、感知トランジスタのドレイン電流になる。この回路は入力と出力を有する電流制御発振器４０を備える。入力は、感知トランジスタのドレイン電流である。出力は、出力電流に比例した周波数を有する循環信号である。
【選択図】図１

Description

本発明は、電力出力用の電流感知回路に関し、より詳細には、新規な感知電流整合回路を使用するとともに、出力電流に比例した周波数を生成する電流制御発振器を使用する、電流感知回路に関する。

電流感知回路は多くの用途に使用される。電力スイッチング回路では、過電流保護を行えるように、負荷電流を知ることが望ましい。さらに、電流レベルを制御しなければならない燃料計回路など一部の用途では、負荷電流を知ることが有用となる。負荷電流経路に感知抵抗を付加することなく、負荷電流を正確に決定することがさらに望ましい。

従来技術によるいくつかの発明が電流感知回路を記載している。Ｈｏｄｇｉｎｓ他の米国特許第５，８２１，７４０号は、出力ドライバと並列な感知トランジスタを使用する直流−直流コンバータを記載している。感知トランジスタによって駆動される感知抵抗を使用して、過電流状態を検出する。Ｒｅｄｌの米国特許第５，６８０，０３４号およびＢｌｕｍ他の米国特許第６，２０１，４１７号は、電流感知抵抗および電流制限用のＳ−Ｒラッチを使用するＰＷＭ（パルス幅変調）コントローラを教示している。

本発明の主目的は、電力スイッチ出力用の効果的で非常に製造しやすい電流感知回路を提供することである。
本発明の他の目的は、感知トランジスタを使用して感知電流を生成する電流感知回路を提供することである。

本発明の他の目的は、出力トランジスタと感知トランジスタのドレイン−ソース電圧を等化することによって、感知電流の精度を向上させることである。
本発明の他の目的は、電流制御発振器を使用して、電力スイッチ出力電流に比例したデジタル周波数信号を提供することである。

本発明の他の目的は、ダイナミックレンジが広く直線性に優れた電流感知回路を提供することである。
本発明の他の目的は、調整可能な感知ファクタを有する感知回路を提供することである。

本発明の目的によれば、電流感知回路が実現される。この回路は、第１に、ゲート、ソース、およびドレインを有する出力トランジスタを備える。ドレインは負荷に、ソースは電力レールに、ゲートは制御電圧にそれぞれ結合され、それによって出力トランジスタは出力電流を通す。第２に、感知トランジスタは、ゲート、ソース、およびドレインを有する。ソースは電力レールに結合され、ゲートは制御電圧に結合される。感知ファクタは、出力トランジスタのサイズを感知トランジスタのサイズで割った商である。第３に、感知トランジスタのドレイン−ソース電圧と出力トランジスタのドレイン−ソース電圧を等化する手段を使用し、それによって、出力電流を感知ファクタで割った商が感知トランジスタのドレイン電流となる。最後に、電流制御発振器を備える。この電流制御発振器は、入力と出力を有する。入力は、感知トランジスタのドレイン電流である。出力は、出力電流に比例した周波数を有する循環信号である。

添付の図面は、本明細書の重要な一部である。

好ましい実施形態は、電力スイッチング出力用の新規な電流感知回路を開示している。本発明は、電流感知ＦＥＴと、電力スイッチＦＥＴと感知ＦＥＴのドレイン−ソース電圧を等化する回路と、感知電流をそれに比例した周波数に変換する電流制御発振器とを使用する、電流感知回路を教示する。本発明の範囲から逸脱することなく、本発明を適用し拡張できることが、当業者には明らかであろう。

ここで図１を参照すると、本発明の好ましい実施形態が図示されている。図に、本発明のいくつかの重要な機能を示す。第１に、この回路は、ゲート、ソース、およびドレインを有する出力トランジスタＮＯＵＴ２４を備える。出力トランジスタは、Ｎ型ＭＯＳＦＥＴデバイスであることが好ましい。Ｐ型ＭＯＳデバイスを含む任意のＦＥＴデバイスを使用することもできる。出力トランジスタＮＯＵＴのドレインは、出力ノードＶＯＵＴ２０において外部負荷Ｚ_ＬＯＡＤ３２に結合される。ＮＯＵＴ２４のソースは、電力レール、この場合には電圧供給源ＶＩＮ１０に結合される。ＮＯＵＴ２４のゲートは制御電圧ＣＯＮＴＲＯＬ４４に結合され、それによって、ＣＯＮＴＲＯＬがＮＯＵＴの閾値より高い電圧にアサートされたとき、ＮＯＵＴは出力電流を通す。この構成では、出力はハイサイドドライバ回路であり、そこでは、ＣＯＮＴＲＯＬ信号４４が、出力電圧ＶＯＵＴよりもかなり高くなければならず、チャージポンプを必要とすることがある。他のバイアス構成を使用することもできる。これは、本発明の必須機能ではない。Ｚ_ＬＯＡＤ３２は、抵抗性負荷またはコイルなどの誘導性負荷を備えることができることに注意されたい。さらに、この回路は、直流−直流コンバータの一部を備えることもできる。

第２に、感知トランジスタＮＳＥＮＳＥ２８は、ゲート、ソース、およびドレインを有する。ＮＳＥＮＳＥのソースは電力レールＶＩＮ１０に結合され、ＮＳＥＮＳＥのゲートは制御電圧ＣＯＮＴＲＯＬ４４に結合される。感知トランジスタＮＳＥＮＳＥは、ＮＯＵＴ２４と同じ種類のデバイスを備えなければならない。ＮＯＵＴがＮ型ＭＯＳデバイスである場合、ＮＳＥＮＳＥは、同じプロセスパラメータのＮ型ＭＯＳデバイスでなければならない。出力トランジスタＮＯＵＴの相対サイズがＲであり、感知トランジスタの相対サイズが１であることに注意されたい。ただし、Ｒ＞１である。たとえば、ＮＯＵＴ２４は、縦横それぞれ約０．５ミクロン、約５００，０００ミクロンの非常に大型の駆動トランジスタとすることができる。感知トランジスタＮＳＥＮＳＥ２８は、それよりもはるかに小さくなる。たとえば、ＮＳＥＮＳＥは、縦横それぞれ約０．５ミクロン、約５００ミクロンとすることができる。感知ファクタＲは、出力トランジスタのサイズを感知トランジスタのサイズで割った商である。この例では、Ｒは１，０００である。好ましい実施形態では、感知ファクタＲは、約１〜１０，０００の範囲にある。さらに、任意選択の機能として、感知ファクタＲを可変とすることもできる。可変感知ファクタＲを作り出す好ましい手段を図３に示し、以下に論じる。

再度図１を参照すると、感知トランジスタＮＳＥＮＳＥ２８のドレイン−ソース電圧と、出力トランジスタＮＯＵＴ２４のドレイン−ソース電圧を等化する手段５６、すなわちドレイン結合回路５６を使用し、それによって、出力電流Ｉ_ＯＵＴを感知ファクタＲで割った商が、感知トランジスタＮＳＥＮＳＥのドレイン電流Ｉ_{ＳＥＮＳＥ}となる。ドレイン結合回路５６の好ましい実施形態を図２に示し、以下に論じる。再度図１を参照すると、この回路は、電流制御発振器（ＣＣＯ）４０を備える。電流制御発振器４０は、入力３８および出力ＤＡＴＡＯＵＴ４８を有する。ＣＣＯ４０への入力は、感知トランジスタのドレイン電流Ｉ_{ＳＥＮＳＥ}である。出力ＤＡＴＡＯＵＴ４８は、出力電流に比例した周波数をもつ周期信号である。ＣＣＯ４０の好ましい実施形態を図２に示し、以下に論じる。

次に図２を参照すると、本発明の好ましい実施形態がより詳細に示されている。図に、本発明のいくつかの重要な機能を示す。図１および図２において同じ機能を図示する場合、それらの要素には同じ番号を付ける。図２に、ＮＯＵＴ２４とＮＳＥＮＳＥ２８のドレイン電圧を等化する手段５６を詳細に示す。この等化手段回路５６を使用して、ＮＯＵＴ２４およびＮＳＥＮＳＥ２８の動作状態をほぼ一致させる。より具体的には、設計により、ＮＯＵＴ２４およびＮＳＥＮＳＥ２８のゲート−ソース電圧が同じになる。これらのドレイン−ソース電圧を等化することによって、これら２つのデバイスのドレイン電流は、次式を満たすようになるはずである。
［数１］
Ｉ_{ＳＥＮＳＥ}＝Ｉ_ＯＵＴ／Ｒ
ＮＯＵＴ２４とＮＳＥＮＳＥ２８のドレイン電圧を等化する手段５６は、第１に、ゲート、ドレイン、およびソースを有する第１トランジスタＰ１６０を備えることが好ましい。Ｐ１６０のソースは、ＮＳＥＮＳＥ２８のドレインに結合される。Ｐ１６０のドレインは、ＮＯＵＴ２４のドレインに結合される。第２に、第２トランジスタＰ２６４は、ゲート、ドレイン、およびソースを有する。Ｐ２６４のソースは、感知トランジスタＮＳＥＮＳＥのドレインに結合される。Ｐ２６４のドレインは、電流制御発振器（ＣＣＯ）４０の入力に結合される。Ｐ１６０およびＰ２６４はともに、Ｐ型ＭＯＳデバイスであることが好ましい。

２つの入力と１つの出力を有する増幅器Ａ１６８により、等化手段５６が完成する。一方の入力は、ＮＳＥＮＳＥ２８のドレインに結合される。他方の入力は、ＮＯＵＴ２４のドレインに結合される。Ａ１６８の出力は、Ｐ１６０およびＰ２６４のゲートに結合される。この新規な構成では、感知電流Ｉ_{ＳＥＮＳＥ}をＣＣＯ回路４０内に流す間、回路５６が、ＮＯＵＴ２４およびＮＳＥＮＳＥ２８のドレイン電圧をほぼ同じ電圧にする。

電流制御発振器回路４０の好ましい実施形態の重要な細部を図２に示す。回路４０は、第１に、Ｓ−Ｒフリップフロップ８０を備えることが好ましい。Ｓ−Ｒフリップフロップ８０は、セット入力およびリセット入力、ならびに出力を有する。Ｓ−Ｒフリップフロップ８０の出力は、電流制御発振器の出力ＤＡＴＡＯＵＴ４８である。第２に、セットコンパレータＱＳＥＴ９２は、２つの入力と１つの出力を有する。ＱＳＥＴ９２の一方の入力は、電圧基準ＶＲＥＦ１０２に結合される。ＱＳＥＴ９２の出力は、Ｓ−Ｒフリップフロップ８０のＳＥＴ入力に結合される。第３に、リセットコンパレータＱＲＳＴ９６は、２つの入力と１つの出力を有する。ＱＲＳＴ９６の一方の入力は、電圧基準に結合される。ＱＲＳＴ９６の出力は、Ｓ−Ｒフリップフロップ８０のＲＥＳＥＴ入力に結合される。

第４に、セット用電流−電圧コンバータ１２１は、第１スイッチＳＷ_ＳＥＴ１２２、コンデンサＣ_ＳＥＴ１２６、および第２スイッチＮＳＥＴ１３０を備える。セット用電流−電圧コンバータ１２１は、入力３８および出力ＶＳＥＴ１００を有する。セット用電流−電圧コンバータ１２１への入力は、感知電流Ｉ_{ＳＥＮＳＥ}である。Ｉ_{ＳＥＮＳＥ}は、第１スイッチＳＷ_ＳＥＴ１２２によって、ＣＣＯ４０の入力に切替可能に結合される。ＳＷ_ＳＥＴ１２２がオンのとき、Ｉ_{ＳＥＮＳＥ}はＣ_ＳＥＴ１２６を充電し、それによって、この電流は電圧ＶＳＥＴ１００に変換される。ＶＳＥＴ１００は、セットコンパレータＱＳＥＴ９２に結合される。

最後に、リセット用電流−電圧コンバータ１１１は、第１スイッチＳＷ_ＲＳＴ１１０、コンデンサＣ_ＲＳＴ１１４、および第２スイッチＮＲＳＴ１１８を備える。リセット用電流−電圧コンバータ１１１は、入力３８および出力ＶＲＳＴ１０４を有する。リセット用電流−電圧コンバータ１１１への入力も、感知電流Ｉ_{ＳＥＮＳＥ}である。Ｉ_{ＳＥＮＳＥ}は、第１スイッチＳＷ_ＲＳＴ１１０によって、ＣＣＯ４０の入力に切替可能に結合される。ＳＷ_ＲＳＴ１１０がオンのとき、Ｉ_{ＳＥＮＳＥ}はＣ_ＲＳＴ１１４を充電し、それによって、この電流は電圧ＶＲＳＴ１０４に変換される。ＶＲＳＴ１０４は、リセットコンパレータＱＲＳＴ９６に結合される。

ＣＣＯ回路４０は、セットモードまたはリセットモードで動作する。セットモードでは、Ｓ−Ｒフリップフロップ８０がセットされ、ＤＡＴＡＯＵＴ信号４８は高レベルとなる。この状態では、セット用第２スイッチＮＳＥＴ１３０はオンになり、セット用第１スイッチＳＷ_ＳＥＴ１２２はオフになる。したがって、ＶＳＥＴ１００のノードは、ＮＳＥＴ１３０を介して接地３６にプルされる。一方、インバータＩ１１３４のために、リセット用第２スイッチＮＲＳＴ１１８はオフとなり、リセット用第１スイッチＳＷ_ＲＳＴ１１０はオンとなる。この状態では、感知電流Ｉ_{ＳＥＮＳＥ}がＣ_ＲＳＴ１１４を充電し、それによって、この電流は電圧ＶＲＳＴ１０４に変換される。ＶＲＳＴ１０４が電圧基準ＶＲＥＦ１０２を上回るとき、リセットコンパレータＱＲＳＴ９６が高レベルに切り替わって、Ｓ−Ｒフリップフロップ８０のＲＥＳＥＴ線８８をアサートする。ＳＥＴ線８４は、ＮＳＥＴ１３０によって、すでに低レベルになっているので、Ｓ−Ｒフリップフロップ８０の状態はＲＥＳＥＴに変わり、ＤＡＴＡＯＵＴ４８は低レベルになる。

ＲＥＳＥＴ状態の間、リセット用電流−電圧コンバータ１１１はオフの状態にあり、そこでは、ＮＲＳＴ１１８はオンになり、ＳＷ_ＲＳＴ１１０はオフになる。また、ＳＷ_ＳＥＴ１２２はオンになり、ＮＳＥＴ１３０はオフになる。したがって、感知電流Ｉ_{ＳＥＮＳＥ}がセットコンデンサＣ_ＳＥＴ１２６を充電し、ＶＳＥＴ１００は電圧が増加する。ＶＳＥＴ１００がＶＲＥＦ１０２の値を上回るとき、セットコンパレータＱＳＥＴ９２はトグルされ、ＳＥＴ信号８４がアサートされる。ＲＥＳＥＴ８８は、ＮＲＳＴ１１８によって低レベルになるので、次に、Ｓ−Ｒフリップフロップ８０は、再びＳＥＴ状態にされる。

Ｓ−Ｒフリップフロップ８０の出力ＤＡＴＡＯＵＴ４８は、電流Ｉ_{ＳＥＮＳＥ}に正比例した周波数で、高レベルと低レベルの間を周期的にトグルすることになる。Ｉ_{ＳＥＮＳＥ}の値が大きいほど、コンデンサは高速に充電され、ＤＡＴＡＯＵＴ４８のサイクルは速くなる。Ｉ_{ＳＥＮＳＥ}の値が小さいほど、サイクル周波数は低くなる。この周波数をモニタする場合、電力スイッチＮＯＵＴ２４のエネルギーもモニタすることができる。

この新しい設計では、較正しなければならないものが、電圧基準ＶＲＥＦ１０２しかないことが重要である。たとえば、抵抗値トリミングでＶＲＥＦ１０２を較正することによって、コンデンサ容量値のプロセスごとのばらつきに対する補正を加えることができる。さらに、この簡単なＣＣＯ回路４０を使用することによって、回路の直線性が極めてよくなる。コンデンサＣ_ＳＥＴ１２６およびＣ_ＲＳＴ１１４の温度ドリフトだけが重要となるのである。しかし、このドリフトはたかだか３０ｐｐｍにすぎない。したがって、このシステムは、温度に関して非常に安定である。

追加の機能として、感知ファクタＲを調整することができ、それによって、電流のダイナミックレンジが調整される。たとえば、出力電流Ｉ_ＯＵＴが比較的小さい場合、感知ファクタＲを小さくし、それによって、感知電流Ｉ_{ＳＥＮＳＥ}が、良好なノイズ耐性および周波数出力を実現するのに十分大きいままにすることが望ましいことがある。あるいは、出力電流Ｉ_ＯＵＴが非常に大きいとき、感知ファクタＲを大きくすることが望ましいこともある。

次に、図３を参照すると、可変感知ファクタを実現する簡単で好ましい手段が示されている。感知トランジスタ２８を、複数の感知トランジスタ、ＮＳ１２００、ＮＳ２２０４、ＮＳ３２０８に分ける。一連のスイッチＳＷ１２１２〜ＳＷ６２３２を使用して、任意の感知デバイスのうちどれを、または感知デバイスのどの組合せを使用するかを選択する。この種の回路を使用して、ある範囲の感知ファクタを作り出し、それによって、同じ回路を使用して、たとえば、約１０マイクロアンペア〜約３アンペアのダイナミックレンジをもつ出力電流を、それに比例した周波数に変換することができるはずである。

本発明は、電力スイッチ出力用の効果的で非常に製造しやすい電流感知回路を提供する。この電流感知回路は、感知トランジスタを使用して、感知電流を生成する。この感知電流の精度を、出力トランジスタと感知トランジスタのドレイン−ソース電圧を等化することによって向上させる。電流制御発振器を使用して、電力スイッチ出力電流に比例した周波数を有する周期出力信号を生成する。この電流感知回路は、ダイナミックレンジが広く、線形性に優れている。最後に、この感知回路は、調整可能な感知ファクタを有することもできる。

好ましい実施形態に示すように、電力スイッチ用の新規な電流感知回路が、従来技術に替わる、効果的で製造しやすい方法を提供する。
本発明をその好ましい実施形態に関して詳しく示し説明してきたが、本発明の趣旨および範囲を逸脱することなく、その形態および細部に様々な変更を加えることができることが、当業者には理解されよう。

本発明の好ましい実施形態を示す図である。本発明の好ましい実施形態をより詳細に示す図である。調整可能な感知ファクタを得るための方法を示す図である。

１０電圧供給源ＶＩＮ、電力レールＶＩＮ
２０出力ノードＶＯＵＴ
２４出力トランジスタＮＯＵＴ、電力スイッチＮＯＵＴ
２８感知トランジスタＮＳＥＮＳＥ
３２外部負荷Ｚ_ＬＯＡＤ
４０電流制御発振器回路ＣＣＯ
４４制御電圧ＣＯＮＴＲＯＬ信号
４８出力ＤＡＴＡＯＵＴ信号
５６ドレイン結合回路、等化手段
６０第１トランジスタＰ１
６４第２トランジスタＰ２
６８増幅器Ａ１
８０Ｓ−Ｒフリップフロップ
８４セット線、セット信号
９２セットコンパレータＱＳＥＴ
９６リセットコンパレータＱＲＳＴ
１１０リセット用第１スイッチＳＷ_ＲＳＴ
１１１リセット用電流−電圧コンバータ
１１４リセットコンデンサＣ_ＲＳＴ
１１８リセット用第２スイッチＮＲＳＴ
１２１セット用電流−電圧コンバータ
１２２セット用第１スイッチＳＷ_ＳＥＴ
１２６セットコンデンサＣ_ＳＥＴ
１３０セット用第２スイッチＮＳＥＴ
２００感知トランジスタＮＳ１
２０４感知トランジスタＮＳ２
２０８感知トランジスタＮＳ３

Claims

ゲート、ソース、およびドレインを有し、前記ドレインが負荷に結合され、前記ソースが電力レールに結合され、前記ゲートが制御電圧に結合され、それによって出力電流を通す出力トランジスタと、
ゲート、ソース、およびドレインを有し、前記ソースが前記電力レールに結合され、前記ゲートが前記制御電圧に結合された感知トランジスタと、
前記感知トランジスタのドレイン電流が、前記出力電流を感知ファクタで割った商となるように、前記感知トランジスタのドレイン−ソース電圧と、前記出力トランジスタのドレイン−ソース電圧を等化する手段と、ここに前記感知ファクタは、前記出力トランジスタのサイズを前記感知トランジスタのサイズで割った商であり、
入力および出力を有し、前記入力が前記感知トランジスタのドレイン電流であり、前記出力が前記出力電流に比例した周波数を有する周期信号である電流制御発振器と、
を備え、
前記等化する手段は、
ゲート、ドレイン、およびソースを有し、前記ソースが前記感知トランジスタのドレインに結合され、前記ドレインが前記出力トランジスタのドレインに結合された第１トランジスタと、
ゲート、ドレイン、およびソースを有し、前記ソースが前記感知トランジスタのドレインに結合され、前記ドレインが前記電流制御発振器入力に結合された第２トランジスタと、
２つの入力と１つの出力を有し、前記入力の一方が前記感知トランジスタのドレインに結合され、前記入力の他方が前記出力トランジスタのドレインに結合され、前記出力が前記第１および第２トランジスタのゲートに結合された増幅器と、を備える、
電流感知回路。
前記第１および第２トランジスタがＰ型ＭＯＳトランジスタである、請求項１に記載の回路。
ゲート、ソース、およびドレインを有し、前記ドレインが負荷に結合され、前記ソースが電力レールに結合され、前記ゲートが制御電圧に結合され、それによって出力電流を通す出力トランジスタと、
ゲート、ソース、およびドレインを有し、前記ソースが前記電力レールに結合され、前記ゲートが前記制御電圧に結合された感知トランジスタと、
前記感知トランジスタのドレイン電流が、前記出力電流を感知ファクタで割った商となるように、前記感知トランジスタのドレイン−ソース電圧と、前記出力トランジスタのドレイン−ソース電圧を等化する手段と、ここに前記感知ファクタは、前記出力トランジスタのサイズを前記感知トランジスタのサイズで割った商であり、
入力および出力を有し、前記入力が前記感知トランジスタのドレイン電流であり、前記出力が前記出力電流に比例した周波数を有する周期信号である電流制御発振器と、
を備え、
前記電流制御発振器は、
セット入力およびリセット入力ならびに出力を有し、前記出力が前記電流制御発振器出力であるＳ−Ｒフリップフロップと、
２つの入力と１つの出力を有し、前記入力の一方が電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのセット入力に結合されたセットコンパレータと、
２つの入力と１つの出力を有し、前記入力の一方が前記電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのリセット入力に結合されたリセットコンパレータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記セットコンパレータに結合されたセット用電流−電圧コンバータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記リセットコンパレータに結合されたリセット用電流−電圧コンバータとを備える、
電流感知回路。
前記セット用電流−電圧コンバータおよびリセット用電流−電圧コンバータは、
２つの端子を有するコンデンサと、
前記電流制御発振器入力と前記コンデンサの第１端子との間に結合された第１スイッチと、
前記コンデンサの第２端子と接地との間に結合された第２スイッチと、を備える、請求項３に記載の回路。
ゲート、ソース、およびドレインを有し、前記ドレインが負荷に結合され、前記ソースが電力レールに結合され、前記ゲートが制御電圧に結合され、それによって出力電流を通す出力トランジスタと、
ゲート、ソース、およびドレインを有し、前記ソースが前記電力レールに結合され、前記ゲートが前記制御電圧に結合された感知トランジスタと、
前記感知トランジスタのドレイン電流が、前記出力電流を前記感知ファクタで割った商となるように、前記感知トランジスタのドレイン−ソース電圧と、前記出力トランジスタのドレイン−ソース電圧を等化する手段であって、ここに前記感知ファクタは、前記出力トランジスタのサイズを前記感知トランジスタのサイズで割った商であり、
前記等化手段は、
ゲート、ドレイン、およびソースを有し、前記ソースが感知トランジスタのドレインに結合され、前記ドレインが前記出力トランジスタのドレインに結合された第１のトランジスタと、
ゲート、ドレイン、およびソースを有し、前記ソースが前記感知トランジスタのドレインに結合され、前記ドレインが電流制御発振器の入力に結合された第２のトランジスタと、
２つの入力と１つの出力を有し、前記入力の一方が前記感知トランジスタのドレインに結合され、前記入力の他方が前記出力トランジスタのドレインに結合され、前記出力が前記第１および第２トランジスタのゲートに結合された増幅器と、
入力および出力を有し、前記入力が前記感知トランジスタのドレイン電流であり、前記出力が前記出力電流に比例した周波数を有する周期信号である電流制御発振器と、を備える、
電流感知回路。
前記出力トランジスタおよび前記感知トランジスタはＮ型ＭＯＳトランジスタである、請求項５に記載の回路。
前記感知ファクタの値は約１〜１０，０００の範囲にある、請求項５に記載の回路。
前記感知ファクタの値は調整可能である、請求項５に記載の回路。
前記第１および第２トランジスタはＰ型ＭＯＳトランジスタである、請求項５に記載の回路。
前記電流制御発振器は、
セット入力およびリセット入力ならびに出力を有し、前記出力が前記電流制御発振器出力であるＳ−Ｒフリップフロップと、
２つの入力と１つの出力を有し、前記入力の一方が電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのセット入力に結合されたセットコンパレータと、
２つの入力と１つの出力を有し、前記入力の一方が前記電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのリセット入力に結合されたリセットコンパレータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記セットコンパレータに結合されたセット用電流−電圧コンバータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記リセットコンパレータに結合されたリセット用電流−電圧コンバータと、
を備える、請求項５に記載の回路。
前記セット用電流−電圧コンバータおよびリセット用電流−電圧コンバータは、
２つの端子を有するコンデンサと、
前記電流制御発振器の入力と前記コンデンサの第１端子との間に結合された第１のスイッチと、
前記コンデンサの第２端子と接地との間に結合された第２スイッチと、
を備える、請求項１０に記載の回路。
ゲート、ソース、およびドレインを有し、前記ドレインが負荷に結合され、前記ソースが電力レールに結合され、前記ゲートが制御電圧に結合され、それによって出力電流を通す出力トランジスタと、
ゲート、ソース、およびドレインを有し、前記ソースが前記電力レールに結合され、前記ゲートが前記制御電圧に結合された感知トランジスタと、
前記感知トランジスタのドレイン電流が、前記出力電流を感知ファクタで割った商となるように、前記感知トランジスタのドレイン−ソース電圧と、前記出力トランジスタのドレイン−ソース電圧を等化する手段であって、ここに前記感知ファクタは、前記出力トランジスタのサイズを前記感知トランジスタのサイズで割った商であり、
前記等化手段は、
ゲート、ドレイン、およびソースを有し、前記ソースが前記感知トランジスタのドレインに結合され、前記ドレインが前記出力トランジスタのドレインに結合された第１のトランジスタと、
ゲート、ドレイン、およびソースを有し、前記ソースが前記感知トランジスタのドレインに結合され、前記ドレインが電流制御発振器の入力に結合された第２のトランジスタと、
２つの入力と１つの出力を有し、前記入力の一方が前記感知トランジスタのドレインに結合され、前記入力の他方が前記出力トランジスタのドレインに結合され、前記出力が前記第１および第２トランジスタのゲートに結合された増幅器と、を備え、
入力および出力を有し、前記入力が前記感知トランジスタのドレイン電流であり、前記出力が前記出力電流に比例した周波数を有する周期信号である電流制御発振器であって、前記電流制御発振器は、
セット入力およびリセット入力ならびに出力を有し、前記出力が前記電流制御発振器出力であるＳ−Ｒフリップフロップと、
２つの入力と１つの出力を有し、前記入力の一方が電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのセット入力に結合されたセットコンパレータと、
２つの入力と１つの出力を有し、前記入力の一方が前記電圧基準に結合され、前記出力が前記Ｓ−Ｒフリップフロップのリセット入力に結合されたリセットコンパレータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記セットコンパレータに結合されたセット用電流−電圧コンバータと、
入力および出力を有し、前記入力が前記電流制御発振器の入力に切替可能に結合され、前記出力が前記リセットコンパレータに結合されたリセット用電流−電圧コンバータと、を備える、
電流感知回路。
前記出力トランジスタおよび前記感知トランジスタはＮ型ＭＯＳトランジスタである、請求項１２に記載の回路。
前記感知ファクタの値は調整可能である、請求項１２に記載の回路。
前記第１および第２トランジスタはＰ型ＭＯＳトランジスタである、請求項１２に記載の回路。
前記セット用電流−電圧コンバータおよびリセット用電流−電圧コンバータは、
２つの端子を有するコンデンサと、
前記電流制御発振器の入力と前記コンデンサの第１端子との間に結合された第１のスイッチと、
前記コンデンサの第２端子と接地との間に結合された第２のスイッチとを備える、請求項１２に記載の回路。