JP2010021275A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010021275A
JP2010021275A JP2008179208A JP2008179208A JP2010021275A JP 2010021275 A JP2010021275 A JP 2010021275A JP 2008179208 A JP2008179208 A JP 2008179208A JP 2008179208 A JP2008179208 A JP 2008179208A JP 2010021275 A JP2010021275 A JP 2010021275A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
solder resist
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008179208A
Other languages
English (en)
Inventor
Tetsuya Umemoto
哲也 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008179208A priority Critical patent/JP2010021275A/ja
Publication of JP2010021275A publication Critical patent/JP2010021275A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線基板の裏面電極に傷が付くのを防ぐことができる半導体装置の製造方法を得る。
【解決手段】表面に表面電極１２ａ，１２ｂ，１２ｃ、裏面に裏面電極１４ａ，１４ｂを持つ配線基板１０を形成する。配線基板１０の裏面において、ダイシングライン部３２に、裏面電極１４ａ，１４ｂより厚いソルダーレジスト３４を形成する。配線基板１０を製造装置３６上にソルダーレジスト３４を介して固定し、配線基板１０の表面に半導体チップ１６を搭載し、半導体チップ１６と表面電極１２ｃを金ワイヤ２２により接続し、これらを樹脂２４により封止する。樹脂封止された配線基板１０をダイシングライン部３２に沿ってダイシングする。
【選択図】図１１

Description

本発明は、配線基板の表面に半導体チップを搭載する半導体装置の製造方法に関し、特に配線基板の裏面電極に傷が付くのを防ぐことができる半導体装置の製造方法に関するものである。
増幅用トランジスタを有する半導体チップを配線基板上に搭載した半導体装置が提案されている（例えば、特許文献１参照）。このような半導体装置は、パッケージ基板上に半導体チップとチップ部品を搭載したモノリシックマイクロ波集積回路(MMIC: Monolitic Microwave IC)として実現される。
特開平１０−４３２２号公報
配線基板の表面に半導体チップなどを搭載する際に、配線基板を製造装置（治工具）に固定する必要がある。この際に、配線基板の裏面電極が製造装置に接触し、裏面電極のＡｕメッキに傷が付くという問題がある。これにより、裏面電極の下地の金属がむき出しとなり、酸化し、半田濡れ性が悪くなってしまう。
本発明は、上述のような課題を解決するためになされたもので、その目的は、配線基板の裏面電極に傷が付くのを防ぐことができる半導体装置の製造方法を得るものである。
本発明は、表面に表面電極、裏面に裏面電極が設けられた配線基板を形成する工程と、前記配線基板の裏面において、ダイシングライン部に、前記裏面電極より厚いソルダーレジストを形成する工程と、前記配線基板を製造装置上に前記ソルダーレジストを介して固定し、前記配線基板の表面に半導体チップを搭載する工程と、前記半導体チップと前記表面電極をワイヤにより接続する工程と、前記半導体チップ及び前記ワイヤを樹脂により封止する工程と、樹脂封止された前記配線基板を前記ダイシングライン部に沿ってダイシングを行う工程とを備えることを特徴とする半導体装置の製造方法である。
本発明により、配線基板の裏面電極に傷が付くのを防ぐことができる。
実施の形態１．
図１は、本発明の実施の形態に係る半導体装置を示す上面図であり、図２は断面図である。ただし、配線基板１０の内部構造については図示を省略している。なお、半導体装置の平面形状は３ｍｍ角の正方形である。
Ａｕメッキなどにより配線基板１０の表面に表面電極１２ａ，１２ｂ，１２ｃが形成され、裏面に裏面電極１４ａ，１４ｂが形成されている。配線基板１０の表面電極１２ａ上に、ＧａＡｓなどで構成された半導体チップ１６がダイボンド材により実装されている。また、配線基板１０の表面電極１２ｂ上に他のチップ部品１８が半田により実装されている。配線基板１０上のソルダーレジスト２０は半田の流れ止めとして機能している。半導体チップ１６と配線基板１０上の表面電極１２ｃが金ワイヤ２２により接続されている。これらの半導体チップ１６、チップ部品１８、表面電極１２ａ，１２ｂ，１２ｃ及び金ワイヤ２２は樹脂２４により封止されている。
図３は、本発明の実施の形態１に係る半導体装置の等価回路を示す図である。図示のように、この半導体装置は高周波電力増幅器である。
半導体チップ１６は、増幅用トランジスタＴｒ１，Ｔｒ２と、バイアス回路Ｂと、整合回路Ａ１，Ａ２，Ａ３とを有する。また、配線基板１０は、端子Ｐｉｎ，Ｐｏｕｔ，Ｖｒｅｆ，Ｖｃｂ，Ｖｃ１，Ｖｃ２と、バイアスラインＬ１，Ｌ２と、端子Ｖｃ１，Ｖｃ２と接地点との間にそれぞれ設けられたバイアスコンデンサＣ１，Ｃ２と、出力側ＤＣカット用コンデンサＣ３とを有する。
前段の増幅用トランジスタＴｒ１のベースは、整合回路Ａ１を介して端子Ｐｉｎに接続されている。後段の増幅用トランジスタＴｒ２のベースは、整合回路Ａ２を介して前段の増幅用トランジスタＴｒ１のコレクタに接続されている。後段の増幅用トランジスタＴｒ２のコレクタは、整合回路Ａ３及び出力側ＤＣカット用コンデンサＣ３を介して端子Ｐｏｕｔに接続されている。増幅用トランジスタＴｒ１，Ｔｒ２のコレクタには、それぞれバイアスラインＬ１，Ｌ２を介して端子Ｖｃ１，Ｖｃ２から駆動電圧が印加される。増幅用トランジスタＴｒ１，Ｔｒ２のエミッタは接地されている。
また、バイアス回路Ｂには端子Ｖｒｅｆを介して基準電圧が印加され、端子Ｖｃｂを介して駆動電圧が印加される。この駆動電圧に応じてバイアス回路Ｂは、増幅用トランジスタＴｒ１，Ｔｒ２のベースに電圧を供給して、増幅用トランジスタＴｒ１，Ｔｒ２を駆動する。そして、端子Ｐｉｎから入力された高周波信号は、増幅用トランジスタＴｒ１，Ｔｒ２により増幅されて、端子Ｐｏｕｔから出力される。
図４は、本発明の実施の形態１に係る配線基板を示す断面図である。図５〜８は、それぞれ図４のＡ−Ａ´，Ｂ−Ｂ´，Ｃ−Ｃ´，Ｄ−Ｄ´における上面図である。
複数の樹脂材２６ａ，２６ｂ，２６ｃと複数の導体２８ａ，２８ｂが交互に重なっている。最下層の樹脂材２６ａの下面に、接地電極である裏面電極１４ａと、電極端子である裏面電極１４ｂが設けられている。裏面電極１４ｂと導体２８ａはビアホール３０ａにより、導体２８ａと導体２８ｂはビアホール３０ｂにより、導体２８ｂと表面電極１２ｃはビアホール３０ｃによりそれぞれ電気的に接続されている。
本実施の形態では、樹脂材２６ｂがコア基板であり、その上下に設けられた樹脂材２６ａ，２６ｃがビルドアップ材である。最下層の樹脂材２６ａの上面に設けられた導体２８ａは、増幅用トランジスタＴｒ１，Ｔｒ２に駆動電圧を供給するためのバイアスラインＬ１，Ｌ２を有する。
上記の半導体装置の製造方法について図面を参照しながら説明する。まず、図９に示すように、表面に表面電極１２ａ，１２ｂ，１２ｃ、裏面に裏面電極１４ａ，１４ｂを持つ配線基板１０を形成する。そして、図１０の下面図に示すように、配線基板１０の裏面において、ダイシングライン部３２に、裏面電極１４ａ，１４ｂより厚いソルダーレジスト３４を形成する。
次に、図１１に示すように、配線基板１０を製造装置３６上にソルダーレジスト３４を介して固定する。この状態で、配線基板１０の表面に半導体チップ１６を搭載する。そして、半導体チップ１６と表面電極１２ｃを金ワイヤ２２により接続する。これらの半導体チップ１６、チップ部品１８、表面電極１２ａ，１２ｂ，１２ｃ及び金ワイヤ２２を樹脂２４により封止する。
次に、図１２に示すように、ダイシングブレード３８を用いて、樹脂封止された配線基板１０をダイシングライン部３２に沿ってダイシングする。この際、ダイシングライン部３２に配置されたソルダーレジスト３４も除去される。以上の工程により、本発明の実施の形態１に係る半導体装置が製造される。
上記のように配線基板１０の裏面にソルダーレジスト３４を設けたことで裏面電極１４ａ，１４ｂが製造装置３６に接触しないため、配線基板１０の裏面電極１４ａ，１４ｂに傷が付くのを防ぐことができる。
実施の形態２．
本実施の形態では、図１３に示すように、ソルダーレジスト３４の幅をダイシングライン部３２の幅より広くする。これにより、ダイシング後に例えば１００μｍ程度の幅のソルダーレジスト３４が残るが、実施の形態１と同様の効果を得ることができる。
実施の形態３．
本実施の形態では、図１４に示すように、ソルダーレジスト３４の幅をダイシングライン部３２の幅より狭くする。これにより、ソルダーレジスト３４の位置が多少ずれた場合でも、製品にソルダーレジスト３４が残らないようにすることができる。
本発明の実施の形態１に係る半導体装置を示す上面図である。 本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置の等価回路を示す図である。 本発明の実施の形態１に係る多層基板を示す断面図である。 図４のＡ−Ａ´における上面図である。 図４のＢ−Ｂ´における上面図である。 図４のＣ−Ｃ´における上面図である。 図４のＤ−Ｄ´における上面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための下面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
符号の説明
１０ 配線基板
１２ａ，１２ｂ，１２ｃ 表面電極
１４ａ，１４ｂ 裏面電極
１６ 半導体チップ
１８ チップ部品
２２ 金ワイヤ
２４ 樹脂
３２ ダイシングライン部
３４ ソルダーレジスト
３６ 製造装置

Claims (3)

  1. 表面に表面電極、裏面に裏面電極を持つ配線基板を形成する工程と、
    前記配線基板の裏面において、ダイシングライン部に、前記裏面電極より厚いソルダーレジストを形成する工程と、
    前記配線基板を製造装置上に前記ソルダーレジストを介して固定し、前記配線基板の表面に半導体チップを搭載し、前記半導体チップと前記表面電極をワイヤにより接続し、前記半導体チップ及び前記ワイヤを樹脂により封止する工程と、
    樹脂封止された前記配線基板を前記ダイシングライン部に沿ってダイシングする工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記ソルダーレジストの幅を前記ダイシングライン部の幅より広くすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ソルダーレジストの幅を前記ダイシングライン部の幅より狭くすることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2008179208A 2008-07-09 2008-07-09 半導体装置の製造方法 Pending JP2010021275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008179208A JP2010021275A (ja) 2008-07-09 2008-07-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008179208A JP2010021275A (ja) 2008-07-09 2008-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010021275A true JP2010021275A (ja) 2010-01-28

Family

ID=41705900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008179208A Pending JP2010021275A (ja) 2008-07-09 2008-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010021275A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070575A (ko) 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10056323B2 (en) 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190488A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190488A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056323B2 (en) 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US10304768B2 (en) 2014-04-24 2019-05-28 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR20180070575A (ko) 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10396044B2 (en) 2015-10-15 2019-08-27 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
TWI769202B (zh) 半導體裝置
US6335564B1 (en) Single Paddle having a semiconductor device and a passive electronic component
US7932588B2 (en) Semiconductor device including a DC-DC converter having a metal plate
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
JP2010021275A (ja) 半導体装置の製造方法
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
US9866186B2 (en) Amplifier
US10879155B2 (en) Electronic device with double-sided cooling
US10978403B2 (en) Package structure and method for fabricating the same
US20200266133A1 (en) Semiconductor package with leadframe having pre-singulated leads or lead terminals
US11688672B2 (en) Leadframe capacitors
JP2010186959A (ja) 半導体パッケージおよびその作製方法
TW521489B (en) High frequency amplifier
JP5098558B2 (ja) 半導体装置
TWI430409B (zh) 一種倒裝晶片的半導體器件
US11658130B2 (en) Conductive plate stress reduction feature
US20230171894A1 (en) Mechanically bridged smd interconnects for electronic devices
JP2011108771A (ja) 多層基板
JPH06216143A (ja) 改良型トランジスタ装置レイアウト
TW202345315A (zh) 半導體裝置及其之製造方法
JP4014449B2 (ja) 回路装置
JPH05226574A (ja) 混成集積回路モジュール及びその構成方法
JP2009027630A (ja) 高周波電力増幅器
JPH0496257A (ja) ピングリッドアレイ形半導体集積回路装置
JP2002280386A (ja) 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106