JP2010016065A

JP2010016065A - Schottky barrier diode and manufacturing method thereof

Info

Publication number: JP2010016065A
Application number: JP2008172707A
Authority: JP
Inventors: Sadahiro Kato; 禎宏加藤; Yoshihiro Sato; 義浩佐藤
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2008-07-01
Filing date: 2008-07-01
Publication date: 2010-01-21
Anticipated expiration: 2028-07-01
Also published as: JP5342182B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Schottky barrier diode which can keep the reduction of forward voltage and backward leak current and is high in productivity, and to provide a manufacturing method thereof. <P>SOLUTION: In the Schottky barrier diode 100, a selective growth mask film 2 is formed on a substrate 1, and a simple and selective growth method is used to form GaN layers 3 and 4 wherein a tapered projecting shape is formed on their surfaces, so that a Schottky barrier diode high in productivity can be manufactured. In addition, a Schottky electrode 5 made of a metallic material is formed on the upper surfaces of the GaN layers 3 and 4 having a triangular shape, so that a depleted layer 7 can be appropriately formed on the surface of the GaN layer 3. As a result, the Schottky barrier diode wherein forward voltage and backward leakage current are reduced can be realized. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、基板上に形成された半導体層と、該半導体層表面に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたショットキーバリアダイオードおよびその製造方法に関する。 The present invention relates to a Schottky barrier diode comprising a semiconductor layer formed on a substrate, a Schottky electrode formed on the surface of the semiconductor layer, and an ohmic electrode formed on the back surface of the substrate, and a method for manufacturing the same. .

ショットキーバリアダイオードは、スイッチング電源として広く用いられているため、高耐圧と低いオン抵抗が要求されている。従来のシリコン（Ｓｉ）系材料を用いたショットキーバリアダイオードにおいては、高耐圧を実現するため、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くするとともにキャリア濃度を低くする必要があるのに対し、オン抵抗の低減を実現するため、順バイアスにおいては電子が走行するドリフト層の厚さを薄くし、かつ、キャリア濃度を高くする必要があった。このため、Ｓｉ系材料を用いたショットキーバリアダイオードにおいては、高耐圧と低いオン抵抗との双方を実現することは困難であった。 Since the Schottky barrier diode is widely used as a switching power supply, a high breakdown voltage and a low on-resistance are required. In a conventional Schottky barrier diode using a silicon (Si) -based material, in order to realize a high breakdown voltage, it is necessary to increase the thickness of the drift layer in which the depletion layer spreads in reverse bias and to reduce the carrier concentration. On the other hand, in order to realize a reduction in the on-resistance, it is necessary to reduce the thickness of the drift layer in which electrons travel and to increase the carrier concentration in the forward bias. For this reason, in a Schottky barrier diode using a Si-based material, it is difficult to realize both a high breakdown voltage and a low on-resistance.

これに対し、窒化ガリウム（ＧａＮ）半導体は、絶縁膜破壊耐圧が高くドリフト層の厚さを薄くしても高い耐圧が得られるため、近年、高耐圧と低いオン抵抗との双方を実現できるショットキーバリアダイオードとして、ＧａＮ半導体を用いたショットキーバリアダイオードが注目されている。ＧａＮ半導体を用いたショットキーバリアダイオードは、多数キャリアによる動作のため、ＰＮ接合ダイオードに比べると順方向の電圧降下が低く、スイッチング速度が速いという特徴を有する。 On the other hand, gallium nitride (GaN) semiconductors have high breakdown voltage and high breakdown voltage even when the drift layer thickness is reduced. In recent years, both high breakdown voltage and low on-resistance can be realized. As a key barrier diode, a Schottky barrier diode using a GaN semiconductor has attracted attention. A Schottky barrier diode using a GaN semiconductor is characterized by a low voltage drop in the forward direction and a high switching speed compared to a PN junction diode because of operation by majority carriers.

このＧａＮ半導体を用いたショットキーバリアダイオードについて、順方向電圧の低下が望まれている。順方向電圧を低くするためには、ショットキー電極材料として障壁ポテンシャルを低下させる金属を使用する方法がある。 For Schottky barrier diodes using this GaN semiconductor, a reduction in forward voltage is desired. In order to lower the forward voltage, there is a method of using a metal that lowers the barrier potential as the Schottky electrode material.

ところが、ＧａＮ半導体を用いたショットキーバリアダイオードには、順方向電圧を低くすると逆方向のリーク電流が大きくなるという関係がある。このため、順方向電圧を低くできる金属を採用することは、順方向のリーク電流を増大させる結果となってしまう。したがって、ショットキー電極に障壁ポテンシャルを低下させる金属を使用したショットキーバリアダイオードは、リーク電流が大きくなってしまい、この大きなリーク電流に起因して消費電力が増加してしまうという問題があった。 However, a Schottky barrier diode using a GaN semiconductor has a relationship that the leakage current in the reverse direction increases when the forward voltage is lowered. For this reason, adopting a metal capable of lowering the forward voltage results in an increase in forward leakage current. Therefore, the Schottky barrier diode using a metal that lowers the barrier potential for the Schottky electrode has a problem that the leakage current becomes large and the power consumption increases due to the large leakage current.

そこで、近年、順方向電圧の低下および逆方向リーク電流の低下の双方を実現可能であるショットキーバリアダイオードとして、図９に示すショットキーバリアダイオードのように、ＧａＮ層１０３，１０４表面にショットキー電極１０５を設けたショットキーバリアダイオードが提案されている（たとえば、特許文献１および特許文献２参照）。 Therefore, in recent years, as a Schottky barrier diode capable of realizing both a reduction in forward voltage and a reduction in reverse leakage current, a Schottky barrier is formed on the surface of the GaN layers 103 and 104 as in the Schottky barrier diode shown in FIG. A Schottky barrier diode provided with an electrode 105 has been proposed (see, for example, Patent Document 1 and Patent Document 2).

このようなショットキーバリアダイオードにおいては、ＧａＮ層１０３，１０４表面に複数のトレンチ溝を設け、トレンチ溝表面にショットキー障壁を形成するバリア金属層、すなわちショットキー電極１０５を形成することによって、トレンチ溝内に形成されたショットキー電極１０５の櫛状部間の間隔を狭めることができる。この結果、図７に示すショットキーバリアダイオードでは、逆バイアスにおいて、各櫛状部側面から広がるように空乏層１０７を大きく形成することができる。このため、図９に示すショットキーバリアダイオードでは、ショットキー電極１０５に障壁ポテンシャルを低下させる金属を使用して順方向電圧を低下させた場合であっても、適切に空乏層１０７を広げることができるため、逆方向リーク電流を低減することができる。なお、このＧａＮ層１０３，１０４は、基板１０１上に形成されるとともに、ＧａＮ層１０４は、ＧａＮ層１０３よりもｎ型不純物濃度が高くなるように形成されている。また、基板１０１裏面には、オーミック電極１０６が形成される。 In such a Schottky barrier diode, a plurality of trench grooves are formed on the surfaces of the GaN layers 103 and 104, and a barrier metal layer that forms a Schottky barrier on the trench groove surface, that is, a Schottky electrode 105 is formed. The interval between the comb-shaped portions of the Schottky electrode 105 formed in the groove can be reduced. As a result, in the Schottky barrier diode shown in FIG. 7, the depletion layer 107 can be formed large so as to spread from the side surfaces of the respective comb-like portions in reverse bias. For this reason, in the Schottky barrier diode shown in FIG. 9, even when the forward voltage is lowered by using a metal that lowers the barrier potential for the Schottky electrode 105, the depletion layer 107 can be appropriately expanded. Therefore, reverse leakage current can be reduced. The GaN layers 103 and 104 are formed on the substrate 101, and the GaN layer 104 is formed so that the n-type impurity concentration is higher than that of the GaN layer 103. An ohmic electrode 106 is formed on the back surface of the substrate 101.

特表２００５−５０３６７５号公報JP-T-2005-503675 特開２００７−３０５６０９号公報JP 2007-305609 A

ここで、ＧａＮ層内に伸びる空乏層は、ＧａＮ層の不純物濃度およびショットキー電極の材料を調整しても約１００ｎｍ程度しか広がらない。このため、図９に示すショットキーバリアダイオードでは、ＧａＮ層表面に空乏層を適切に形成するために、ＧａＮ層１０３，１０４表面のトレンチ溝の幅Ｄを２００ｎｍ以下にする必要がある。しかしながら、化合物半導体材料であるＧａＮ層にエッチング処理などを用いて２００ｎｍ以下幅のトレンチ溝を加工することは非常に高度な技術を用いる必要があるため、生産性を上げることが難しいという問題があった。 Here, the depletion layer extending into the GaN layer extends only about 100 nm even if the impurity concentration of the GaN layer and the material of the Schottky electrode are adjusted. For this reason, in the Schottky barrier diode shown in FIG. 9, in order to appropriately form a depletion layer on the surface of the GaN layer, the width D of the trench groove on the surface of the GaN layers 103 and 104 needs to be 200 nm or less. However, since it is necessary to use a very advanced technique to process a trench having a width of 200 nm or less using an etching process or the like on a GaN layer that is a compound semiconductor material, there is a problem that it is difficult to increase productivity. It was.

本発明は、上記に鑑みてなされたものであって、順方向電圧の低減および逆方向リーク電流の低減を維持できるとともに生産性の高いショットキーバリアダイオードおよびその製造方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a high-productivity Schottky barrier diode and a method for manufacturing the same that can maintain a reduction in forward voltage and a reduction in reverse leakage current. To do.

上述した課題を解決し、目的を達成するために、この発明にかかるショットキーバリアダイオードは、基板と、前記基板の表面に形成された半導体層と、前記半導体層に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたショットキーバリアダイオードにおいて、前記半導体層は、先細の凸部を有する凹凸形状を示し、前記ショットキー電極は、少なくとも前記凸部の上部表面に形成されることを特徴とする。 In order to solve the above-described problems and achieve the object, a Schottky barrier diode according to the present invention includes a substrate, a semiconductor layer formed on the surface of the substrate, and a Schottky electrode formed on the semiconductor layer. In the Schottky barrier diode including an ohmic electrode formed on the back surface of the substrate, the semiconductor layer has a concavo-convex shape having a tapered convex portion, and the Schottky electrode is at least an upper surface of the convex portion. It is formed in this.

また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記基板上に形成されるとともに開口領域を有する選択成長マスク膜をさらに備え、前記半導体層における先細の凸部は、前記選択成長マスク膜の開口領域上にあることを特徴とする。 In addition, the Schottky barrier diode according to the present invention further includes a selective growth mask film formed on the substrate and having an opening region, and the tapered convex portion in the semiconductor layer is the selective growth mask. It is over the opening area of the membrane.

また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記半導体層は、窒化物系化合物半導体によって形成されることを特徴とする。 In the Schottky barrier diode according to the present invention as set forth in the invention described above, the semiconductor layer is formed of a nitride compound semiconductor.

また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記窒化物系半導体層は、III族の元素としてＡｌ、ＧａおよびＩｎのうち少なくとも一つを含むことを特徴とする。 In the Schottky barrier diode according to the present invention as set forth in the invention described above, the nitride-based semiconductor layer includes at least one of Al, Ga, and In as a group III element.

また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記凸部は、前記半導体層の積層方向を含む断面が略三角形状であることを特徴とする。 In the above-described invention, the Schottky barrier diode according to the present invention is characterized in that the convex portion has a substantially triangular cross section including the stacking direction of the semiconductor layers.

また、この発明にかかるショットキーバリアダイオードは、上記発明において、前記半導体層は、少なくとも前記ショットキー電極と接触する上部に低抵抗層を備え、前記低抵抗層は、該低抵抗層の下層部よりも低い電気抵抗を有することを特徴とする。 The Schottky barrier diode according to the present invention is the Schottky barrier diode according to the above invention, wherein the semiconductor layer includes a low resistance layer at least in contact with the Schottky electrode, and the low resistance layer is a lower layer portion of the low resistance layer. It has a lower electrical resistance.

また、この発明にかかるショットキーバリアダイオードの製造方法は、基板上に開口領域を有する選択成長マスク膜を形成するマスク形成工程と、前記選択成長マスク膜における開口領域に、上部表面が先細の凸部を有する凹凸形状となる半導体層を選択的に形成する半導体形成工程と、先細の凸部を有する前記半導体層の上部表面にショットキー電極を形成するショットキー電極形成工程と、前記基板の裏面にオーミック電極を形成するオーミック電極形成工程と、を含むことを特徴とする。 In addition, the manufacturing method of the Schottky barrier diode according to the present invention includes a mask forming step of forming a selective growth mask film having an opening region on a substrate, and a convex surface having a tapered upper surface in the opening region of the selective growth mask film. A semiconductor forming step of selectively forming a concavo-convex semiconductor layer having a portion, a Schottky electrode forming step of forming a Schottky electrode on the upper surface of the semiconductor layer having a tapered convex portion, and a back surface of the substrate And an ohmic electrode forming step of forming an ohmic electrode.

本発明によれば、選択成長という簡易な方法を用いて、先細の凸部を有する凹凸形状を有する半導体層を形成するため生産性の高いショットキーバリアダイオードを製造できるとともに、この先細の凸部を有する半導体層に形成されたショットキー電極を形成することによって半導体層表面に空乏層を適切に形成できることから、順方向電圧を低減するとともに、逆方向リーク電流を低減したショットキーバリアダイオードを実現することが可能になる。 According to the present invention, it is possible to manufacture a highly productive Schottky barrier diode to form a semiconductor layer having a concavo-convex shape having a tapered convex portion by using a simple method called selective growth, and this tapered convex portion. Since a depletion layer can be appropriately formed on the surface of a semiconductor layer by forming a Schottky electrode formed on a semiconductor layer having a low voltage, a forward voltage is reduced and a Schottky barrier diode with a reduced reverse leakage current is realized. It becomes possible to do.

以下、図面を参照して、この発明の実施の形態について、図面を参照して説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。 Embodiments of the present invention will be described below with reference to the drawings. Note that the present invention is not limited to the embodiments. In the description of the drawings, the same parts are denoted by the same reference numerals. Furthermore, it should be noted that the drawings are schematic, and the relationship between the thickness and width of each layer, the ratio of each layer, and the like are different from the actual ones. Also in the drawings, there are included portions having different dimensional relationships and ratios.

図１は、実施の形態１にかかるショットキーバリアダイオードの断面図である。図１に示すように、実施の形態１にかかるショットキーバリアダイオード１００は、基板１上に形成された半導体層であるＧａＮ層３，４と、該ＧａＮ層３，４の上部表面に金属材料で形成されたショットキー電極５と、基板１の裏面に形成されたオーミック電極６とを備える。 FIG. 1 is a cross-sectional view of the Schottky barrier diode according to the first embodiment. As shown in FIG. 1, the Schottky barrier diode 100 according to the first embodiment includes a GaN layer 3, 4 that is a semiconductor layer formed on a substrate 1, and a metal material on the upper surface of the GaN layer 3, 4. And the ohmic electrode 6 formed on the back surface of the substrate 1.

基板１は、順バイアスにおいて、オーミック電極６と半導体層であるＧａＮ層３，４とを電気的に接続するため、導電性基板であることを要する。そして、基板１は、表面にＧａＮ層３，４を形成できるものであればよい。このため、基板１は、たとえば、ＧａＮ基板であるほか、Ｓｉ（１１１）基板であってもよい。 The substrate 1 is required to be a conductive substrate in order to electrically connect the ohmic electrode 6 and the GaN layers 3 and 4 which are semiconductor layers in forward bias. The substrate 1 only needs to be capable of forming the GaN layers 3 and 4 on the surface. For this reason, the substrate 1 may be, for example, a GaN substrate or a Si (111) substrate.

ショットキー電極５は、障壁ポテンシャルを低下させる金属膜によって形成され、たとえば、Ｐｔ膜、ＮｉおよびＡｕの二層膜、Ｐｄ膜、Ｔｉ膜、ＴｉおよびＡｕの二層膜、または、Ｗ膜によって形成される。オーミック電極６は、たとえばＴｉ／Ｎｉ／Ａｕの多層膜によって形成される。 The Schottky electrode 5 is formed of a metal film that lowers the barrier potential. For example, the Schottky electrode 5 is formed of a Pt film, a Ni and Au bilayer film, a Pd film, a Ti film, a Ti and Au bilayer film, or a W film. Is done. The ohmic electrode 6 is formed of, for example, a multilayer film of Ti / Ni / Au.

ＧａＮ層３，４は、ショットキーバリアダイオード１００におけるキャリア移動層としての機能を有する。ＧａＮ層３，４は、キャリアを円滑に移動させるため、ｎ型不純物として、たとえばＳｉを含んでいる。そして、ＧａＮ層３，４のうち、上部であるＧａＮ層４は、下部であるＧａＮ層３よりも、ｎ型不純物の含有量が多く、ＧａＮ層３よりも低抵抗となっている。 The GaN layers 3 and 4 have a function as a carrier moving layer in the Schottky barrier diode 100. The GaN layers 3 and 4 contain, for example, Si as an n-type impurity in order to move carriers smoothly. Of the GaN layers 3 and 4, the upper GaN layer 4 has a higher n-type impurity content than the lower GaN layer 3 and has a lower resistance than the GaN layer 3.

さらに、ＧａＮ層３，４は、図１に示すように、上部表面が先細の凸部を有する凹凸形状を示す。具体的には、この凸部は、ＧａＮ層３，４の積層方向を含む断面が略三角形状になっている。このため、ＧａＮ層３，４表面に形成されるショットキー金属５は、先細の凸部を有するＧａＮ層３，４の上部表面に形成されることとなる。すなわち、ショットキー電極５は、先細の凸部を有するＧａＮ層３，４の各斜面表面に連続して形成されることとなる。 Further, as shown in FIG. 1, the GaN layers 3 and 4 have a concave-convex shape in which the upper surface has a tapered convex portion. Specifically, the convex portion has a substantially triangular cross section including the stacking direction of the GaN layers 3 and 4. For this reason, the Schottky metal 5 formed on the surfaces of the GaN layers 3 and 4 is formed on the upper surfaces of the GaN layers 3 and 4 having tapered convex portions. That is, the Schottky electrode 5 is continuously formed on each inclined surface of the GaN layers 3 and 4 having tapered convex portions.

このように、ショットキーバリアダイオード１００においては、先細の凸部を有するＧａＮ層３，４の凸部の各斜面表面にショットキー電極５が形成されるため、ショットキー電極５に挟まれたＧａＮ層３，４は、平坦であるＧａＮ層上部表面にショットキー電極を形成する場合と比較し、狭い領域を有している。 As described above, in the Schottky barrier diode 100, the Schottky electrode 5 is formed on each slope surface of the convex portions of the GaN layers 3 and 4 having the tapered convex portions, so that the GaN sandwiched between the Schottky electrodes 5 is formed. The layers 3 and 4 have a narrower region than the case where the Schottky electrode is formed on the flat upper surface of the GaN layer.

この結果、ショットキーバリアダイオード１００は、図２に示すように逆バイアスの場合には、ＧａＮ層３の各凸部の斜面側面から広がるような形で空乏層７を大きく形成することができる。すなわち、この空乏層７は、ＧａＮ層４の下部領域であるＧａＮ層３に大きく形成される。このため、ショットキーバリアダイオード１００では、逆バイアスにおいて、ＧａＮ層３，４におけるキャリアの流れを、このように大きく広がるように形成された空乏層７によって適切に遮断することができるため、逆方向リークを十分に低減することができる。なお、空乏層７は１００ｎｍ程度広がることができるため、逆バイアスにおいて、低抵抗領域であるＧａＮ層４の全領域に空乏層７が形成されるように、図１に示すＧａＮ層４とＧａＮ層３との境界におけるショットキー電極５間の間隔Ｄ１が２００ｎｍ程度となるように、ＧａＮ層３，４上部表面の先細の凸部分の形状が設定される。 As a result, the Schottky barrier diode 100 can form a large depletion layer 7 so as to spread from the slope side surface of each convex portion of the GaN layer 3 in the case of reverse bias as shown in FIG. That is, the depletion layer 7 is formed largely in the GaN layer 3 that is the lower region of the GaN layer 4. For this reason, in the Schottky barrier diode 100, in the reverse bias, the carrier flow in the GaN layers 3 and 4 can be appropriately blocked by the depletion layer 7 formed so as to widen in this way. Leakage can be sufficiently reduced. Since the depletion layer 7 can spread about 100 nm, the GaN layer 4 and the GaN layer shown in FIG. 1 are formed so that the depletion layer 7 is formed in the entire region of the GaN layer 4 that is the low resistance region in reverse bias. The shape of the tapered convex portion on the upper surface of the GaN layers 3 and 4 is set so that the distance D1 between the Schottky electrodes 5 at the boundary with 3 is about 200 nm.

また、このショットキーバリアダイオード１００では、ショットキー電極に障壁ポテンシャルを低下させる金属を使用するとともに、図３に示すように、ＧａＮ層３よりも低抵抗であるＧａＮ層４をＧａＮ層３上部に設けて順方向電流が流れる領域を低抵抗化しているため、順方向電圧を低くすることができる。 In this Schottky barrier diode 100, a metal that lowers the barrier potential is used for the Schottky electrode, and a GaN layer 4 having a lower resistance than the GaN layer 3 is formed on the GaN layer 3 as shown in FIG. Since the resistance of the region through which the forward current flows is reduced, the forward voltage can be lowered.

ここで、本実施の形態では、基板１上に開口領域を有する選択成長マスク膜２を形成し、選択成長マスク膜２の開口領域にＧａＮ層３，４を選択的に成長させることによって、表面に先細の凸部を有するＧａＮ層３，４を形成している。このため、ＧａＮ層３，４における先細の凸部は、選択成長マスク膜２の開口領域上にあることとなる。この選択成長マスク膜２は、ＳｉＮ_ｘ、ＳｉＯ_２など、膜表面にＧａＮ層が形成しない材料によって形成される。ＧａＮ層３，４は、この選択成長マスク膜２が形成されていない基板１が露出した開口領域上で成長する。 Here, in the present embodiment, the selective growth mask film 2 having an opening region is formed on the substrate 1, and the GaN layers 3 and 4 are selectively grown in the opening region of the selective growth mask film 2, thereby GaN layers 3 and 4 having tapered convex portions are formed. For this reason, the tapered convex portions in the GaN layers 3 and 4 are on the opening region of the selective growth mask film 2. This selective growth mask film 2 is formed of a material such as SiN _x , SiO ₂ or the like on which the GaN layer is not formed. The GaN layers 3 and 4 grow on the opening region where the substrate 1 on which the selective growth mask film 2 is not formed is exposed.

つぎに、図１に示すショットキーバリアダイオード１００の製造方法について詳細に説明する。図４−１〜図４−５は、図１に示すショットキーバリアダイオード１００の製造方法を説明した断面図である。 Next, a manufacturing method of the Schottky barrier diode 100 shown in FIG. 1 will be described in detail. 4A to 4E are cross-sectional views illustrating a method for manufacturing the Schottky barrier diode 100 shown in FIG.

まず、図４−１に示すように、基板１上に、プラズマ化学気相成長法（ＰＣＶＤ）を用いて、１００ｎｍの膜厚のＳｉＮ_ｘ膜またはＳｉＯ_２膜を形成する。そして、ＳｉＮ_ｘ膜またはＳｉＯ_２膜上にフォトレジストを塗布後、フォトリソ法を用いてフォトレジストを所定のパターンに加工し、このフォトレジストをマスクとしてＳｉＮ_ｘ膜またはＳｉＯ_２膜をエッチングすることによって選択成長マスク膜２を形成する。たとえば、ＳｉＮ_ｘ膜またはＳｉＯ_２膜によって形成される選択成長マスク膜２は、図５に示すように、幅０．６μｍの直線状の開口領域Ｐａ１を有するパターンＰ１に形成される。なお、選択成長マスク膜２がＳｉＮ_ｘ膜で形成される場合には、ＣＦ_４をエッチングガスとして用いたＲＩＥエッチングを行ない、ＳｉＯ_２膜で形成される場合には、緩衝フッ酸を用いたウェットエッチングを行なう。 First, as shown in FIG. 4A, a 100 nm-thickness SiN _x film or SiO ₂ film is formed on the substrate 1 by plasma enhanced chemical vapor deposition (PCVD). Then, after coating a photoresist on the SiN _x film or SiO ₂ film, by processing the photoresist to a predetermined pattern by photolithography, etching the the SiN _x film or SiO ₂ film using the photoresist as a mask A selective growth mask film 2 is formed. For example, the selective growth mask film 2 formed of a SiN _x film or a SiO ₂ film is formed in a pattern P1 having a linear opening region Pa1 having a width of 0.6 μm as shown in FIG. When the selective growth mask film 2 is formed of an SiN _x film, RIE etching using CF ₄ as an etching gas is performed. When the selective growth mask film 2 is formed of an SiO ₂ film, wet etching using buffered hydrofluoric acid is performed. Etching is performed.

そして、選択成長マスク膜２形成後、基板１表面を、たとえば１１００℃で熱洗浄する。その後、有機金属気相成長法（ＭＯＣＶＤ）を用いることによって、ＧａＮ層３を成長させる。ＧａＮ層３の積層においては、キャリアガスとして１００％の水素ガスを使用し、原料ガスとして、III族元素用のトリメチルガリウム（ＴＭＧ）を反応室内に５８μｍｏｌ／ｍｉｎの流量で導入するとともに、IV族元素用のアンモニアを１２リットル／ｍｉｎの流量で反応室内に導入する。そして、ＧａＮ層３へのｎ型不純物としてＳｉを添加するために、シランガスを用いる。ＧａＮ層３には、たとえば１×１０^１６／ｃｍ^−３の濃度でＳｉが導入されるように、シランガス濃度が調整される。また、ＧａＮ層３成長時の基板温度は、たとえば１０５０℃に設定される。 Then, after the selective growth mask film 2 is formed, the surface of the substrate 1 is thermally cleaned at, for example, 1100 ° C. Thereafter, the GaN layer 3 is grown by using metal organic chemical vapor deposition (MOCVD). In the lamination of the GaN layer 3, 100% hydrogen gas is used as a carrier gas, and trimethylgallium (TMG) for a group III element is introduced as a source gas into the reaction chamber at a flow rate of 58 μmol / min, and a group IV Elemental ammonia is introduced into the reaction chamber at a flow rate of 12 liters / min. A silane gas is used to add Si as an n-type impurity to the GaN layer 3. The silane gas concentration is adjusted so that Si is introduced into the GaN layer 3 at a concentration of 1 × 10 ¹⁶ / cm ⁻³ , for example. The substrate temperature during the growth of the GaN layer 3 is set to 1050 ° C., for example.

ここで、ＧａＮ層３は、まず、露出した基板１上で成長を開始する。ＧａＮ層３は、選択成長マスク膜２間を埋めるように成長した後、図４−２に示す矢印Ｙ２のように横方向に成長するとともに矢印Ｙ１のように縦方向に成長する。このため、図４−３のように、ＧａＮ層３上部表面は、先細の凸部形状を維持するように成長を行なう。そして、たとえば１×１０^１８／ｃｍ^−３の濃度でＳｉが導入されるようにシランガス濃度を調整して、図４−４に示すように、ＧａＮ層３よりも高いＳｉ濃度を有するＧａＮ層４をＧａＮ層３上に成長させる。このＧａＮ層４は、ＧａＮ層３よりもＳｉ濃度が高いため、ＧａＮ層３よりも低抵抗となる。そして、このＧａＮ層３とＧａＮ層４との境界領域における横方向の幅が２００ｎｍ程度となるように、選択成長マスク膜２のパターン形状、ＧａＮ層３，４の成長条件および膜厚は設定される。たとえば、選択成長マスク膜２が図５に示すように幅０．６μｍの直線状の開口領域Ｐａ１を有するパターンＰ１に形成される場合には、ＧａＮ層３，４の先細の凸部形状頂点位置における膜厚は、たとえば約１０μｍに設定される。もちろん、選択成長マスク膜２のパターン形状、ＧａＮ層の成長条件に応じて、１０μｍ以上の厚さでＧａＮ層３，４を形成してもよい。 Here, the GaN layer 3 starts to grow on the exposed substrate 1. The GaN layer 3 grows so as to fill the space between the selective growth mask films 2, and then grows in the horizontal direction as indicated by the arrow Y2 shown in FIG. 4-2 and also grows in the vertical direction as indicated by the arrow Y1. For this reason, as shown in FIG. 4C, the upper surface of the GaN layer 3 grows so as to maintain a tapered convex shape. Then, for example, by adjusting the silane gas concentration so that Si is introduced at a concentration of 1 × 10 ¹⁸ / cm ⁻³ , the GaN layer 4 having a higher Si concentration than the GaN layer 3 as shown in FIG. Is grown on the GaN layer 3. Since the GaN layer 4 has a higher Si concentration than the GaN layer 3, it has a lower resistance than the GaN layer 3. The pattern shape of the selective growth mask film 2, the growth conditions and the film thickness of the GaN layers 3 and 4 are set so that the lateral width in the boundary region between the GaN layer 3 and the GaN layer 4 is about 200 nm. The For example, when the selective growth mask film 2 is formed in a pattern P1 having a linear opening region Pa1 having a width of 0.6 μm as shown in FIG. The film thickness at is set to about 10 μm, for example. Of course, the GaN layers 3 and 4 may be formed with a thickness of 10 μm or more according to the pattern shape of the selective growth mask film 2 and the growth conditions of the GaN layer.

次いで、図４−５に示すように、ＧａＮ層３，４上部表面に、たとえば厚さ１００ｎｍのＰｔをスパッタ法または真空蒸着法によって形成することによって、ショットキー電極５を形成する。ＧａＮ層３，４表面は、先細の凸部を有することから、このＧａＮ層３，４上部表面に形成されるショットキー電極５は、ＧａＮ層３，４上の先細の凸部斜面に連続してそれぞれ形成されることとなる。その後、基板１の裏面にＴｉ／Ｎｉ／Ａｕからなるオーミック電極６を形成することによって、ショットキーバリアダイオード１００を製造することができる。なお、ショットキー電極５のパターンを調整することによって、複数のショットキーバリアダイオードが並列に接続したパワー半導体装置を製造することも可能である。 Next, as shown in FIG. 4-5, a Schottky electrode 5 is formed on the upper surfaces of the GaN layers 3 and 4 by, for example, forming Pt with a thickness of 100 nm by sputtering or vacuum deposition. Since the surfaces of the GaN layers 3 and 4 have tapered convex portions, the Schottky electrode 5 formed on the upper surface of the GaN layers 3 and 4 is continuous with the tapered convex slopes on the GaN layers 3 and 4. Will be formed respectively. Thereafter, the Schottky barrier diode 100 can be manufactured by forming the ohmic electrode 6 made of Ti / Ni / Au on the back surface of the substrate 1. It is also possible to manufacture a power semiconductor device in which a plurality of Schottky barrier diodes are connected in parallel by adjusting the pattern of the Schottky electrode 5.

このように、本実施の形態にかかるショットキーバリアダイオード１００は、選択成長マスク膜２を設けて選択成長マスク膜２以外の領域にＧａＮ層を選択的に成長させるだけで、先細の凸部を上部表面に有するＧａＮ層３，４を形成することができる。すなわち、本実施の形態においては、従来のように化合物半導体材料であるＧａＮ層上部表面に高度なエッチング技術を用いてトレンチ溝を加工せずとも、選択成長マスク膜２を設けて選択成長マスク膜２以外の領域にＧａＮ層を選択的に成長させるという簡易な工程を行なうだけで、従来技術におけるトレンチ溝形状と同様の効果を有する先細の凸部形状を上部表面に有するＧａＮ層３，４を形成できる。そして、本実施の形態においては、選択成長マスク膜２のパターン形状とＧａＮ層３，４の成長条件を調整することによって、このＧａＮ層３，４表面に形成される金属膜のショットキー電極５に挟まれたＧａＮ層３，４の幅を空乏層７の広がり距離に対応させた適切な間隔に調整できるため、空乏層７を適切に形成して逆方向リークを十分に低減することができる。したがって、本実施の形態によれば、順方向電圧の低減および逆方向リーク電流の低減を維持できるとともに生産性の高いショットキーバリアダイオードを提供することが可能になる。 As described above, the Schottky barrier diode 100 according to the present embodiment is provided with the selective growth mask film 2, and the GaN layer is selectively grown in a region other than the selective growth mask film 2. The GaN layers 3 and 4 on the upper surface can be formed. That is, in the present embodiment, the selective growth mask film 2 is provided by providing the selective growth mask film 2 on the upper surface of the GaN layer, which is a compound semiconductor material, without processing the trench groove by using an advanced etching technique. Only by performing a simple process of selectively growing a GaN layer in a region other than 2, the GaN layers 3 and 4 having tapered convex portions on the upper surface having the same effect as the trench groove shape in the prior art are formed. Can be formed. In the present embodiment, by adjusting the pattern shape of the selective growth mask film 2 and the growth conditions of the GaN layers 3 and 4, the Schottky electrode 5 of the metal film formed on the surface of the GaN layers 3 and 4. Since the width of the GaN layers 3 and 4 sandwiched between them can be adjusted to an appropriate interval corresponding to the spreading distance of the depletion layer 7, the depletion layer 7 can be appropriately formed to sufficiently reduce the reverse leakage. . Therefore, according to the present embodiment, it is possible to provide a high-productivity Schottky barrier diode while maintaining a reduction in forward voltage and a reduction in reverse leakage current.

なお、本実施の形態においては、選択成長マスク膜２が図５に示すように幅０．６μｍの直線状の開口領域Ｐａ１を有するパターンＰ１に形成される場合を例に説明したが、もちろんこれに限らず、図６に示すように、たとえば１辺が０．６μｍの正方形の開口部が、１０μｍ間隔で縦および横に複数配置する形成されてもよい。この場合も、この開口部Ｐａ２上で成長を開始するＧａＮ層３，４上部表面は先細の凸部を有する凹凸形状を示す。また、選択成長マスク膜２の開口部は、正方形に限らず、円または多角形などの形状であってもよい。また、選択成長によって成長するＧａＮ層３，４は、上部表面が先細の凸部を有する凹凸形状を示せばよいため、ＧａＮ層３，４はたとえば円錐形状であってもよい。 In the present embodiment, the case where the selective growth mask film 2 is formed in the pattern P1 having the linear opening region Pa1 having a width of 0.6 μm as shown in FIG. 5 is described as an example. For example, as shown in FIG. 6, for example, a plurality of square openings each having a side of 0.6 μm may be arranged vertically and horizontally at intervals of 10 μm. Also in this case, the upper surfaces of the GaN layers 3 and 4 that start growing on the opening Pa2 have an uneven shape having a tapered protrusion. Further, the opening of the selective growth mask film 2 is not limited to a square, but may be a shape such as a circle or a polygon. In addition, since the GaN layers 3 and 4 grown by selective growth only have to have a concave and convex shape whose upper surface has a tapered convex portion, the GaN layers 3 and 4 may have a conical shape, for example.

また、本実施の形態においては、選択成長マスク膜２が形成された基板１に直接ＧａＮ層３，４を形成した場合を説明したが、もちろん、基板１とＧａＮ層３，４との間に、ＡｌＮ層などのバッファ層を挿入してもよい。この場合、選択成長マスク膜２形成後、ＭＯＣＶＤ法を用いて、３ｎｍの膜厚にＡｌＮ層を成長後に、ＧａＮ層３，４を成長させる。ＡｌＮ層は、水素ガスをキャリアガスとして用い、原料ガスとして、III族元素用のトリメチルアルミニウム（ＴＭＡ）を反応室内に１４μｍｏｌ／ｍｉｎの流量で導入するとともに、IV族元素用のアンモニアを１２リットル／ｍｉｎの流量で反応室内に導入する。また、ＡｌＮ層には、たとえば１×１０^１８／ｃｍ^−３の濃度でＳｉが導入されるように、シランガス濃度が調整される。 In the present embodiment, the case where the GaN layers 3 and 4 are directly formed on the substrate 1 on which the selective growth mask film 2 is formed has been described. Of course, the GaN layers 3 and 4 are interposed between the substrate 1 and the GaN layers 3 and 4. A buffer layer such as an AlN layer may be inserted. In this case, after the selective growth mask film 2 is formed, the GaN layers 3 and 4 are grown after the AlN layer is grown to a thickness of 3 nm using the MOCVD method. The AlN layer uses hydrogen gas as a carrier gas, and as a raw material gas, introduces trimethylaluminum (TMA) for group III elements into the reaction chamber at a flow rate of 14 μmol / min, and adds ammonia for group IV elements to 12 liters / min. It introduces into the reaction chamber at a flow rate of min. Further, the silane gas concentration is adjusted so that Si is introduced into the AlN layer at a concentration of 1 × 10 ¹⁸ / cm ⁻³ , for example.

また、本実施の形態においては、基板１上に形成される半導体層としてＧａＮ層３，４を形成した場合を例に説明したが、もちろん、選択成長マスク膜２成長後にＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）、Ｉｎ_ｙＧａ_１−ｙＮ（０＜ｙ≦１）などのIII族の元素としてＡｌ、Ｇａ、ＩｎおよびＢのうち少なくとも一つを含む窒化物半導体で半導体層を形成してもよい。この場合も、ＧａＮ層３，４を形成した場合と同様に、順方向電圧を低下できるとともに逆方向リーク電流を低減した生産性の高いショットキーバリアダイオードを製造することができる。 In the present embodiment, the case where the GaN layers 3 and 4 are formed as the semiconductor layers formed on the substrate 1 has been described as an example. Of course, Al _x Ga _1-x after the selective growth mask film 2 is grown. A semiconductor layer made of a nitride semiconductor including at least one of Al, Ga, In and B as a group III element such as N (0 <x ≦ 1), In _y Ga _1-y N (0 <y ≦ 1) May be formed. In this case, as in the case where the GaN layers 3 and 4 are formed, a high-productivity Schottky barrier diode that can reduce the forward voltage and reduce the reverse leakage current can be manufactured.

また、本実施の形態においては、基板１上に形成される半導体層が、２層のＧａＮ層３，４を備えるものであったが、本発明に係るショットキーバリアダイオードの半導体層はこのような多層構造に限られず、１種類の半導体材料からなる１層構造のものでもよい。 In the present embodiment, the semiconductor layer formed on the substrate 1 includes the two GaN layers 3 and 4, but the semiconductor layer of the Schottky barrier diode according to the present invention is like this. It is not limited to a multilayer structure, and may be a one-layer structure made of one kind of semiconductor material.

図７は、実施の形態２にかかるショットキーバリアダイオードの断面図である。図７に示すように、実施の形態２にかかるショットキーバリアダイオード１００ａは、実施の形態１にかかるショットキーバリアダイオード１００と同様の構成を備えるが、ＧａＮ層４が形成されておらず、ＧａＮ層３に換えてＧａＮ層３と同様にｎ型不純物を含むＧａＮ層３ａが、ＧａＮ層３，４の形状と同様の形状に形成され、ショットキー金属５がＧａＮ層３ａの上部表面に形成される点で異なっている。 FIG. 7 is a cross-sectional view of the Schottky barrier diode according to the second embodiment. As shown in FIG. 7, the Schottky barrier diode 100a according to the second embodiment has the same configuration as that of the Schottky barrier diode 100 according to the first embodiment, but the GaN layer 4 is not formed, and the GaN A GaN layer 3a containing n-type impurities is formed in the same shape as the GaN layers 3 and 4 in the same manner as the GaN layer 3 in place of the layer 3, and a Schottky metal 5 is formed on the upper surface of the GaN layer 3a. Is different.

したがって、ショットキーバリアダイオード１００ａは、図８に示すように逆バイアスの場合には、ＧａＮ層３ａの各凸部の斜面側面から広がるような形で空乏層７ａを大きく形成することができる。このため、ショットキーバリアダイオード１００ａでは、ショットキーバリアダイオード１００と同様に、逆バイアスにおいて、ＧａＮ層３ａにおけるキャリアの流れを、空乏層７ａによって適切に遮断することができるため、逆方向リークを十分に低減することができる。 Therefore, in the case of reverse bias as shown in FIG. 8, the Schottky barrier diode 100a can form a large depletion layer 7a so as to spread from the slope side surface of each convex portion of the GaN layer 3a. For this reason, in the Schottky barrier diode 100a, similarly to the Schottky barrier diode 100, the carrier flow in the GaN layer 3a can be appropriately blocked by the depletion layer 7a in reverse bias. Can be reduced.

実施の形態１にかかるショットキーバリアダイオードの断面図である。1 is a cross-sectional view of a Schottky barrier diode according to a first embodiment. 図１に示すショットキーバリアダイオードの逆バイアス時の状態を示す断面図である。It is sectional drawing which shows the state at the time of reverse bias of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの順バイアス時の状態を示す断面図である。It is sectional drawing which shows the state at the time of the forward bias of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 図１に示す選択成長マスクのパターンを示した平面図である。It is the top view which showed the pattern of the selective growth mask shown in FIG. 図１に示す選択成長マスクの他のパターンを示した平面図である。It is the top view which showed the other pattern of the selective growth mask shown in FIG. 実施の形態２にかかるショットキーバリアダイオードの断面図である。FIG. 3 is a cross-sectional view of a Schottky barrier diode according to a second embodiment. 図７に示すショットキーバリアダイオードの逆バイアス時の状態を示す断面図である。It is sectional drawing which shows the state at the time of reverse bias of the Schottky barrier diode shown in FIG. 従来技術にかかるショットキーバリアダイオードの断面図である。It is sectional drawing of the Schottky barrier diode concerning a prior art.

Explanation of symbols

１００、１００ａショットキーバリアダイオード
１基板
２選択成長マスク
３、３ａ、４ＧａＮ層
５ショットキー電極
６オーミック電極
７、７ａ空乏層 100, 100a Schottky barrier diode 1 Substrate 2 Selective growth mask 3, 3a, 4 GaN layer 5 Schottky electrode 6 Ohmic electrode 7, 7a Depletion layer

Claims

In a Schottky barrier diode comprising a substrate, a semiconductor layer formed on the surface of the substrate, a Schottky electrode formed on the semiconductor layer, and an ohmic electrode formed on the back surface of the substrate,
The semiconductor layer has an uneven shape having a tapered protrusion,
The Schottky barrier diode is formed on at least an upper surface of the convex portion.

A selective growth mask film formed on the substrate and having an opening region;
2. The Schottky barrier diode according to claim 1, wherein the tapered convex portion in the semiconductor layer is on an opening region of the selective growth mask film.

The Schottky barrier diode according to claim 1, wherein the semiconductor layer is formed of a nitride-based compound semiconductor.

4. The Schottky barrier diode according to claim 3, wherein the nitride-based semiconductor layer includes at least one of Al, Ga, and In as a group III element.

The Schottky barrier diode according to any one of claims 1 to 4, wherein the convex portion has a substantially triangular cross section including a stacking direction of the semiconductor layers.

The semiconductor layer includes a low resistance layer at least at an upper portion in contact with the Schottky electrode, and the low resistance layer has an electric resistance lower than a lower layer portion of the low resistance layer. The Schottky barrier diode according to any one of 5.

A mask forming step of forming a selective growth mask film having an opening region on the substrate;
A semiconductor formation step of selectively forming a semiconductor layer having an uneven shape with an upper surface having a tapered protrusion in an opening region of the selective growth mask film;
A Schottky electrode forming step of forming a Schottky electrode on the upper surface of the semiconductor layer having a tapered convex portion;
Forming an ohmic electrode on the back surface of the substrate;
The manufacturing method of the Schottky barrier diode characterized by the above-mentioned.