JP5074742B2

JP5074742B2 - Schottky barrier diode

Info

Publication number: JP5074742B2
Application number: JP2006305869A
Authority: JP
Inventors: 正之岩見; 義浩佐藤; 禎宏加藤; 勇樹新山
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2006-11-10
Filing date: 2006-11-10
Publication date: 2012-11-14
Anticipated expiration: 2026-11-10
Also published as: JP2008124217A

Description

この発明は、窒化物半導体層表面を備えたショットキーバリアダイオードに関する。 The present invention relates to a Schottky barrier diode having a nitride semiconductor layer surface.

ショットキーバリアダイオードは、スイッチング電源として広く用いられているため、高耐圧と低いオン抵抗が要求されている。従来のシリコン（Ｓｉ）系材料を用いたショットキーバリアダイオードにおいては、高耐圧を実現するため、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くするとともにキャリア濃度を低くする必要があるのに対し、オン抵抗の低減を実現するため、順バイアスにおいては電子が走行するドリフト層の厚さを薄くし、かつ、キャリア濃度を高くする必要があった。このため、Ｓｉ系材料を用いたショットキーバリアダイオードにおいては、高耐圧と低いオン抵抗との双方を実現することは困難であった。 Since the Schottky barrier diode is widely used as a switching power supply, a high breakdown voltage and a low on-resistance are required. In a conventional Schottky barrier diode using a silicon (Si) -based material, in order to realize a high breakdown voltage, it is necessary to increase the thickness of the drift layer in which the depletion layer spreads in reverse bias and to reduce the carrier concentration. On the other hand, in order to realize a reduction in the on-resistance, it is necessary to reduce the thickness of the drift layer in which electrons travel and to increase the carrier concentration in the forward bias. For this reason, in a Schottky barrier diode using a Si-based material, it is difficult to realize both a high breakdown voltage and a low on-resistance.

そこで、窒化ガリウム（ＧａＮ）半導体は、絶縁膜破壊耐圧が高くドリフト層の厚さを薄くしても高い耐圧が得られるため、近年、高耐圧と低いオン抵抗との双方を実現できるショットキーバリアダイオードとして、ＧａＮ半導体を用いたショットキーバリアダイオードが注目されている。 Therefore, since a gallium nitride (GaN) semiconductor has a high dielectric breakdown voltage and a high breakdown voltage can be obtained even if the thickness of the drift layer is reduced, a Schottky barrier capable of realizing both a high breakdown voltage and a low on-resistance in recent years. As a diode, a Schottky barrier diode using a GaN semiconductor has attracted attention.

このようなＧａＮ系半導体を用いたショットキーバリアダイオードとして、図８に示すショットキーバリアダイオード１１０が提案されている（たとえば、特許文献１参照）。ショットキーバリアダイオード１１０は、Ｓｉ基板１０４上に、窒化アルミニウム（ＡｌＮ）または窒化ガリウム（ＧａＮ）によって形成されたバッファ層１０３と、ＧａＮ半導体によって形成されたＧａＮドリフト層１０２と、ショットキー（アノード）電極１０１とを備え、Ｓｉ基板１０４の裏面に、オーミック（カソード）電極１０５を備える。ショットキーバリアダイオード１１０においては、逆バイアスが印加された場合には、空乏層がＧａＮドリフト層１０２の中を広がっていくため、高耐圧を実現可能である。また、順バイアスが印加された場合には、電子は、オーミック電極からＧａＮドリフト層１０２を通過しショットキー電極が流れる。 As a Schottky barrier diode using such a GaN-based semiconductor, a Schottky barrier diode 110 shown in FIG. 8 has been proposed (see, for example, Patent Document 1). The Schottky barrier diode 110 includes a buffer layer 103 formed of aluminum nitride (AlN) or gallium nitride (GaN) on a Si substrate 104, a GaN drift layer 102 formed of a GaN semiconductor, and a Schottky (anode). And an ohmic (cathode) electrode 105 on the back surface of the Si substrate 104. In the Schottky barrier diode 110, when a reverse bias is applied, the depletion layer spreads in the GaN drift layer 102, so that a high breakdown voltage can be realized. When a forward bias is applied, electrons pass from the ohmic electrode through the GaN drift layer 102 and the Schottky electrode flows.

また、ＧａＮ半導体を用いたショットキーバリアダイオードとして、図９に示すショットキーバリアダイオード２１０が提案されている（たとえば、特許文献２参照）。ショットキーバリアダイオード２１０は、Ｓｉ基板２０２上に、ＡｌＮによって形成されたバッファ層２０３と、ＧａＮ半導体によって形成された第１の半導体層２０４と、窒化アルミニウムガリウム（ＡｌＧａＮ）によって形成された第２の半導体層２０５と、ショットキー電極２０６とを有し、Ｓｉ基板２０２の裏面に、裏面電極２０１を備える。さらに、ショットキーバリアダイオード２１０は、ショットキー電極２０６と同じＳｉ基板２０２表面上には、第２の半導体層２０５、第１の半導体層２０４およびバッファ層２０３を貫通してＳｉ基板２０２に達するビア２０８上に形成されたオーミック電極２０７を有する。 Further, a Schottky barrier diode 210 shown in FIG. 9 has been proposed as a Schottky barrier diode using a GaN semiconductor (see, for example, Patent Document 2). The Schottky barrier diode 210 includes a buffer layer 203 formed of AlN, a first semiconductor layer 204 formed of a GaN semiconductor, and a second layer of aluminum gallium nitride (AlGaN) formed on the Si substrate 202. The semiconductor layer 205 and the Schottky electrode 206 are provided, and the back electrode 201 is provided on the back surface of the Si substrate 202. Further, the Schottky barrier diode 210 has a via that reaches the Si substrate 202 through the second semiconductor layer 205, the first semiconductor layer 204, and the buffer layer 203 on the same surface of the Si substrate 202 as the Schottky electrode 206. An ohmic electrode 207 is formed on 208.

ショットキーバリアダイオード２１０においては、順バイアスが印加された場合には、第１の半導体層２０４と第２の半導体層２０５との界面に形成された２次元ガスによって、ショットキー電極２０６からオーミック電極２０７に電流が流れる。そして、オーミック電極２０７からビア２０８およびＳｉ基板２０２を介して裏面電極２０１に電流が流れる。また、ショットキー電極２０６と裏面電極２０１との間に逆バイアスが印加された場合には、ショットキー電極２０６の下方向の第１の半導体層２０４と第２の半導体層２０５とにおいて空乏層が広がるため、ショットキー電極２０６と裏面電極２０１との間に電流が流れないため、耐電圧を実現できる。 In the Schottky barrier diode 210, when a forward bias is applied, an ohmic electrode is formed from the Schottky electrode 206 by a two-dimensional gas formed at the interface between the first semiconductor layer 204 and the second semiconductor layer 205. A current flows through 207. A current flows from the ohmic electrode 207 to the back electrode 201 through the via 208 and the Si substrate 202. In addition, when a reverse bias is applied between the Schottky electrode 206 and the back electrode 201, a depletion layer is formed in the first semiconductor layer 204 and the second semiconductor layer 205 in the downward direction of the Schottky electrode 206. Since it spreads, current does not flow between the Schottky electrode 206 and the back electrode 201, so that a withstand voltage can be realized.

特開２００３−６０２１２号公報JP 2003-60212 A 特開２００６−１５６４５７号公報JP 2006-156457 A

しかしながら、従来におけるショットキーバリアダイオード１１０においては、Ｓｉ基板とＧａＮの格子定数差や熱膨張係数差による歪みを緩和するため、ＡｌＮを含むバッファ層１０３が設けられている。しかしながら、ＡｌＮは、多数の欠陥を含み、さらに高抵抗であるため、図８に示す縦方向に十分な電流を流すことができず、ショットキーバリアダイオード１１０のオン抵抗を低くすることができないという問題があった。 However, in the conventional Schottky barrier diode 110, a buffer layer 103 containing AlN is provided in order to relieve distortion due to a difference in lattice constant or thermal expansion coefficient between the Si substrate and GaN. However, since AlN includes a large number of defects and has a high resistance, it cannot flow a sufficient current in the vertical direction shown in FIG. 8, and the on-resistance of the Schottky barrier diode 110 cannot be lowered. There was a problem.

また、従来におけるショットキーバリアダイオード２１０においては、ショットキー電極２０６およびオーミック電極２０７の双方がＳｉ基板２０２の同じ面上に形成されているため、オーミック電極２０７領域に対応してチップサイズが大きくなるという問題があった。さらに、ショットキーバリアダイオード２１０においては、ショットキー電極２０６とオーミック電極２０７との距離で耐圧が決まる。このため、ショットキーバリアダイオード２１０においては、高耐圧であるショットキーバリアダイオードを得るためにショットキー電極２０６とオーミック電極２０７との距離を広くする必要があり、チップサイズがさらに大きくなるという問題があった。 In the conventional Schottky barrier diode 210, since both the Schottky electrode 206 and the ohmic electrode 207 are formed on the same surface of the Si substrate 202, the chip size increases corresponding to the ohmic electrode 207 region. There was a problem. Further, in the Schottky barrier diode 210, the breakdown voltage is determined by the distance between the Schottky electrode 206 and the ohmic electrode 207. For this reason, in the Schottky barrier diode 210, it is necessary to increase the distance between the Schottky electrode 206 and the ohmic electrode 207 in order to obtain a Schottky barrier diode having a high breakdown voltage, and there is a problem that the chip size is further increased. there were.

本発明は、上記に鑑みてなされたものであって、オン抵抗が低くチップサイズが小さいショットキーバリアダイオードを提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a Schottky barrier diode having a low on-resistance and a small chip size.

上述した課題を解決し、目的を達成するために、この発明にかかるショットキーバリアダイオードは、基板上にバッファ層を介して設けられた窒化物半導体層表面に第１の電極を備えたショットキーバリアダイオードにおいて、前記基板の裏面から前記バッファ層を貫通して前記窒化物半導体層に到達するビアを設け、前記ビアを介して前記窒化物半導体層に接触する第２の電極を前記基板の裏面に形成することを特徴とする。 In order to solve the above-described problems and achieve the object, a Schottky barrier diode according to the present invention includes a Schottky including a first electrode on the surface of a nitride semiconductor layer provided on a substrate via a buffer layer. In the barrier diode, a via that penetrates the buffer layer from the back surface of the substrate and reaches the nitride semiconductor layer is provided, and a second electrode that contacts the nitride semiconductor layer through the via is provided as a back surface of the substrate It is characterized by forming in.

また、この発明にかかるショットキーバリアダイオードは、前記ビアは、前記第１の電極直下に設けられることを特徴とする。 The Schottky barrier diode according to the present invention is characterized in that the via is provided immediately below the first electrode.

また、この発明にかかるショットキーバリアダイオードは、前記窒化物半導体層は、選択成長によって形成されることを特徴とする。 The Schottky barrier diode according to the present invention is characterized in that the nitride semiconductor layer is formed by selective growth.

また、この発明にかかるショットキーバリアダイオードは、前記第２の電極表面に金属膜を形成し、該金属膜で前記ビアを埋め込むことを特徴とする。 The Schottky barrier diode according to the present invention is characterized in that a metal film is formed on the surface of the second electrode, and the via is filled with the metal film.

また、この発明にかかるショットキーバリアダイオードは、前記第１の電極がショットキー電極である場合、前記第２の電極は、オーミック電極であり、または、前記第１の電極がオーミック電極である場合、前記第２の電極は、ショットキー電極であることを特徴とする。 In the Schottky barrier diode according to the present invention, when the first electrode is a Schottky electrode, the second electrode is an ohmic electrode, or the first electrode is an ohmic electrode. The second electrode is a Schottky electrode.

また、この発明にかかるショットキーバリアダイオードは、前記窒化物半導体層は、ＧａＮを用いて形成されることを特徴とする。 The Schottky barrier diode according to the present invention is characterized in that the nitride semiconductor layer is formed using GaN.

また、この発明にかかるショットキーバリアダイオードは、前記ＧａＮを用いて形成される窒化物半導体層は、ｎ型不純物としてＳｉを含むことを特徴とする。 In the Schottky barrier diode according to the present invention, the nitride semiconductor layer formed using GaN contains Si as an n-type impurity.

また、この発明にかかるショットキーバリアダイオードは、前記基板は、Ｓｉ基板であることを特徴とする。 The Schottky barrier diode according to the present invention is characterized in that the substrate is a Si substrate.

本発明は、基板の裏面からバッファ層を貫通して窒化物半導体層に到達するビアを設け、ビアを介して窒化物半導体層に接触する第２の電極を基板の裏面に形成することによって、高抵抗であるバッファ層を介することなく、基板上にバッファ層を介して設けられた窒化物半導体層表面に第１の電極と第２の電極との間を電気的に接続できるため、オン抵抗が低くチップサイズが小さいショットキーバリアダイオードを実現することが可能になる。 The present invention provides a via that reaches the nitride semiconductor layer through the buffer layer from the back surface of the substrate, and forms a second electrode that contacts the nitride semiconductor layer through the via on the back surface of the substrate, Since the first electrode and the second electrode can be electrically connected to the surface of the nitride semiconductor layer provided on the substrate via the buffer layer without using the high-resistance buffer layer, the on-resistance It is possible to realize a Schottky barrier diode with a low chip size and a small chip size.

以下、図面を参照して、この発明の実施の形態について説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。 Embodiments of the present invention will be described below with reference to the drawings. Note that the present invention is not limited to the embodiments. In the description of the drawings, the same parts are denoted by the same reference numerals. Furthermore, it should be noted that the drawings are schematic, and the relationship between the thickness and width of each layer, the ratio of each layer, and the like are different from the actual ones. Also in the drawings, there are included portions having different dimensional relationships and ratios.

（実施の形態１）
まず、実施の形態１について説明する。図１は、実施の形態１にかかるショットキーバリアダイオードの断面図である。図１に示すように、実施の形態１にかかるショットキーバリアダイオード１０は、Ｓｉ基板１４上に、ＡｌＮによって形成されるＡｌＮバッファ層１３と、ＡｌＮバッファ層１３を介して設けられるとともにＧａＮによって形成されるＧａＮドリフト層１２とが順次設けられている。ＧａＮドリフト層１２は、たとえば５００ｎｍの膜厚を有し、ｎ型不純物として１×１０¹⁶ｃｍ^-3の添加量のＳｉが添加されている。ショットキーバリアダイオード１０は、Ｓｉ基板１４の一方の面であるＧａＮドリフト層１２表面にショットキーバリア接触するショットキー電極１１とを備える。ショットキー電極１１は、たとえば、ニッケル（Ｎｉ）および金（Ａｕ）を含む金属材料によって形成される。 (Embodiment 1)
First, the first embodiment will be described. FIG. 1 is a cross-sectional view of the Schottky barrier diode according to the first embodiment. As shown in FIG. 1, the Schottky barrier diode 10 according to the first embodiment is formed on an Si substrate 14 through an AlN buffer layer 13 formed of AlN, an AlN buffer layer 13, and formed of GaN. The GaN drift layer 12 is sequentially provided. The GaN drift layer 12 has a film thickness of 500 nm, for example, and an addition amount of Si of 1 × 10 ¹⁶ cm ⁻³ is added as an n-type impurity. The Schottky barrier diode 10 includes a Schottky electrode 11 that makes Schottky barrier contact with the surface of the GaN drift layer 12 that is one surface of the Si substrate 14. Schottky electrode 11 is formed of a metal material including, for example, nickel (Ni) and gold (Au).

ショットキーバリアダイオード１０おいては、ショットキー電極１１の直下に、Ｓｉ基板１４の裏面からＡｌＮバッファ層１３を貫通してＧａＮドリフト層１２に到達するビアを設け、このビアを介してＧａＮドリフト層１２に接触するオーミック電極１５がＳｉ基板１４の裏面に形成されている。オーミック電極１５は、たとえば、チタン（Ｔｉ）およびＡｕを含む金属材料によって形成される。ショットキーバリアダイオード１０においては、ビアを埋め込むようにオーミック電極１５表面に形成されためっき層１６を有する。めっき層１６は、熱伝導度の高い金属、たとえば銅によってめっきされることによって、ビアを完全に埋め込んでいる。 In the Schottky barrier diode 10, a via that reaches the GaN drift layer 12 through the AlN buffer layer 13 from the back surface of the Si substrate 14 is provided immediately below the Schottky electrode 11, and the GaN drift layer passes through the via. An ohmic electrode 15 in contact with 12 is formed on the back surface of the Si substrate 14. The ohmic electrode 15 is formed of a metal material containing, for example, titanium (Ti) and Au. The Schottky barrier diode 10 has a plating layer 16 formed on the surface of the ohmic electrode 15 so as to fill the via. The plating layer 16 completely fills the via by being plated with a metal having high thermal conductivity, for example, copper.

つぎに、ショットキーバリアダイオード１０の特性について説明する。図２は、ショットキーバリアダイオード１０に順方向に印加された電圧とショットキーバリアダイオード１０における順方向電流との関係を示す図である。曲線ｌ１は、本実施の形態１にかかるショットキーバリアダイオード１０に対応し、曲線ｌ２は、図８に示す従来のショットキーバリアダイオード１１０に対応する。 Next, the characteristics of the Schottky barrier diode 10 will be described. FIG. 2 is a diagram illustrating the relationship between the voltage applied in the forward direction to the Schottky barrier diode 10 and the forward current in the Schottky barrier diode 10. A curve l1 corresponds to the Schottky barrier diode 10 according to the first embodiment, and a curve l2 corresponds to the conventional Schottky barrier diode 110 shown in FIG.

図２のｌ２に示すように、従来のショットキーバリアダイオード１１０においては、１Ｖの電圧を印加した場合であっても、ほとんど順方向電流が流れず、高いオン抵抗を示していたため、所望の順方向電流を流すためには印加電圧を上げる必要があった。 As indicated by l2 in FIG. 2, in the conventional Schottky barrier diode 110, even when a voltage of 1V is applied, almost no forward current flows and high on-resistance is exhibited. In order to pass the directional current, it was necessary to increase the applied voltage.

これに対し、図２のｌ１に示すように、本実施の形態１にかかるショットキーバリアダイオード１０においては、０．５Ｖ程度の電圧を印加した程度で順方向電流が流れ始める。さらに、ショットキーバリアダイオード１０においては、１Ｖの電圧を印加した場合には、２０ｍＡ以上の大きな順方向電流を流すことができ、従来のショットキーバリアダイオード１１０に比べ、１０倍以上の順方向電流を得ることが可能である。 On the other hand, as indicated by l1 in FIG. 2, in the Schottky barrier diode 10 according to the first embodiment, the forward current starts to flow when a voltage of about 0.5 V is applied. Furthermore, in the Schottky barrier diode 10, when a voltage of 1 V is applied, a large forward current of 20 mA or more can flow, and the forward current is 10 times or more that of the conventional Schottky barrier diode 110. It is possible to obtain

このように、実施の形態１にかかるショットキーバリアダイオード１０においては、Ｓｉ基板１４の裏面からＡｌＮバッファ層１３を貫通してＧａＮドリフト層１２に到達するビア上にオーミック電極１５を形成する。このため、ショットキーバリアダイオード１０においては、ショットキー電極１１とオーミック電極１５とは、多数の欠陥を含み高抵抗であるＡｌＮバッファ層１３を介することなく電気的に接続できるため、図１に示す縦方向に十分な電流を流すことが可能になり、従来と比して、オン抵抗を低くすることができる。特に、ショットキーバリアダイオード１０においては、ショットキー電極１１の直下にビアを設けオーミック電極１５を形成することによって、ＧａＮドリフト層１２における電子の通過経路を短くできるため、順方向電流を上げることができ、オン抵抗を低くすることができる。 As described above, in the Schottky barrier diode 10 according to the first embodiment, the ohmic electrode 15 is formed on the via that penetrates the AlN buffer layer 13 from the back surface of the Si substrate 14 and reaches the GaN drift layer 12. For this reason, in the Schottky barrier diode 10, the Schottky electrode 11 and the ohmic electrode 15 can be electrically connected without passing through the AlN buffer layer 13 that includes a large number of defects and has a high resistance, and therefore is shown in FIG. A sufficient current can flow in the vertical direction, and the on-resistance can be lowered as compared with the conventional case. In particular, in the Schottky barrier diode 10, by providing a via immediately below the Schottky electrode 11 and forming the ohmic electrode 15, the electron passage path in the GaN drift layer 12 can be shortened, so that the forward current can be increased. On-resistance can be lowered.

また、ショットキーバリアダイオード１０においては、逆バイアスが印加された場合には、従来技術にかかるショットキーバリアダイオード１１０と同様に、空乏層がＧａＮドリフト層１２の中を広がることができるため、高耐圧を保持することも可能である。 Further, in the Schottky barrier diode 10, when a reverse bias is applied, the depletion layer can spread in the GaN drift layer 12, as in the Schottky barrier diode 110 according to the prior art. It is also possible to maintain a breakdown voltage.

また、ショットキーバリアダイオード１０は、従来技術にかかるショットキーバリアダイオード２１０のようにオーミック電極をショットキー電極１１と同じ面上に形成する必要もないため、小さなチップサイズを維持することが可能である。 In addition, unlike the Schottky barrier diode 210 according to the prior art, the Schottky barrier diode 10 does not need to form an ohmic electrode on the same surface as the Schottky electrode 11, and thus can maintain a small chip size. is there.

さらに、本実施の形態１にかかるショットキーバリアダイオード１０においては、めっき層１６を形成してビアを熱伝導性の高い金属で埋め込むため、ショットキーバリアダイオードにおける放熱性を向上することが可能になり、さらに良好な特性を有するショットキーバリアダイオードを実現することが可能になる。 Furthermore, in the Schottky barrier diode 10 according to the first embodiment, since the plated layer 16 is formed and the via is embedded with a metal having high thermal conductivity, the heat dissipation in the Schottky barrier diode can be improved. Thus, a Schottky barrier diode having better characteristics can be realized.

つぎに、実施の形態１にかかるショットキーバリアダイオード１０の製造方法について説明する。図３は、図１に示すショットキーバリアダイオード１０の製造方法を説明する図である。なお、本実施の形態１にかかるショットキーバリアダイオード１０は、従来のＳｉ基板を用いた半導体素子製造技術をそのまま使用することが可能である。 Next, a method for manufacturing the Schottky barrier diode 10 according to the first embodiment will be described. FIG. 3 is a diagram for explaining a method of manufacturing the Schottky barrier diode 10 shown in FIG. Note that the Schottky barrier diode 10 according to the first embodiment can use a conventional semiconductor element manufacturing technique using a Si substrate as it is.

まず、図３（１）に示すように、Ｓｉ基板１４上に、たとえば有機金属気相成長法（ＭＯＣＶＤ）を用いることによって、ＡｌＮによって形成されるＡｌＮバッファ層１３、および、ＧａＮ半導体によって形成されるＧａＮドリフト層１２を順次積層する。ＡｌＮバッファ層１３の積層においては、原料ガスとしてトリメチルアルミニウムを用い、ＧａＮドリフト層１２の積層においては、原料ガスとしてトリメチルガリウムおよびアンモニアを用いる。また、ＧａＮドリフト層１２へのｎ型不純物としてＳｉを添加するために、シランガスを用いる。そして、ＧａＮドリフト層１２上にＮｉ／Ａｕを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、ショットキー電極１１を形成する。 First, as shown in FIG. 3A, an AlN buffer layer 13 made of AlN and a GaN semiconductor are formed on the Si substrate 14 by using, for example, metal organic chemical vapor deposition (MOCVD). GaN drift layers 12 are sequentially stacked. In the lamination of the AlN buffer layer 13, trimethylaluminum is used as the source gas, and in the lamination of the GaN drift layer 12, trimethylgallium and ammonia are used as the source gas. Further, silane gas is used to add Si as an n-type impurity to the GaN drift layer 12. Then, after depositing a metal material containing Ni / Au on the GaN drift layer 12 by sputtering, the Schottky electrode 11 is formed through a photolithography process and an etching process.

その後、Ｓｉ基板１４のショットキー電極１１側に保護膜を形成した後、Ｓｉ基板１４の裏面に対する機械研磨によって、Ｓｉ基板１４を約１００μｍまで研磨する。そして、図３（２）に示すように、フォトリソグラフィー工程および硫化フッ素プラズマを用いたドライエッチング工程をＳｉ基板１４の裏面に対して行なうことによって、ショットキー電極１１直下にビア１７を形成する。このビア１７は、Ｓｉ基板１４、ＡｌＮバッファ層１３を貫通し、ＧａＮドリフト層１２に達する深さを有する。なお、ビア１７は、ＧａＮドリフト層１２とＡｌＮバッファ層１３との界面状態の影響を受けることを避けるため、ＡｌＮバッファ層１３とＧａＮドリフト層１２との界面よりＧａＮドリフト層１２側まで掘り下げた方がよい。 Thereafter, after forming a protective film on the Schottky electrode 11 side of the Si substrate 14, the Si substrate 14 is polished to about 100 μm by mechanical polishing on the back surface of the Si substrate 14. Then, as shown in FIG. 3B, a via 17 is formed immediately below the Schottky electrode 11 by performing a photolithography process and a dry etching process using fluorine sulfide plasma on the back surface of the Si substrate 14. The via 17 has a depth that penetrates the Si substrate 14 and the AlN buffer layer 13 and reaches the GaN drift layer 12. The via 17 is dug down from the interface between the AlN buffer layer 13 and the GaN drift layer 12 to the GaN drift layer 12 side in order to avoid the influence of the interface state between the GaN drift layer 12 and the AlN buffer layer 13. Is good.

つぎに、Ｓｉ基板１４の裏面上に、Ｔｉ／Ａｕを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、オーミック電極１５を形成する。そして、銅などの熱伝導性の高い金属でビア１７を完全に埋め込み、めっき層１６を形成することによって、ショットキーバリアダイオード１０を製造することができる。なお、ショットキー電極１１およびオーミック電極１５は、直径１００μｍの円盤形状を有するため、チップ面積が小さく、小型の電源素子の作成に有用である。上記実施形態では、ＡｌＮバッファ層１３のみを示したが、適宜バッファ層の構造は変えてよい。例えば、ＡｌＮ層とＧａＮ層を交互に積層したバッファ層を設けてもよく、そのようなバッファ層の構成では、少なくとも絶縁性であるＡｌＮ層を貫通するようにビア１７を設ければよい。 Next, a metal material containing Ti / Au is deposited on the back surface of the Si substrate 14 by sputtering, and then an ohmic electrode 15 is formed through a photolithography process and an etching process. The via 17 is completely filled with a metal having high thermal conductivity such as copper, and the plated layer 16 is formed, whereby the Schottky barrier diode 10 can be manufactured. Since the Schottky electrode 11 and the ohmic electrode 15 have a disk shape with a diameter of 100 μm, the chip area is small, which is useful for producing a small power supply element. In the above embodiment, only the AlN buffer layer 13 is shown, but the structure of the buffer layer may be changed as appropriate. For example, a buffer layer in which AlN layers and GaN layers are alternately stacked may be provided. In such a buffer layer configuration, the vias 17 may be provided so as to penetrate at least the insulating AlN layer.

（実施の形態２）
つぎに、実施の形態について説明する。図４は、実施の形態２にかかるショットキーバリアダイオードの断面図である。図４に示すように、実施の形態２にかかるショットキーバリアダイオード２０においては、ＧａＮによって形成されるＧａＮドリフト層２２の厚膜化のため、ＧａＮドリフト層２２は、選択成長によって形成される。 (Embodiment 2)
Next, an embodiment will be described. FIG. 4 is a cross-sectional view of the Schottky barrier diode according to the second embodiment. As shown in FIG. 4, in the Schottky barrier diode 20 according to the second embodiment, the GaN drift layer 22 is formed by selective growth in order to increase the thickness of the GaN drift layer 22 formed of GaN.

ショットキーバリアダイオード２０においては、Ｓｉ基板１４上に碁盤目状に形成された選択成長マスク２７以外の領域に、図１に示すＡｌＮバッファ層１３と同様に機能するＡｌＮバッファ層２３および図１に示すＧａＮドリフト層１２と同様に機能するＧａＮドリフト層２２が形成される。選択成長マスク２７は、たとえば、１０μｍ間隔で１辺が４０μｍの正方形の開口部が配列するように形成される。このため、Ｓｉ基板１４上部から見た場合、選択成長マスク２７における各開口部から露出するＳｉ基板１４上に、正方形状のＡｌＮバッファ層２３およびＧａＮドリフト層２２がそれぞれ成長する。 In the Schottky barrier diode 20, an AlN buffer layer 23 that functions in the same manner as the AlN buffer layer 13 shown in FIG. 1 and a region other than the selective growth mask 27 formed in a grid pattern on the Si substrate 14 and FIG. A GaN drift layer 22 is formed that functions similarly to the GaN drift layer 12 shown. The selective growth mask 27 is formed, for example, such that square openings having a side of 40 μm are arranged at intervals of 10 μm. Therefore, when viewed from the top of the Si substrate 14, the square AlN buffer layer 23 and the GaN drift layer 22 are grown on the Si substrate 14 exposed from the openings in the selective growth mask 27.

ショットキーバリアダイオード２０においては、各ＧａＮドリフト層２２上に、それぞれショットキー電極１１が設けられている。そして、ショットキーバリアダイオード２０においては、複数のショットキー電極１１と接続する上部配線電極２９が設けられている。そして、各ショットキー電極１１直下には、Ｓｉ基板１４の裏面からＡｌＮバッファ層２３を貫通してＧａＮドリフト層２２に到達するビアを設け、このビアを介してＧａＮドリフト層２２に接触するオーミック電極１５が形成されるとともに、ビアを埋め込むようにオーミック電極１５表面に形成されためっき層１６を有する。 In the Schottky barrier diode 20, the Schottky electrode 11 is provided on each GaN drift layer 22. In the Schottky barrier diode 20, an upper wiring electrode 29 connected to the plurality of Schottky electrodes 11 is provided. A via that reaches the GaN drift layer 22 through the AlN buffer layer 23 from the back surface of the Si substrate 14 is provided immediately below each Schottky electrode 11, and the ohmic electrode that contacts the GaN drift layer 22 through the via. 15 and a plating layer 16 formed on the surface of the ohmic electrode 15 so as to fill the via.

ところで、実施の形態１にかかるショットキーバリアダイオード１０のように、Ａｌバッファ層およびＧａＮドリフト層をＳｉ基板１４上に一様に形成した場合には、膜面積が大きくなり膜全体が歪むため、Ａｌバッファ層およびＧａＮドリフト層にクラックが発生してしまう。このため、Ａｌバッファ層およびＧａＮドリフト層をＳｉ基板１４上に一様に形成した場合には、ＧａＮドリフト層の膜厚は、０．５μｍ程度までしか厚くすることができず、ＧａＮドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を図ることが難しい場合があった。 By the way, when the Al buffer layer and the GaN drift layer are uniformly formed on the Si substrate 14 as in the Schottky barrier diode 10 according to the first embodiment, the film area becomes large and the entire film is distorted. Cracks occur in the Al buffer layer and the GaN drift layer. For this reason, when the Al buffer layer and the GaN drift layer are uniformly formed on the Si substrate 14, the film thickness of the GaN drift layer can be increased only to about 0.5 μm. In some cases, it is difficult to increase the breakdown voltage of the Schottky barrier diode by increasing the film thickness.

これに対し、ショットキーバリアダイオード２０においては、選択成長マスク２７を設けて選択成長マスク２７以外の領域にＡｌＮバッファ層２３およびＧａＮドリフト層２２を選択的に成長しており、Ｓｉ基板１４上にＡｌＮバッファ層２３およびＧａＮドリフト層２２を一様に形成していない。このため、ショットキーバリアダイオード２０においては、ＡｌＮバッファ層２３およびＧａＮドリフト層２２の膜面積を小さくすることができ、膜面積が大きいために発生していたクラックの発生を回避することが可能になる。 On the other hand, in the Schottky barrier diode 20, the selective growth mask 27 is provided, and the AlN buffer layer 23 and the GaN drift layer 22 are selectively grown in a region other than the selective growth mask 27. The AlN buffer layer 23 and the GaN drift layer 22 are not formed uniformly. Therefore, in the Schottky barrier diode 20, the film areas of the AlN buffer layer 23 and the GaN drift layer 22 can be reduced, and the generation of cracks that have occurred due to the large film area can be avoided. Become.

この結果、ショットキーバリアダイオード２０においては、ショットキーバリアダイオード１０と比して、ＧａＮドリフト層２２の厚さを厚くすることができ、ＧａＮドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を実現することが可能になる。具体的には、ショットキーバリアダイオード２０においては、ＧａＮドリフト層２２を、実施の形態１にかかるショットキーバリアダイオード１０における０．５μｍの膜厚から、５μｍの膜厚まで厚くすることが可能になる。この結果、ショットキーバリアダイオード２０においては、逆バイアス印加時の耐圧を、ショットキーバリアダイオード１０における１００Ｖ程度から５００Ｖ以上にまで高くすることができる。 As a result, in the Schottky barrier diode 20, the GaN drift layer 22 can be made thicker than the Schottky barrier diode 10, and the Schottky barrier diode has a high breakdown voltage due to the thick GaN drift layer. Can be realized. Specifically, in the Schottky barrier diode 20, the GaN drift layer 22 can be increased from the thickness of 0.5 μm to the thickness of 5 μm in the Schottky barrier diode 10 according to the first embodiment. Become. As a result, in the Schottky barrier diode 20, the breakdown voltage during reverse bias application can be increased from about 100 V to 500 V or more in the Schottky barrier diode 10.

また、実施の形態２においては、複数のショットキー電極１１を上部配線電極２９によって接続することによって、複数個のショットキーバリアダイオード２０を結合可能である。このため、実施の形態２においては、上部配線電極２９によって結合したショットキーバリアダイオードの個数に応じて、順方向電流の増大を制御することが可能である。また、上部配線電極２９によって結合したショットキーバリアダイオードの個数を増減することによって、所望のチップサイズのショットキーバリアダイオードを得ることが可能であるため、小型の電源素子の作成にさらに有用である。 In the second embodiment, the plurality of Schottky barrier diodes 20 can be coupled by connecting the plurality of Schottky electrodes 11 by the upper wiring electrode 29. For this reason, in the second embodiment, it is possible to control the increase in forward current according to the number of Schottky barrier diodes coupled by the upper wiring electrode 29. Further, by increasing or decreasing the number of Schottky barrier diodes coupled by the upper wiring electrode 29, it is possible to obtain a Schottky barrier diode having a desired chip size, which is further useful for producing a small power supply element. .

また、実施の形態２においては、実施の形態１と同様に、Ｓｉ基板１４の裏面からＡｌＮバッファ層２３を貫通してＧａＮドリフト層２２に到達するビア上にオーミック電極１５を形成するため、ビアを設けずにシリコン基板に直接形成する従来技術にかかるショットキーバリアダイオードと比して、順方向電流を１０倍以上に増加させることが可能である。 In the second embodiment, as in the first embodiment, the ohmic electrode 15 is formed on the via that penetrates the AlN buffer layer 23 from the back surface of the Si substrate 14 and reaches the GaN drift layer 22. Compared with the Schottky barrier diode according to the prior art which is directly formed on the silicon substrate without providing the gate electrode, it is possible to increase the forward current 10 times or more.

つぎに、実施の形態２にかかるショットキーバリアダイオード２０の製造方法について説明する。図５は、図４に示すショットキーバリアダイオード２０の製造方法を説明する図である。 Next, a method for manufacturing the Schottky barrier diode 20 according to the second embodiment will be described. FIG. 5 is a diagram for explaining a method of manufacturing the Schottky barrier diode 20 shown in FIG.

まず、Ｓｉ基板１４上に、プラズマ化学気相成長法（ＰＣＶＤ）を用いて、１００ｎｍの膜厚のＳｉＮ膜またはＳｉＯ₂膜を形成する。誘電体エッチング工程においては、ＳｉＮ膜に対しては、ＣＦ₄ガスを用いたＲＩＥエッチングを行ない、ＳｉＯ₂膜に対しては、緩衝フッ酸エッチングを行なう。そして、図５（１）に示すように、フォトリソグラフィー工程および誘電体エッチング工程を経ることによって、１０μｍ間隔で１辺が４０μｍの正方形の開口部を有する選択成長マスク２７を形成する。 First, a 100 nm-thickness SiN film or SiO ₂ film is formed on the Si substrate 14 by plasma enhanced chemical vapor deposition (PCVD). In the dielectric etching step, RIE etching using CF ₄ gas is performed on the SiN film, and buffered hydrofluoric acid etching is performed on the SiO ₂ film. Then, as shown in FIG. 5A, through a photolithography process and a dielectric etching process, a selective growth mask 27 having square openings with sides of 40 μm at intervals of 10 μm is formed.

つぎに、図５（２）に示すように、図３（１）に示す場合と同様に、ＡｌＮによって形成されるＡｌＮバッファ層２３、および、ＧａＮ半導体によって形成されるＧａＮドリフト層２２を順次積層する。この場合、５μｍの膜厚のＧａＮドリフト層２３の膜厚が形成される。また、ＧａＮドリフト層２２には、ｎ型不純物として１×１０¹⁶ｃｍ^-3の添加量のＳｉが添加されている。そして、ＧａＮドリフト層２２上に、Ｎｉ／Ａｕを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、たとえば２０μｍ角の大きさを有するショットキー電極１１を形成する。 Next, as shown in FIG. 5 (2), similarly to the case shown in FIG. 3 (1), an AlN buffer layer 23 formed of AlN and a GaN drift layer 22 formed of GaN semiconductor are sequentially stacked. To do. In this case, the film thickness of the GaN drift layer 23 having a film thickness of 5 μm is formed. The GaN drift layer 22 is doped with Si having an addition amount of 1 × 10 ¹⁶ cm ⁻³ as an n-type impurity. Then, after depositing a metal material containing Ni / Au on the GaN drift layer 22 by sputtering, the Schottky electrode 11 having a size of, for example, 20 μm square is formed by performing a photolithography process and an etching process.

つぎに、ＰＣＶＤによって、ＳｉＯ₂によって形成される絶縁膜を堆積し、ＧａＮドリフト層２２を絶縁膜内に埋め込み、化学的機械研磨（ＣＭＰ）処理を行なって絶縁膜表面を平坦化することによって、各ＧａＮドリフト層２２間に埋込み絶縁膜２８が埋め込まれる。その後、フォトリソグラフィー工程およびエッチング工程を経ることによって、ショットキー電極１１上の絶縁膜のみを除去し、図５（３）に示すように、ショットキー電極１１上およびＧａＮドリフト層２２上に真空蒸着法を用いてＡｌである上部電極２９を形成する。この結果、隣接した複数のショットキー電極１１が上部電極２９によって接続されるため、複数のショットキーバリアダイオードが電気的に結合することになる。 Next, an insulating film formed of SiO ₂ is deposited by PCVD, the GaN drift layer 22 is embedded in the insulating film, and a chemical mechanical polishing (CMP) process is performed to planarize the insulating film surface, A buried insulating film 28 is buried between the GaN drift layers 22. Thereafter, only an insulating film on the Schottky electrode 11 is removed through a photolithography process and an etching process, and vacuum deposition is performed on the Schottky electrode 11 and the GaN drift layer 22 as shown in FIG. The upper electrode 29 made of Al is formed using the method. As a result, a plurality of adjacent Schottky electrodes 11 are connected by the upper electrode 29, so that a plurality of Schottky barrier diodes are electrically coupled.

そして、実施の形態１と同様に、図５（４）に示すように、Ｓｉ基板１４のショットキー電極１１側に保護膜を形成した後、Ｓｉ基板１４の裏面に対する機械研磨によって、Ｓｉ基板１４を約１００μｍまで研磨し、フォトリソグラフィー工程およびエッチング工程をＳｉ基板１４の裏面に対して行なうことによって、各ショットキー電極１１直下にそれぞれビア１７を形成する。このビア１７は、Ｓｉ基板１４、ＡｌＮバッファ層１３を貫通し、ＧａＮドリフト層１２に達する深さを有する。なお、ビア１７は、実施の形態１と同様に、ＡｌＮバッファ層１３とＧａＮドリフト層１２との界面よりＧａＮドリフト層１２側まで掘り下げた方がよい。 Similarly to the first embodiment, after forming a protective film on the Schottky electrode 11 side of the Si substrate 14 as shown in FIG. 5 (4), the Si substrate 14 is mechanically polished on the back surface of the Si substrate 14. Is polished to about 100 μm, and a photolithography process and an etching process are performed on the back surface of the Si substrate 14, thereby forming vias 17 immediately below the respective Schottky electrodes 11. The via 17 has a depth that penetrates the Si substrate 14 and the AlN buffer layer 13 and reaches the GaN drift layer 12. As in the first embodiment, the via 17 is preferably dug down from the interface between the AlN buffer layer 13 and the GaN drift layer 12 to the GaN drift layer 12 side.

そして、図５（５）に示すように、実施の形態１と同様に、Ｓｉ基板１４の裏面上に、オーミック電極１５を形成後、銅などの熱伝導性の高い金属でビア１７を完全に埋め込み、めっき層１６を形成することによって、ショットキーバリアダイオード２０を製造することができる。 Then, as shown in FIG. 5 (5), as in the first embodiment, after the ohmic electrode 15 is formed on the back surface of the Si substrate 14, the via 17 is completely made of a metal having high thermal conductivity such as copper. By embedding and forming the plating layer 16, the Schottky barrier diode 20 can be manufactured.

（実施の形態３）
つぎに、実施の形態３について説明する。図６は、実施の形態３にかかるショットキーバリアダイオードの断面図である。図６に示すように、実施の形態３にかかるショットキーバリアダイオード３０は、図１に示すショットキーバリアダイオード１０と電極配置が逆である。すなわち、Ｓｉ基板１４裏面上にショットキー電極３１が形成されており、ＧａＮドリフト層１２上にオーミック電極３５が形成されている。 (Embodiment 3)
Next, a third embodiment will be described. FIG. 6 is a sectional view of the Schottky barrier diode according to the third embodiment. As shown in FIG. 6, the Schottky barrier diode 30 according to the third embodiment has an electrode arrangement opposite to that of the Schottky barrier diode 10 shown in FIG. 1. That is, the Schottky electrode 31 is formed on the back surface of the Si substrate 14, and the ohmic electrode 35 is formed on the GaN drift layer 12.

ところで、ショットキーバリアダイオードの発熱は、主として、ショットキーバリア接触を行なうショットキー電極側で生じる。実施の形態３においては、発熱するショットキー電極３１を、放熱性が良好であるＳｉ基板１４の裏面側に設けることによって、ショットキーバリアダイオードの放熱性を改善することができ、温度特性向上を実現することができる。 By the way, heat generation of the Schottky barrier diode mainly occurs on the Schottky electrode side that performs the Schottky barrier contact. In the third embodiment, the heat dissipation of the Schottky barrier diode can be improved by providing the Schottky electrode 31 that generates heat on the back side of the Si substrate 14 that has good heat dissipation, and the temperature characteristics are improved. Can be realized.

つぎに、実施の形態３にかかるショットキーバリアダイオード３０の製造方法について説明する。図７は、図６に示すショットキーバリアダイオード３０の製造方法を説明する図である。図７（１）に示すように、実施の形態１と同様に、ＭＯＣＶＤ法を用いて、ＡｌＮバッファ層１３およびＧａＮドリフト層１２を順次積層する。そして、ＧａＮドリフト層１２上にＮｉ／Ａｕを含む金属材料をスパッタによって蒸着した後、フォトリソグラフィー工程およびエッチング工程を経ることによって、オーミック電極３５を形成する。 Next, a method for manufacturing the Schottky barrier diode 30 according to the third embodiment will be described. FIG. 7 is a diagram for explaining a method of manufacturing the Schottky barrier diode 30 shown in FIG. As shown in FIG. 7A, similarly to the first embodiment, the AlN buffer layer 13 and the GaN drift layer 12 are sequentially stacked using the MOCVD method. Then, after depositing a metal material containing Ni / Au on the GaN drift layer 12 by sputtering, an ohmic electrode 35 is formed through a photolithography process and an etching process.

そして、図７（２）に示すように、実施の形態１と同様に、Ｓｉ基板１４のオーミック電極３５側に保護膜を形成した後、Ｓｉ基板１４の裏面を研磨し、フォトリソグラフィー工程およびドライエッチング工程をＳｉ基板１４の裏面に対して行なうことによって、オーミック電極３５直下にビア１７を形成する。 Then, as shown in FIG. 7B, as in the first embodiment, after forming a protective film on the ohmic electrode 35 side of the Si substrate 14, the back surface of the Si substrate 14 is polished, and a photolithography process and a dry process are performed. By performing an etching process on the back surface of the Si substrate 14, the via 17 is formed immediately below the ohmic electrode 35.

そして、図７（３）に示すように、Ｓｉ基板１４の裏面上に、ショットキー電極３１を形成後、銅などの熱伝導性の高い金属でビア１７を完全に埋め込み、めっき層１６を形成することによって、ショットキーバリアダイオード３０を製造することができる。 Then, as shown in FIG. 7 (3), after forming the Schottky electrode 31 on the back surface of the Si substrate 14, the via 17 is completely buried with a metal having high thermal conductivity such as copper, and the plating layer 16 is formed. By doing so, the Schottky barrier diode 30 can be manufactured.

なお、本実施の形態１〜３においては、Ｓｉ基板を用いた場合について説明したが、これに限らず、サファイア基板またはＳｉＣ基板を使用してもよい。また、本実施の形態１〜３においては、バッファ層は、ＡｌＮバッファ層１３，２３である場合について説明したが、これに限らず、ＡｌＮおよびＧａＮの多層膜であってもよい。 In addition, in this Embodiment 1-3, although the case where Si substrate was used was demonstrated, you may use not only this but a sapphire substrate or a SiC substrate. In the first to third embodiments, the case where the buffer layers are the AlN buffer layers 13 and 23 has been described. However, the present invention is not limited to this, and a multilayer film of AlN and GaN may be used.

実施の形態１にかかるショットキーバリアダイオードの断面図である。1 is a cross-sectional view of a Schottky barrier diode according to a first embodiment. 図１に示すショットキーバリアダイオードに順方向に印加された電圧とショットキーバリアダイオードにおける順方向電流との関係を示す図である。It is a figure which shows the relationship between the voltage applied to the Schottky barrier diode shown in FIG. 1 in the forward direction, and the forward current in a Schottky barrier diode. 図１に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 実施の形態２にかかるショットキーバリアダイオードの断面図である。FIG. 3 is a cross-sectional view of a Schottky barrier diode according to a second embodiment. 図４に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 実施の形態３にかかるショットキーバリアダイオードの断面図である。FIG. 4 is a cross-sectional view of a Schottky barrier diode according to a third embodiment. 図６に示すショットキーバリアダイオードの製造方法を説明する図である。It is a figure explaining the manufacturing method of the Schottky barrier diode shown in FIG. 従来技術にかかるショットキーバリアダイオードの断面図である。It is sectional drawing of the Schottky barrier diode concerning a prior art. 従来技術にかかるショットキーバリアダイオードの断面図である。It is sectional drawing of the Schottky barrier diode concerning a prior art.

Explanation of symbols

１０，２０，３０，１１０，２１０ショットキーバリアダイオード
１１，３１，１０１，２０６ショットキー電極
１２，２２，１０２ＧａＮドリフト層
１３，２３ＡｌＮバッファ層
１４，１０４，２０２Ｓｉ基板
１５，３５，１０５，２０７オーミック電極
１６めっき層
２７選択成長マスク
２８埋込み絶縁膜
２９上部配線電極
１０３，２０３バッファ層
２０１裏面電極
２０４第１の半導体層
２０５第２の半導体層
２０８ビア 10, 20, 30, 110, 210 Schottky barrier diode 11, 31, 101, 206 Schottky electrode 12, 22, 102 GaN drift layer 13, 23 AlN buffer layer 14, 104, 202 Si substrate 15, 35, 105, 207 ohmic electrode 16 plating layer 27 selective growth mask 28 buried insulating film 29 upper wiring electrode 103, 203 buffer layer 201 back electrode 204 first semiconductor layer 205 second semiconductor layer 208 via

Claims

In a Schottky barrier diode including a first electrode on the surface of a nitride semiconductor layer provided on a substrate via a buffer layer,
The nitride semiconductor layer comprises a plurality of regions formed by selective growth in a region of an opening of a selective growth mask formed on the substrate,
Providing a via from the back surface of the substrate through the buffer layer to reach the nitride semiconductor layer, and forming a second electrode in contact with the nitride semiconductor layer through the via on the back surface of the substrate; A Schottky barrier diode characterized by

The Schottky barrier diode according to claim 1, wherein the via is provided immediately below the first electrode.

Wherein the second electrode surface to form a metal film, the Schottky barrier diode according to claim 1 or 2, characterized in that filling the via with the metal film.

Vias of the first electrode and the second electrode are provided in each region of the nitride semiconductor layer, and wiring electrodes connecting the first electrodes on the first electrodes The Schottky barrier diode according to claim 1, wherein the Schottky barrier diode is provided.

When the first electrode is a Schottky electrode, the second electrode is an ohmic electrode, or when the first electrode is an ohmic electrode, the second electrode is a Schottky electrode. The Schottky barrier diode according to claim 1, wherein the Schottky barrier diode is provided.

The Schottky barrier diode according to claim 1, wherein the nitride semiconductor layer is formed using GaN.

The Schottky barrier diode according to claim 6, wherein the nitride semiconductor layer formed using GaN contains Si as an n-type impurity.

The Schottky barrier diode according to claim 1, wherein the substrate is a Si substrate.