JP2010010897A

JP2010010897A - 多重化装置同期化処理装置及び多重化装置同期化処理方法

Info

Publication number: JP2010010897A
Application number: JP2008165860A
Authority: JP
Inventors: Katsuyoshi Nyudo; 勝義入道
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-06-25
Filing date: 2008-06-25
Publication date: 2010-01-14

Abstract

【課題】多重化装置の同期化処理を高速でかつ短時間に実現する。
【解決手段】第１の装置と、前記第１の装置と相互にネットワークで接続されている第２の装置と、を備え、前記第１の装置が、第１のデバイスに同期情報及びその同期情報を格納しているアドレス（以下、「同期情報アドレス」と表記する。）を要求する。前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、前記第２の装置にバースト転送方式にて転送する。前記第２の装置が、前記転送手段により転送されてきた前記同期情報同期情報及び前記同期情報アドレスを第２のデバイスにバースト転送方式にて送信する。前記同期情報及び前記同期情報アドレスに基づいて前記第２のデバイスの同期情報を更新する。
【選択図】図１

Description

本発明は多重化装置の同期化処理に関する。

近年、半導体デバイスは高集積化、高周波数化し、回路規模が飛躍的に増大している。そして、これに伴い半導体デバイスを備えた装置がサービスに影響する重要情報を多く実装することになった。その中でも特に重要な装置は、サービスが中断することがないように、多重化装置とすることにより装置の動作に障害が発生した際に生じるリスクを回避する。多重化装置の例として二重化装置が挙げられる。

ここで、本発明に関連する技術として２重化装置の同期化処理の例を図５を用いて説明する。

図５を参照すると、２重化装置はＡＣＴ系装置５００とＳＢＹ系装置６００を有している。

ＡＣＴ系装置５００は、ＣＰＵ５０４を有しておりＣＰＵバス５０６を介してバス制御部５０３に接続されている。一方、ＳＢＹ系装置６００は、ＣＰＵ６０４を有しておりＣＰＵバス６０６を介してバス制御部６０３に接続されている。

そして、両系装置のバス制御部５０３、６０３はデュアルバス３００で相互に接続される。

また、ＡＣＴ系装置５００のバス制御部５０３は、コントロールバス５０５を介してデバイスＡ５０１、Ｂ５０２と接続し、ＳＢＹ系装置６００のバス制御部６０３は、コントロールバス６０５を介してデバイスＡ６０１、Ｂ６０２と接続する。

２重化装置の同期化処理は、ＡＣＴ系装置５００のＣＰＵ５０４がメインで行う。ＡＣＴ系装置５００のＣＰＵ５０４は、ＡＣＴ系装置５００のデバイスＡ５０１又はデバイスＢ５０２に対してコントロールバス５０５を介してアクセスし、同期情報を読み出した後、その同期情報と同期情報のアドレス（Ｉ／Ｏ：Input/Output）をＡＣＴ系装置５００のバス制御部５０３に転送する。ＡＣＴ系装置バス制御部５０３は、ＣＰＵ５０４から転送された同期情報と同期情報のアドレスを、ＳＢＹ系装置６００のバス制御部６０３に転送する。ＳＢＹ系装置６００のバス制御部６０３は、ＳＢＹ系装置６００のデバイスＡ６０１又はデバイスＢ６０２に対し、コントロールバス６０５を介して同期情報と同期情報のアドレスを転送する。ＳＢＹ系装置デバイスＡ６０１、Ｂ６０２は、同期情報と同期情報のアドレスを受け取り、同期情報を同期情報のアドレス位置に書き込み、同期情報を更新させる。

以上の処理を行うことにより２重化装置の同期化を実現している。上述のような構成を採用する関連技術が記載されている文献として、例えば、特許文献１が挙げられる。
特開平０４−２３６５３１号公報

しかしながら、上述のような構成を採用する２重化装置の同期化処理においては、次のような問題がある。

第１の問題は、ソフトウェアにより同期化処理を行う為、同期情報数に比例して同期化処理時間が長くなるということである。上述した処理を、全ての同期情報の分だけ行うためである。これにより通常のコントロールバス、デュアルバスのアクセスシーケンスで同期化処理を行う為、同期化処理時間が長くなる点が問題である。

そして、上述の第１の問題に起因して、次の問題点が新たに発生する。

第２の問題は、ＣＰＵ５０４、６０４において同期化処理は高優先タスクな為、同期化処理中、低優先タスクが実行できない。即ち、同期化処理タスクにより、ＣＰＵ５０４、６０４の処理能力に影響を与える。従って、同期化処理時間が長くなればなるほど、低優先タスクは実行されずタイムアウトする可能性があるということである。

第３の問題は、同期化処理中にＡＣＴ系装置で障害が発生した場合、２重化装置の両系装置障害となり、サービスが中断される。従って、同期化処理時間が長くなればなるほど、サービスが中断する可能性が高くなるということである。

第４の問題は次の通りである。同期化処理は、ＡＣＴ系装置運転中（サービス中）に実施されるので、サービスに影響を与えないことが大前提である。しかし、実際、同期化処理の同期情報のコピーは、データ処理デバイスであるＡＣＴ系装置のデバイスＡ１、Ｂ２に対し、データ処理中に割り込んで処理を一時停止させて、同期情報を読み出すこととなる。そのため、デバイスＡ１、Ｂ２のデータ処理能力に影響を与える。特にデータ処理能力がシビアであればあるほど、その影響は大きい。すなわち、同期化処理時間が長くなればなるほど、デバイスＡ１、Ｂ２のデータ処理能力に影響を与える時間も長くなる為、サービスへの影響も長時間に渡る。

上述のように第２乃至第４の問題は全て第１の問題に起因するものであり、第１の問題点を解決できれば全ての問題点を解消できる。

そこで、本発明は多重化装置の同期化処理を高速でかつ短時間に実現できる、多重化装置同期化処理装置及び多重化装置同期化処理方法を提供することを目的とする。

本発明の第１の観点によれば、第１の装置と、前記第１の装置と相互にネットワークで接続されている第２の装置と、を備え、前記第１の装置が、第１のデバイスに同期情報及びその同期情報を格納しているアドレス（以下、「同期情報アドレス」と表記する。）を要求する同期情報要求手段と、前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、前記第２の装置にバースト転送方式にて転送する転送手段と、を備え前記第２の装置が、前記転送手段により転送されてきた前記同期情報同期情報及び前記同期情報アドレスを第２のデバイスにバースト転送方式にて送信する送信手段と、前記同期情報及び前記同期情報アドレスに基づいて前記第２のデバイスの同期情報を更新する更新手段と、を備えていることを特徴とする多重化装置同期化処理装置が提供される。

本発明の第２の観点によれば、第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求手段と、前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、第２のデバイスにバースト転送方式にて転送する転送手段と、を備えることを特徴とする多重化装置同期化処理装置が提供される。

本発明の第３の観点によれば、第１の装置と、前記第１の装置と相互にネットワークで接続されている第２の装置と、を利用し、前記第１の装置が、第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求ステップと、前記第１の装置が、前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、前記第２の装置にバースト転送方式にて転送する転送ステップと、前記第２の装置が、前記転送ステップにより転送されてきた前記同期情報同期情報及び前記同期情報アドレスを第２のデバイスにバースト転送方式にて送信する送信ステップと、前記第２の装置が、前記同期情報及び前記同期情報アドレスに基づいて前記第２のデバイスの同期情報を更新する更新ステップと、を備えていることを特徴とする多重化装置同期化処理方法が提供される。

本発明の第４の観点によれば、第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求ステップと、前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、第２のデバイスにバースト転送方式にて転送する転送ステップと、を備えることを特徴とする多重化装置同期化処理方法が提供される。

本発明によれば、２重化装置の同期処理がソフトウェアを介しないハードのみの処理で実現でき、更に、ＳＢＹ系装置への同期情報のコピーをバースト転送方式で行うことから２重化装置の同期化処理を高速にかつ、短時間に実現することが可能となる。

本発明の実施形態は、ソフトウェアの介在しないハードのみの処理にすること、およびＡＣＴ系装置からＳＢＹ系装置への同期情報のコピーを、バースト転送方式で高速転送することにより、同期化処理を高速に短時間に実現できるという特徴を有している。

次に、本発明の実施形態について図面を用いて説明する。

図１に、本発明の実施形態である２重化同期処理システムの回路構成の例を示す。図１において、ＡＣＴ系装置１００は、ＣＰＵ（Central Processing Unit：中央処理装置、以下では省略する。）１０４を有しておりＣＰＵバス１０６を介してバス制御部１０３に接続されている。一方、ＳＢＹ系装置２００は、ＣＰＵ２０４を有しておりＣＰＵバス２０６を介してバス制御部２０３に接続されている。

そして、両系装置のバス制御部１０３、２０３はデュアルバス３００で相互に接続される。

また、ＡＣＴ系装置１００のバス制御部１０３は、コントロールバス１０５を介してデバイスＡ１０１、Ｂ１０２と接続し、ＳＢＹ系装置２００のバス制御部２０３は、コントロールバス２０５を介してデバイスＡ２０１、Ｂ２０２と接続する。

ＡＣＴ系装置１００、ＳＢＹ系装置２００のデバイスＡ１０１、Ｂ１０２、Ａ２０１、Ｂ２０２は、データ導通するルート上に位置する。そしてデータを処理するとともに、パス情報などのサービスに影響がある重要情報、即ち、同期情報を実装するＧ／ＡやＦＰＧＡ（Field Programmable Gate Array）などの半導体デバイスである。

ＡＣＴ系装置１００、ＳＢＹ系装置２００のバス制御部１０３、２０３は、ＣＰＵ１０４、２０４からＣＰＵバス１０６を介してアクセスを検出すると、アドレスをデコードしてアクセス先を、デバイスＡ１０１、Ｂ１０２、Ａ２０１、Ｂ２０２、両系装置のバス制御部１０３、２０３の中から選択し、リードアクセス処理、ライトアクセス処理を行う。また、バス制御デバイス１０３、２０３は、他系装置との間にデュアルバス３００を実装して、両系装置の装置状態を管理する。

［動作の説明］
次に図２−ａ及び図２−ｂのフローチャートを使用して本発明の実施形態の動作について説明する。

２重化装置の同期化処理は、両系装置のＣＰＵ１０４、２０４からの同期化処理要求により開始される。両系装置のＣＰＵ１０４、２０４は、自系装置のバス制御部１０３、２０３にＣＰＵバス１０６、２０６を介して、同期化処理を指示する（ステップＳ１０においてＹＥＳ）。

両系装置のバス制御部１０３、２０３は、自系装置ＣＰＵ１０４、２０４から同期化処理の指示を受けると、自系装置を同期化処理に状態遷移させた後（ステップＳ１１）、デュアルバス３００を介して各々の装置状態を通知しあう。

ＡＣＴ系装置１００のバス制御部１０３は、ＳＢＹ系装置２００の装置状態を参照し、同期化処理が可能な状態かどうか確認する（ステップＳ１２）。

そして、同期化処理が可能であると判断すると（ステップＳ１２においてＹＥＳ）、ＡＣＴ系装置１００のバス制御部１０３は、コントロールバス１０５を介してＡＣＴ系装置１００のデバイスＡ１０１に対し、バースト転送を要求する（ステップＳ１３）。

ＡＣＴ系装置１００のバス制御部１０３より、バースト転送要求を検出したデバイスＡ１０１は、保持する同期情報と、その同期情報を格納しているアドレス（以下、「同期情報アドレス」と表記する。）を、コントロールバス１０５を介してＡＣＴ系装置１００のバス制御部１０３に転送する（ステップＳ１４）。この時、通常のコントロールバスのアクセスシーケンスとは全く別の、高速転送可能なバースト転送方式により、同期情報と同期情報アドレスを転送する。

ＡＣＴ系バス制御部１０３は、ＡＣＴ系装置１００のデバイスＡ１０１からバースト転送方式により転送された同期情報と同期情報アドレスを受信すると、何も処理せず受信したデータそのままをデュアルバス３００に向けて転送する。デュアルバス３００を介して同期情報と同期情報アドレスを受信するＳＢＹ系バス制御部２０３も同様に、何も処理せず受信したデータそのままを、コントロールバス２０５を介してＳＢＹ系装置２００デバイスＡ２０１に向けて転送する。

コントロールバス２０５を介して、同期情報と同期情報アドレスを受信したＳＢＹ系装置２００のデバイスＡ２０１は、全同期情報の全アドレスを認識している為、同期情報アドレスの変化点を検出する毎に期待値チェックし、同期情報アドレスの正常性を確認する。一方、同期情報についても、パリティチェックとＣＲＣ（Cyclic Redundancy Check）値チェックにより正常性を確認する。なお、同期情報と同期情報アドレスの正常性確認については、ＳＢＹ系装置２００デバイスＡ２０１だけでなく、両系装置のバス制御部１０３、２０３においても同じ確認を行うことにより、転送途中の同期情報、同期情報アドレスについて正常性を保証している。

ＳＢＹ系装置２００のデバイスＡ２０１は、ＡＣＴ系装置１００のデバイスＡ１０１の同期情報と同期情報アドレスを受信する毎に正常性を確認し、問題無ければ同期情報アドレスに同期情報を随時更新させていく。この処理を全ての同期情報分行う（ステップＳ１５）。

全ての同期情報の更新が完了すると、ＳＢＹ系装置２００のデバイスＡ２０１は、コントロールバス２０５を介してレディ信号を返すことにより、バス制御部２０３にバースト転送の終了を通知する。ＳＢＹ系装置２００デバイスＡ２０１からバースト転送の終了を通知されたバス制御部２０３は、デュアルバス３００を介してレディ信号を返すことにより、ＡＣＴ系装置１００のバス制御部１０３にバースト転送の終了を通知する（ステップＳ１６）。

ＳＢＹ系装置２００のデバイスＡ２０１のバースト転送の終了を確認したＡＣＴ系装置１００のバス制御部１０３は、次にコントロールバス１０５を介して、ＡＣＴ系装置１００のデバイスＢ１０２に対しバースト転送を要求する（ステップＳ１７）。

ＡＣＴ系装置１００のバス制御部１０３より、バースト転送要求を検出したデバイスＢ１０２は、保持する同期情報と同期情報アドレスを、コントロールバス１０５を介してＡＣＴ系装置の１００バス制御部１０３に転送する（ステップＳ１８）。この時、ＡＣＴ系装置１００のデバイスＢ１０２は、バースト転送方式により同期情報と同期情報アドレスを転送する。

ＡＣＴ系装置１００のバス制御部１０３は、ＡＣＴ系装置１００のデバイスＢ１０２よりバースト転送された同期情報と同期情報アドレスを受信すると、何も処理せず受信したデータそのままをデュアルバス３００に向けて転送する。デュアルバス３００を介して、同期情報と同期情報アドレスを受信するＳＢＹ系バス制御部２０３も同様に、何も処理せず受信したデータそのままをＳＢＹ系装置２００のデバイスＢ２０２に向けて転送する。

コントロールバス２０５を介して、同期情報と同期情報アドレスを受信したＳＢＹ系装置２００デバイスＢ２０２は、全同期情報の全アドレスを認識している為、同期情報アドレスの変化点を検出する毎に期待値チェックし、同期情報アドレスの正常性を確認する。一方、同期情報についても、パリティチェックとＣＲＣ値チェックにより正常を確認する。なお、同期情報と同期情報アドレスの正常性確認については、ＳＢＹ系装置２００のデバイスＢ２０２だけでなく、両系装置のバス制御部１０３、２０３においても同じ確認を行うことにより、転送途中の同期情報、同期情報アドレスについて正常性を保証している。

ＳＢＹ系装置２００のデバイスＢ２０２は、ＡＣＴ系装置１００のデバイスＡ２の同期情報と同期情報アドレスを受信する毎に正常性を確認し、問題無ければ同期情報アドレスに同期情報を随時更新させていく。この処理を全ての同期情報分行う（ステップＳ１９）。

全ての同期情報の更新が完了すると、ＳＢＹ系装置２００のデバイスＢ２０２は、コントロールバス２０５でレディ信号を返して、バス制御部２０３にバースト転送終了を通知する。ＳＢＹ系装置２００のデバイスＢ２０２からバースト転送終了を通知されたバス制御部２０３は、デュアルバス３００でレディ信号を返して、ＡＣＴ系装置１００のバス制御部１０３にバースト転送終了を通知する（ステップＳ２０）。

両系装置のバス制御部１０３、２０３は、ＡＣＴ系装置１００デバイスＡ１０１、Ｂ２の同期情報が、ＳＢＹ系装置２００のデバイスＡ２０１、Ｂ２０２へバースト転送され、ＳＢＹ系装置２００における処理が終了したことを確認すると、同期化処理が完了したと認識し、同期化処理の装置状態を通常時の装置状態に遷移させ（ステップＳ２１）、デュアルバス３００を介して装置状態を通知しあう。

両系装置のバス制御部１０３、２０３は、他系装置の装置状態を参照し、同期化処理が終了して通常時の装置状態に遷移したかを確認する（ステップＳ２２）。そして、通常時の装置状態に遷移したことの確認が取れ次第、ＣＰＵ１０４、２０４に同期化処理終了を通知する（ステップＳ３３においてＹＥＳ）。

次に、両系装置のコントロールバス１０５、２０５における、通常時のタイムチャートと、バースト転送方式のタイムチャートを図３及び図４に示す。

図３は、通常時のリードアクセス及びライトアクセスのタイムチャートである。

図３の上がリードアクセス、下がライトアクセスについて示している。リードアクセスについて、ＡＣＴ系装置１００を例にして説明する。バス制御部１０３は、チップセレクト信号をアクティブ（値“０”）としてリードの対象としてデバイスＡ１０１又はＢ１０２を選択すると同時に、リードアドレスをコントロールバス１０５に出力する。リードするデバイスＡ１０１又はＢ１０２は、ライトイネーブル信号ＯＦＦ（値“１”）なのでリードアクセスと認識し、リードアドレスを取り込んでそのアドレス位置にあるデータ（リードデータ）を出力すると同時に、レディ信号を返して、バス制御部１０３にリード処理終了を通知する。図３のリードアクセスの場合、リードアクセスタイムは６クロックであること、およびリードアドレスを打ち抜いたクロックの次クロックタイミングでリードデータを出力していることが分かる。

次にライトアクセスについても、ＡＣＴ系装置１００を例にして説明する。バス制御部１０３は、チップセレクト信号のアクティブ（値“０”）、ライトイネーブル信号ＯＮ（値“０”）、ライトアドレス、ライトデータを同じクロックタイミングで、コントロールバス１０５に出力する。ライトするデバイスＡ１０１又はＢ２は、ライトイネーブル信号ＯＮなのでライトアクセスと認識し、ライトアドレスとライトデータを取り込んでそのアドレスにデータをライト後、レディ信号を返して、バス制御部１０３にライトアクセス終了を通知する。図３のライトアクセスの場合、ライトアクセスタイムは６クロックであること、およびライトアドレスとライトデータをラッチして２クロック後にレディ信号を返していることが分かる。

図４は、３つの同期情報とした場合のバースト転送方式のタイムチャートである。また、図４は、ＡＣＴ系装置１００のデバイスＡ１０１（デバイスＡ２０１）、又はデバイスＢ１０２（デバイスＢ２０２）のどちらか一方のバースト転送方式しか示していない。すなわち、図１のように、同期情報を実装するデバイスが２デバイスの場合、図４のタイムチャートが２つ分あることになる。

３つの同期情報は、ＡＣＴ系装置１００のコントロールバス１０５からデュアルバス３００。デュアルバス３００からＳＢＹ系装置２００のコントロールバス２０５の順番に経由して転送される。バースト転送方式の場合も、１つの同期情報あたりのアクセスタイムは６クロックで通常時のアクセスタイムと同じである。しかし、バースト転送方式では、６クロック毎に同期情報を変えて転送でき、最後の同期情報まで連続転送可能である。また、同期情報と同じく、同期情報アドレスも６クロック毎に変えて転送される。同期情報と同期情報アドレスは、同じ６クロック幅でかつ、同じタイミングでコピー先のデバイスまで転送される。転送先のＳＢＹ系装置２００のデバイスＡ２０１、Ｂ２０２は、６クロック毎に転送される全ての同期情報と同期情報アドレスについて、正常性確認を行う。同期情報については、パリティチェックとＣＲＣ値チェックを行い、同期情報アドレスについては、期待値チェックを行う。そして、正常性が確認できた場合のみ同期情報アドレスに同期情報を更新させる。

両系装置デバイスＡ１０１、Ａ２０１、Ｂ１０２、Ｂ２０２が、バースト転送方式と通常コントロールバスアクセスとを区別できる為に、コントロールバス１０５、２０５にはバースト転送専用の「バースト転送信号」が用いられる。コントロールバス１０５、２０５のバースト転送信号とライトイネーブル信号により、ＡＣＴ系装置１００のデバイスＡ１０１、Ｂ１０２は、バースト転送のリードアクセスと認識し、ＳＢＹ系装置２００のデバイスＡ２０１、デバイスＢ２０２は、バースト転送のライトアクセスと認識する。

図４において、上から、ＡＣＴ系装置１００デバイスＡ１０１（又はＢ１０２）→ＡＣＴ系装置１００のバス制御部１０３→ＳＢＹ系装置２００のバス制御部２０３→ＳＢＹ系装置２００のデバイスＡ２０１（又はＢ２０２）の順番に同期情報と同期情報アドレスが転送される様子が確認できる。

図４において、バス制御部１０３、２０３間のデュアルバス３００のデータ線は１６本しかなく、コントロールバス１０５、２０５の３２本の半分しか無い為、バス制御部１０３、２０３は、１アクセスタイムの６クロックの内、前半３クロックにデータ＜１５−０＞を、後半３クロックにデータ＜３１−１６＞に乗せ変えて、デュアルバス３００を経由させる。

図４において、ＳＢＹ系装置２００のデバイスＡ２０１、Ｂ２０２は、最後の同期情報の更新終了を確認すると、コントロールバス２０５でレディ信号をＳＢＹ系装置２００のバス制御部２０３に返す。ＳＢＹ系装置２００のデバイスＡ２０１、Ｂ２０２より、レディ信号を検出したＳＢＹ系装置２００のバス制御部２０３は、デュアルバス３００でレディ信号をＡＣＴ系バス制御部１０３に返す。

［他の実施形態］
本発明の他の実施形態として、その基本的構成を２重化装置で説明しているが、２重化装置に限らず３重化以上の複数化装置でも実施可能である。

また、図１の本発明の実施例のブロック図では、バースト転送対象デバイスを２デバイスで説明しているが、２デバイスに限らず、３つ以上の複数デバイスでも実現可能である。

また、図４のバースト転送のタイムチャートでは、同期情報のアクセスタイミングを６クロック幅で説明しているが、６クロック未満でも以上でも実現可能である。

また、図４のバースト転送のタイムチャートでは、３つの同期情報の場合のアクセスタイミングを説明しているが、同期情報数に制限無く実現可能である。

また、図４のバースト転送のタイムチャートでは、ＡＣＴ系装置１００の同期情報をＳＢＹ系装置２００へコピーする方式として説明しているが、これに限るものではない。例えば、１つの装置内でのコピー処理やＳＢＹ系からＡＣＴ系への逆方向のコピー処理についても本発明の実施形態を適用させることが可能である。

また、バースト転送中に同期情報のパリティエラーやＣＲＣ値エラー、又はアドレス期待値エラーが発生した場合、エラーした同期情報のみ再送させる機能を有するようにしてもよい。

以上説明した、本発明の実施形態は、以下に記載するような効果を奏する。

第１の効果は、本発明の実施形態である２重化装置の同期化処理がソフトウェアを介しないハードウェアのみの処理であること及びＳＢＹ系装置への同期情報のコピーをバースト転送方式で行っているので、２重化装置の同期化処理を高速にかつ、短時間に実現できることである。

第２の効果は、本発明の実施形態である２重化装置の同期化処理がソフトウェアを介しないハードウェアのみの処理であること及びＳＢＹ系装置への同期情報のコピーをバースト転送方式で行っているので、ＳＢＹ系装置への同期情報量が多い場合や同期情報を持つデバイスが多く実装された場合でも、同期化処理を短時間に実現できることである。

第３の効果は、本発明の実施形態である２重化装置の同期化処理がソフトウェアを介しないハードウェアのみの処理であること及びＳＢＹ系装置への同期情報のコピーをバースト転送方式で行っているので、２重化装置の同期化処理を短時間に実現できる、その結果、同期化処理の高優先タスクにより、低優先タスクが実行されないことがない。

第４の効果は、本発明の実施形態である２重化装置の同期化処理がソフトウェアを介しないハードウェアのみの処理であること及びＳＢＹ系装置への同期情報のコピーをバースト転送方式で行っているので、２重化装置の同期化処理を短時間に実現できる、その結果、同期化処理中にＡＣＴ系装置で障害が発生した場合でも２重化装置障害でサービス断となる可能性を低くできる。

第５の効果は、本発明の実施形態である２重化装置の同期化処理がソフトウェアを介しないハードウェアのみの処理であること及びＳＢＹ系装置への同期情報のコピーをバースト転送方式で行っているので、２重化装置の同期化処理を短時間に実現できる、その結果、デバイスＡ１０１、Ｂ１０２のデータ処理能力に影響を与える時間を小さくでき、サービスへの影響も抑えることができる。

本発明は、２重化装置に適用できる。例えば、サーバなどのサービス中断が許されない多重化装置においてコピー処理やデータ転送を高速にかつ短時間にする必要があるといった用途に好適である。

本発明の実施形態の基本的構成を表す図である。本発明の実施形態の基本的動作を表す図である（１／２）。本発明の実施形態の基本的動作を表す図である（２／２）。通常時のリードアクセス及びライトアクセスについて示すタイムチャート図である。バースト転送方式のアクセスタイミングについて示すタイムチャート図である。２重化装置の同期化処理の例について示す図である。

符号の説明

１００、５００ＡＣＴ系装置
１０１、２０１、５０１、６０１デバイスＡ
１０２、２０２、５０２、６０２デバイスＢ
１０３、２０３、５０３、６０３バス制御部
１０４、２０４、５０４、６０４ＣＰＵ
１０５、２０５、５０５、６０５コントロールバス
１０６、２０６、５０６、６０６ＣＰＵバス
２００、６００ＳＢＹ系装置
３００デュアルバス

Claims

第１の装置と、前記第１の装置と相互にネットワークで接続されている第２の装置と、を備え、
前記第１の装置が、
第１のデバイスに同期情報及びその同期情報を格納しているアドレス（以下、「同期情報アドレス」と表記する。）を要求する同期情報要求手段と、
前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、前記第２の装置にバースト転送方式にて転送する転送手段と、を備え、
前記第２の装置が、
前記転送手段により転送されてきた前記同期情報同期情報及び前記同期情報アドレスを第２のデバイスにバースト転送方式にて送信する送信手段と、
前記同期情報及び前記同期情報アドレスに基づいて前記第２のデバイスの同期情報を更新する更新手段と、
を備えていることを特徴とする多重化装置同期化処理装置。
前記第１の装置と第２の装置とがデュアルバスによりバス接続されていることを特徴とする請求項１に記載の多重化装置同期化処理装置。
前記転送手段において、１アクセスタイムの前半に転送したデータと異なるデータに載せ替えて１アクセスタイムの後半の転送を行うことを特徴とする請求項１又は２に記載の多重化装置同期化処理装置。
前記第１の装置及び前記第２の装置において、バースト転送方式による前記転送中に前記同期情報の、パリティエラー、ＣＲＣ値エラー、アドレス期待値エラーの何れか又はその組合せが発生した場合は、当該エラーが発生した同期情報のみを再送する再送手段を備えることを特徴とする請求項１乃至３の何れか１項に記載の多重化装置同期化処理装置。
前記第１のデバイス及び前記第２のデバイスが複数存在し、当該複数の前記第１のデバイス及び前記第２のデバイスについて前記各手段を動作させることを特徴とする請求項１乃至４の何れか１項に記載の多重化装置同期化処理装置。
第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求手段と、
前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、第２のデバイスにバースト転送方式にて転送する転送手段と、
を備えることを特徴とする多重化装置同期化処理装置。
第１の装置と、前記第１の装置と相互にネットワークで接続されている第２の装置と、を利用し、
前記第１の装置が、第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求ステップと、
前記第１の装置が、前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、前記第２の装置にバースト転送方式にて転送する転送ステップと、
前記第２の装置が、前記転送ステップにより転送されてきた前記同期情報同期情報及び前記同期情報アドレスを第２のデバイスにバースト転送方式にて送信する送信ステップと、
前記第２の装置が、前記同期情報及び前記同期情報アドレスに基づいて前記第２のデバイスの同期情報を更新する更新ステップと、
を備えていることを特徴とする多重化装置同期化処理方法。
前記第１の装置と第２の装置とがデュアルバスによりバス接続されていることを特徴とする請求項７に記載の多重化装置同期化処理方法。
前記転送ステップにおいて、１アクセスタイムの前半に転送したデータと異なるデータに載せ替えて１アクセスタイムの後半の転送を行うことを特徴とする請求項７又は８に記載の多重化装置同期化処理方法。
前記第１の装置及び前記第２の装置において、バースト転送方式による前記転送中に前記同期情報の、パリティエラー、ＣＲＣ値エラー、アドレス期待値エラーの何れか又はその組合せが発生した場合は、当該エラーが発生した同期情報のみを再送する再送ステップを備えることを特徴とする請求項７乃至９の何れか１項に記載の多重化装置同期化処理方法。
前記第１のデバイス及び前記第２のデバイスが複数存在し、当該複数の前記第１のデバイス及び前記第２のデバイスについて前記各ステップを行うことを特徴とする請求項７乃至１０の何れか１項に記載の多重化装置同期化処理方法。
第１のデバイスに同期情報及び同期情報アドレスを要求する同期情報要求ステップと、
前記要求した前記同期情報及び前記同期情報アドレスを要求先のデバイスからバースト転送方式にて受け取り、第２のデバイスにバースト転送方式にて転送する転送ステップと、
を備えることを特徴とする多重化装置同期化処理方法。