JP2010004623A - 系統連系インバータ装置 - Google Patents

Abstract

【課題】系統のインピーダンスが大きい場合や、ＬＣフィルタのＬ値が小さい場合であっても、制御系の安定性を確保すること。
【解決手段】インバータ３に設けられたスイッチング素子（Ｓ１〜Ｓ４）を制御する制御部５０は、電圧検出手段７によって検出された系統電圧信号がゼロをよぎる点を検出するゼロクロス検出手段８と、ゼロクロス検出手段８の検出結果に基づき、系統５に出力される電流の位相が系統電圧の位相と一致するような基準信号であり、所定の電流振幅基準値を有する電流基準信号を生成する出力目標電流発生手段１０と、電流基準信号と電流検出手段６が検出した電流信号との偏差成分を増幅する第１の補償器１２と、系統電圧信号に対する利得補償を行い、入力に対する出力の利得が０．２〜０．９の範囲内の値となるように設定された第２の補償器９と、を備える。
【選択図】 図１

Description

本発明は、電力系統（以下単に「系統」という）に連系する系統連系インバータ装置に関するものである。

従来、太陽電池で発電された直流電力をインバータにて交流電力に変換し、その交流電力をＬＣフィルタおよび変圧器を介して系統に供給するようにした系統連系インバータ装置がある（例えば、特許文献１）。

この特許文献１に示された系統連系インバータ装置では、出力電流が、インバータ装置の内部で生成した電流振幅基準値に対応する電力指令値となるような制御系が構成されており、出力電流の安定化が図られている。

特開平１−１７７８３３号公報

しかしながら、上記従来の系統連系インバータ装置では、制御系の位相余裕が充分ではなく、系統のインピーダンスが大きい場合や、ＬＣフィルタのインダクタンス（以下「Ｌ値」という）が小さい場合に、制御系の安定性が悪くなり、電流波形が歪むなどといった問題点があった。

本発明は、上記に鑑みてなされたものであって、系統のインピーダンスが大きい場合や、ＬＣフィルタのＬ値が小さい場合であっても、制御系の安定性を確保することができる系統連系インバータ装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる系統連系インバータ装置は、入力された直流電圧を交流電圧に変換して出力するインバータと、前記インバータの出力を平滑して出力するフィルタ回路と、前記インバータを制御する制御部と、を有し、前記フィルタ回路の出力を用いて電力系統に連系可能となるように構成された系統連系インバータ装置において、前記制御部は、前記電力系統の電圧を検出する電圧検出手段と、前記インバータの出力電流を検出する電流検出手段と、前記電圧検出手段によって検出された系統電圧信号がゼロをよぎる点を検出するゼロクロス検出手段と、前記ゼロクロス検出手段の検出結果に基づき、前記電力系統に出力される電流の位相が前記系統電圧の位相と一致するような基準信号であり、所定の電流振幅基準値を有する電流基準信号を生成する出力目標電流発生手段と、前記電流基準信号と前記電流検出手段が検出した電流信号との偏差成分を増幅する第１の補償器と、前記系統電圧信号に対する利得補償を行う第２の補償器と、前記第１の補償器の出力および前記第２の補償器の出力に基づいて、前記インバータに設けられたスイッチング素子を制御するゲートパルス信号を生成するゲートパルス発生手段と、を備え、前記第２の補償器は、入力に対する出力の利得が０．２〜０．９の範囲内の値となるように設定されていることを備えたことを特徴とする。

本発明にかかる系統連系インバータ装置によれば、系統電圧の位相と一致するような電流基準信号と電流検出手段が検出した電流信号との偏差成分を第１の補償器が増幅する構成において、系統電圧信号に対する利得補償を行う第２の補償器における利得を０．２〜０．９の範囲内の値となるように設定するとともに、第１の補償器の出力および第２の補償器の出力に基づいてインバータのスイッチング素子を制御するようにしているので、系統のインピーダンスが大きい場合や、ＬＣフィルタのＬ値が小さい場合であっても、制御系の安定性を確保することができるという効果を奏する。

以下に添付図面を参照して、本発明に好適な系統連系インバータ装置にかかる実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

＜実施の形態１＞
（系統連系インバータ装置の構成）
図１は、本発明の実施の形態１にかかる系統連系インバータ装置の構成を示す図である。図１において、実施の形態１にかかる系統連系インバータ装置は、直流電源１、コンデンサ２、インバータ３、ＬＣフィルタ４、電流検出手段６、電圧検出手段７、および制御部５０を備えている。また、制御部５０は、ゼロクロス検出手段８、第２の補償器９、出力目標電流発生手段１０、減算器１１、第１の補償器１２、第１の加算器１３、およびゲートパルス発生手段１４を備えている。なお、ＬＣフィルタ４の出力端には、５０Ｈｚあるいは６０Ｈｚの電力を供給する系統５が接続されている。このように構成された系統連系インバータ装置では、直流電源１による直流電力を用いて変換された交流電力が、ＬＣフィルタ４を介して出力される。この際、系統５との連系により、系統５に電力を供給する。

（系統連系インバータ装置の動作）
つぎに、実施の形態１にかかる系統連系インバータ装置の動作について説明する。直流電源１は、直流電力の供給源であり、例えば太陽電池で発電されたエネルギーをコンバータにて所定の電圧に変換する。コンデンサ２は、直流電源１の出力電圧を平滑してインバータ３に供給する。インバータ３は、直流電力を交流電力に変換する。ＬＣフィルタ４は、例えばリアクトルＬ１，Ｌ２およびコンデンサＣ１で構成され、インバータ３の出力を平滑して系統５に供給する。電流検出手段６は、インバータ３の出力電流を検出して、出力電流信号Ｉを出力する。電圧検出手段７は、系統５の電圧を検出して、系統電圧信号Ｖｓを出力する。制御部５０は、電流検出手段６が検出した出力電流信号Ｉおよび電圧検出手段７が検出した系統電圧信号Ｖｓを用いて、インバータ３を駆動する信号を生成する。

また、制御部５０の内部で行われる動作は、つぎのとおりである。ゼロクロス検出手段８は、系統電圧信号Ｖｓに基づき系統電圧がゼロをよぎる点を検出し、位相基準信号を生成して出力目標電流発生手段１０に出力する。出力目標電流発生手段１０は、位相基準信号Ｖｓから正弦波信号を生成するとともに、生成した正弦波信号に電流振幅基準値を乗算して、電流基準信号Ｉ*を出力する。この電流基準信号Ｉ*は、系統５に供給される出力電流の位相が系統電圧の位相と一致するような基準信号である。減算器１１は、電流基準信号Ｉ*と出力電流信号Ｉとの偏差ΔＩを出力する。第１の補償器１２は、例えば比例積分増幅器等であり、偏差ΔＩを増幅して出力する。系統電圧信号Ｖｓは、第２の補償器９にも入力される。第２の補償器９は、図２に示すような制御系で構成され、入力された位相基準信号Ｖｓに対し利得Ｇ１の利得補償が施された信号Ｖｓ１を出力する。なお、この利得Ｇ１は、０．２〜０．９の間で設定された値であり、系統連系インバータ全体の制御系から最適な値が設定される。第１の加算器１３は、第１の補償器１２の出力と第２の補償器９の信号Ｖｓ１とを加算し、出力電圧基準信号Ｖ*を出力する。ゲートパルス発生手段１４は、出力電圧基準信号Ｖ*に基づき、インバータ３のスイッチング素子Ｓ１〜Ｓ４を制御する。

（従来装置における制御系の位相余裕）
本願発明者は、上記従来の系統連系インバータ装置において、制御系の安定性について考察した。その結果、従来の系統連系インバータ装置では、制御系の位相余裕が不足しており、系統のインピーダンスが大きい場合や、ＬＣフィルタ４のＬ値が小さい場合に、制御系の安定性が悪くなり、電流波形に歪みが生じる可能性のあることを見出した。以下、この点について説明する。

図１４は、上記特許文献１に示された系統連系インバータ装置（以下「従来装置」という）の構成を示す図であり、図１５は、標準的なインピーダンス（系統の配線インピーダンス）を有する系統に接続された従来装置における制御系のボード線図である。ここで、標準的なインピーダンスは０．３８Ω＋０．４５ｍＨであり、また、ＬＣフィルタ４のＬ値は０．３８５ｍＨである。この制御系によれば、図１５に示したように、３０°の位相余裕が確保されており、この状態では安定な制御が可能であることが分かる。

一方、図１６は、標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の従来装置における制御系のボード線図である。ここで、系統のインピーダンスは０．３８Ω＋３．０ｍＨであり、ＬＣフィルタ４のＬ値は、図１５の場合と同一の０．３８５ｍＨである。このときの制御系の状態は、図１６に示したように、位相余裕は０°である。すなわち、系統５のインピーダンスが標準的なものよりも高い場合には、制御系の安定性が悪くなることが分かる。

また、図１７は、ＬＣフィルタ４のインダクタンス値を小さくした場合の従来装置における制御系のボード線図である。ここで、ＬＣフィルタ４のインダクタンス値は０．１９３ｍＨであり、系統５のインピーダンスは上記の標準的なインピーダンス（０．３８Ω＋０．４５ｍＨ）である。系統連系インバータ装置におけるＬＣフィルタ４のインダクタンス値を小さくすることは、損失の削減に繋がるため、系統連系インバータ装置の変換効率を高効率にできるという利点に加え、インダクタンスのサイズを小型化することができ、製品全体の小型化、低コスト化が可能になるといった利点が得られる。しかしながら、このときの制御系の状態は、図１７に示すように、１０°の位相余裕しか確保されておらず、図１５に示す制御系の位相余裕３０°よりも小さい。したがって、ＬＣフィルタ４のインダクタンス値が小さい場合では、制御系の安定性が低下し、電流波形の歪みが問題となる。

上記した事項から明らかなように、従来の系統連系インバータ装置では、系統５のインピーダンスが標準的なインピーダンスの場合、制御系の安定性は確保されるが、系統５のインピーダンスが標準的なインピーダンスよりも大きい場合、制御系の安定性が確保されず、出力電流波形が歪むなどの問題が発生する。なお、系統５の配線インピーダンスは電力線の配線長等によって決まるため、制御系の安定性確保は系統連系インバータ装置側で行う必要がある。

また、制御系の安定性を考える場合には、系統５のインピーダンスの大きさだけでなく、ＬＣフィルタ４などのフィルタ回路のインダクタンスも考慮する必要がある。

（実施の形態１にかかる制御系の位相余裕）
図３は、標準的なインピーダンスを接続した実施の形態１の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のＬ値は０．３８５ｍＨであり、第２の補償器９の利得Ｇ１は０．８７５である。この制御系によれば、図３に示したように、２８°の位相余裕が確保されており、図１６に示す同条件下の従来装置における位相余裕０°よりも大きい。このため、実施の形態１の系統連系インバータ装置では、制御系が不安定となり、電流波形が歪むといった系統５のインピーダンスに対する問題点の解決が可能となる。

また、図４は、ＬＣフィルタ４のインダクタンス値を小さくした場合の実施の形態１の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のインダクタンス値は０．１９３ｍＨであり、系統５のインピーダンスは上記の標準的なインピーダンス（０．３８Ω＋０．４５ｍＨ）である。また、第２の補償器９の利得Ｇ１は図３の場合と同一の０．８７５に設定している。この制御系によれば、図４に示したように、２５°の位相余裕が確保されており、図１７に示す同条件下の従来装置における位相余裕１０°よりも大きい。このため、実施の形態１の系統連系インバータ装置では、制御系が不安定となり、電流波形が歪むといったＬＣフィルタ４のインダクタンスに対する問題点の解決が可能となる。

なお、上記実施の形態では、第２の補償器９の利得Ｇ１を０．８７５に設定する例を一例として説明したが、この値に限定されるものではなく、例えば０．９程度の値に設定することも可能である。なお、利得Ｇ１を下げることについては、制御系の安定性の確保する観点から見れば、下限値はない。ただし、制御系の応答性の観点に鑑みて、上述した０．２以上の値に設定することが好ましい。

以上説明したように、実施の形態１の系統連系インバータ装置では、系統電圧の位相と一致するような電流基準信号と電流検出手段が検出した電流信号との偏差成分を第１の補償器が増幅する構成において、系統電圧信号に対する利得補償を行う第２の補償器における利得Ｇ１を０．２〜０．９の範囲内の値となるように設定しているので、系統のインピーダンスが大きい場合や、ＬＣフィルタのＬ値が小さい場合であっても、制御系の安定性を確保することが可能となる。

＜実施の形態２＞
（系統連系インバータ装置の構成および動作）
図５は、本発明の実施の形態２の系統連系インバータ装置における第２の補償器９の構成を示す図である。第２の補償器９は、図５に示すような伝達関数「（Ａ＋ＢＳ）／（Ｃ＋ＤＳ）」を有する制御系で構成され、入力された位相基準信号Ｖｓに対し利得Ｇ２で増幅され、かつ位相進み補償された信号Ｖｓ１を出力する。このときの利得Ｇ２は、０．２〜０．９の間で設定された値であり、系統連系インバータ全体の制御系から最適な値が設定される。なお、装置の基本的構成については、図１に示した実施の形態１の構成と同一または同等である。また、動作については、第２の補償器９の特性が異なる点を除き、基本的な動作は同一または同等である。このため、構成および動作に関する重複した説明は省略する。

（制御系の位相余裕）
図６は、標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態２の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のＬ値は０．３８５ｍＨであり、図３、図１５および図１６の場合と同一である。また、第２の補償器９は、Ａ＝０．８７５、Ｂ＝３４．８×１０＾６、Ｃ＝０．８７５、Ｄ＝１５．５×１０＾６に設定され、その利得Ｇ２は０．８７５である。この制御系によれば、図６に示したように、３５°の位相余裕が確保されており、図３に示す実施の形態１の系統連系インバータ装置における位相余裕２８°よりも大きくなっている。このため、実施の形態２の系統連系インバータ装置では、実施の形態１に比して、制御系の安定性をさらに向上させることが可能となる。

以上説明したように、実施の形態２の系統連系インバータ装置では、実施の形態１の構成において、第２の補償器を位相進み補償とし、かつ、その利得Ｇ２を０．２〜０．９の範囲内の値となるように設定しているので、実施の形態１に比べて、制御系の安定性の更なる向上が可能となる。

＜実施の形態３＞
図７は、本発明の実施の形態３にかかる系統連系インバータ装置の構成を示す図である。図３において、実施の形態３にかかる系統連系インバータ装置は、制御部５０の構成において、実施の形態１の構成に加え、ゼロクロス検出手段８の出力である位相基準信号に基づいて出力目標電圧信号Ｖｓ*を生成する出力目標電圧発生手段１５、この出力目標電圧信号Ｖｓ*に基づいて利得Ｇ３で増幅された信号Ｖｓ２を出力する第３の補償器１６、および第２の補償器９の出力である信号Ｖｓ１と第３の補償器１６の出力である信号Ｖｓ２とを加算する第２の加算器１７を備えるように構成されている。なお、その他の構成については、図１に示した実施の形態１の構成と同一または同等であり、それらの構成部には同一符号を付して示し、重複した説明は省略する。

（系統連系インバータ装置の動作）
つぎに、実施の形態３にかかる系統連系インバータ装置の制御部５０の内部で行われる動作について説明する。図７において、ゼロクロス検出手段８は、系統電圧信号Ｖｓに基づき系統電圧がゼロをよぎる点を検出し、位相基準信号を生成して出力目標電流発生手段１０および出力目標電圧発生手段１５に出力する。出力目標電流発生手段１０は、位相基準信号Ｖｓから正弦波信号を生成するとともに、生成した正弦波信号に電流振幅基準値を乗算して、電流基準信号Ｉ*を出力する。この電流基準信号Ｉ*は、系統５に供給される出力電流の位相が系統電圧の位相と一致するような基準信号である。減算器１１は、電流基準信号Ｉ*と出力電流信号Ｉとの偏差ΔＩを出力する。第１の補償器１２は、例えば比例積分増幅器等であり、偏差ΔＩを増幅して出力する。系統電圧信号Ｖｓは、第２の補償器９にも入力される。第２の補償器９は、図２に示すような制御系で構成され、入力された位相基準信号Ｖｓに対し利得Ｇ１で増幅された信号Ｖｓ１を出力する。なお、この利得Ｇ１は、０．２〜０．９の間で設定された値であり、系統連系インバータ全体の制御系から最適な値が設定される。出力目標電圧発生手段１５は、位相基準信号Ｖｓから正弦波信号を生成するとともに、生成した正弦波信号に出力電圧振幅基準値を乗算して、出力目標電圧信号Ｖｓ*を出力する。この出力目標電圧信号Ｖｓ*は、系統電圧と同位相の信号であり、第３の補償器１６に入力される。第３の補償器１６は、図８に示すような制御系で構成され、入力された出力目標電圧信号Ｖｓ*に対し利得Ｇ３で増幅された信号Ｖｓ２を出力する。なお、この利得Ｇ３は、０＜Ｇ３≦（１．０−Ｇ１）で設定された値である。第２の加算器１７は、第２の補償器９の出力Ｖｓ１と第３の補償器１６の出力Ｖｓ２とを加算し、信号Ｖｓ３を出力する。第１の加算器１３は、第１の補償器１２の出力と第２の加算器１７の出力Ｖｓ３とを加算し、出力電圧基準信号Ｖ*を出力する。ゲートパルス発生手段１４は、出力電圧基準信号Ｖ*に基づき、インバータ３のスイッチング素子Ｓ１〜Ｓ４を制御する。

（制御系の位相余裕）
図９は、標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態３の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のＬ値は０．３８５ｍＨであり、図３および図６の場合と同一である。また、第２の補償器９の利得Ｇ２は０．８７５であり、図６の場合と同一である。また、第３の補償器１６の利得Ｇ３は０．１２５（＝１−０．８７５）である。この制御系によれば、図９に示したように、３０°の位相余裕が確保されており、図１６に示す同条件下の従来装置における位相余裕０°よりも大きくなっている。このため、実施の形態３の系統連系インバータ装置では、制御系が不安定となり、電流波形が歪むといった系統５のインピーダンスに対する問題点の解決が可能となる。

また、図１０は、ＬＣフィルタ４のインダクタンス値を小さくした場合の実施の形態３の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のインダクタンス値は０．１９３ｍＨであり、系統５のインピーダンスは上記の標準的なインピーダンス（０．３８Ω＋０．４５ｍＨ）である。また、第２の補償器９の利得Ｇ１は図３および図６の場合と同一の０．８７５に設定し、第３の補償器１６の利得Ｇ３は０．１２５に設定している。この制御系によれば、図１０に示したように、２５°の位相余裕が確保されており、図１７に示す同条件下の従来装置における位相余裕１０°よりも大きい。このため、実施の形態３の系統連系インバータ装置では、制御系が不安定となり、電流波形が歪むといったＬＣフィルタ４のインダクタンスに対する問題点の解決が可能となる。

（制御系の追従性）
つぎに、実施の形態３にかかる制御系の追従性について図１１および図１２を参照して説明する。ここで、図１１は、実施の形態１の制御系における電流制御の追従性を表す波形図であり、図１２は、実施の形態３の制御系における電流制御の追従性を表す波形図である。なお、図１１および図１２の双方において、（ａ）図は目標電流および出力電流を表し、（ｂ）図は目標電流と出力電流との誤差成分を表している。実施の形態１の制御系の場合、図１１に示すように、誤差成分の最大値が２．２Ａとなっているのに対し、実施の形態３の制御系の場合、図１２に示すように、誤差成分の最大値が０．５Ａと小さくなっており、電流制御の追従性が向上していることが理解できる。

以上説明したように、実施の形態３の系統連系インバータ装置では、実施の形態１の構成において、系統電圧の位相と一致するような出力目標電圧信号に対する利得補償を行う第３の補償器を設け、その利得Ｇ３を、０〜（１．０−Ｇ２）の範囲内の値となるように設定しているので、実施の形態１に比べて、電流制御の追従性の向上が可能となる。

＜実施の形態４＞
（系統連系インバータ装置の構成および動作）
つぎに、本発明の実施の形態４にかかる系統連系インバータ装置について説明する。実施の形態４の系統連系インバータ装置は、実施の形態３と比較して、第２の補償器９および第３の補償器１６の処理が変更されている。具体的に、第２の補償器９は、図５に示すような伝達関数「（Ａ＋ＢＳ）／（Ｃ＋ＤＳ）」を有する制御系で構成され、入力された位相基準信号Ｖｓに対し利得Ｇ２で増幅され、かつ、位相進み補償された信号Ｖｓ１を出力し、このときの利得Ｇ２は、０．２〜０．９の間で設定された値であり、系統連系インバータ装置全体の制御系から最適な値が設定される点と、第３の補償器１６の利得Ｇ３は、Ｇ３＝１．０−｜Ｇ２｜（｜ ｜は絶対値を表す記号）で与えられる点が異なっている。なお、装置の基本的構成については、図７に示した実施の形態３の構成と同一または同等である。また、動作については、第２の補償器９および第３の補償器１６の特性が異なる点を除き、基本的な動作は同一または同等である。このため、構成および動作に関する重複した説明は省略する。

（制御系の位相余裕）
図１３は、標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態４の系統連系インバータ装置における制御系のボード線図である。ここで、ＬＣフィルタ４のＬ値は０．３８５ｍＨであり、図３、図６および図９の場合と同一である。また、第２の補償器９は、Ａ＝０．８７５、Ｂ＝３４．８×１０＾６、Ｃ＝０．８７５、Ｄ＝１５．５×１０＾６に設定されるとともに、その利得Ｇ２は０．８７５であり、実施の形態２，３の場合と同一である。また、第３の補償器１６の利得Ｇ３は０．１２５（＝１−０．８７５）である。この制御系によれば、図１３に示したように、３５°の位相余裕が確保されており、図９に示す実施の形態３の系統連系インバータ装置における位相余裕３０°よりも大きくなっている。このため、実施の形態４の系統連系インバータ装置では、実施の形態３に比して、制御系の安定性をさらに向上させることが可能となる。

以上説明したように、実施の形態４の系統連系インバータ装置では、実施の形態３の構成において、第２の補償器を位相進み補償とし、かつ、その利得Ｇ２を０．２〜０．９の範囲内の値となるように設定し、かつ、第３の補償器の利得Ｇ３を、０〜（１．０−｜Ｇ２｜）の範囲内の値となるように設定しているので、実施の形態３に比べて、制御系の安定性の更なる向上が可能となる。

なお、本実施の形態では、出力端に接続される系統として、図１などに示されるような単相２線式の交流電力系統を一例として示してきたが、これに限定されるものではなく、単相３線式、３相３線式、あるいはその他の交流電力系統であって構わない。

以上のように、本発明にかかる系統連系インバータ装置は、制御系の安定性を確保することができる発明として有用である。

本発明の実施の形態１にかかる系統連系インバータ装置の構成を示す図である。 第２の補償器の制御系の構成を示す図である。 標準的なインピーダンスを接続した実施の形態１の系統連系インバータ装置における制御系のボード線図である。 ＬＣフィルタのインダクタンス値を小さくした場合の実施の形態１の系統連系インバータ装置における制御系のボード線図である。 本発明の実施の形態２の系統連系インバータ装置における第２の補償器の構成を示す図である。 標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態２の系統連系インバータ装置における制御系のボード線図である。 本発明の実施の形態３にかかる系統連系インバータ装置の構成を示す図である。 第３の補償器の制御系の構成を示す図である。 標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態３の系統連系インバータ装置における制御系のボード線図である。 ＬＣフィルタのインダクタンス値を小さくした場合の実施の形態３の系統連系インバータ装置における制御系のボード線図である。 実施の形態１の制御系における電流制御の追従性を表す波形図である。 実施の形態３の制御系における電流制御の追従性を表す波形図である。 標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の実施の形態４の系統連系インバータ装置における制御系のボード線図である。 特許文献１に示された系統連系インバータ装置（従来装置）の構成を示す図である。 標準的なインピーダンスを有する系統に接続された従来装置における制御系のボード線図である。 標準的なインピーダンスよりも高い系統インピーダンスを接続した場合の従来装置における制御系のボード線図である。 ＬＣフィルタのインダクタンス値を小さくした場合の従来装置における制御系のボード線図である。

符号の説明

１ 直流電源
２ コンデンサ
３ インバータ
４ ＬＣフィルタ
５ 系統
６ 電流検出手段
７ 電圧検出手段
８ ゼロクロス検出手段
９ 第２の補償器
１０ 出力目標電流発生手段
１１ 減算器
１２ 第１の補償器
１３ 第１の加算器
１４ ゲートパルス発生手段
１５ 出力目標電圧発生手段
１６ 第３の補償器
１７ 第２の加算器
５０ 制御部

Claims (4)

1. 入力された直流電圧を交流電圧に変換して出力するインバータと、前記インバータの出力を平滑して出力するフィルタ回路と、前記インバータを制御する制御部と、を有し、前記フィルタ回路の出力を用いて電力系統に連系可能となるように構成された系統連系インバータ装置において、
   前記制御部は、
   前記電力系統の電圧を検出する電圧検出手段と、
   前記インバータの出力電流を検出する電流検出手段と、
   前記電圧検出手段によって検出された系統電圧信号がゼロをよぎる点を検出するゼロクロス検出手段と、
   前記ゼロクロス検出手段の検出結果に基づき、前記電力系統に出力される電流の位相が前記系統電圧の位相と一致するような基準信号であり、所定の電流振幅基準値を有する電流基準信号を生成する出力目標電流発生手段と、
   前記電流基準信号と前記電流検出手段が検出した電流信号との偏差成分を増幅する第１の補償器と、
   前記系統電圧信号に対する利得補償を行う第２の補償器と、
   前記第１の補償器の出力および前記第２の補償器の出力に基づいて、前記インバータに設けられたスイッチング素子を制御するゲートパルス信号を生成するゲートパルス発生手段と、
   を備え、
   前記第２の補償器は、入力に対する出力の利得が０．２〜０．９の範囲内の値となるように設定されていることを特徴とする系統連系インバータ装置。
2. 前記第２の補償器は、入力に対する出力の位相が進み補償となるように設定されていることを特徴とする請求項１に記載の系統連系インバータ装置。
3. 前記ゼロクロス検出手段の検出結果に基づき、前記系統電圧の位相と一致するような基準信号であり、所定の電圧振幅基準値を有する出力目標電圧信号を生成する出力目標電圧発生手段と、
   前記出力目標電圧信号に対する利得補償を行う第３の補償器と、
   をさらに備え、
   前記第２の補償器は、入力に対する出力の利得が０．２〜０．９の範囲内の値となるように設定されるとともに、
   前記第３の補償器は、入力に対する出力の利得が０〜（１−前記第２の補償器の利得）の範囲内の値となるように設定されており、
   前記ゲートパルス発生手段は、前記第１の補償器の出力および前記第２の補償器の出力に加え、前記第３の出力に基づいて前記インバータに設けられたスイッチング素子を制御するゲートパルス信号を生成することを特徴とする請求項１に記載の系統連系インバータ装置。
4. 前記ゼロクロス検出手段の検出結果に基づき、前記系統電圧の位相と一致するような基準信号であり、所定の電圧振幅基準値を有する出力目標電圧信号を生成する出力目標電圧発生手段と、
   前記出力目標電圧信号に対する利得補償を行う第３の補償器と、
   をさらに備え、
   前記第２の補償器は、入力に対する出力の位相が進み補償であるとともに、入力に対する出力の利得が０．２〜０．９の範囲内の値となるように設定されるとともに、
   前記第３の補償器は、入力に対する出力の利得が０〜（１−前記第２の補償器の利得の絶対値）の範囲内の値となるように設定されており、
   前記ゲートパルス発生手段は、前記第１の補償器の出力および前記第２の補償器の出力に加え、前記第３の出力に基づいて前記インバータに設けられたスイッチング素子を制御するゲートパルス信号を生成することを特徴とする請求項１に記載の系統連系インバータ装置。

Images