JP2010003055A - 半導体補助記憶装置の制御方法 - Google Patents
半導体補助記憶装置の制御方法 Download PDFInfo
- Publication number
- JP2010003055A JP2010003055A JP2008160420A JP2008160420A JP2010003055A JP 2010003055 A JP2010003055 A JP 2010003055A JP 2008160420 A JP2008160420 A JP 2008160420A JP 2008160420 A JP2008160420 A JP 2008160420A JP 2010003055 A JP2010003055 A JP 2010003055A
- Authority
- JP
- Japan
- Prior art keywords
- block
- flash memory
- units
- writing
- erased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】消去単位の異なる2種類のフラッシュメモリを管理するための半導体補助記憶装置の制御方法を提供する。
【解決手段】アクセス対象のフラッシュメモリの種別を判定し(ステップS1)、1ブロック単位で消去するタイプAの場合は、消去対象のブロックのみを消去する(ステップS2)。2ブロック単位で消去するタイプBの場合は、連続するブロック番号の内の消去対象ではない他方のブロックに有効なデータが格納されているか否かを判定し(ステップS4,S9)、格納されていなければ2ブロックを一括消去する(ステップS5,S10)。有効データが格納されていれば、それを退避バッファに退避し(ステップS6,S11)、2ブロックを一括消去した(ステップS7,S12)後、この退避バッファのデータを元のブロックに書き戻す(ステップS8,S13)。
【選択図】図1
【解決手段】アクセス対象のフラッシュメモリの種別を判定し(ステップS1)、1ブロック単位で消去するタイプAの場合は、消去対象のブロックのみを消去する(ステップS2)。2ブロック単位で消去するタイプBの場合は、連続するブロック番号の内の消去対象ではない他方のブロックに有効なデータが格納されているか否かを判定し(ステップS4,S9)、格納されていなければ2ブロックを一括消去する(ステップS5,S10)。有効データが格納されていれば、それを退避バッファに退避し(ステップS6,S11)、2ブロックを一括消去した(ステップS7,S12)後、この退避バッファのデータを元のブロックに書き戻す(ステップS8,S13)。
【選択図】図1
Description
本発明は、フラッシュメモリを使用する半導体補助記憶装置の制御方法、特に消去単位のサイズが異なるフラッシュメモリの制御に関するものである。
近年の半導体メモリの大容量化及び低コスト化に伴い、フラッシュメモリを使用したUSBメモリやコンパクトフラッシュ(登録商標)等の半導体補助記憶装置が広く使用されるようになった。フラッシュメモリは、浮遊ゲートを有する絶縁ゲート型電界効果トランジスタを記憶素子とするEEPROM(電気的に書き替え可能な不揮発性メモリ)の一種である。いわゆるEEPROMは、任意のアドレスに対するデータの書き換えが自由にできる回路構成となっているが、大容量・低価格を目的としたフラッシュメモリでは、ページと呼ばれる最小単位でユーザデータを読み書きすると共に、連続する複数ページ(例えば、4kバイト)を1ブロックとしてデータの消去を行うように構成されている。
フラッシュメモリにおけるデータの書き込みは、例えば、データ“0”を書き込むべき記憶素子の制御ゲートに書き込み用の高電圧を印加することにより、該当する記憶素子の浮遊ゲートに電荷を蓄積させることで行われる。なお、この場合、データ“1”を書き込むべき記憶素子の制御ゲートには書き込み用の高電圧は印加しない。一方、データの消去は、該当するブロックの記憶素子の各制御ゲートに書き込み用とは逆極性の消去用の高電圧を印加することで、ブロック全体の記憶素子の浮遊ゲートに蓄積された電荷を放出することによって行われる。これにより、消去されたブロックのデータはすべて“1”となる。
従って、フラッシュメモリでは、消去済みのページに対する書き込みは自由に行うことができるが、書き込まれたページにおけるデータの書き換えは、書き換えが1ページだけであっても、そのページを含むブロック全体を消去する必要がある。なお、フラッシュメモリにおけるデータ管理の一例は、下記特許文献1の段落0032〜0037に記載されている。
前記特許文献1にも記載されているように、フラッシュメモリにおける消去の単位は、例えば、4kバイトのブロック単位に固定されている。しかしながら、フラッシュメモリの大容量化により、消去の単位が1ブロックではなく2ブロック単位に行われるようなものも想定される。従って、今後のフラッシュメモリの大容量化に備えて、消去単位の異なる2種類のフラッシュメモリが混在するシステムを考慮した制御方法を予め開発しておく必要がある。
本発明は、消去単位の異なる2種類のフラッシュメモリを管理するための半導体補助記憶装置の制御方法を提供することを目的としている。
本発明は、一定の記憶容量を有するページ単位での読み書きと連続する複数ページからなるブロック単位での消去が可能な第1のフラッシュメモリと、前記第1のフラッシュメモリと同様にページ単位での読み書きが可能であるが、連続する2ブロック単位で消去が行われる第2のフラッシュメモリとを備えた半導体補助記憶装置の制御方法であって、消去対象のブロックが前記第1及び第2のフラッシュメモリの内のいずれに存在するかを判定する判定処理と、前記消去対象のブロックが前記第1のフラッシュメモリ内に存在する時には、該第1のフラッシュメモリ内の該当するブロックを消去し、該消去対象のブロックが前記第2のフラッシュメモリ内に存在する時には、該第2のフラッシュメモリ内の該当するブロックの対となるブロックを救済して、その該当するブロックと対になるブロックを一括消去する消去処理とを行うことを特徴としている。
本発明では、消去対象のブロックが、1ブロック単位で消去を行う第1のフラッシュメモリか、連続する2ブロック単位で消去を行う第2のフラッシュメモリのいずれに存在するかを判定し、消去対象のブロックが第1のフラッシュメモリ内に存在する時にはその該当するブロックを消去し、消去対象のブロックが第2のフラッシュメモリ内に存在する時には、この第2のフラッシュメモリ内の該当するブロックの対となるブロックを救済して、該当するブロックと対になるブロックを一括消去するようにしている。これにより、消去単位の異なる2種類のフラッシュメモリを、1つの制御方式で管理することができるという効果がある。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図1は、本発明の実施例1を示すブロック消去処理のフローチャートであり、図2は、この図1の処理が行われるシステムの一例を示す構成図である。
図2に示すように、このシステムは、システム全体の演算処理制御を行う中央処理装置(以下、「CPU」という)1、このCPU1が実行するプログラムや実行中のデータを記憶する主記憶装置2、この主記憶装置2に呼び出されて実行されるプログラムやユーザデータ等をファイル形式で格納するための補助記憶装置3,4、及びキーボードやディスプレイ等の各種の入出力装置5a〜5mを備えており、これらがシステムバス6を介して相互に接続されている。
なお、主記憶装置2は、電源が遮断されても記憶内容が保持されるROM(Read Only Memory)2aと、電源が遮断されると記憶内容が消失するRAM(Random Access Memory)2bで構成されている。また、補助記憶装置3,4は、従来の磁気ディスク装置に代えてフラッシュメモリで構成されている。これらのフラッシュメモリは、ページと呼ばれる最小単位でユーザデータを読み書きすると共に、連続する複数ページを一括してデータの消去を行うものである。
このうち補助記憶装置3は、例えば、4kバイトを1ブロックとして、1ブロック単位での消去を行うもの(以下、タイプAとする)である。一方、補助記憶装置4は、連続する偶数番目と奇数番目の2ブロック単位で一括消去を行う(以下、タイプBとする)ものである。なお、ここでは、補助記憶装置3,4のブロック番号iは、0(偶数)からn(奇数)まで順番に付与されているものとする。
図2のシステムにおいて、主記憶装置2のRAM2bにロードされたアプリケーションプログラム等によって、補助記憶装置3(または4)内のファイルを消去する命令が実行されると、このRAM2b内に常駐しているファイル管理プログラムにより、図1のフローチャートに従った処理が開始される。
ステップS1において、ファイル管理プログラムは、補助記憶装置3,4の先頭部分に設けられたファイル割当テーブルを参照して、アクセス対象のファイルが存在する補助記憶装置の種別(タイプAまたはタイプB)を判定する。アクセス対象のファイルがタイプAの補助記憶装置3内に存在すればステップS2へ進み、タイプBの補助記憶装置4内に存在すればステップS3へ進む。
ステップS2では、補助記憶装置3のファイル割当テーブルを参照して、消去対象のファイルが格納されているブロック番号を調べ、該当する消去対象ブロックiを消去し、ファイル割当テーブルを更新して消去処理を終了する。
アクセス対象のファイルがタイプBの補助記憶装置4内に存在する場合には、ステップS3において、この補助記憶装置4のファイル割当テーブルを参照して、消去対象のファイルが格納されているブロック番号iが偶数であるか奇数であるかを調べる。ブロック番号iが偶数であれば、ステップS4へ進み、奇数であればステップS9へ進む。
ステップS4において、ブロック番号i(偶数)と対になる次のブロック番号i+1(奇数)に有効なデータが格納されているか否かを判定する。ブロック番号i+1に有効なデータが格納されていなければ、ステップS5へ進み、格納されていればステップS6へ進む。
ステップS5に進んだ場合は、ブロック番号iとブロック番号i+1を一括して消去し、ファイル割当テーブルを更新して消去処理を終了する。
ステップS6に進んだ場合は、ブロック番号i+1のデータを主記憶装置2内のRAM2bに設けられた退避バッファに書き込むことによって一時的に退避し、ステップS7においてブロック番号iとブロック番号i+1を一括して消去した後、ステップS8において退避バッファのデータをブロック番号i+1に書き戻す。その後、ファイル割当テーブルを更新して消去処理を終了する。
消去対象のファイルが格納されているブロック番号iが奇数の場合は、ステップS9において、ブロック番号i(奇数)と対になる前のブロック番号i−1(偶数)に有効なデータが格納されているか否かを判定する。ブロック番号i−1に有効なデータが格納されていなければ、ステップS10へ進み、格納されていればステップS11へ進む。
ステップS10に進んだ場合は、ブロック番号i−1とブロック番号iを一括して消去し、ファイル割当テーブルを更新して消去処理を終了する。
ステップS11に進んだ場合は、ブロック番号i−1のデータを主記憶装置2内のRAM2bに設けられた退避バッファに一時的に退避し、ステップS12においてブロック番号i−1とブロック番号iを一括して消去した後、ステップS13において退避バッファのデータをブロック番号i−1に書き戻す。その後、ファイル割当テーブルを更新して消去処理を終了する。
以上のように、この実施例1のブロック消去処理は、補助記憶装置4のブロックを消去する場合には、対となるブロックを救済した上で連続する2ブロックを消去するようにしているので、連続する2ブロック単位で実際のブロック消去が実行される補助記憶装置4においても、通常の補助記憶装置3と同じ1つの制御方式で管理することができるという利点がある。
図3は、本発明の実施例2を示すバッドブロック処理のフローチャートである。バッドブロックとは、正常に書き込み処理ができないブロックをいい、バッドブロック処理とは、データ書き込みにおいて書き込みエラー情報が出力された場合に、該当するブロックを使用禁止にするためにバッドブロック登録を行うことをいう。なお、書き込みエラー情報は、例えば、フラッシュメモリに1バイト単位にデータを書き込んだときに、ハードウエアによって入力されたデータと書き込み後のデータとの検証が行われ、異常が検出されたときに出力される情報である。
図2のシステムにおいて、主記憶装置2のRAM2bにロードされたアプリケーションプログラム等によって、補助記憶装置3または4にファイルを書き込む命令が実行されると、このRAM2b内に常駐しているファイル管理プログラムにより、補助記憶装置3,4の先頭部分に設けられたファイル割当テーブルを参照して、消去済みの未使用ブロックが探索される。そして、探索した未使用ブロックへファイルの書き込みが行われる。ファイルの書き込み後、書き込み状態がチェックされ、書き込みエラー情報が出力されている場合には、図3のフローチャートに従った処理が開始される。
ステップS21において、バッドブロック処理対象のブロックが存在する補助記憶装置の種別(タイプAまたはタイプB)を判定する。処理対象のブロックが補助記憶装置3内に存在すればステップS22へ進み、補助記憶装置4内に存在すればステップS23へ進む。
ステップS22において、バッドブロック処理対象のブロック番号をそのままバッドブロック登録し、処理を終了する。
バッドブロック処理対象のブロックがタイプBの補助記憶装置4内に存在する場合には、ステップS23において、そのブロック番号iが偶数であるか奇数であるかを調べる。ブロック番号iが偶数の時は、ステップS24へ進み、奇数の時はステップS25へ進む。
ステップS24において、検出されたバッドブロックのブロック番号iと、対になるブロック番号i+1を共にバッドブロック登録し、処理を終了する。一方、ステップS25では、検出されたバッドブロックのブロック番号iと、対になるブロック番号i−1を共にバッドブロック登録し、処理を終了する。
以上のように、この実施例2のバッドブロック処理は、補助記憶装置4のブロックをバッドブロック登録する場合には、対となるブロックも同時にバッドブロック登録するようにしているので、実施例1と同様の利点がある。
図4は、本発明の実施例3を示す新規ファイル書き込み処理のフローチャートである。
この新規ファイルの書き込み処理は、実施例1に示したように、2ブロック単位で消去を行う補助記憶装置4において、1つのブロックを消去する時に対となるブロックのデータを救済する必要があることに鑑み、消去単位となる連続する2つのブロックに別々のファイルを書き込まないようにしたものである。
この新規ファイルの書き込み処理は、実施例1に示したように、2ブロック単位で消去を行う補助記憶装置4において、1つのブロックを消去する時に対となるブロックのデータを救済する必要があることに鑑み、消去単位となる連続する2つのブロックに別々のファイルを書き込まないようにしたものである。
図2のシステムにおいて、主記憶装置2のRAM2bにロードされたアプリケーションプログラム等によって、補助記憶装置3または4にファイルを書き込む命令が実行されると、このRAM2b内に常駐しているファイル管理プログラムにより、補助記憶装置3,4の先頭部分に設けられたファイル割当テーブルを参照して、消去済みの未使用ブロックが探索される。
ステップS31において、未使用ブロックが存在する補助記憶装置の種別(タイプAまたはタイプB)を判定する。未使用ブロックが補助記憶装置3内に存在すればステップS32へ進み、補助記憶装置4内に存在すればステップS33へ進む。
ステップS32において、未使用ブロックにファイルを書き込み、ファイル割当テーブルを更新して書き込み処理を終了する。なお、特に図示していないが、書き込みエラーが発生したには、従来通りのバッドブロック登録処理と、別の未使用ブロックに対するファイルの再書き込み処理が行われる。
未使用のブロックがタイプBの補助記憶装置4内に存在する場合には、ステップS33において、ブロック番号iが偶数の未使用ブロックを選定してファイルの書き込みを行う。その後、ステップS34において、書き込み処理が正常に行われているか否かの判定を行う。正常に書き込み処理が行われていれば、ファイル割当テーブルを更新して書き込み処理を終了し、バッドブロックが発生して書き込みが正常に終了していなければ、ステップS35に進む。
ステップS35において、バッドブロックが発生したブロック番号iが奇数であるか偶数であるかを判定し、奇数であればステップS36へ進み、偶数であればステップS39へ進む。
ステップS36において、奇数のブロック番号iの対となる1つ前のブロック番号i−1に書き込んだデータを救済するために、このブロック番号i−1のデータを読み出して主記憶装置2内のRAM2bに設けられた退避バッファに一時的に退避する。次に、ステップS37においてブロック番号i−1とブロック番号iをバッドブロック登録した後、ステップS38において退避バッファに退避したデータと、ブロック番号iに書き込むべきデータを、代替ブロックに書き込む。その後、ファイル割当テーブルを更新して書き込み処理を終了する。
一方、ステップS39では、偶数のブロック番号iと対になる1つ後のブロック番号i+1をバッドブロック登録した後、ステップS40において、ブロック番号iに書き込むべきデータを、代替ブロックに書き込む。その後、ファイル割当テーブルを更新して書き込み処理を終了する。
以上のように、この実施例3の新規ファイル書き込み処理は、新しいファイルを補助記憶装置4に書き込む場合には、消去単位の2つのブロックの内の初めのブロック(即ち、ブロック番号が偶数)から書き始めるようにしている。これにより、消去単位となる連続する2つのブロックに別々のファイルが書き込まれることが回避されるので、実施例1と同様の利点に加えて、1つのブロックを消去する時に対となるブロックのデータを救済する必要がなくなって処理速度が向上するという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(a) 消去単位が異なる2種類のフラッシュメモリを使用した補助記憶装置3,4を搭載したシステムを例にして説明したが、1種類しか搭載しない場合でも、本発明の制御方法を採用すれば、同一ソフトウエアにより、消去単位が2倍のフラッシュメモリへの部品置換が可能になる。
(b) ブロックのサイズは4kバイトとして説明したが、このブロックのサイズは任意である。
(c) 補助記憶装置3,4の全体の記憶容量は、同一である必要はない。
(a) 消去単位が異なる2種類のフラッシュメモリを使用した補助記憶装置3,4を搭載したシステムを例にして説明したが、1種類しか搭載しない場合でも、本発明の制御方法を採用すれば、同一ソフトウエアにより、消去単位が2倍のフラッシュメモリへの部品置換が可能になる。
(b) ブロックのサイズは4kバイトとして説明したが、このブロックのサイズは任意である。
(c) 補助記憶装置3,4の全体の記憶容量は、同一である必要はない。
1 CPU
2 主記憶装置
2a ROM
2b RAM
3,4 補助記憶装置
5a〜5m 入出力装置
6 システムバス
2 主記憶装置
2a ROM
2b RAM
3,4 補助記憶装置
5a〜5m 入出力装置
6 システムバス
Claims (5)
- 一定の記憶容量を有するページ単位での読み書きと連続する複数ページからなるブロック単位での消去が可能な第1のフラッシュメモリと、前記第1のフラッシュメモリと同様にページ単位での読み書きが可能であるが、連続する2ブロック単位で消去が行われる第2のフラッシュメモリとを備えた半導体補助記憶装置の制御方法であって、
消去対象のブロックが前記第1及び第2のフラッシュメモリの内のいずれに存在するかを判定する判定処理と、
前記消去対象のブロックが前記第1のフラッシュメモリ内に存在する時には、該第1のフラッシュメモリ内の該当するブロックを消去し、該消去対象のブロックが前記第2のフラッシュメモリ内に存在する時には、該第2のフラッシュメモリ内の該当するブロックの対となるブロックを救済して、その該当するブロックと対になるブロックを一括消去する消去処理とを、
行うことを特徴とする半導体補助記憶装置の制御方法。 - 前記消去対象のブロックが前記第2のフラッシュメモリ内に存在する時には、該消去対象のブロックと対になるブロックに有効なデータが格納されているか否かを判定して有効なデータが存在する時にはそのデータを退避バッファに退避する処理と、
前記消去対象のブロックと対になるブロックとを一括して消去する処理と、
前記退避バッファにデータを退避した時には、該退避バッファ内のデータを消去後の対応するブロックに書き戻す処理とを、
順次行うことを特徴とする請求項1記載の半導体補助記憶装置の制御方法。 - 一定の記憶容量を有するページ単位での読み書きと連続する複数ページからなるブロック単位での消去が可能な第1のフラッシュメモリと、前記第1のフラッシュメモリと同様にページ単位での読み書きが可能であるが、連続する2ブロック単位で消去が行われる第2のフラッシュメモリとを備えた半導体補助記憶装置の制御方法であって、
書き込み処理が正常に終了しない場合に、バッドブロックが前記第1または第2のフラッシュメモリの内のいずれに存在するかを判定する判定処理と、
前記バッドブロックが前記第1のフラッシュメモリ内に存在する時には、該第1のフラッシュメモリ内の該当するブロックをバッドブロック登録し、該バッドブロックが前記第2のフラッシュメモリ内に存在する時には、該第2のフラッシュメモリ内の該当するブロックと対になるブロックとをバッドブロック登録する登録処理とを、
行うことを特徴とする半導体補助記憶装置の制御方法。 - 一定の記憶容量を有するページ単位での読み書きと連続する複数ページからなるブロック単位での消去が可能な第1のフラッシュメモリと、前記第1のフラッシュメモリと同様にページ単位での読み書きが可能であるが、連続する2ブロック単位で消去が行われる第2のフラッシュメモリとを備えた半導体補助記憶装置の制御方法であって、
書き込み対象のブロックが前記第1及び第2のフラッシュメモリの内のいずれに存在するかを判定する判定処理と、
前記書き込み対象のブロックが前記第1のフラッシュメモリ内に存在する時には、該第1のフラッシュメモリ内の該当するブロックにデータを書き込み、該書き込み対象のブロックが前記第2のフラッシュメモリ内に存在する時には、該第2のフラッシュメモリ内の消去単位となる連続する2つのブロックの内の最初のブロックから順番にデータを書き込む書き込み処理とを、
行うことを特徴とする半導体補助記憶装置の制御方法。 - 前記第2のフラッシュメモリへの書き込み処理の結果、その書き込み処理が正常に終了しない場合に、バッドブロックが前記連続する2つのブロックの内の最初のブロックか後のブロックかを判定する処理と、
前記バッドブロックが最初のブロックである時には、該最初のブロックと後のブロックとをバッドブロック登録すると共に、書き込み処理が正常にできなかったデータを代替ブロックに書き込み、該バッドブロックが後のブロックである時には、該最初のブロックを救済してそのブロックと対になるブロックとをバッドブロック登録すると共に、該最初のブロックと後のブロックのデータを代替ブロックに書き込む処理とを、
順次行うことを特徴とする請求項4記載の半導体補助記憶装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160420A JP2010003055A (ja) | 2008-06-19 | 2008-06-19 | 半導体補助記憶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160420A JP2010003055A (ja) | 2008-06-19 | 2008-06-19 | 半導体補助記憶装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003055A true JP2010003055A (ja) | 2010-01-07 |
Family
ID=41584742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160420A Withdrawn JP2010003055A (ja) | 2008-06-19 | 2008-06-19 | 半導体補助記憶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003055A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843691B2 (en) | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
-
2008
- 2008-06-19 JP JP2008160420A patent/JP2010003055A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843691B2 (en) | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8463826B2 (en) | Incremental garbage collection for non-volatile memories | |
US20170139839A1 (en) | Data storage device and data maintenance method thereof | |
CN109062827B (zh) | 闪存控制装置、闪存控制系统以及闪存控制方法 | |
JP2011107851A (ja) | メモリシステム | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
EP3057100B1 (en) | Memory device and operating method of same | |
JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2006003966A (ja) | フラッシュメモリの書込方法 | |
JP4235646B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4661369B2 (ja) | メモリコントローラ | |
US20130080690A1 (en) | Method to emulate eeprom using flash memory | |
JP4826232B2 (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
JP2010003055A (ja) | 半導体補助記憶装置の制御方法 | |
JP2012128900A (ja) | 半導体記憶装置、及び記憶媒体 | |
JP2009276883A (ja) | 半導体補助記憶装置 | |
JP2011175361A (ja) | データ記憶装置及びデータ記憶方法 | |
JP4818453B1 (ja) | 電子機器およびデータ読み出し方法 | |
JP2019074797A (ja) | 不揮発性メモリのデータ書換方法及び半導体装置 | |
JP2006178909A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
KR100965079B1 (ko) | 불휘발성 메모리 장치 | |
US7996598B2 (en) | Memory management module | |
TWI602185B (zh) | 記憶體裝置及其操作方法 | |
JP2008293615A (ja) | 不揮発性記憶装置並びにその管理方法、書き込み方法及び読み出し方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110114 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |