JP2009542452A - Mems構造体を作製する方法 - Google Patents
Mems構造体を作製する方法 Download PDFInfo
- Publication number
- JP2009542452A JP2009542452A JP2009518807A JP2009518807A JP2009542452A JP 2009542452 A JP2009542452 A JP 2009542452A JP 2009518807 A JP2009518807 A JP 2009518807A JP 2009518807 A JP2009518807 A JP 2009518807A JP 2009542452 A JP2009542452 A JP 2009542452A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sacrificial
- silicon
- single crystal
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
- B81C1/00714—Treatment for improving the physical properties not provided for in groups B81C1/0065 - B81C1/00706
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
本発明は、シリコン製の少なくとも1つの機能層を有するMEMS構造体を作製する方法に関し、この機能層は、犠牲層を除去することによって開放される構造を有する。ここでは少なくとも1つの犠牲層および少なくとも1つの機能層をデポジットして、これらの層を単結晶で成長させ、また上記の犠牲層をシリコン−ゲルマニウム−混合層から構成する。
Description
本発明は、シリコンベースにMEMS(Micro Electro Mechnical System)構造体、有利には多層にデポジット可能なMEMS構造体を作製する方法に関する。
従来の技術
例えば容量式の測定方式に基づく(容量式MEMS)加速度センサまたは回転速度センサにおける使用に対し、上記のような構造体には実質的に、導電性の機能層が含まれており、またこの機能層には固定の層と可動の層とが含まれている。可動の層は、作製中にふつういわゆる犠牲層によって固定され、この犠牲層が作製プロセスの終わりにマイクロメカニカル技術ないしは半導体技術から公知の方法ステップによって選択的に除去されるのである。
例えば容量式の測定方式に基づく(容量式MEMS)加速度センサまたは回転速度センサにおける使用に対し、上記のような構造体には実質的に、導電性の機能層が含まれており、またこの機能層には固定の層と可動の層とが含まれている。可動の層は、作製中にふつういわゆる犠牲層によって固定され、この犠牲層が作製プロセスの終わりにマイクロメカニカル技術ないしは半導体技術から公知の方法ステップによって選択的に除去されるのである。
多結晶シリコン製のエピタキシャル成長させた機能層に関連して酸化シリコン製の犠牲層を使用することは公知である。この技術には、例えば導電率を3価または5価のドーピング材料を打ち込むことにより、機能層の種々異なる層パラメタを後から設定することが含まれている。また多結晶構造体であることからつぎのような必要性が生じる。すなわち、付加的な温度ステップ(Temperschritte)により、作製時に発生する機能層の可動領域におけるストレス勾配を補償して、所定の負荷を発生させずにこの可動領域の変形を回避しなければならないのである。またこの方法では、比較的低いエッチング速度およびアンダーエッチング幅しか可能とならないのである。また上記の酸化シリコン製の犠牲層をシリコン−ゲルマニウム製の犠牲層と置き換えることも公知である。この層は、例えばClF3ガス相エッチングによって選択的に除去することができる。達成可能なエッチング速度およびアンダーエッチング幅は、酸化シリコン製の犠牲層を有する方法に比べて格段に大きくなる。しかしながらここで問題であるのは、ゲルマニウムの拡散特性であり、この拡散特性により、比較的長く熱負荷状態に止まるプロセスステップにおいて、例えば、所要のドーピング材料を打ち込む間にゲルマニウムが上記の犠牲層から機能層に拡散することになる。この結果として層の融解が発生し、これによって元々形成した構造が変化してその機能が損なわれてしまうことがあるのである。
ゲルマニウムに対する拡散バリアで上記の犠牲層を包囲することにより、多結晶シリコン層からなる構造においてこの問題を小さくすることが公知である。しかしながらこれは付加的なステップであり、このステップは、構造に依存し、例えば「埋め込まれる導体」にコンタクトホールが必要な場合には、部分的に極めて大きな追加コストになり、ひいて相応にコストが高くなってしまうのである。
上記の方法の別の欠点は、ドーピング材料の打ち込みにより、ストレス勾配の補償が一般的にデリケートなることである。経験的にはこの補償の成否は、ドーピング層の後の熱過負荷の回避に依存するため、1つのチップに複数のセンサ素子を所望のように集積する際にはこれらのセンサ素子を横方向にずらして、作製時にこれらが熱的に減結合されるようにしなければならない。これによって上記のMEMS構造体および作製した素子の所要スペースおよびコストが増大してしまうのである。
発明の開示内容
技術的な課題
本発明の課題は、狭いスペースに高い効率で複雑なMEMS構造体を作製できるようにしかつ従来技術の欠点を回避できる方法を得ることである。
技術的な課題
本発明の課題は、狭いスペースに高い効率で複雑なMEMS構造体を作製できるようにしかつ従来技術の欠点を回避できる方法を得ることである。
技術的な解決手段
上記の課題は、請求項1の特徴部分に記載された特徴的構成を有する方法によって解決される。本発明の方法の有利な実施形態は、請求項2〜10に記載されている。
上記の課題は、請求項1の特徴部分に記載された特徴的構成を有する方法によって解決される。本発明の方法の有利な実施形態は、請求項2〜10に記載されている。
本発明の方法は、広範囲に及ぶ単結晶の機能層および犠牲層をデポジットすることに基づく。これに伴って粒界が無くなることによって明らかに、例えばゲルマニウムの拡散などが有効に阻止される。これによってシリコン−ゲルマニウム製の犠牲層を使用することができ、その際にゲルマニウムに対する付加的なバリアをデポジットしてその拡散を制限する必要はないのである。上記の方法を適用することによって、シリコン製の少なくとも1つの機能層を有するMEMS構造体を作製することができ、ここでこの機能層には、犠牲層の除去によって開放される複数の構造体が含まれる。本発明では、少なくとも1つの犠牲層および少なくとも1つの機能層をデポジットして、これらの層を単結晶で成長させ、また上記の犠牲層をシリコン−ゲルマニウム混合層から構成する。
有利な実施形態
有利には複数の機能層および犠牲層を上下に重ねてデポジットし、すべての機能層およびすべての犠牲層がつぎのようにデポジットされるようにする。すなわちこれらの層を単結晶で成長させ、また犠牲層をそれぞれシリコン−ゲルマニウム−混合層から構成するのである。上記の多層のデポジットが可能であるのは、比較的成長速度が高いことにより、全体装置の加熱に比較的短い時間しか必要なく、ここではゲルマニウムの拡散を無視できるからであり、ここでは粒界がないことによってこの拡散が付加的に阻止される。有利には上記の犠牲層の除去はClF3ガス相エッチングによって行われる。これにより、比較的大きなアンダーエッチング幅および比較的高いエッチング速度の利点を得ることができ、その際にゲルマニウムの拡散を阻止する付加的な絶縁層をデポジットするために付加的にコストをかける必要はないのである。
有利には複数の機能層および犠牲層を上下に重ねてデポジットし、すべての機能層およびすべての犠牲層がつぎのようにデポジットされるようにする。すなわちこれらの層を単結晶で成長させ、また犠牲層をそれぞれシリコン−ゲルマニウム−混合層から構成するのである。上記の多層のデポジットが可能であるのは、比較的成長速度が高いことにより、全体装置の加熱に比較的短い時間しか必要なく、ここではゲルマニウムの拡散を無視できるからであり、ここでは粒界がないことによってこの拡散が付加的に阻止される。有利には上記の犠牲層の除去はClF3ガス相エッチングによって行われる。これにより、比較的大きなアンダーエッチング幅および比較的高いエッチング速度の利点を得ることができ、その際にゲルマニウムの拡散を阻止する付加的な絶縁層をデポジットするために付加的にコストをかける必要はないのである。
有利には上記に相応してプロセスパラメタを少なくとも一時的に調整して、少なくとも3μm/minの成長速度でエピタキシャル成長が行われるようにする。
シリコン層のコンダクタンスを調整しなければならない場合、有利であるのは、これをインサイチュドーピングによって調整することである。このようにしてストレス勾配を回避することができる。
シリコン層とシリコン−ゲルマニウム−混合層とを交換することによって容易になるのは、プラズマ放射および/または質量分析によって検出可能な種を監視することにより、エッチングの深さの誤りを回避すること、ひいては誤った構造の発生を回避することである。
本発明の方法の有利な効果を得るため、少なくとも以下のステップを含むべきである。すなわち、
− シリコン製の単結晶開始層を有するSOI(Silicon on Insulator)ウェハを準備するステップと、
− 上記のシリコン製の単結晶開始層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で犠牲材料をエピタキシャルにデポジットするステップと、
− この単結晶の犠牲層を構造化するステップと、
− 単結晶シリコン製の機能層をエピタキシャルにデポジットするステップと、
− 上記の単結晶シリコン製の機能層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で上記の犠牲材料を新たにエピタキシャルにデポジットするステップと、
− 最後にデポジットした単結晶犠牲層を構造化するステップと、
− 単結晶シリコン製のキャップ層をエピタキシャルにデポジットするステップと、
− 最後にデポジットした犠牲層までこのキャップ層を貫通して構造化するステップと、
− 上記の犠牲材料を除去するステップと、
− 上記のキャップ層の開口部をシーリングするステップとを含むべきである。
− シリコン製の単結晶開始層を有するSOI(Silicon on Insulator)ウェハを準備するステップと、
− 上記のシリコン製の単結晶開始層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で犠牲材料をエピタキシャルにデポジットするステップと、
− この単結晶の犠牲層を構造化するステップと、
− 単結晶シリコン製の機能層をエピタキシャルにデポジットするステップと、
− 上記の単結晶シリコン製の機能層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で上記の犠牲材料を新たにエピタキシャルにデポジットするステップと、
− 最後にデポジットした単結晶犠牲層を構造化するステップと、
− 単結晶シリコン製のキャップ層をエピタキシャルにデポジットするステップと、
− 最後にデポジットした犠牲層までこのキャップ層を貫通して構造化するステップと、
− 上記の犠牲材料を除去するステップと、
− 上記のキャップ層の開口部をシーリングするステップとを含むべきである。
目標とする機能層の複雑さおよび要求に応じて、上記の犠牲層のデポジットおよび構造化ならびに機能層のデポジットおよび構造化のステップを複数回繰り返すことができ、これはキャップ層による終了の前に行われる。
個々の層の相互の調整は有利には、ウェハ縁部に入れられるマークによって行うことができる。第1のエッチングの際に酸化面が直接開放されて、この酸化面が十分に大きく、後続のエピタキシープロセス中に成長しない場合には、MEMS構造体の作製中全体において利用可能なマークをそこに配置することができる。有利であるのは、このために選択的なエピタキシーを使用することである。このためには上記のプロセスパラメタを調整して、酸化シリコンにおいてデポジットが行われないようにする。
本発明の実施形態
1実施例に即して本発明の方法を詳しく説明する。
1実施例に即して本発明の方法を詳しく説明する。
図1には、多層にデポジット可能なMEMS構造体を作製するための出発材料として、構造化されていないSOIウェハが示されている。このようなウェハは、厚いシリコン層1からなり、これは同時に機械的な支持体としても使用され、この支持体に絶縁層2として酸化シリコン層がデポジットされる。絶縁層2にはシリコン製の単結晶開始層3が設けられている。このようなSOIウェハには、相応の構造化によって互いに電気的に絶縁された個々の領域を形成することができ、これらの領域は、後に別の層をエピタキシャル成長させるための開始層として使用することができる。
図2は、構造化された開始層3を有するSOIウェハを示している。この構造化は、エッチングステップによって行われる。ここでは開始層3の複数の領域は互いに電気的に絶縁されている。それはエッチングされたトレンチ4が絶縁層2まで達しているからである。このようにした開放された開始層3の個々の領域は、後のMEMS構造体のソケットを形成する。
ここでは個々の構造間の導電接続を定めることもできる。上記のシリコン層はこのために、所定のコンダクタンスを有しなければならないことが多い。このコンダクタンスはシリコンのドーピングによって調整可能である。上記の構造内の層ストレスおよびコンダクタンス変動を回避するため、開始層3のコンダクタンスは、別の層をデポジットする間のインサイチュドーピングによって維持される。個々の構造体領域の後からのドーピングおよび熱過負荷をこれによって回避することができる。
単結晶シリコン製の開始層3が構造化される場合、単結晶シリコン−ゲルマニウムの形態の犠牲層がデポジットされる。開始層3を構造化した後に残るシリコン領域の面は、最初に閉じられる犠牲層5を成長させるために開始層として使用され、エピタキシャル成長が可能となる。完成した機能構造において後に形成される空所の伸張に重要である犠牲層5の厚さの精確な調整は、例えば、CMPステップ(化学機械研磨)によって行われ、その結果として研磨された表面が得られ、この表面そのものを別のエピタキシャル成長のための開始層として使用することができる。さらに図3においてわかるのは、先行する構造化から得られるエッチングトレンチ4が犠牲材料によって充填されることである。研磨された犠牲層5は、続いてエッチングステップによって構造化されて、開始層3の個々の領域にコンタクトホール6が形成される。これらのコンタクトホールはソケットまたは導体路として使用することができる。深すぎるエッチングを回避するため、このプロセスステップ中にプラズマ放出を監視することができる。ゲルマニウムの存在を示す放射線の消去から犠牲層5の貫通構造を読み取ることができ、エッチングステップが中断される。
図4は、第1構造化機能層7を有する単結晶シリコン製のSOIウェハを示している。この機能層はまず犠牲層5にエピタキシャルにデポジットされ、引き続いてトレンチプロセスにおいて構造化される。エッチング停止を発生させる層は存在せず、また広すぎるアンダーエッチングにより、状況によっては導電性の領域間に不所望の接続が形成され得るため、このプロセスステップではいずれにせよエッチング深さを監視する。これは例えば質量分析器によって行われ、この質量分析器にトレンチャの排気ガスが供給される。ゲルマニウムが検出されると、このエッチングステップが中断される。このステップの結果として、構造化された機能層7が得られ、その複数の領域の一部は犠牲層に支えられており、また一部は開始層3の複数の領域と導電接続されている。
図3および4において読み取ることの可能な犠牲層のデポジットおよび構造化のステップと、機能層のデポジットおよび構造化のステップとは、目標とする機能構造が形成されるまで複数回繰り返して複数の構造を上下に配置することができる。例えば検出方向が90°ずれている加速度センサを1チップに上下に形成することができ、これにより、チップ面を大きくすることなく2軸の加速度センサが得られる。さらにカスケード構造が実現可能である。このようにして検出構造(加速度センサ)が振動子の上かまたは下に配置される回転速度センサを作製することができる。
図5には、単結晶シリコン製の第2構造化機能層8と、単結晶シリコン−ゲルマニウム製の第2犠牲層9とを有するSOIウェハが示されている。ここで重要であるのは、犠牲材料によって充填されるゾーンが、それぞれ関係しかつ最後のシリコン層を貫通して達することのできる領域を形成するように上記の構造化が行われることである。
図6は、閉じられたキャップ層10を有するSOIウェハを示している。キャップ層10と、最上部の機能層8との間には、単結晶シリコン−ゲルマニウム製の最後の犠牲層11が設けられており、この犠牲層は、後にコンタクトが行われる個所において孔が開いている。最後の犠牲層11のデポジット、その構造化およびキャップ層10のデポジットは、上記の機能構造が完全に形成された後に行われる。
引き続いて図7のようにキャップ層10に入口12が構造化され、この入口を介してClF3ガス相エッチングにより、全犠牲材料を1つのステップにおいて溶出することができる。これによって上記の機能構造の機械的な機能が形成される。
ここで注意すべきであるのは、後にMEMS構造体のコンタクトに使用しようとする構造13も、残りのキャップ層10から切り離さなければならないことである。これはリング状の入口をエッチングすることによって行うことができる。このようなケースにおいて個々の構造が不安定になり得る場合、キャップ層の残りの入口12を開口する前にリング状の入口14の開口を行うことも可能である。この場合にリング状の入口14の密閉は、安定化すべき構造の支えとしても同時に使用され得る絶縁材料によって行わなければならないことになる。ここでこれはClF3ガス相エッチングによる上記の犠牲材料の溶出を開始する前に行われる。十分に安定した構造では、キャップ層10を多重に構造化するこの形態を省略することが可能であり、これによって所要のすべての入口12,14を1プロセスステップにおいてエッチングによって開口することができる。犠牲材料を除去した後、キャップ層10を再び気密に封止する。図8は、封止がなされてコンタクトが設けられたMEMS構造を有するSOIウェハの断面を示している。このSOIウェハは、例示的に機械的に移動可能な4つの構造15,16,17,18を有しており、これらのうち2つずつが上下に配置されている。犠牲材料を溶出するために必要なキャップ層10の入口は、ここでは低温でプラズマを用い、例えばシランまたはTEOSベースで酸化物19をノンコンフォーミングデポジションすることによって密閉されている。プラズマを用いた酸化物デポジットにより、またキャップ層10における上記の入口の幾何学的な縁部条件に合わせてプラズマパラメタを相応に調整することによって保証できるのは、構造によって決定される装置の空所にプラズマが深く進入し過ぎないようにすることである。これによって阻止されるのは、比較的深い領域において酸化物デポジットが行われてシステムの機械的な特性が変化し得ることである。本発明にしたがって作製したMEMS構造体を有する素子を分離する前、有利にはスパッタ法を使用してコンタクトに使用されるボンディングパッド20を構造体13に処理する。
Claims (10)
- MEMS構造体を作製する方法であって、
該MEMS構造体は、犠牲層を除去することによって開放される構造を含むシリコン製の少なくとも1つの機能層を有している形式のMEMS構造体を作製する方法において、
少なくとも1つの犠牲層および少なくとも1つの機能層をデポジットして、当該の犠牲層および機能層を単結晶で成長させ、また前記の犠牲層をシリコン−ゲルマニウム−混合層から構成することを特徴とする、
MEMS構造体を作製する方法。 - 複数の機能層および犠牲層を上下に重ねてデポジットし、
すべての機能層およびすべての犠牲層がデポジットして、当該の機能層および犠牲層を単結晶で成長させ、
前記の犠牲層をそれぞれシリコン−ゲルマニウム−混合層から構成する、
請求項1に記載の方法。 - 以下のステップ、すなわち、
−シリコン製の単結晶開始層を有するSOI(Silicon on Insulator)ウェハを準備するステップと、
− 前記のシリコン製の単結晶開始層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で犠牲材料をエピタキシャルにデポジットするステップと、
− 当該の単結晶犠牲層を構造化するステップと、
− 単結晶シリコン製の機能層をエピタキシャルにデポジットするステップと、
− 単結晶シリコン製の機能層を構造化するステップと、
− 単結晶シリコン−ゲルマニウムの形態で前記の犠牲材料を新たにエピタキシャルにデポジットするステップと、
− 最後にデポジットした単結晶犠牲層を構造化するステップと、
− 単結晶シリコン製のキャップ層をエピタキシャルにデポジットするステップと、
− 最後にデポジットした犠牲層まで当該のキャップ層を貫通して構造化するステップと、
− 上記の犠牲材料を除去するステップと、
− 前記のキャップ層の開口部を密閉するステップとを含む、
請求項1または2に記載の方法。 - 前記の機能層のデポジット中にインサイチュドーピングを行う、
請求項1から3までのいずれか1項に記載の方法。 - 前記のプロセスパラメタを少なくとも一時的に設定して、少なくとも3μm/minの成長速度のエピタキシャル成長が行われるようにする、
請求項1から4までのいずれか1項に記載の方法。 - 前記のプロセスパラメタを調整して、酸化シリコンにデポジットが行われないようにする、
請求項1から5までのいずれか1項に記載の方法。 - 前記の犠牲材料の除去をClF3ガス相エッチングによって行う、
請求項1から6までのいずれか1項に記載の方法。 - 前記の犠牲材料を完全に除去する前に、前記のキャップ層を貫通する電気引き込み部を開放して絶縁材料によって包囲する、
請求項1から7までのいずれか1項に記載の方法。 - 前記のキャップ層における開口部の密閉を酸化物のノンコンフォーミングデポジションによって行う、
請求項1から8までのいずれか1項に記載の方法。 - 前記の構造化中にプラズマ放射および/または質量分析で検出可能な種の監視を行って、誤ったエッチング深さを回避する、
請求項1から5までのいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006032195A DE102006032195A1 (de) | 2006-07-12 | 2006-07-12 | Verfahren zur Herstellung von MEMS-Strukturen |
PCT/EP2007/054988 WO2008006641A1 (de) | 2006-07-12 | 2007-05-23 | Verfahren zur herstellung von mems-strukturen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009542452A true JP2009542452A (ja) | 2009-12-03 |
Family
ID=38458788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518807A Withdrawn JP2009542452A (ja) | 2006-07-12 | 2007-05-23 | Mems構造体を作製する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100297781A1 (ja) |
EP (1) | EP2051929A1 (ja) |
JP (1) | JP2009542452A (ja) |
DE (1) | DE102006032195A1 (ja) |
WO (1) | WO2008006641A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531234A (ja) * | 2010-06-07 | 2013-08-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Mems及び/またはnemsネットワークを含む分析デバイス |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2932788A1 (fr) | 2008-06-23 | 2009-12-25 | Commissariat Energie Atomique | Procede de fabrication d'un composant electromecanique mems / nems. |
FR2932923B1 (fr) * | 2008-06-23 | 2011-03-25 | Commissariat Energie Atomique | Substrat heterogene comportant une couche sacrificielle et son procede de realisation. |
DE102009029202B4 (de) | 2009-09-04 | 2017-05-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines mikromechanischen Systems |
US8633088B2 (en) * | 2012-04-30 | 2014-01-21 | Freescale Semiconductor, Inc. | Glass frit wafer bond protective structure |
DE102013212118A1 (de) * | 2013-06-25 | 2015-01-22 | Robert Bosch Gmbh | Sensorsystem mit zwei Inertialsensoren |
DE102015206996A1 (de) | 2015-04-17 | 2016-10-20 | Robert Bosch Gmbh | Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur |
CN112666236A (zh) * | 2020-04-17 | 2021-04-16 | 华中科技大学 | 一种传感器集成芯片及其制备 |
IT202000011755A1 (it) * | 2020-05-20 | 2021-11-20 | St Microelectronics Srl | Procedimento di fabbricazione di un dispositivo micro-elettro-meccanico, in particolare sensore di movimento con comando/rilevazione di tipo capacitivo, e relativo dispositivo mems |
DE102021213259A1 (de) | 2021-11-25 | 2023-05-25 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Cavity SOI Substrats und mikromechanischen Strukturen darin |
DE102022208514A1 (de) | 2022-08-17 | 2024-02-22 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung von mikroelektromechanischen Strukturen |
DE102023102347A1 (de) | 2023-01-31 | 2024-08-01 | Carl Zeiss Smt Gmbh | Optisches Bauelement |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10017976A1 (de) * | 2000-04-11 | 2001-10-18 | Bosch Gmbh Robert | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
DE10065013B4 (de) * | 2000-12-23 | 2009-12-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines mikromechanischen Bauelements |
US6790699B2 (en) * | 2002-07-10 | 2004-09-14 | Robert Bosch Gmbh | Method for manufacturing a semiconductor device |
US6808953B2 (en) * | 2002-12-31 | 2004-10-26 | Robert Bosch Gmbh | Gap tuning for surface micromachined structures in an epitaxial reactor |
US7075160B2 (en) * | 2003-06-04 | 2006-07-11 | Robert Bosch Gmbh | Microelectromechanical systems and devices having thin film encapsulated mechanical structures |
FR2857952B1 (fr) * | 2003-07-25 | 2005-12-16 | St Microelectronics Sa | Resonateur electromecanique et procede de fabrication d'un tel resonateur |
US7902008B2 (en) * | 2005-08-03 | 2011-03-08 | Globalfoundries Inc. | Methods for fabricating a stressed MOS device |
-
2006
- 2006-07-12 DE DE102006032195A patent/DE102006032195A1/de not_active Withdrawn
-
2007
- 2007-05-23 US US12/308,530 patent/US20100297781A1/en not_active Abandoned
- 2007-05-23 WO PCT/EP2007/054988 patent/WO2008006641A1/de active Application Filing
- 2007-05-23 EP EP07729426A patent/EP2051929A1/de not_active Withdrawn
- 2007-05-23 JP JP2009518807A patent/JP2009542452A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531234A (ja) * | 2010-06-07 | 2013-08-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Mems及び/またはnemsネットワークを含む分析デバイス |
US10216698B2 (en) | 2010-06-07 | 2019-02-26 | Commissariat à l 'Energie Atomique et aux Energies Alternatives | Analysis device including a MEMS and/or NEMS network |
Also Published As
Publication number | Publication date |
---|---|
DE102006032195A1 (de) | 2008-01-24 |
US20100297781A1 (en) | 2010-11-25 |
WO2008006641A1 (de) | 2008-01-17 |
EP2051929A1 (de) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009542452A (ja) | Mems構造体を作製する方法 | |
US9731962B2 (en) | MEMS device and fabrication method | |
JP4908202B2 (ja) | マイクロ電気機械的装置及びその封緘方法及び製造方法 | |
US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
CN1914115B (zh) | 微机电设备以及制造微机电设备的方法 | |
EP2327659B1 (en) | Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom | |
JP5222399B2 (ja) | 基板背面からアクセスされる、マイクロメカニカル技術によるメンブラン構造体の製造方法 | |
US7932118B2 (en) | Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon | |
CN105417489B (zh) | 微机械系统和用于制造微机械系统的方法 | |
JP2014517912A (ja) | アウトオブプレーンスペーサが画成する電極 | |
JP2004531882A (ja) | マイクロマシンセンサを製造する方法及びこの方法により製造されるセンサ | |
JP2009147311A (ja) | 懸架膜素子の製造方法 | |
KR102582992B1 (ko) | 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품 | |
EP0678905B1 (en) | Etch control seal for dissolved wafer micromachining process | |
JP5812558B2 (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
CN112888654B (zh) | 具有布置在微机电结构的腔中的功能元件的微机电结构 | |
CN115335318A (zh) | 用于制造微机械传感器的方法 | |
CN109689566B (zh) | 用于制造具有悬空的压力传感器装置的微机械构件的方法和微机械构件 | |
TWI824393B (zh) | 半導體基底的製作方法及微機電(mems)裝置 | |
JP5026632B2 (ja) | マイクロメカニズムの構成部材を製造するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100401 |