JP2009147311A

JP2009147311A - 懸架膜素子の製造方法

Info

Publication number: JP2009147311A
Application number: JP2008286186A
Authority: JP
Inventors: Patrice Rey; パトリスレイ; Mouna Salhi; モウナサリ
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 2007-11-09
Filing date: 2008-11-07
Publication date: 2009-07-02
Also published as: EP2065336A1; US8163586B2; US20090124035A1; FR2923475A1; EP2065336B1; FR2923475B1

Abstract

【課題】少なくとも１つの懸架膜を備えた素子を製造する方法である。
【解決手段】少なくとも１つの懸架膜を備えた素子を製造する方法であって、該方法は少なくとも、第１犠牲層および該第１犠牲層に堆積された第２層を貫通し、該第１犠牲層の少なくとも一部および第２層の少なくとも一部を完全に囲繞するトレンチを形成し、該トレンチの全体または一部に、少なくとも１種類のエッチング剤に対する耐性を有する少なくとも１種類の材料を充填し、該第１犠牲層の一部を、第２層に設けられた少なくとも１つの開口部を介してエッチング剤でエッチングする工程を含み、該第２層の一部は、懸架膜の少なくとも一部を形成することを特徴とする。
【選択図】図７

Description

本発明は、ＭＥＭＳ（微小電気機械システム）またはＮＥＭＳ（ナノ電気機械システム）の分野に関するものであり、とくに、表面科学技術により製造された懸架素子（suspended elements）を有するマイクロセンサに関する。

現在、懸架膜（suspended membranes）と呼ばれる材料の懸架部分を含むＭＥＭＳの製造を可能にする方法がいくつかある。

特許文献１は、ＳＯＩ（シリコン・オン・インシュレータ）基板から表面ＭＥＭＳ構造体を形成する方法を記載している。いくつかの開口部が、ＳＯＩ基板のシリコン上部層および誘電体層に貫設される。絶縁性の耐エッチング材料がこれらの開口部に堆積され、さらにシリコン層がＳＯＩ基板のシリコンの上部層にエピタキシャル成長される。次に誘電体層がエッチングされ、それにより、エピタキシャル成長層が、絶縁性材料で形成されＳＯＩ基板のシリコン下部層に連結された固定柱上に支持される。

しかし、場合によっては、固定柱が下部に配設されていない膜を製造する必要がある。

特許文献２は、表面圧力センサの製造方法を記載している。このセンサはＳＯＩ基板で作られている。１つの開口部が、ＳＯＩ基板のシリコン上部層を貫通し、絶縁層に達する位置まで形成される。次に、絶縁層が、先に設けられた開口部から拡散されるフッ化水素酸系の溶剤でエッチングされる。このエッチングは、シリコンの上部層の下部に同心円状に広がる。このエッチングは、エッチングされた酸化物径が所望の大きさに達すると終了される。

この方法は、懸架構造体、すなわち膜の固定部がシリコン懸架部の下部に位置する酸化物の周壁で形成される懸架円形膜（suspended, circular membranes）の形成を可能にしている。

具体的には、この方法は、形成される懸架構造体の寸法調整パラメータとして時間が用いられるというデメリットがある。そのため、エッチング速度がエッチング剤のｐＨに左右されること、及び、単一のエッチング剤によるエッチング速度は、温度ならびにエッチングされる誘電体の組成に左右されることを考慮すると、この方法により、製造する構造体の寸法を正確に特徴付けることはできない。

また、この方法では、エッチング溶剤を拡散させる開口部を懸架膜の中央に配設せざるを得ない。そのうえ、開口部を閉じる栓が膜の材料とは異なる材料からなるため、膜の機械的性質を変え得る不良とみなすことができる。とくに、この膜がマイクや超音波振動子の振動素子である場合、栓は伝達される波を摂動させる。さらに、この方法によって得られる懸架膜の形状は、必然的に円形となる。他の関連技術として、特許文献３〜５が挙げられる。
ＵＳ２００４／０１１９１２５ＵＳ５，５１０，２７６ＤＥ１９９０３３８０Ａ１ＤＥ１０１４４８４７Ａ１ＫＲ２００４０１０２３９０Ａ

本発明は、従来技術による方法におけるデメリットを解消または軽減する懸架膜の新たな製造方法を提示することを目的とする。すなわち、例えば懸架膜の製造において、製造される膜の寸法および形状に関する精度の改善を実現することにより、製造方法に起因する膜の機械的性質の低下を抑え、かつ形成される構造体の接着性が改善しつつ、任意の形状の懸架膜を得ることを可能にする。

この目的を達成するために、本発明は、少なくとも１つの懸架膜を備えた素子を製造する方法を提案する。本方法は、少なくとも、
第１犠牲層および第１犠牲層に堆積された第２層を貫通し、該第１犠牲層の少なくとも一部および前記第２層の少なくとも一部を完全に囲繞するトレンチを形成し、
該トレンチの全体または一部に、少なくとも１種類のエッチング剤に対する耐性を有する少なくとも１種類の材料を充填し、
前記第１犠牲層の前記一部を、前記第２層に設けられた少なくとも１つの開口部を介して前記エッチング剤でエッチングする工程を含み、
前記第２層の前記一部は、前記懸架膜の少なくとも一部を形成する。

このように、本方法では、トレンチが、例えばＳＯＩ型基板の酸化被膜である犠牲層のエッチング停止壁の形成を可能とする閉輪郭を有する。こうして、エッチング停止材を充填したトレンチがこの壁を形成し、この壁に囲繞された犠牲層の囲み領域を輪郭的に画定する。トレンチ内に堆積された壁材は犠牲層のエッチング剤に対して耐性を有するため、この壁がエッチング停止壁の役割をする。

このような方法で、単結晶材料からなる懸架膜を形成でき、そこから懸架構造体を構築することができる。また、本方法は、形状や所望の寸法などの特性が従来技術による方法よりも精密な懸架膜を形成できる。

本方法は、懸架膜の形状にいかなる制限も課さない。

本方法はまた、犠牲層に対する接触穴の位置決めを自由に行えるようにする。これらの穴は、好ましくは、構造体の機械的性質に変化をきたさない領域（例えば、圧力センサの場合、膜の端部）に配置されるとよい。このようにして、これらの接触穴による懸架膜の機械的性質の低下を抑制できる。

第２層は、少なくとも１種類の半導体材料を含んでいてもよく、該半導体材料の少なくとも一部は単結晶である。

前記トレンチの形成工程に先立って、本方法はさらに、第３層にイオン注入することによって、少なくとも１つの電極を前記第１犠牲層および第２層の前記一部の下部に形成する工程を含んでもよく、該第１犠牲層および第２層をこの第３層上に堆積する。

代替案として、トレンチの形成工程に先立って、本方法はさらに、少なくとも１つの電極を、少なくとも前記エッチング剤に対する耐性を有する、例えば多結晶の導電性材料の堆積物を少なくとも１つ介して、少なくとも前記エッチング剤に対する耐性を有する材料を含有する第３層上に形成する工程を含み、前記第１犠牲層および前記第２層は前記第３層に堆積可能であり、前記第１犠牲層の前記一部は少なくとも電極の一部に堆積可能である。

本電極の形成は、センサまたは静電容量型アクチュエータの製造を可能にし、その検出能力または動作能力は、本電極および懸架膜によってもたらされる。

トレンチに堆積する材料は、誘電性材料でよい。これにより、犠牲層上に形成される層を、犠牲層下部の層から電気的に絶縁できる。

少なくとも前記エッチング剤に対する耐性を有する材料は、導電性材料でよい。この場合、１または複数の固定壁は、犠牲層上部に配された層と犠牲層下部に配された層との電気的接続を確保する。

前記トレンチを充填する工程と前記第１犠牲層の一部をエッチングする工程の間において、本方法はさらに、前記第２層および前記トレンチに堆積した前記材料に対し、非選択的エピタキシーを行う工程を含んでもよい。これにより、懸架膜形成用の表面層の厚みが増す。

別の実施形態では、前記トレンチの充填する工程と前記第１犠牲層の一部をエッチングする工程の間において、本方法はさらに、前記第２層および前記トレンチに堆積した少なくとも前記エッチング剤に対する耐性を有する材料上に、１種類の材料を転写する工程を含んでもよく、また場合によっては、転写した材料を薄くする工程を含んでもよい。

前記転写された材料は、具体的には少なくとも部分的に単結晶であってもよく、それにより懸架膜の単結晶固定部を得ることができる。このように、機械的性質が多結晶材料の性質よりも優れているため、形成される固定部の品質が改善される。

前記トレンチの充填は、堆積によって実行されてもよい。

代替案として、前記トレンチの充填は、前記第２層および前記トレンチの非選択的エピタキシーの工程で実行されてもよい。

前記エッチング工程後に、本方法はさらに、保護層を前記素子上に堆積させる工程を含んでもよい。

最後に、前記エッチング工程後に、本方法はさらに、前記第２層の前記一部に接続され、および／または、本方法が電極を形成する工程を含む場合には前記電極に電気的に接続される接点を形成する工程を含んでもよい。

前記トレンチには、少なくとも前記エッチング剤に対して耐性を有する前記材料からなる第１堆積物、および該トレンチ内の別の材料からなる第２堆積物が充填されてもよい。

前記トレンチには、誘電性材料からなる第１堆積物、および前記エッチング剤に対し耐性を有する前記材料からなる第２堆積物が充填されてもよい。前記エッチング剤に耐性を有する前記材料が導電性である場合、この代替案では、とくに、基板の残部の固定部を前記第１誘電性堆積物によって電気的に絶縁できる。

これにより、とくに後者の幅が広い場合、または前記固定壁が果たす所期の機能（電気信号の維持および／または導通）に応じて、前記トレンチの充填を最適化できる。したがって、いくつかの異なる材料を前記トレンチに配することができる。

図１は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図２は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図３は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図４は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図５は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図６は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図７は、本発明の第１実施形態による懸架膜素子の製造方法の一工程を示す。図８は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図９は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１０は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１１は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１２は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１３は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１４は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１５は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１６は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１７は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１８は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図１９は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２０は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２１は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２２は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２３は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２４は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２５は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２６は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２７は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２８は、本発明の第２実施形態による懸架膜素子の製造方法の一工程を示す。図２９は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３０は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３１は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３２は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３３は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３４は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３５は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３６は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３７は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３８は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図３９は、本発明の第３実施形態による懸架膜素子の製造方法の一工程を示す。図４０は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４１は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４２は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４３は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４４は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４５は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４６は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４７は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の一工程を示す。図４８は、本発明による懸架膜素子の製造方法の過程において実行される第１のトレンチの埋め込み例の別手段によって得られる素子を示す。図４９は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の工程の一部を示す。図５０は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の工程の一部を示す。図５１は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の工程の一部を示す。図５２は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の工程の一部を示す。図５３は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の工程の一部を示す。図５４は、本発明による懸架膜素子の製造方法の過程において実行される第２のトレンチの埋め込み例の別手段によって得られる素子を示す。

本発明は、実例となる、用途が限定されない代表的な実施形態の説明を、添付の図面を参照して読むことでより良く理解できるであろう。

図面間の移行をしやすくするため、以下に記載する種々の図面における同一、類似、または同等の部分は同一の参照符号を付する。

図を識別しやすくするため、各図に示す様々な部分は必ずしも同一の尺度にしていない。

様々な可能性（代案および実施形態）が、相互に非排他的、且つ組み合わせ可能であることを理解されたい。

まず、第１実施形態による懸架膜素子（suspended membrane device）１００を製造する方法を示す図１から図７を参照する。

素子１００は、シリコンなどの半導体ベースの基板１０２で製造され、該基板上には、例えばＳｉＯ_２を含有し、約１μｍ相当の厚み、より一般的には約０．１μｍから３μｍの厚みを有する犠牲層を形成する誘電体層１０４と、例えば単結晶シリコンなどの半導体材料を含む薄層１０６とが積層される。また、層１０６は、シリコン以外の半導体材料として、例えば、ＳｉＣ（炭化ケイ素）を含んでもよく、またはＬｉＮｂＯ_３（ニオブ酸リチウム）あるいはＢａＴｉＯ_３（チタン酸バリウム）などの圧電材料を含んでもよい。この場合、半導体層１０６の厚みは約１０μｍ未満、または約０．１μｍから数十マイクロメートルもしくは約１００μｍ未満である。第１実施形態では、基板１０２、犠牲層１０４、および半導体層１０６は、有利に単結晶ＳＯＩ基板を形成する。

図１に示すように、基板１０２がＮ型かＰ型かによって、それぞれＰ型またはＮ型ドーパントのイオン注入を行うことができ、それにより基板１０２にドープ領域１０５を形成する。基板１０２の残りの部分とともに、このドープシリコン領域１０５がＰＮ接合部を形成する。例えば、約２３０ｎｍ相当の厚みのＳｉＯ_２系の犠牲層１０４および約１２０ｎｍ相当の厚みのシリコン系の半導体層１０６を介してボロンを注入した場合、ドープ領域１０５の厚みは、例えば約０．３μｍ相当である。この注入は、例えば、約１００ｋｅＶ相当のエネルギーを有するイオンビームを用いて実行し、注入される量は約３．１０^１５ａｔｏｍ／ｃｍ^２である。一般的には、半導体層１０６および犠牲層１０４の厚みは、例えば、これらの層を通じてイオンが注入できるわずかな厚みであればよい。

このイオン注入は、基板１０２に埋め込まれる電極の形成に使用してもよく、例えば、素子の懸架膜下に位置する一または複数の埋め込み電極と前記懸架膜との間の容量検出または作動を行うために使用できる。

図２に示すように、次に半導体層１０６および犠牲層１０４にエッチングを施してトレンチ１０８を形成する。トレンチ１０８は、半導体層１０６および犠牲層１０４を完全に貫通する。このトレンチ１０８はまた、基板１０２に部分的に形成されていてもよい。図３（素子１００の上面図）では、トレンチ１０８が、半導体層１０６の一部１１０を完全に囲繞して境界を画定し、素子１００の懸架膜の少なくとも一部を形成するように、連続する境界線に沿って形成されているのが分かる。図解すると、素子１００の第２懸架膜を形成するための、半導体層１０６の第２部分１１０’の境界を画定する第２のトレンチ１０８’が図２および図３に部分的に示されている。トレンチ１０８は、半導体層１０６の部分１１０の下に位置する犠牲層１０４の部分１１１も同じように完全に囲繞する。同様に、トレンチ１０８’は半導体層１０６の部分１１０’の下に位置する犠牲層１０４の部分１１１’の境界を画定する。ドープ領域１０５は、少なくとも部分的に半導体層１０６の部分１１０の下に位置する。トレンチ１０８は、例えば、約１μｍから２μｍの間の幅（図２に示すｘ軸方向の寸法）を有する。

トレンチ１０８によって形成されるパターンは円形でなくてもよく、例えば、半導体層１０６の部分１１０が、長方形や六角形など、途切れのない閉輪郭を有する形状のものであればよい。

この第１実施形態では、トレンチ１０８に隣接する半導体層１０６の部分１１４および犠牲層１０４の部分１１５は、素子１００の残部、又は一または複数の懸架膜の固定壁を形成する。これらのトレンチ１０８は、例えば、反応性イオンエッチング（ＲＩＥ）によって形成してもよい。

図４において、次に、トレンチ１０８および１０８’に、犠牲層１０４の部分１１１をエッチングする手順において、後に使用される１種または数種のエッチング剤に対して耐性を持つエッチング停止材１１６を充填する。このエッチング停止材１１６は、例えば、ＰＥＣＶＤ（プラズマ助長化学蒸着）法、またはＬＰＣＶＤ（低圧化学蒸着）法によって蒸着する。この後続のエッチングは選択的なエッチングであるため、半導体層１０６、犠牲層１０４、およびエッチング停止材１１６の材料は、エッチング剤がトレンチ１０８および１０８’に蒸着したエッチング停止材１１６または半導体層１０６の材料をエッチングすることなく犠牲層１０４の材料をエッチングするようなものを選ぶ。第１実施形態では、エッチング停止材１１６は、例えばトレンチ１０８の幅に相当する厚みに渡り蒸着される。

以下に示す表は、エッチング剤の種類に応じて用いることのできる、犠牲層１０４およびエッチング停止材１１６の材料の組み合わせの例を示す。第２材料に対する第１材料用のエッチング剤の選択性は、第１材料のエッチング速度の第２材料のエッチング速度に対する比率として定義される。

ここに述べる実施形態では、エッチング停止材１１６は、例えばシリコンリッチＳｉＮを含有する。シリコンリッチＳｉＮは、例えばＬＰＣＶＤ蒸着（低圧化学蒸着）によって得られる非化学量論的窒化ケイ素である。この材料の過剰化学量論的組成のシリコンは、ＳｉＮの生成時におけるＮＨ３の流量に対するジクロロシランの流量の増加によって得られる。この窒化物は、「低圧ＳｉＮ」とも呼ばれる。

図４に示すように、エッチング停止材１１６は、半導体層１０６上にも蒸着される。図５に示すように、さらに、トレンチ１０８、１０８’の外側にあるエッチング停止材１１６を除去できるようにするエッチングを施す。このエッチングは平坦化エッチングまたはリソグラフィフリーの全断面エッチングとも称される。このエッチングは、例えば、ＲＩＥ型（反応性イオンエッチング）である。

図６に示すように、特定の用途では、次に、非選択エピタキシーを、エッチング停止材１１６に関連して、半導体層１０６上と、例えば、エピタキシーを施す材料の性質に応じて層１０６と同じ単結晶シリコンまたは多結晶シリコンなどの材料を含む層１２２を形成するエッチング停止材１１６上とに実行することも可能である。このようにして、素子１００の懸架膜の製造に必要な厚みを得るために、初期に半導体材料１０６で形成された半導体材料の厚みを増加させる。

したがって、初期の段階における層１０６は、製造する懸架膜に必要な厚みを備えていなくてもよい。基板１０２においてイオン注入を行った後、犠牲層１０４上の材料の厚みを増加させることにより、とくに、注入が行われた際に、材料の厚みを、この注入を実行するために誘電体層１０４および半導体層１０６を通じて供されるエネルギーに適合させることができる。

半導体層１０６の厚みを得る別の方法として、転写を用いてもよい。この転写は、例えば、材料１２２からなる基板または膜を半導体層１０６上に転写、そして接着し、その後可能であれば薄くすることで、実現することができる。層１２２は、具体的には、単結晶または非単結晶シリコンなどの半導体ベースの材料でよい。このようにして、製造工程の終了時には、エッチング停止材部分１１６、すなわち、膜の固定部分に近接する、例えば膜が折り曲げられると機械的応力が最大となる部分を含む、完全に単結晶の半導体ベースの膜を得ることができる。単結晶の特性は、単結晶半導体よりも引張強度が低い多結晶半導体に比べ、より改善された機械的性質を膜にもたらす。厚みを薄くした後に半導体層１０６に転写された層の余分な厚みは、ＳＯＩ基板を用いることで容易に調整できる。ＳＯＩ基板の表面半導体層（酸化被膜上に設けられている）は、シリコン下層および転写されたＳＯＩ基板の酸化被膜の貼り付けおよび除去後に、半導体全体の厚み（半導体層１０６の厚みに表面半導体層の厚みを加えた厚み）が、製造される構成要素に必要な厚みと同等になるようにするものである。

そして、所望の膜厚を得るために選ぶ選択肢に関わらず、少なくとも１つの開口部１１８、本例ではアクセスホールが、半導体層１０６の部分１１０および層１２２にエッチングされる。この開口部１１８は、例えばＲＩＥエッチングで形成される。層１２２の主平面内の開口部１１８の断面寸法（例えば、直径または辺の長さ）は、例えば約０．３μｍから数μｍの間、すなわち、約１０μｍ未満である。この開口部１１８は、エッチング停止材１１６に囲繞された犠牲層１０４の部分１１１への接触を可能にする。この開口部１１８は、半導体層１０６の部分１１０のどこにでも形成してよく、好ましくは、部分１１０の中心部を避けて、エッチング停止材１１６近傍に形成される。犠牲層１０４の部分１１１以外の部分を除去するために、別の開口部をエピタキシャル成長層１２２および半導体層１０６に貫設することも可能である。

最後に、図７に示すように、半導体層１０６の部分１１０の下に位置する犠牲層１０４の部分１１１をさらにエッチングする。このエッチング後、空間１２０、つまり空隙が犠牲層１０４の部分１１１の代わりに得られる。エッチング剤がエッチング停止材１１６に達すると、エッチングが止まる。例えば、フッ化水素系の水溶液をこのエッチングに使用してもよく、この水溶液は開口部１１８を介して犠牲層１０４の部分１１１全体に拡散する。

このようにして、半導体層１０６の部分１１０は基板１０２から遊離され、半導体層１０６の残部上のエピタキシャル成長層１２２と、さらに固定領域を形成する部分１１４とによって、素子１００に固定される。こうして懸架膜素子１００が得られる。

図８から図２８は、第２実施形態による懸架膜素子２００を製造する方法の工程を示す。この第２実施形態では、素子２００は、例えば静電容量圧力センサである。

素子２００は半導体ベースの基板２０２からなり、この基板は本実施形態ではシリコンである（図８）。

この基板２０２に熱酸化を施し、該基板上にＳｉＯ_２系の層２０４を形成する。図９に示す例では、該層２０４は例えば約１μｍ相当の厚みを有する。一般的に、この層２０４の厚みは、約０．１μｍから２μｍの間でよい。

図１０に示すように、次に、例えばＬＰＣＶＤまたはＰＥＣＶＤ式の蒸着を用いて、後の処理過程で使用される少なくとも１種類のエッチング剤に対して耐性を持つ材料を含む層２０６を酸化被膜２０４上に蒸着させる。図１０では、層２０６は「低圧ＳｉＮ」、すなわち第１実施形態で使用したエッチング停止材１１６を含む。層２０６の厚みは、層２０６の材料がエッチング剤でエッチングされる割合、およびエッチング時間に応じて決める。ＨＦ式エッチング（フッ化水素使用）の場合、層２０６の役割も、酸化被膜２０４を保護することである。例えば、この層２０６の厚みは、エッチングされる材料の厚みが例えば２０μｍの場合、約０．３μｍ相当である。

その後、図１１に示すように、例えば多結晶シリコン系材料などの誘電性材料を含む層２０８を蒸着する。この蒸着は、ＬＰＣＶＤ式でよい。層２０８の厚みは、約０．３５μｍ相当であり、あるいはより一般的には約０．１μｍから１μｍの間である。この層２０８の材料は、後続の懸架膜を製造する手順で使用されるエッチング剤に対する耐性を有し（図２４を参照）、さらにその後の本方法の過程で行われる密閉作業（図１５を参照）の温度に耐えうるものを選択する。

次に、該誘電層２０８をエッチングして、該誘電層２０８の残余部２０９が、素子２００の懸架膜とともに使用できる素子２００の下部電極を形成するようにする（図１２を参照）。

図１３に示すように、蒸着物は、本方法の過程において、後の工程でエッチング剤を用いてエッチングされる材料を含む層２１０からなり、犠牲層２１０を形成する。この第２実施形態では、犠牲層２１０は、例えばテトラエチル・オルトシリケートを含み、これはＴＥＯＳ酸化物とも呼ばれる。犠牲層２１０はまた、第１実施形態で挙げた犠牲層１０４に使用可能な材料を１種類または数種類含む。この犠牲層２１０はさらに、平坦化される（図１４）。

次に、シリコンなどの半導体ベース基板２１４、ＳｉＯ_２などの酸化被膜２１６、および単結晶シリコンなどの半導体層２１８から成る２１２ＳＯＩ基板を、犠牲層２１０上に転写する。この転写は、例えば、シリコン層２１８と犠牲層２１０の間の分子付着によって行う。

図１６において、転写されたＳＯＩ基板２１２をＳｉＯ_２層２１６に至るまで薄くして、基板２１４を除去する。続いて、ＳｉＯ_２層２１６をエッチングして除去する（図１７）。

第１実施形態と同様に、トレンチ２２０をシリコン２１８および犠牲層２１０に貫設する（図１８）。トレンチ２２０は、素子２００の懸架膜を形成するためのシリコン層２１８の部分２２２の境界を画定する、閉輪郭を形成する。第２の膜を形成するためのシリコン層２１８の別の部分２２２’の境界を画定する別のトレンチ２２０’もまた、図示されている。

図１９は、トレンチ２２０および２２０’の形成工程後の素子２００の上面図を示す。ここでは、部分２２２および２２２’は、それぞれトレンチ２２０および２２０’に完全に囲繞された六角形状を備えているのが分かる。複数の膜を、特に六角形状に隣り合って配列して製造すると、ハニカム状の膜を網目模様に製造することができる。

第１実施形態と同様に、次にエッチング停止材２２８をシリコン層２１８上およびトレンチ２２０、２２０’内に蒸着させる（図２０）。この第２実施形態では、材料２２８は「低圧ＳｉＮ」を含有する。材料２２８の層の厚みは、本実施形態では、形成したトレンチ２２０、２２０’の幅とほぼ同じである。平坦化エッチングをさらに行って、トレンチ２２０、２２０’内以外に存在する材料２２８を除去する（図２１）。

第１実施形態と同様の方法で、層２１８をエピタキシャル成長させて、例えばシリコンなどの半導体ベース層２３０をこの層２１８およびエッチング停止材部分２２８に形成する（図２２）。エピタキシー工程もまた、半導体層（または基板）の分子付着工程に置き換え可能であり、さらに場合により、この層または基板を薄くすることも可能である。

図２３に示すように、次に、開口部２３２をシリコン層２１８およびエピタキシャル成長層２３０の部分２２２、２２２’を通してエッチングする。これらの開口部２３２は、エッチング停止材２２８で囲繞された犠牲層２１０の部分２２１、２２１’への接触を可能にする。

次に、エッチング停止材２２８に囲繞された犠牲層２１０の部分２２１、２２１’を、ＨＦ系の水溶液でエッチングする。それにより、空間が犠牲層２１０の部分２２２、２２２’の代わりに得られる。エッチングは、エッチング剤がエッチング停止材２２８に達すると止まる（図２４）。

このようにして、半導体層２１８の部分２２２、２２２’が基板２０２から部分的に遊離され、半導体層２１８の残部上のエピタキシャル成長層２３０と、とくに固定領域形成トレンチ２２８に隣接する犠牲層２１０の各部分とによって素子２００に固定される。

さらに、開口部２３２を、例えば、リンケイ酸ガラス（ＰＳＧ）などの材料２３４を蒸着およびエッチングして塞ぐ（図２５）。図２６に示すように、例えば誘電体を含む保護層２３６を、さらに、素子２００上、つまりエピタキシャル成長層２３０および栓材２３４上に堆積する。

次に、層２１８、２３０、および２３６の、懸架膜または素子２００の残部の一部を形成するためのものではない部分をエッチングする（図２７）。それにより、下部電極２０９に接触するための犠牲層２１０のエッチングが可能となり、下部電極２０９の接点金属化２３８が可能となる。エピタキシャル成長層２３０に接触するために、同じく金属化２４０を保護層２３６を介して行う（図２８）。

この第２実施形態では、とくに、例えば多結晶シリコン系の電極２０９に対し、異なる方法での電気の引き込みが可能である。実際には、第１実施形態では、下部埋め込みシリコン電極および基板で形成されるＰＮ接合部は遮断されてしまうため、基板を追加分極する必要があるが、これは第２実施形態では不要である。また、第２実施形態に係る素子２００は前述の素子１００よりも高い温度で使用できるが、これは作業温度が、１００℃を上回る場合に起こりえるＰＮ接合部の漏電電流によって制限されないためである。

素子の懸架膜が基板から電気的に絶縁されていない場合、または本構造に１または複数の電気結線が形成されている場合、エッチング停止壁は導電性材料または半導体材料で作られていてもよい。この例を、第３実施形態による懸架膜素子３００の製造方法の過程を示す図２９から図３９を用いて説明する。この第３実施形態では、素子３００は単結晶のピエゾ抵抗検出型膜圧センサである。

まず、基板３０２、誘電体層３０４、および本実施形態では単結晶シリコンである半導体ベース層３０６を含む、例えば図１に関して述べたＳＯＩ基板と同様のＳＯＩ基板から始め、図２９に示すように、トレンチ３０８を半導体層３０６および犠牲層である誘電体層３０４にエッチングする（図３０）。トレンチ３０８は、半導体層３０６の第１部分３１０を完全に囲繞して境界を画定し、半導体層が同じようにトレンチ３０８に囲繞される犠牲層３０４の第１部分３１１とともに素子３００の懸架膜を形成するように、連続した境界線に沿って形成される。このトレンチ３０８は、例えば反応性イオンエッチングによって、約１μｍから２μｍの間の幅に渡って形成される。

図３１に示すように、犠牲層３０４の材料に非選択的エピタキシーを施すことが可能であり、それにより、層３０６上のシリコンの上層３１２を形成する。この上層の厚さは、懸架膜の製造に望ましい厚さとなる。さらに、トレンチ３０８に、エピタキシャル成長させた材料３１２を充填する。

そして、懸架膜に望ましいシリコンの厚みを得るために、エピタキシャル成長層３１２にメカノケミカル平坦化を施す（図３２）。

前述の実施形態と同様に、開口部３１４をエピタキシャル成長層３１２および半導体層３０６の第１部分３１０にエッチングすることで、犠牲層３０４の第１部分３１１への接触が可能となる（図３３）。

図３４に示すように、次に、トレンチ３０８によって画成される犠牲層３０４の第１部分３１１をエッチングする。この第３実施形態では、エピタキシャル成長させた材料３１２、本実施形態ではシリコンが、エッチング停止材を形成する。このエッチングは、ＨＦ系の水溶液を使用して行ってもよい。

第２実施形態の場合と同様に、開口部３１４は、例えば、リンケイ酸ガラス（ＰＳＧ）などの材料３１６を蒸着およびエッチングして塞ぐ（図３５）。そして、１０００℃を超える温度でＰＳＧアニーリングを行うことで、クリープを発生させる。

さらにイオン注入を行って、エピタキシャル成長層３１２に圧電ゲージ３１８を形成する（図３６）。素子３００はさらに、保護層３２０を蒸着させることで不動態化される（図３７）。

次にコンタクトホール３２２を、保護層３２０上のゲージ３１８付近に形成する（図３８）。

さらに、素子３００は、図３９に示すように、素子３００にゲージ３１８と接する金属相互接続路３２４を形成することで完成する。

上述の３つの実施形態では、素子の懸架膜を形成するための半導体層の一部分の境界を画定する各トレンチを、犠牲材料のエッチングを止めるためのエッチング停止材で完全に埋める。これらの３つの実施形態の代案として、最初にトレンチの一部に、例えば概ね均一的な厚みを有する層をトレンチの内壁に形成する第１材料を充填することもでき、さらに、エッチング停止材上のトレンチの内側に残っている空間に、例えばエピタキシーで得た、懸架膜の一部を形成できる第２材料を堆積させる。第１材料は、例えばＳｉＯ_２および／またはＳｉＮなどの誘電体でよく、第２エピタキシャル成長材は可能であればシリコンとする。この場合、とくに、ＳｉＯ_２層の主な役割は、基板をエピタキシャル成長層から電気的に絶縁することである。これは犠牲層のエッチング剤に十分な耐性を示すはずであるが、エッチング停止機能はトレンチ中に存在するエピタキシャル成長させたシリコンによって実現される。

前述の各実施形態では、トレンチ内部の材料の堆積は、トレンチの「垂直」壁に対して行い、トレンチの底部からは行わない。これらの「垂直」壁への堆積率は、例えばトレンチの底壁のような「水平」面への堆積率よりも低いため、トレンチを充填するために堆積される厚さは、通常、トレンチの幅と同じである。したがって、トレンチの幅は、トレンチに堆積可能なエッチング停止材の最大厚に対応するように選択される。

トレンチの幅がトレンチに堆積可能なエッチング停止材の最大厚よりも広い場合、トレンチはエッチング停止材の第１堆積物を介して埋めてもよく、その後、少なくともトレンチ内の別の材料からなる第２堆積物によって埋める。前述のトレンチ内に配されたエッチング剤に耐性を持つ材料は導電性であり、トレンチは、誘電性材料の第１堆積物および前述のエッチング剤に耐性を持つ材料による第２堆積物を介して埋められる。

図４０から図４７は、このような懸架膜素子４００のトレンチの埋め込みの工程例を示す。この埋め込み例は、とくに、前述の懸架膜素子の製造方法のうちの一方法における過程で実行される。

図４０に示すように、素子４００は、例えばシリコンなどの少なくとも１つの半導体を含む基板４０２から成り、この基板上に、例えばＳｉＯ_２を含み犠牲層を形成する誘電体層４０４、および例えばシリコンの薄い半導体ベースの層４０６が積層される。

例えばＳｉＯ_２を含む誘電体層４０８を、薄いシリコン層４０６上に堆積する（図４１）。

次に、トレンチ４１０が層４０８、４０６、４０４、および基板４０２の一部にエッチングされる（図４２）。前述の懸架膜素子の製造方法と同様に、トレンチ４１０は、素子４００の懸架膜の少なくとも一部を形成する薄層４０６の一部を完全に囲繞して境界を画定する、連続した境界線を形成する。

図４３に示すように、例えば誘電体などの耐エッチング材ベース層４１２を、トレンチ４１０内および誘電体層４０８に堆積する。さらに研磨することで、この層４１２の誘電体層４０８上に位置する部分を除去できる（図４４）。次に、誘電体層４０８を、例えばエッチングによって除去する（図４５）。

図４６に示すように、さらに薄層４０６をエピタキシャル成長させて、薄層材料４０６を含む層、すなわち多結晶または単結晶の層４１４を薄層４０６付近に形成する。エピタキシーは、トレンチ４１０、つまり耐エッチング材４１２にも施される。

最後に誘電体層４０４を、例えばＨＦエッチングによってエッチングする。材料４１２が存在することで、あらかじめトレンチ４１０内に生成されたエピタキシャル成長材料４１４を保護でき、それにより基板４０２に連結部が形成される（図４７）。

また別の方法として、材料４１２は誘電体層４０４のエッチングに使用されるエッチング剤に対して耐性を有していなくてもよく、例えば、一般的な誘電材料から成るものでもよい。この材料は、とくに、形成される固定物に対して基板とエピタキシャル成長層４１４間の電気絶縁を確実なものにできる。この場合、層４１４の誘電体層４０４付近に位置する部分を、図４８に示すように、誘電体層４０４のエッチング時にさらにエッチングする。エッチングは、先に形成されたトレンチ４１０内のエピタキシャル成長させたシリコンの層４１４によって停止される。

次に、懸架膜素子４００のトレンチの別の埋め込み例について、このような埋め込み作業の工程の一部を示す図４９から図５４と関連付けて述べる。

図４０から図４３に関連して前述した工程を、最初に実行する。

図４９に示すように、多結晶シリコン４１６の厚い堆積物を、トレンチ４１０近傍および薄層４０６近傍の誘電体層４１２に形成する。厚い堆積物とは、層の堆積物のことであり、その厚みは少なくともトレンチ４１０の深さに等しいということを理解されたい。

次に平坦化を行い、この平坦化は薄層４０６で停止する（図５０）。このようにして、トレンチ４１０内にある層４１６の部分のみが存続する。この平坦化はまた、誘電体層４０８を、誘電体層４１２のトレンチ４１０内に位置する部分と共に除去する。

図５１に示すように、基板４１８、本例では単結晶シリコン系の基板を、素子４００、すなわち薄層４０６ならびに層４１２および層４１６の残部に接着転写する。この基板４１８はさらに、素子４００の懸架膜の任意の厚みに応じて薄くする（図５２）。

最後に、誘電体層４０４をエッチングして懸架膜を遊離させ、層４１２および４１６の残部によって固定部を基板４０２に形成する（図５３）。

前述のトレンチの埋め込み例では、層４１２は誘電体層４０４の除去に使用されるエッチング剤に対して耐性を備えていない材料を含むことができるが、この層は、例えば、一般的な誘電材料で構成される。この場合、図５４に示すように、誘電体層４１２の、誘電体層４０４の除去に使用されるエッチング剤にさらされる部分もエッチングされるため、材料４１６がエッチング停止材料の役割を果たすことになる。この場合、材料４１６はまた、固定材料４１６と基板４０２との間の電気絶縁機能も果たす。

Claims

少なくとも１つの懸架膜を備えた素子を製造する方法であって、該方法は少なくとも、
第１犠牲層および該第１犠牲層に堆積された第２層を貫通し、該第１犠牲層の少なくとも一部および前記第２層の少なくとも一部を完全に囲繞するトレンチを形成し、
該トレンチの全体または一部に、少なくとも１種類のエッチング剤に対する耐性を有する少なくとも１種類の材料を充填し、
前記第１犠牲層の前記一部を、前記第２層に設けられた少なくとも１つの開口部を介して前記エッチング剤でエッチングする工程を含み、
前記第２層の前記一部は、前記懸架膜の少なくとも一部を形成することを特徴とする方法。
前記第２層が少なくとも１種類の半導体材料を含み、該半導体材料の少なくとも一部が単結晶であることを特徴とする、請求項１に記載の方法。
前記方法はさらに、前記トレンチ形成工程に先立って、第３層にイオン注入することによって、少なくとも１つの電極を前記第１犠牲層および前記第２層の前記一部の下部に形成する工程を含み、該第１犠牲層および該第２層を前記第３層上に堆積することを特徴とする、請求項１乃至２のいずれか１つに記載の方法。
前記方法はさらに、前記トレンチ形成工程に先立って、少なくとも１つの電極を、少なくとも前記エッチング剤に対する耐性を有する導電性材料の堆積物を少なくとも１つ介して、少なくとも該エッチング剤に対する耐性を有する材料を含有する第３層上に形成する工程を含み、前記第１犠牲層および前記第２層を該第３層上に堆積し、前記第１犠牲層の前記一部を少なくとも前記電極の一部に堆積することを特徴とする、請求項１または２のいずれかに記載の方法。
前記方法はさらに、前記トレンチを充填する工程と前記第１犠牲層の一部をエッチングする工程との間に、前記第２層および前記トレンチに堆積した前記材料に対し、非選択的エピタキシーを行う工程を含むことを特徴とする、請求項１乃至４のいずれか１つに記載の方法。
前記方法はさらに、前記トレンチを充填する工程と前記第１犠牲層の一部をエッチングする工程との間に、前記第２層および前記トレンチ内に堆積した前記材料上に、一種類の材料を転写する工程を含むことを特徴とする、請求項１乃至４のいずれか１つに記載の方法。
前記転写された材料は少なくとも部分的に単結晶であることを特徴とする、請求項６に記載の方法。
前記トレンチの充填は、前記第２層上および該トレンチ内部における非選択的エピタキシャル成長工程で実行されること特徴とする、請求項１乃至４のいずれか１つに記載の方法。
前記方法はさらに、前記エッチング工程後に、保護層を前記素子上に堆積させる工程を含むことを特徴とする、請求項１乃至８のいずれか１つに記載の方法。
前記方法はさらに、前記エッチング工程後に、前記第２層の前記一部に接続され、および／または、前記方法が電極を形成する工程を含む場合には前記電極に電気的に接続される接点を形成する工程を含むことを特徴とする、請求項１乃至９のいずれかに記載の方法。
前記トレンチ内に配された前記材料は誘電性材料であることを特徴とする、請求項１乃至１０のいずれか１つに記載の方法。
前記トレンチには、少なくとも前記エッチング剤に対して耐性を有する前記材料からなる第１堆積物、および該トレンチ内の別の材料からなる第２堆積物が充填されることを特徴とする、請求項１乃至１０のいずれか１つに記載の方法。
前記トレンチには、誘電性材料からなる第１堆積物、および前記エッチング剤に対し耐性を有する前記材料からなる第２堆積物が充填されることを特徴とする、請求項１乃至１０のいずれか１つに記載の方法。