JP2009542027A - 制御可能な容量をもつ装置と方法 - Google Patents

制御可能な容量をもつ装置と方法 Download PDF

Info

Publication number
JP2009542027A
JP2009542027A JP2009517317A JP2009517317A JP2009542027A JP 2009542027 A JP2009542027 A JP 2009542027A JP 2009517317 A JP2009517317 A JP 2009517317A JP 2009517317 A JP2009517317 A JP 2009517317A JP 2009542027 A JP2009542027 A JP 2009542027A
Authority
JP
Japan
Prior art keywords
electrode
voltage
dipole
capacitance
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009517317A
Other languages
English (en)
Inventor
クライデル,ジャン−ポール
ゴデ,クリスチアン
グドフスキフ,アレクサンダー
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) filed Critical サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス)
Publication of JP2009542027A publication Critical patent/JP2009542027A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、特に、容量値を変化させるための装置に関するものであって、該装置は―公知のダイポールで、第1電極(2)と第2電極(6)の間に配置された電子ホッピング輸送半導体材料(4)を含むダイポール(1)であって、前記容量(12)に並列して配置されているダイポール(1);―前記ダイポール(1)の第2電極(6)と第1電極(2)に電気接続している直流電圧発生器(13);―前記発生器(13)により発生された電圧を変化させる手段を有していることに特徴がある。
【選択図】図4

Description

本発明は容量の値を変化させるための装置に関する。また、本発明は容量の値を変化させるための方法に関する。
エレクトロニクスの応用分野において、回路のインピーダンスとアドミッタンスの容量性(capacitive nature)又は誘導性(inductive nature)を制御することがある。即ち、回路における容量の望ましくない効果を補償しなければならない。
従来技術における解決方法は米国出願5558477で説明されているが、マイナス値を持つ容量を作成するものであった。前記出願は負のリアクタンス回路(増幅器、充電された容量、抵抗、電圧分割器を持つ)装置に関するもので、ピエゾエレクトリック装置に接続するものである。前記回路は負の容量をシミュレートし、前記装置の容量を補償するのに使われる。これは、その電気機械的特性に基づいて前記装置の機械的動作を制御する効果を持つ。
2つのノードと前記ノード間の容量性インピーダンスを補償する複数手段を備える電子装置は公知である(国際特許出願PCT WO96/28847)。これら手段はアバランシェモードで極性化された接合ダイオードに接続されたディスクリート素子を備えている。当該ダイオードは負容量動作を示し、並列に接続された正の寄生容量を補償する、ある場合には、キャンセルする。
この装置の欠点は、容量を変化させることができないことである。また、集積回路に組み込むときに大きな面積を必要とすることである。更に、前記装置は複雑で、製造コストを要することである。
半導体成分に侵入する有機材料、即ち、ナノ粒子又はナノチューブを含む材料に基づいて負の容量を得ることは公知である。
例えば、非特許文献1に開示されている有機ポリマーがその例である。
ナノチューブに関しては、非特許文献2に記載されている。
前記材料の欠点、特に、有機材料の欠点は、経年劣化と低信頼性から来る問題である。他の材料はシリコン技術との非両立性(incompatibility)の問題を有している。従って、それらを生産するのは厄介で、コストがかかる。更に、容量を変化させることができないという欠点を有している。
従来技術については、非特許文献3が公知である。
この文献はダイポール(第1電極と第2電極の間に配置された電子的ホッピング輸送半導体材料(electric hopping transport semiconductor)を含んでいる)を含む装置を開示している。更に、同文献は、電子輸送(特にホッピング輸送)を持つ材料、局所状態の特性(例えば水素化されたアモルファス窒化炭素)について説明している。水素化された金属/アモルファス炭化窒素/金属装置に置かれたとき、後者は、温度又は周波数に依存して、前記装置に加えられる直流又は交流電圧に対して異なるアドミッタンス値をとる。
本発明の目的は、前記従来技術の欠点を解決することである。
更に本発明の目的の他の1つは容量値を変化させることである。
本発明のもう1つの目的は、コンパクトで、集積回路に組み込まれる装置を提供することである。
本発明は容量値を変化させるための装置に関するもので、次のものを含むことを特徴とする。
―公知のダイポールで、第1電極と第2電極の間に配置された電子ホッピング輸送半導体材料を含むダイポール(前記ダイポールは前記容量に並列して配置されている);
―前記ダイポールの第2電極と第1電極に電気接続している直流電圧発生器;
―前記発生器により発生された電圧を変化させる手段。
ダイポール、直流電圧発生器及び容量が並列である装置において、ダイポールの端部における電圧の変化が、装置全体の容量を変化させている。
別の実施例において、前記装置は前記直流電圧発生器に直列に配置された交流電圧発生器を含んでいる。
別の実施例において、第1電極は第1電極の金属線及び第1電極のコンタクト面を有しており、第2電極は第2電極金属線及び第2電極のコンタクト面を有している。前記半導体材料は第1電極の金属線と第2電極の金属線との間に配置されており、前記発生器は第1電極と第2電極に、それぞれ第1電極のコンタクト面のレベルで及び第2電極のコンタクト面のレベルで電気的に接続されている。
前記ダイポールの構造は第1電極と第2電極のコンタクト面により集積回路に挿入しやすいという点で有利である。
別の実施例において、ダイポールは、ガラス基板と、
―半導体を構成する水素化アモルファス窒化炭素層、
―複数のコープレーナ電極(co-planar electrodes)のそれぞれに対するアルミニウム層、
から構成されている。
更に別の実施例において、ダイポールはガラス基板及び次の連続層から構成されている。
―第1電極を構成するアルミニウム層、
―チタンータングステン合金層、
―半導体を構成する水素化アモルファス窒化炭素層、
―チタンータングステン合金層、
―第2電極を構成するアルミニウム層。
ダイポールの電極が同一金属から構成されている、又は、金属の同一組み合わせから構成されているときに、その電気的特性は印加電圧の正負によらないことに留意すべきである。
本発明は容量値を変化させるための方法に関する。この方法は次のステップを含む。
―並列に次のものを配置するステップ、
・前記容量、
・公知のタイプのダイポールであって、第1電極と第2電極の間に配置された電子 ホッピング輸送半導体材料を含むダイポール、
・前記第1電極と第2電極に電気的に接続する直流電圧発生器、
―前記第1電極と前記第2電極の端子に直流電圧を印加するステップ、
―前記発生器により生成された電圧を変化させるステップ。
前記方法によれば、ダイポールの端子に加える直流電圧を変化させることにより、容量値を変化させることが可能になる。容量として、キャパシタ、又は等価な容量を持つ電気回路であってもよい。
1つの実施例において、前記キャパシタンス(12)値が負に選択されるように前記電圧を1つの値にまで変化させるステップを含む。
前記方法のステップには、電圧を変化させて所定電圧に対し負の容量値を得ることができるという利点がある。
別の実施例において、前記キャパシタンス(12)値が0に選択されるように前記電圧を1つの値にまで変化させるステップを含む。
別の実施例において、前記方法は、前記直流電圧が固定されるときに、前記キャパシタンス値(12)が負値になるように交流電圧発生器により生成される交流電圧周波数を選択するステップを含む。
別の実施例において、前記方法は、前記直流電圧が固定されるときに、前記キャパシタンス値(12)が0値になるように交流電圧発生器により生成される交流電圧周波数を選択するステップを含む。
容量が或るコンデンサに対応するときに、交流電圧の周波数が、直流電圧発生器に直列に接続される交流電圧発生器により生成される。等価容量を持つ回路に対応する容量に対して、前記交流電圧周波数は、前記回路に電力を供給する交流電圧発生器に対応する(correspond to)。
本発明の1つの実施例について、図面を参照して説明する。
ダイポールの横断面である。 ダイポールの上面図である。 本発明の実施例である。 印加された直流電圧値とダイポールの容量値のグラフである。 種々の直流電圧地に対する周波数と装置の容量値のグラフである。 本発明の実施例である。 コプレーナ構造のダイポールの横断面を示す。
1つの実施例において、本発明は回路に組み込まれた装置に関係している。前記回路は、具体的には、前記回路に応答時間を導入する容量Cext12を含む。容量Cext12の容量を減少させることにより、回路の応答時間が減少され、改善される。本発明が実施される装置を使って、応答時間を改善するために、容量Cext12の値を減少させることができる。
このためには、装置はダイポール1及び直流電圧発生器13(容量Cext12に並列して搭載されている)を含む。前記電圧発生器はコンピュータ(前記電圧を変化させることができる)に接続している。
別の実施例においては、容量Cext12は電気回路又は等価容量を持つダイポールである。
その構成において、ダイポールは種々の堆積(deposition)により生成される複数の連続層から構成されている。
下部金属電極、即ち第1電極6に対して、厚さ150nmの第1アルミニウムの蒸着6がガラス基板7上に存在している。前記第1電極の上の、チタンータングステン合金5の極めて薄い蒸着層(15nm)は、半導体層に対する原子の拡散のバリアとして機能する。電子ホッピング輸送半導体材料4は前記第2層に堆積される。この電子ホッピング輸送半導体材料4は、例えば、水素化アモルファス窒化炭素合金に対応する、又は局所化電子状態を持つ他の不規則な材料に対応する。前記水素化アモルファス窒化炭素はECR−PECVD((Electron Cyclotron Resonance Plasma Enhanced Chemical Vapour Deposition)により生成される。前記堆積は、アセチレンと窒素の混合物の分解により300Kの温度で得られる。前記層の厚みは50nmであるが、これはエリプソメトリ(ellipsometry)のような薄層厚み測定に適合する分析技術により測定される。
別の実施例において、電子ホッピング輸送半導体材料は種々の厚みと成分を持つアモルファス窒化炭素として使用される。前記2つのパラメータ(厚み及び成分)は交流電圧発生器14の直流電圧値及び周波数に影響を与える。
厚み15nmを持つ第2層と同様に、チタンータングステン合金堆積層3は前記第3層の上に堆積している。同一方法で、アルミニウム堆積層が上部電極である第4層の上に、第2電極2として形成される。この第5層(最終層)は150nmの厚みで、第1層に対称的に配置されている。
装置の特性を維持しながら、金属層の厚みを変更させること、並びに、チタンータングステン合金及びアルミニウムを別の金属に置換することは可能である。
こうして得られた構造は完全に対称的である。前記対称性のために前記ダイポールは正電圧に対しても負電圧に対しても機能する。更に、このような構造に対して、導電度(第1電極2と第2電極6との間に印加される直流電圧に基づく直流電圧測定により得られる)が、コプレーナ(co-planar)構造上で(2つのコプレーナアルミニウム電極17,18を備えるガラス基板15上で化学式a−CN:Hから水素化アモルファス窒化炭素合金16を堆積させることにより得られる)行われる連続測定から導かれる値と同一であることは注目すべきである。
第1電極2と第2電極6は、それぞれ、2つの垂直線10,11(その1つの端部において正方形のコンタクト面8、9を備える)を有し、集積回路又は電圧発生器との接続を容易にしている。前記2つの垂直線10、11の交差によりダイポール1の活性面(active surface)14が決定される。
5及び200ミクロンの間のライン幅に対して、ダイポール1の活性面14は25及び40,000μmとなる。装置を流れる電流はその活性面に比例する。これによりダイポール1を縮小(minituarise)することが可能になる。
回路において、第1電極8と第2電極9のコンタクト面は、それぞれ、BNC(Bayonet Neill-Concelman connector)コネクタソケットに2つの銅線を介して接続している。前記銅線は前記コンタクト面に固着されている。使われる接着剤は、導電性を持つ銀ラッカーである。BNCコネクタソケットにダイポールを接続する銅線は、寄生インピーダンスを最小にするために十分短い。BNCケーブルは前記コネクタソケットに固着されている。これらは、その終端部にRF(radiofrequency)コネクタを持つ同軸ケーブルである。前記ケーブルのシールディングにより、信頼性のある信号伝送が可能である。回路容量Cextが前記接続ソケットに接続されている。
BNCケーブルの他端は測定機器(高精度インピーダンスアナライザ、例えばAGILENTブランド、model 4284A)に接続されている。オプション01を備えているこの装置は直流電圧発生器13を有しており、連続分極を印加することを可能にしている。また、交流電圧発生器14が、周波数を変更するために、直列に搭載されている。
前記装置は、連続分極を前記ダイポールに印加し、コンデンサCext12の容量及びダイポールの等価容量Cdipoleを計測することを可能にしている。また、並列接続したシステムの全容量Ctotを決定することを可能にしている。これはダイポールの等価容量及び回路容量の等価容量の和である。即ち:
tot=Cdipole+Cext
測定されたアドミッタンスは、コンダクタンスGと容量Cの並列回路で一般的に記述される。測定機器はコンピュータに接続されている。このコンピュータは前記機器を制御し、連続的分極及び交流電圧(電圧発生器14により生成される)の周波数に基づいてシステマティックな計測を行う。
最初に、コンデンサCextが、3つの電圧値0V、5V、1Vごとに、測定される。このために、このコンデンサCextは測定機器に直接接続される。前記3つの電圧値について測定された容量は1.9nFである。前記容量は、直流電圧及び周波数に依存していない(図5でみることができるように)。なお、図5はコンピュータにより決定された周波数と電圧に対する容量Cdipole、Cext、Ctot についての種々の容量に対する値のグラフである。
同様にして、ダイポールCdipoleの等価容量が測定される。図4及び5を見ると、直流電圧0Vでは、Cdipoleは極めて小さく、数pFの正値であることが分かる。直流電圧0.5V及び1Vでは、Cdipoleは周波数が低い時に負になる。直流電圧1Vでは、30Hzより低い複数周波数のときに、10pFより大きい絶対値を持つ(複数の)容量が得られる。これら値は絶対値0Vが得られたものと比較するとかなり大きい。図4は、直流電圧及び測定機器を制御するコンピュータにより決められる電圧及び周波数に対し、Cdipoleが取る値を示している。ダイポールの容量は、周波数が低ければ低いほど、直流電圧値に対し符号を変化させる。電界強度が容量の符号を変える値以上に増大したとき、変化が起こる。このように、直流電圧0Vで測定された正の値より大きい負の容量値が得られる。
特別な電圧を印加することで或る周波数の値が調節されることに留意すべきである。;実効電圧範囲を容易に手に入れることができ、約1Vである。
並列のシステムCtotを測定することにより、容量に対する装置の影響を評価することができる。印加された直流電圧の如何に拘らず、測定された容量CdipoleとCextの和は測定された容量Ctotに等しい。
コンピュータを使って電圧を0Vと0.5Vへ変化させることにより、Ctotは高周波又は低周波に拘らず、正の値を取る。
直流電圧が1Vのとき、電圧発生器14により生成された高周波の交流電圧により、Cdipoleの容量は正で、回路の容量Cextのそれと比較すると極めて小さい。実効的にCextに等しい正の全容量が測定される。低周波数において、Cdipoleは負の大きい値を取り、システムはオフセットを示し、Ctot自身は、|Cdipole|>Cextのときに負になる。
従って、所定電圧を越え、低周波数のとき、大きな容量のオフセットがあり、回路の応答時間は小さくなる。かなり大きな電圧に対しては、システムの容量は負になる。このように、印加電圧が1Vのときに、値は約−3.2×20-8Fである。これは外部回路における容量の名目値(nominal)よりかなり低い。
ダイポールの電気的特性が電圧の絶対値(符号ではなく)に依存するので、同一の動作が負電圧の場合も得られる。従って、例えば、−1V及び1VでCtotは同一値になる。
以上によれば、ダイポールの容量Cdipoleの電圧の変化はシステムの容量Ctotの変化に寄与する。前記システムの容量を増加させることも減少させることもでき、0に又は負にすることもできる。
第1電極2と第2電極6との間に印加される直流電圧を変化させることにより、ダイポールの容量Cdipoleを制御することができ、容量Cextを補償し、所望の容量値Ctotを得ることができる。この実施例において、前記電圧の変化はコンピュータにより制御される。
更に、装置の容量の変化は、この装置を通過する電界強度の変化に直接的に関係している。この強度を変化させることにより、容量の値を変えることができる。
種々のパラメータとは、例えば、次のようなものである。
―装置の電圧の変化、
―電子的ホッピング輸送半導体材料層の厚みの変化、
―前記半導体材料の成分。
これらパラメータは電界強度を変化させ、結果的に容量値を所望の周波数範囲において変化させることができる。
また、前記装置は単一の直流電源を必要とするもので、この電圧値は極めて低いものであってよい。
本発明は、シリコン技術を使った装置に応用することができ、シリコンウェーファのような半導体材料から製造される極めて薄いメディアの表面上に組み込むことができる。実際、前記したように、ダイポール1は、装置とシリコンウェーファに組み込まれている集積回路に影響を与えない低い温度で堆積(deposition)により生成することができる。

Claims (11)

  1. 容量値を変化させるための装置であって、
    ―公知のダイポールで、第1電極(2)と第2電極(6)の間に配置された電子ホッピング輸送半導体材料(4)を含むダイポール(1)であって、前記容量(12)に並列して配置されているダイポール(1)と;
    ―前記ダイポール(1)の第2電極(6)と第1電極(2)に電気接続している直流電圧発生器(13)と;
    ―前記発生器(13)により発生された電圧を変化させる手段と、
    を有する装置。
  2. 前記直流電圧発生器(13)に直列に配置された交流電圧発生器(14)を含む請求項1に記載の装置。
  3. 第1電極(2)は第1電極の金属線(10)及び第1電極のコンタクト面(8)を有し、
    第2電極(6)は第2電極の金属線(11)及び第2電極のコンタクト面(9)を有し、
    前記半導体材料(4)は第1電極の金属線(10)と第2電極の金属線(11)との間に配置されており、
    前記発生器(13)は第1電極(2)と第2電極(6)に、それぞれ第1電極のコンタクト面(8)のレベルで及び第2電極のコンタクト面(9)で電気的に接続されていることを特徴とする請求項1に記載の装置。
  4. ダイポール(1)が、
    ―半導体を構成する水素化アモルファス窒化炭素層(16)と、
    ―複数のコープレーナ電極(co-planar electrodes)のそれぞれに対するアルミニウム層(17,18)と、
    ガラス基板(15)から構成されている請求項1に記載の装置。
  5. ダイポール(1)が、
    ガラス基板(7)及び、
    ―第1電極(2)を構成するアルミニウム層(6)
    ―チタンータングステン合金層(5)、
    ―半導体(4)を構成する、水素化アモルファス窒化炭素合金層(4)、
    ―チタンータングステン合金層(3)、
    ―第2電極(6)を構成するアルミニウム層(2)、
    の連続層から構成されている請求項1に記載の装置。
  6. 本発明は容量値を変化させるための方法であって、
    ―並列に次のものを配置するステップ、
    ・前記容量(12)
    ・公知のタイプのダイポールであって、第1電極(2)と第2電極(6)の間に配置 された電子ホッピング輸送半導体材料(4)を含むダイポール(1)、
    ・前記第1電極と第2電極に電気的に接続する直流電圧発生器、
    ―前記第1電極と前記第2電極の端子に直流電圧を印加するステップ、
    ―前記発生器により生成された電圧を変化させるステップ、
    を含む方法。
  7. 前記キャパシタンス(12)値が負に選択されるように前記電圧を1つの値にまで変化させるステップを含む請求項6に記載の方法。
  8. 前記キャパシタンス(12)値が0に選択されるように前記電圧を1つの値にまで変化させるステップを含む請求項6に記載の方法。
  9. 交流電圧発生器(14)が前記直流電圧発生器に直列に配置される追加ステップを含む請求項6に記載の方法。
  10. 前記直流電圧が固定されるときに、前記キャパシタンス(12)値が負値になるように、交流電圧発生器(14)により生成される交流電圧周波数を選択するステップを含む請求項9に記載の方法。
  11. 前記直流電圧が固定されるときに、前記キャパシタンス値(12)が0値になるように、交流電圧発生器(14)により生成される交流電圧周波数を選択するステップを含む請求項9に記載の方法。
JP2009517317A 2006-06-30 2007-06-26 制御可能な容量をもつ装置と方法 Pending JP2009542027A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0605952A FR2903250B1 (fr) 2006-06-30 2006-06-30 Dispositif et procede a capacite commandable
PCT/FR2007/001068 WO2008000949A1 (fr) 2006-06-30 2007-06-26 Dispositif et procédé à capacité commandable

Publications (1)

Publication Number Publication Date
JP2009542027A true JP2009542027A (ja) 2009-11-26

Family

ID=37697831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517317A Pending JP2009542027A (ja) 2006-06-30 2007-06-26 制御可能な容量をもつ装置と方法

Country Status (6)

Country Link
US (1) US8004818B2 (ja)
EP (1) EP2036116B1 (ja)
JP (1) JP2009542027A (ja)
FR (1) FR2903250B1 (ja)
TW (1) TWI420549B (ja)
WO (1) WO2008000949A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369390A (zh) * 2010-02-02 2012-03-07 松下电器产业株式会社 面光源装置和液晶显示器装置及透镜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06205426A (ja) * 1992-04-06 1994-07-22 Deutsche Thomson Brandt Gmbh 搬送周波信号のための帯域通過フィルタ
JP2001085272A (ja) * 1999-07-14 2001-03-30 Matsushita Electric Ind Co Ltd 可変容量コンデンサ
JP2002124850A (ja) * 2000-10-17 2002-04-26 Toko Inc 電子同調回路
JP2004327868A (ja) * 2003-04-25 2004-11-18 Kyocera Corp 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
JP2005286658A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558477A (en) * 1994-12-02 1996-09-24 Lucent Technologies Inc. Vibration damping system using active negative capacitance shunt circuit with piezoelectric reaction mass actuator
WO2001078230A1 (en) * 2000-04-06 2001-10-18 Koninklijke Philips Electronics N.V. Tunable filter arrangement
US6377440B1 (en) * 2000-09-12 2002-04-23 Paratek Microwave, Inc. Dielectric varactors with offset two-layer electrodes
US7012483B2 (en) * 2003-04-21 2006-03-14 Agile Materials And Technologies, Inc. Tunable bridge circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06205426A (ja) * 1992-04-06 1994-07-22 Deutsche Thomson Brandt Gmbh 搬送周波信号のための帯域通過フィルタ
JP2001085272A (ja) * 1999-07-14 2001-03-30 Matsushita Electric Ind Co Ltd 可変容量コンデンサ
JP2002124850A (ja) * 2000-10-17 2002-04-26 Toko Inc 電子同調回路
JP2004327868A (ja) * 2003-04-25 2004-11-18 Kyocera Corp 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
JP2005286658A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369390A (zh) * 2010-02-02 2012-03-07 松下电器产业株式会社 面光源装置和液晶显示器装置及透镜
CN102369390B (zh) * 2010-02-02 2014-10-15 松下电器产业株式会社 面光源装置和液晶显示器装置及透镜

Also Published As

Publication number Publication date
FR2903250B1 (fr) 2008-09-19
FR2903250A1 (fr) 2008-01-04
TW200809885A (en) 2008-02-16
EP2036116B1 (fr) 2016-03-09
US20090273394A1 (en) 2009-11-05
TWI420549B (zh) 2013-12-21
EP2036116A1 (fr) 2009-03-18
WO2008000949A1 (fr) 2008-01-03
US8004818B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
Yıldız et al. Frequency and gate voltage effects on the dielectric properties and electrical conductivity of Al/SiO2/p-Si metal-insulator-semiconductor Schottky diodes
US20050179444A1 (en) Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US20090251267A1 (en) Inductors and methods of operating inductors
Agambayev et al. Towards fractional-order capacitors with broad tunable constant phase angles: Multi-walled carbon nanotube-polymer composite as a case study
Guiller et al. Through Silicon Capacitor co-integrated with TSVs on silicon interposer
US11462477B2 (en) Interconnect structure and electronic apparatus including the same
JPWO2010050277A1 (ja) 容量可変素子及びその製造方法
JP2009542027A (ja) 制御可能な容量をもつ装置と方法
Etor et al. An ultrathin organic insulator for metal–insulator–metal diodes
Tseng et al. Increased multilayer fabrication and RF characterization of a high-density stacked MIM capacitor based on selective etching
Liu et al. Low-temperature fabrication of amorphous BaTiO/sub 3/thin-film bypass capacitors
Fan et al. Fully integrated 2.4-GHz flexible rectifier using chemical-vapor-deposition graphene MMIC process
JP4412977B2 (ja) 可変コンデンサ
Bylund et al. Robustness of carbon nanofiber-based MIM capacitors with ultra-high capacitance density to electrical and thermal stress
Raj et al. Processing and dielectric properties of nanocomposite thin film “supercapacitors” for high-frequency embedded decoupling
Dere Low-value polymeric thin-film capacitor
Zhao et al. Performance comparison of high resistivity silicon, silicon with grounding plane and glass as substrate of ion trap for quantum information processing
Zheng et al. Design and fabrication of suspended high Q MIM capacitors by wafer level packaging technology
Zheng et al. Design and fabrication of wafer level suspended high Q MIM capacitors for RF integrated passive devices
KR101788528B1 (ko) 전도성 고분자를 갖는 동일평면 도파관의 rf 가스감지회로의 전기적인 특성 분석방법
JP2021097106A (ja) 静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法
US20230341880A1 (en) Voltage source and method for calibrating this voltage source
US20120273781A1 (en) Device and Method For RF Characterization of Nanostructures and High Impedance Devices
US12136507B2 (en) Hybrid resistors including resistor bodies with different drift effects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807