JP2009537983A - 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法 - Google Patents

自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法 Download PDF

Info

Publication number
JP2009537983A
JP2009537983A JP2009510966A JP2009510966A JP2009537983A JP 2009537983 A JP2009537983 A JP 2009537983A JP 2009510966 A JP2009510966 A JP 2009510966A JP 2009510966 A JP2009510966 A JP 2009510966A JP 2009537983 A JP2009537983 A JP 2009537983A
Authority
JP
Japan
Prior art keywords
layer
ion implantation
forming
mask
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009510966A
Other languages
English (en)
Other versions
JP2009537983A5 (ja
JP5730481B2 (ja
Inventor
ウィリアム サックスラー アダム
シェパード スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009537983A publication Critical patent/JP2009537983A/ja
Publication of JP2009537983A5 publication Critical patent/JP2009537983A5/ja
Application granted granted Critical
Publication of JP5730481B2 publication Critical patent/JP5730481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導体デバイスを形成する方法が、半導体基板上に半導体層を形成することによって提供される。マスクが、半導体層上に形成される。半導体層上に複数のイオン注入領域を形成するために、第１の伝導型を有するイオンがマスクによって半導体層中へ注入される。マスクによってイオン注入領域上に金属層が形成される。複数のイオン注入領域に注入されたイオンをそれぞれ活性化し、かつ複数のイオン注入領域上にオーミックコンタクトを設けるために、複数のイオン注入領域および金属層が単一工程でアニールされる。関連するデバイスも提供される。

Description

本発明は、半導体デバイス及び半導体デバイスを作製する方法に関し、より具体的には、耐熱性金属コンタクト（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ ｃｏｎｔａｃｔ）を備える半導体デバイス及びその作製方法に関する。
高電力、高温および／または高周波用途へむけて、ワイド・バンドギャップ半導体材料への強い関心が集まっている。その例は、炭化珪素(ＳｉＣ)(αＳｉＣは室温で２．９９６ｅＶ)、および室温で３．３６ｅＶのＧａＮのようなＩＩＩ族窒化物等の半導体材料である。これらの材料は一般に、砒化ガリウム（ＧａＡｓ）及びシリコン（Ｓｉ）に比べて降伏電界強度が高く、電子の飽和速度が高い。
高電力および／または高周波用途において特に興味の持たれているデバイスは、高電子移動度トランジスタ（ＨＥＭＴ)であり、これは変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ)としても知られている。２次元電子ガス（２ＤＥＧ）が、異なるバンドギャップエネルギーを有し、バンドギャップの小さな方の材料がより大きな電子親和力を有する２つの半導体材料のヘテロ接合において形成されるので、これらのデバイスは、様々な環境の下で動作上の優位性を提供する。２ＤＥＧは、（「故意ではなくドープされている（ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｕｎｄｏｐｅｄ）」）アンドープの、バンドギャップの小さな方の材料内にある蓄積層であり、これはたとえば１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことができる。更に、バンドギャップの広い方の半導体の中で発生した電子は２ＤＥＧに移動し、イオン化不純物散乱の低減により高い電子移動度が可能になる。
高いキャリア濃度と高いキャリア移動度とのこの組み合わせは、ＨＥＭＴに非常に大きな相互コンダクタンスを与えることができ、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴs）よりも高周波用途において大きな動作優位性を提供する可能性がある。
窒化ガリウム／窒化アルミニウム・ガリウム(ＧａＮ／ＡｌＧａＮ)材料系で作製された高電子移動度トランジスタは、前述の高い降伏電界、ワイド・バンドギャップ、大きな伝導帯オフセット、および／または高い飽和電子ドリフト速度を含む材料特性の組み合わせのために、大きなＲＦ電力を発生する可能性を持つ。加えて、２ＤＥＧの電子の大部分はＡｌＧａＮにおける分極に起因するものである。
ＧａＮ/ＡｌＧａＮ材料系のＨＥＭＴは、すでに実証されている。例えば、特許文献１及び２では、ＡｌＧａＮ/ＧａＮのＨＥＭＴ構造及びその製造方法が論じられている。特許文献３では、半絶縁性炭化珪素基板と、この基板上の窒化アルミニウムバッファ層と、このバッファ層上の絶縁性窒化ガリウム層と、この窒化ガリウム層上の窒化アルミニウム・ガリウム障壁層と、この窒化アルミニウム・ガリウム活性構造上のパッシベーション層とを有するＨＥＭＴデバイスが論じられている。特許文献３の開示は、その全体が記載されたかのように参照により本明細書に組み込まれる。
所望の半導体特性を提供するためには、半導体層を不純物原子、すなわちドーパントでドープすることが望ましい。半導体材料のドーピングは、材料の成長中および／または成長後に行われる。不純物原子は、注入されたイオンがドープされた材料中でそれぞれ、（電子数を増加させる）ドナーとして振る舞うか（正孔数を増加させる）アクセプタとして振る舞うかによって、ｎ型またはｐ型に分類される。得られた材料は、材料中のドーパントの支配的なタイプに応じて、n型またはｐ型として特徴付けられる。
イオン注入は、半導体層を不純物でドーピングするための公知の方法である。イオン注入工程では、イオン化された不純物原子が、高真空中で電界によってターゲット層の方向に加速され、そこで注入される。ターゲット層に向かうイオンの数は、ドーズ（ｄｏｓｅ）と呼ばれ、イオン／ｃｍ２の単位で表現されるのが普通である。イオンは、通常は電子ボルト(ｅＶ)で表現されるエネルギーレベルに加速される。注入された層内でのイオンの分布は、しばしば注入条件（ｉｍｐｌａｎｔ ｃｏｎｄｉｔｉｏｎ）と呼ばれる注入のドーズ及びエネルギーに依存し、注入されたイオンのタイプ、イオンが注入される材料のタイプ、注入の角度その他の要因にも依存する。注入されたイオンは、通常は、「注入範囲（ｉｍｐｌａｎｔ ｒａｎｇｅ）」と呼ばれる特定の深さでピーク濃度を有する濃度分布を形成する。
イオン注入は、ｐ−ｎ接合、高伝導性コンタクト領域、電界拡がり領域などの所望の領域を材料内に形成するために、結晶材料に選択的にドーピングを行うために有用である。通常は、不純物が半導体層中に注入された後に、注入された不純物は高温でアニールされ、これは活性化アニールと呼ばれる場合がある。活性化アニールは、半導体結晶格子中に高エネルギー・イオンを注入することにより引き起こされる損傷を回復することができる。注入損傷には、例えば、半導体結晶格子中の壊された、かつ／または再配列された化学結合を含むことができる。活性化アニールはまた、イオンがアクセプタおよび／またはドナーとして適切に振る舞う結晶格子内の適当なサイトを注入された不純物イオンが見出すのを助けることができる。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許第６３１６７９３号明細書 米国特許出願公開第２００２／００６６９０８Ａ１号明細書 米国特許仮出願第６０／２９０１９５号明細書 米国特許出願公開第２００２／０１６７０２３Ａｌ号明細書 米国特許出願第１０／６１７８４３号明細書 米国特許第６６８６６１６号明細書 米国特許出願公開第２００３／０１０２４８２Ａ１号明細書 米国特許仮出願第６０／３３７６８７号明細書 米国特許第Ｒｅ．３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５２９２５０１号明細書 米国特許出願第１１／２８６８０５号明細書 米国特許第６４９８１１１号明細書 米国特許出願第 号明細書
Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
いくつかの半導体材料では、格子損傷のかなりの部分が回復する温度は、通常の大気圧では材料が解離（ｄｉｓｓｏｃｉａｔｅ）する温度以上である。それ故に、活性化アニール中、注入された半導体層の上に安定なキャップ層を設けることが知られている。キャップ層の材料は高温で安定である。そのようなキャップ層の除去が注入層がアニールされた後の問題となる場合がある。
本発明のいくつかの実施形態は、半導体デバイスを形成する方法であって、半導体基板上に半導体層を形成するステップを含む方法を提供する。マスクが、前記半導体層上に形成される。第１の伝導型を有するイオンが、前記マスクによって前記半導体層中へ注入されて、全ｋ半導体層上にイオン注入領域を形成する。金属層が、前記マスクによって前記イオン注入領域上に形成される。前記イオン注入領域および前記金属層は、前記イオン注入領域に注入されたイオンを活性化するためと前記イオン注入領域上にオーミックコンタクトを設けるために、単一ステップにおいてそれぞれアニールされる。
本発明のさらなる実施形態では、前記半導体層を形成するステップは、前記半導体基板上にチャネル層を形成するステップと、前記チャネル層上に障壁層を形成するステップと、前記障壁層上に保護層を形成するステップとを含んでもよい。さらに、前記マスクを前記保護層上に形成してもよい。
本発明のよりさらなる実施形態では、前記マスクによって前記保護層をエッチングして、前記障壁層の表面の少なくとも一部を露出させてもよい。前記マスクによって前記障壁層へ前記イオンを注入して、前記障壁層上にイオン注入領域を形成してもよい。前記イオン注入領域は、前記チャネル層へ少なくとも部分的に延在する。
本発明のいくつかの実施形態では、前記マスクによって前記保護層および前記障壁層内にイオンが注入され、前記保護層および前記障壁層内にイオン注入領域を形成してもよい。前記マスクによって前記保護層をエッチングして、塩基障壁層の前記イオン注入領域の少なくとも一部を露出させてもよい。前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在してもよい。
本発明のさらなる実施形態では、前記オーミックコンタクトは、少なくとも１つの耐熱性金属を含んでもよい。前記耐熱性金属には、Ｔｉ、ＴｉＷ、Ｍｏ、Ｔａ、Ｗ、ＷＳｉ、Ｒｅ、Ｎｂ、ＴｉＷＮ、ＮｉＳｉおよび／またはＴｉＳｉを含んでもよい。前記オーミックコンタクトは、前記イオン注入領域に自己整合していてもよい。
本発明のよりさらなる実施形態では、前記第１の伝導型はｎ型伝導度であってもよい。前記注入されるイオンはシリコン・イオンであってもよい。前記イオン注入領域および前記金属層は少なくとも約９５０℃の温度でアニールされる。前記半導体デバイスは、ＩＩＩ族窒化物半導体デバイスであってもよい。
本発明のいくつかの実施形態では、前記保護層は、高純度窒素(ＨＰＮ)層であってもよい。前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有する。本発明のある実施形態では、前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有するＨＰＮと、前記ＨＰＮ層上にあって約１００から約２５０ｎｍまでの厚さを有する二酸化シリコン(ＳｉＯ２)層であってもよい。
本発明の実施形態は、方法の実施形態に関して上述されているが、デバイスの実施形態も本明細書で提供されている。
本発明の実施形態によるトランジスタの作製を示す断面図である。 本発明の実施形態によるトランジスタの作製を示す断面図である。 本発明の実施形態によるトランジスタの作製を示す断面図である。 本発明の実施形態によるトランジスタの作製を示す断面図である。 本発明の実施形態によるトランジスタの作製を示す断面図である。 本発明の実施形態によるトランジスタの作製を示す断面図である。
本発明の実施形態について、本発明の実施形態を示している添付図面を参照して以下により完全に記述する。しかしながら、本発明は、多くの異なる形態でも実施できて、本明細書に記載された実施形態だけに限定されるものと解釈するべきではない。むしろ、この開示内容が完全にあり本発明の技術的範囲を当業者に十分に伝えるためにこれらの実施形態は提供されている。全体を通して、同様の参照番号は同様の要素を指している。さらに、図示された様々な層および領域は概略的に表示されている。従って、本発明は添付図面に示された相対的な大きさ、間隔、及び位置関係に限定されるものではない。本明細書においてある層がある基板または他の層「の上に」形成されていると言及される場合は、その層がその基板または他の層の上に直接に形成されている場合もあれば、その基板または他の層上に介在する層の上に形成されていてもよいということが当業者には理解されよう。ある構造または形体が別の形体に「隣接して」配置されていると言及される場合は、この隣接した形体の上に重なる、または下にある部分を有してもよいということも当業者には理解されよう。
「下に（ｂｅｌｏｗ）」又は「上に（ａｂｏｖｅ）」、「上部に（ａｕｐｐｅｒ）」又は「より下に（ｌｏｗｅｒ）」、「水平の」又は「垂直の」などの相対関係を表す用語は、図示されるような、ある要素、層、または領域の別の要素、層、又は領域に対する関係を記述するために本明細書では用いられる。これらの用語は、図示された方向付けに加えて、デバイスの異なる方向付けも包含することが意図されていることが理解されるだろう。
本発明の実施形態は、本発明の理想化された実施形態（及び中間構造）の概略図である断面図を参照して本明細書で説明される。図における層や領域の厚さは、明瞭性のために誇張される場合がある。さらに、たとえば製造技術および／または公差の結果として、図示の形からの変形が予期される。このように、本発明の実施形態は、本明細書に図示した領域の特定の形に制限されるものと考えるべきではなく、たとえば、製造過程の結果として生じる形の偏差を含むべきものである。たとえば、長方形として示されるイオン注入領域は通常、注入された領域から非注入領域への階段的な変化ではなく、注入イオン濃度の傾斜および／または円形の若しくは湾曲した形体をその端部で持っているであろう。同様に、イオン注入によって形成される埋め込み領域は、この埋め込み領域とイオン注入が行われる表面との間の領域に何らかの注入イオンが生じる場合がある。このように、図示した領域は本質的に概略的であり、その形状はデバイスの領域の実際の形を示そうとしているのではなく、本発明の技術的範囲を制限しようとするものでもない。
本明細書で用いられる用語は、特定の実施形態を記述する目的のためだけであり、本発明を限定しようとするものではない。本明細書で用いられるとき、単数形（“ａ，”“ａｎ”ａｎｄ“ｔｈｅ”）は、文脈から明らかにそうでないと示されている場合を除いては、複数形も含んでいるものとしている。本明細書で用いられるとき、「備える」、「含む」（“ｃｏｍｐｒｉｓｅｓ”，“ｃｏｍｐｒｉｓｉｎｇ，”“ｉｎｃｌｕｄｅｓ”ａｎｄ／ｏｒ“ｉｎｃｌｕｄｉｎｇ”）という用語は、記述された形体、整数（ｉｎｔｅｇｅｒｓ）、ステップ、操作、要素、および／または部品の存在を規定するが、１つ又は複数の他の形体、整数、ステップ、操作、要素、部品および／またはそれらの群が存在または付加を排除するものではないことをさらに理解すべきである。
別段の定めがない限り、（技術用語および科学用語を含む）本明細書で用いられるすべての用語は、本発明が属する技術分野の当業者が共通して理解するのと同じ意味を持つ。さらに、本明細書で用いられる用語は、本明細書および関連技術の文脈と矛盾のない意味を持つものと解釈されるべきであり、本明細書でそうであると明確に規定されているのでない限り、理想化されたり過度に形式的な意味で解釈されるべきではないということもさらに理解されよう。
本発明の実施形態は、ＩＩＩ族窒化物ベースのデバイス等の窒化物ベースのＨＥＭＴに用いるのに特に適している。本明細書で用いられる「ＩＩＩ族窒化物」という用語は、窒素と、通常はアルミニウム(Ａｌ)、ガリウム(Ｇａ)、および／またはインジウム(Ｉｎ)である周期律表のＩＩＩ族元素との間で形成される半導体化合物を指す。この用語はまた、ＡｌＧａＮやＡｌＩｎＧａＮのような三元及び四元の化合物を指す。当業者にはよく理解されるように、ＩＩＩ族元素は、窒素と結合して（例えばＧａＮのような）２元、（例えばＡｌＧａＮ、ＡｌＩｎＮのような）三元、及び（例えばＡｌＩｎＧａＮのような）四元の化合物を形成する。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と結合する実験式を有する。従ってＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のような化学式がこれらを記述するためにしばしば用いられる。
本発明の実施形態を利用したＧａＮベースのＨＥＭＴに適した構造が、例えば、特許文献４〜８に記載されている。特許文献４〜８の開示は参照することによってその全体が本明細書に取り込まれる。
しかしながら、本発明の実施形態は、ＧａＮのＨＥＭＴデバイスに関して記述されるが、本発明は、他のタイプのデバイスおよび／または材料に関して用いてもよい。例えば、本発明の実施形態は、特許文献９に記述されたデバイスのような、炭化珪素ＭＥＳＦＥＴデバイスに用いるのに特に適している。同様に、本発明のいくつかの実施形態は、ＧａＮベースの発光デバイス（ＬＥＤ）や、ＧａＡｓ／ＡｌＧａＡｓのｐＨＥＭＴデバイスのようなＧａＡｓベースのデバイスに用いても有益であろう。
ここで、図１Ａから１Ｆまでに関して本発明の実施形態を以下に論じる。本明細書に論じるように、本発明のいくつかの実施形態は、上部に耐熱性金属コンタクトが設けられるイオン注入領域に自己整合した耐熱性金属コンタクトを有する半導体デバイス及びその半導体デバイスを形成する方法を提供する。本発明のいくつかの実施形態による方法は、イオン注入領域および耐熱性金属コンタクトの同時アニールを可能にし、これは半導体デバイスの作製工程を簡単化することができる。さらに、本発明のいくつかの実施形態による高濃度ドープのイオン注入領域上に耐熱性金属コンタクトを設けることは、本明細書でさらに論じるように接触抵抗率（ｃｏｎｔａｃｔ ｒｅｓｉｓｔｉｖｉｔｙ）を改良する。
本明細書に用いる用語「自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）」とは、注入領域とオーミック金属とが１回のフォトリソグラフィステップで確定される方法およびデバイスを指し、以下に更に詳しく論じられる。従って、本発明のいくつかの実施形態によれば、引き続くフォトリソグラフィステップと、それに伴い起こる位置ずれを回避することができる。
本発明の実施形態による構造の作製は、図１Ａから１Ｆに概略的に示されている。図１Ａに示されるように、上に窒化物ベースのデバイスを形成することのできる基板１０が設けられる。本発明の特定の実施形態では、基板１０は、例えば、炭化珪素の４Ｈポリタイプである半絶縁性炭化珪素(ＳｉＣ)基板としてもよい。候補となる他の炭化珪素のポリタイプには、３Ｃ、６Ｈおよび１５Ｒポリタイプが含まれる。「半絶縁性（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）」という用語は、絶対的な意味ではなく、相対的な意味で用いられる。本発明の特定の実施形態では、炭化珪素のバルク結晶は室温で１×１０５Ω-ｃｍ以上の抵抗率を有する。
任意選択のバッファ層、核生成層、および／または遷移層（図示せず）を基板１０上に設けてもよい。例えば、炭化珪素基板からデバイスの残りの部分への結晶構造の適当な遷移を実現するために、ＡｌＮバッファ層が設けられてもよい。さらに、例えば特許文献１０及び１１に記載されているように、歪均衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）を設けてもよい。
炭化珪素は、ＩＩＩ族窒化物デバイスにとって非常によく用いられる基板材料であるサファイヤ(Ａｌ２Ｏ３)よりもＩＩＩ族窒化物により良く結晶格子整合する。より良い格子整合の結果、サファイヤ上で一般的に実現されるものよりも高品質のＩＩＩ族窒化物薄膜が得られる。炭化珪素は、非常に大きな熱伝導度も有していて、炭化珪素上のＩＩＩ族窒化物デバイスの全出力電力は通常、サファイヤ上に形成される同じデバイスの場合のように基板の熱散逸（ｈｅａｔ ｄｉｓｓｉｐａｔｉｏｎ）によって制限されることはない。また、半絶縁性炭化珪素基板が入手可能であるので、デバイスの絶縁および寄生容量の低減が実現できる。適当なＳｉＣ基板は、例えば、本発明の譲受人であるノースカロライナ州ダーラムにあるクリー社によって作製されていて、製造方法は、例えば特許文献１２〜１５に記載されている。これら特許文献の開示は、その全体が参照により本明細書に組み込まれている。同様に、ＩＩＩ族窒化物のエピタキシャル成長技術は、例えば特許文献１６〜１９に記載されている。特許文献１２〜１９の開示は、その全文が参照により本明細書に取り込まれているものとする。
炭化珪素を基板材料として用いることができるが、本発明の実施形態は、サファイヤ、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰその他の任意の適当な基板を利用してもよい。いくつかの実施形態では、適当なバッファ層を形成してもよい。
再び図１Ａを参照すると、チャネル層２０が基板１０上に設けられる。チャネル層２０は、上記したバッファ層、遷移層、および／または核生成層を用いて基板１０上に堆積されてもよい。チャネル層２０は圧縮歪を受けていてもよい。さらに、チャネル層および／またはバッファ核生成層および／または遷移層は、例えば、ＭＯＣＶＤ、またはＭＢＥもしくはＨＶＰＥ等の当業者にはよく知られた他の技術を用いて堆積してもよい。
本発明のいくつかの実施形態では、チャネル層２０は、チャネル層と障壁層との間の界面においてチャネル層２０の伝導帯端のエネルギーが障壁層２２の伝導帯端のエネルギーより低いという条件の下で、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）等のＩＩＩ族窒化物である。本発明のある実施形態では、ｘ＝０であり、チャネル層２０がＧａＮであることを示す。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の他のＩＩＩ族窒化物であってもよい。チャネル層２０は、(「故意ではなくドープされている」)アンドープであってもよく、また、約２０Åを超える厚さにまで成長させてもよい。チャネル層２０は、超格子、またはＧａＮ、ＡｌＧａＮなどの組み合わせのような多層構造であってもよい。
障壁層２２がチャネル層２０上に設けられる。チャネル層２０は、障壁層２２のバンドギャップよりは小さいバンドギャップを持ち、チャネル層２０は、障壁層２２よりも大きな電子親和力を持っていてもよい。障壁層２２は、チャネル層２０上に堆積されてもよい。本発明のある実施形態では、障壁層２２は、約０．１ｎｍから約１０ｎｍの間の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。本発明のある実施形態による層の例は、特許文献７に記載されている。特許文献７の開示は、本明細書に完全に記載されたかのように参照により本明細書に組み込まれる。本発明の特定の実施形態では、障壁層２２は、障壁層２２がオーミックコンタクト金属の下に埋め込まれたときにチャネル層２０と障壁層２２との界面で分極効果により相当に大きなキャリア濃度を誘起するように、十分に厚く、十分に大きなＡｌ組成およびドーピングを有する。また、障壁層２２は、障壁層２２と保護層２４との界面(図１Ｂ)に堆積したイオン化不純物に起因するチャネル内の電子の散乱を低減または最小化するために十分な厚さであるべきである。
上記したように、障壁層２２は、チャネル層２０よりも大きなバンドギャップをもち、チャネル層２０よりも小さな電子親和力を持っていてもよい。従って、本発明のある実施形態では、障壁層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮまたはこれらの層の組み合わせを含んでもよい。障壁層２２は、例えば、約０．１ｎｍから約２００ｎｍの厚さであってもよいが、その中に割れ目や実質的な欠陥の形成を引き起こすほどに厚くてはいけない。本発明のある実施形態では、障壁層２２は、アンドープか、または約１×１０１９ｃｍ−３未満の濃度にｎ型ドーパントがドープされている。本発明のいくつかの実施形態では、障壁層２２は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）である。特定の実施形態では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施形態では、障壁層２２は、約５％から約１００％の間のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は、約１０％より大きい。
図１Ｂに示すように、保護層２４が障壁層２２上に形成される。保護層２４は、窒化珪素（ＳｉｘＮｙ）、二酸化シリコン（ＳｉＯ２）および／または酸窒化珪素（ＳｉＯＮ）のような他の適当な保護材料であってもよい。用語「ＳｉｘＮｙ」、「ＳｉＮ」および「窒化珪素」が本明細書では相互に区別なく用いられ、化学量論的および非化学量論的窒化珪素の両方を指していることが理解されよう。他の材料が保護層２４に用いられてもよい。たとえば、保護層２４としては、酸化マグネシウム、酸化スカンジウム、酸化アルミニウムおよび／または酸窒化アルミニウムを挙げることができる。さらに、保護層２４は、一様な、かつ／または不均一な組成の単層または多層であってもよい。保護層２４の材料は、適当な界面特性を有し、比較的高温に耐えることができ、下地の障壁層２２に大きな損傷を与えることなく取り除くことができなければならない。
一般に、保護層２４は、比較的高い降伏電界強度を有し、障壁層２２のような下地のＩＩＩ族窒化物層との界面で比較的少ない界面トラップ濃度を与える誘電体層であってもよい。保護層２４は、障壁層２２の材料に対して高いエッチング選択性を有し、かつ障壁層２２の材料に対して反応性がないものでもよい。さらに、保護層２４は、不純物濃度が比較的低濃度でもよい。例えば、保護層２４は、比較的低濃度の水素ならびに酸素、炭素、フッ素及び塩素を含む他の不純物を含んでもよい。さらに、保護層２４は、引き続く工程で用いられる高いアニール温度に耐えるために比較的高温(例えば１０００℃超)で安定であってもよい。
本発明の特定の実施形態では、保護層２４はＳｉＮである。ＳｉＮは、例えば、低圧化学気相成長法(ＬＰＣＶＤ)および／または有機金属化学気相成長法(ＭＯＣＶＤ)を用いて形成されてもよい。ＳｉＮ層は、化学量論的(すなわち、材料中のシリコン対窒素の比が約３：４)であってもよい。ＳｉＮ層の化学量論比は、例えば、ＣＶＤ工程中のＳｉＨ４とＮＨ３原料ガスの相対的流量比を調節することによって調節可能である。さらに、比較的高温で形成されると、ＣＶＤ成長のＳｉＮは、化学量論的になる傾向にある。
ＳｉＮ層の化学量論比はまた、この層の屈折率にも影響を及ぼす可能性がある。本発明のある実施形態では、ＳｉＮ保護層２４は、６３３ｎｍの波長で約１．６から約２．２の屈折率を有する。特定の実施形態では、ＳｉＮ保護層２４の屈折率は、偏光解析法（ｅｌｌｉｐｓｏｍｅｔｒｙ）で測定して１．９８±０．０５である。化学量論的ＳｉＮは、ＢＯＥ（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈ）におけるエッチ速度によっても特徴付けられる。例えば、ＢＯＥにおける化学量論的ＳｉＮのエッチ速度はほぼ零である。
いくつかの実施形態では、保護層２４は、ＳｉＯ２であってもよい。ＳｉＯ２は、ＬＰＣＶＤおよび／またはＭＯＣＶＤによって形成され、化学量論的であってもよい。本発明のある実施形態では、ＳｉＯ２保護層が、６３３ｎｍの波長で約１．３６から約１．５６までの範囲の屈折率を有してもよい。特定の実施形態では、ＳｉＯ２保護層の屈折率は、偏光解析法で測定して１．４６±０．０３である。
保護層２４が窒化珪素を含むとき、保護層２４は、不純物レベルとして、Ｃｓイオンビームを用いた２次イオン質量分析法(ＳＩＭＳ)で測定して、表１に示したレベル以下であるべきである。
Figure 2009537983
保護層２４は、障壁層２２上に全面的に形成されてもよい。通常は、保護層２４は、約１００ｎｍの範囲の厚さを有するが、しかし、他の厚さ層が用いられてもよい。例えば、保護層は、引き続くオーミックコンタクトのアニールの間に下地の層を保護するために十分に厚くてもよい。そのような目的には２又は３モノレヤーという薄い層でも十分である。しかしながら、一般には、保護層２４は約１０ｎｍから約５００ｎｍまでの厚さを有してもよい。
保護層は、特許文献２０に記載されているように、高純度ＳｉＮ層を含んでもよい。特許文献２０の開示は、本明細書に完全に記載されたかのように参照により本明細書に組み込まれる。特に、本発明のある実施形態によれば、その場成長（ｉｎ ｓｉｔｕ ｇｒｏｗｎ）ＳｉＮ保護層２４が、(たとえば、約７００℃以上の)比較的高温で成長できる。特定の実施形態では、ＳｉＮ層は、約９００−１０００℃の範囲の温度で成長できる。このような高温成長は、ＳｉＮ層内およびＩＩＩ族窒化物層とＳｉＮ層との界面で不純物レベルを低減することもできる。さらに、高い成長速度を用いることができ、これにより、ＳｉＮ層中へ導入される、背景の反応管の不純物（ｂａｃｋｇｒｏｕｎｄ ｒｅａｃｔｏｒ ｉｍｐｕｒｉｔｉｅｓ）のレベルを低減することができる。例えば、本発明のある実施形態によれば、ＳｉＮ層は、少なくとも約０．２μｍ／時間の成長速度で成長できる。ある特定の実施形態では、成長速度は約２μｍ／時間であってもよい。
その場でＳｉＮ層を形成すると、最上にあるＩＩＩ族窒化物層の上面および／またはＳｉＮ層自身に組み込まれる不純物レベルも低減できる。とくに、デバイスが反応管から取り出され、例えばスパッタリングまたはＰＥＣＶＤ等のＭＯＣＶＤ成長後工程によってＳｉＮ層が形成される時には、多くの異なる機構で不純物が組み込まれる。例えば、特許文献２１に論じられているように、もし水素が、ＩＩＩ族窒化物層の成長中にＭＯＣＶＤ反応管内に存在すると、水素は、成長後の反応管の冷却過程でＩＩＩ族窒化物層内へ組み込まれやすい。同様に、デバイスが反応管から取り出された後に大気に晒されると、酸素原子の組み込みを可能にし、また、デバイスを操作する過程および／またはデバイスを化学的に洗浄する過程で、特に、デバイスの外表面の近くに様々な他の不純物が組み込まれるかもしれない。ＳｉＮ保護／パッシベーション層の堆積の前にウェット・エッチング、電極の堆積、アニーリング工程などの成長後工程が行われると、不純物が加わるかもしれない。これらの不純物は、ＩＩＩ族窒化物層とＳｉＮ層との界面での表面状態を、望ましくない、かつ／または制御／再現が困難な形で変化させるかも知れない。例えば、不純物の存在は、ＳｉＮ層と下地のＩＩＩ族窒化物層との間の界面でトラッピングを増加させ、これによってチャネルのシート抵抗を増加させる。
本発明のある実施形態では、高純度シラン(ＳｉＨ４)を、ＳｉＮ層の成長において原料ガスとして用いてもよい。当業者にはよく知られているように、シランは、ｎドープされるＩＩＩ族窒化物層の成長においてシリコン・ドーパントの原料としてしばしば用いられる。通常、非常に可燃性である純粋シランよりも安価であり、また取り扱いが容易であるので、希釈されたシラン・ガスがそのような用途に用いられる。純粋シランを用いると、例えばＩＩＩ族窒化物層とＳｉＮ層との界面で、かつ／またはＳｉＮ層の内部で不純物のレベルを低減することが可能となる。このことは、ある状況では、デバイスの特性および／または再現性を改良することになる。特に、よりよい品質（すなわち、より純粋の）ＳｉＮ層は、絶縁性層の本体内のトラッピングを低減または最小化することに役立ち、これによって降伏臨界電界強度をより高くすることになる。このような純粋シラン・ガス原料が反応管に含まれるとき、希釈シラン原料も含むことが望ましい。それは、希釈シラン・ガスは、例えば、ｎドープされた、またはコ・ドープされた（ｃｏ−ｄｏｐｅｄ）ＩＩＩ族窒化物層の成長中に、ドーパント・ガス原料として用いられるからである。
図１Ｂをさらに参照すると、マスク２５が、保護層２４上に形成される。マスク２５は、フォトレジストまたはＳｉＮおよび／またはＳｉＯ２等の他の適当なマスク材料を含んでもよい。マスクは、注入されたイオンを遮断するように選択された厚さを有してもよい。例えば、保護層がＳｉＮを含むとき、マスク２５は、ＳｉＯ２等の酸化膜を含んでもよく、その逆でもよい。マスク２５(フォトレジスト)は、図１Ｂに示されるように、オーミック領域のためにパターン化されてもよい。オーミックコンタクトを形成するために保護層２４中に窓が開けられてもよい。特に、保護層２４は、マスク２５によって、障壁層２２の表面が露出するまでエッチングされてもよい。窓は、下地の障壁層２２を露出させるために障壁層２２に関して低損傷となるエッチングを利用して形成されてもよい。低損傷エッチング技術の例は、反応性イオン・エッチング以外の、誘導結合プラズマ、電子サイクロトロン共鳴(ＥＣＲ)、またはプラズマに直流成分を与えない下流プラズマ・エッチング等のエッチング技術を含む。ＳｉＯ２保護層２４にとっては、低損傷エッチングは、緩衝フッ酸を用いたウェット・エッチングとしｔもよい。ＳｉＮおよび／またはＳｉＯ２のエッチ・ストップ層までの選択的エッチングと、引く続くエッチ・ストップ層の低損傷の除去を行ってもよい。ＳｉＮに対してはＳｉＯ２をエッチ・ストップ層として用いてもよい。実施形態では、保護層２４は、ＳｉＮおよび／またはＳｉＯ２層に加えて、エッチ・ストップ層を含んでもよい。このように、本発明のある実施形態では、保護層２４は、多層を含んでもよい。
図１Ｂにさらに示すように、不純物イオン２７が窓（ｗｉｎｄｏｗ）を通して障壁層２２に注入される。例えば、Ｓｉのようなｎ型不純物イオンが、障壁層２２に注入されてもよい。本発明のいくつかの実施形態では、注入されたイオンのいくらかは、チャネル層２０にまで到達して止まってもよい。したがって、図１Ｃに示すように、イオン注入領域３１は、障壁層２２および／またはチャネル層２０内に形成される場合がある。
本発明のいくつかの実施形態では、保護層２４がエッチングされて障壁層２２を露出する前に、不純物イオン２７が注入されてもよいということが理解されるであろう。これらの実施形態では、イオン注入領域３１は、保護層２４、障壁層２２および／またはチャネル層２０内に部分的に形成されてもよい。そこで、注入されたイオンを含む保護層２４を除去して、障壁層２２のイオン注入領域を露出してもよい。
注入条件は、１×１０１８ｃｍ−３以上のピーク・ドーパント濃度を有するイオン注入領域３１を実現するように選択してもよい。例えば、いくつかの実施形態では、注入のドーズ及びエネルギーは、約５×１０１９ｃｍ−３のピーク・ドーパント濃度を実現するように選択されてもよい。注入工程は、注入されたドーパントの正味のプロファイル（ｎｅｔ ｐｒｏｆｉｌｅ）を実現するために多段階注入工程を含んでもよい。例えば、注入工程は、注第１の組の入条件のもとで行われる第１の注入工程と、第２の組の注入条件のもとで行われる引き続く注入工程とを含んでもよい。３つ以上の注入工程が行われてもよい。
いくつかの実施形態では、注入は室温で行ってもよい。注入エネルギー及びドーズは、所望のシート低効率を達成し、かつ／または、以下に示すように障壁層２２に低抵抗率のオーミックコンタクトの作製を可能とする注入プロファイルを実現するために選択されてもよい。窒化物ベースの層内にｎ型イオン注入領域３１を形成するために、注入されるイオンとしては、シリコン、硫黄、ゲルマニウム、および／または酸素イオンを挙げることができる。
本発明のいくつかの実施形態は、「ＭＥＴＨＯＤＳ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＦＡＢＲＩＣＡＴＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ ＨＡＶＩＮＧ ＲＥＤＵＣＥＤ ＩＭＰＬＡＮＴ ＣＯＮＴＡＭＩＮＡＴＩＯＮ ＡＮＤ ＲＥＬＡＴＥＤ ＤＥＶＩＣＥＳ」という名称の特許文献２２（代理人識別番号第５３０８−６３９号明細書）に論じられている注入方法を用いてもよい。当該文献の開示は、その全体が記載されたかのように参照により本明細書に組み込まれる。
図１Ｄに示すように、オーミックコンタクト３０を設けるために、金属を、例えば蒸着法によりイオン注入領域３１上の窓の中に堆積してもよい。適当な金属は、チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、Ｓｉ、ＴｉＷＮ、タングステン・シリサイド(ＷＳｉ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)、ニッケル・シリサイド(ＮｉＳｉ)、チタン・シリサイド(ＴｉＳｉ)、窒化チタン(ＴｉＮ)、窒化タングステン・シリコン(ＷＳｉＮ)、白金(Ｐｔ)などの耐熱性金属を含んでもよい。全ての不要な金属は、例えば、溶剤を用いて取り除くことができる。このように、本発明のいくつかの実施形態によれば、オーミックコンタクト３０は、図１Ｄに示すように、イオン注入領域３１と自己整合している。
注入領域３１およびコンタクト３０は、単一工程でアニールしてもよい。特に、コンタクト３０は、注入領域３１内に注入されたドーパントを活性化することもできる少なくとも９５０℃の温度でアニールしてもよい。アニールは、Ｎ２またはＡｒのような不活性ガスの雰囲気で行ってもよい。さらに、例えば、保護層２４がＳｉＮでありコンタクト３０がＴｉＷＮ、ＷＳｉＮ、またはＴｉＮのような金属窒化物である本発明の実施形態では、アニールをＮＨ３の雰囲気内で行ってもよい。オーミックコンタクトのアニールを用いることによって、オーミックコンタクトの抵抗は比較的高い抵抗値から約１Ω・ｍｍ以下に低減するであろう。このように、本明細書で用いる「オーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）」という用語は、約１Ω・ｍｍ以下のコンタクト抵抗を有する非整流性のコンタクトを指す。高温工程において保護層２４の存在は、これがなければこの過程で起こるであろう障壁層２２への損傷を回避することができる。このように、例えば、高温のオーミックコンタクト/注入領域のアニール後のゲート領域のシート抵抗は、成長直後、すなわち、コンタクトアニール前のゲート領域のシート抵抗と実質的に同じになるであろう。
本発明のいくつかの実施形態では、マスク２５は、例えば、フォトレジスト剥離（ｓｔｒｉｐ）および／またはエッチング工程によってアニール前に取り除いてもよい。しかしながら、活性化アニールは、保護層２４をつけたまま行ってもよい。とくに、保護層２４は、アニール中に障壁層２２の表面を保護することができる。
本発明のいくつかの実施形態では、活性化アニールは、例えば、Ｎ２および／またはＡｒを含む不活性雰囲気中で行ってもよい。いくつかの実施形態では、ＳｉＨ４が、注入アニール中にＮＨ３と一緒に供給されてもよい。その場合、ＳｉＮがアニール中に保護層上に堆積されてもよい。活性化アニールは、その場で、かつ／または別のアニーリングチャンバー内で行ってもよい。活性化アニールは、アニール温度に応じて少なくとも約３０秒以上行ってもよい。例えば、約１３００℃での高速熱アニール(ＲＴＡ)を約３０秒間行ってもよく、一方、約１０００℃の炉によるアニールを約３０分間行ってもよい。活性化の時間および温度の特定の選択は、関係する材料の種類および用いられる特定の注入条件に応じて変化してもよい。特定の実施形態では、熱処理時間は、約３０秒から約３０分の範囲内であろう。
オーミックコンタクト３０がイオン注入領域３１上に形成されるので、オーミックコンタクトは、イオン注入領域ではない場所の上に形成されるオーミックコンタクトよりも低抵抗である場合があることが理解されるだろう。このように、本発明のいくつかの実施形態により形成されたデバイスのオン抵抗は低下するであろう。
本発明のいくつかの実施形態では、アニール後に、オーミックコンタクト３０は、他の金属、例えば、Ａｕで覆われてもよいことも理解されよう。
ＧａＮのＨＥＭＴの改良されたオーミックコンタクトの形成は、例えば、ＲＦ電力スイッチ、リミッタ、カスケード・セル（ｃａｓｃａｄｅ ｃｅｌｌ）を含む、低いオン抵抗を必要とする他の用途と同様に、ミリ波周波数における電力増幅器の特性改善に役立つであろう。典型的なトランジスタ用途にとって、デバイスのコンタクト抵抗の低減は、デバイスのオン抵抗を増加させることなくドレイン−ソース間隔を増加させることができる。
図１Ｅを参照すると、マスク２５は除去されてもよい。図１Ｅは、ゲートコンタクト３２の形成をさらに示している。マスク（図示せず）は、オーミックコンタクト及び保護層２４の上に形成され、保護層２４の一部を露出させる窓を形成するようにパターン化される。つぎに、リセスが、保護層２４を通して形成され、障壁層２２の一部を露出させる。リセスは、上記のように低損傷エッチング工程を用いて形成される。オーミックコンタクト３０がソースコンタクト及びドレインコンタクトを実現する特定の実施形態では、リセスと、従ってゲートコンタクト３２とはドレインコンタクトよりもソースコンタクトにより近接するように、リセスがソースコンタクトとドレインコンタクトとの間でオフセットされていてもよい。
本発明のいくつかの実施形態では、保護層は、高純度窒素(ＨＰＮ)層、ＨＰＮおよび二酸化シリコン(ＳｉＯ２)の多層、ＨＰＮおよび／または最上層にプラズマ化学気相成長法(ＰＥＣＶＤ)による窒化珪素(ＳｉＮ)を含んでもよい。しかしながら、本発明の実施形態は、これらの例に限定されることはなく、例えば、本発明の技術的範囲から逸脱することなく、任意の別成長の（ｅｘ−ｓｉｔｕ）、ウェット・エッチング可能な誘電体が底部に用いられた、その場成長の高品質誘電体として任意のＨＰＮを用いることができる。
本発明のいくつかの実施形態では、ＨＰＮは、Ｓｉ３Ｎ４内と、Ｓｉ３Ｎ４と下地の層との界面の両方で低不純物濃度を有するほぼ化学量論的Ｓｉ３Ｎ４を指す場合がある。これは、下地の層と同じ反応管内で、本明細書にさらに記述される条件を用いてＨＰＮ層を堆積することによって実現できる。
図１Ｅに示すように、ゲートコンタクト３２はリセスの中に形成され、障壁層２２の露出部分に接触している。ゲートコンタクトは、図１Ｅに示すように「Ｔ字型」ゲートでもよく、従来の作製技術を用いて作製できる。適当なゲート材料は障壁層の組成に依存するが、ある実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮ等の、窒化物ベースの半導体材料にショットキーコンタクトを形成することのできる従来の材料を用いてもよい。
図１Ｆは、パッシベーション層３４の形成を示している。パッシベーション層は、図１Ｅの構造上に全面的に堆積してもよい。特定の実施形態では、パッシベーション層３４は、保護層２４とオーミックコンタクト３０との間の隙間、および、もし有れば、保護層２４とゲートコンタクト３２との間の隙間もほぼ充填するように堆積される。本発明のある実施形態では、パッシベーション層３４は、例えば、窒化珪素、窒化アルミニウム、二酸化シリコンおよび／または酸窒化物を含んでもよい。さらに、パッシベーション層３４は、本発明の技術的範囲から逸脱することなく、均一および／または不均一組成の単層または多層であってもよい。
本発明の実施形態は、特定のＨＥＭＴ構造を参照して本明細書に記述されてきたが、本発明は、このような構造に限定されるものと解釈すべきではない。例えば、本発明の教示から利益を得ながら、追加の層がＨＥＭＴデバイスに含まれてもよい。このような追加の層は、例えば、非特許文献１または特許文献５に記されているようにＧａＮキャップ層を含んでもよい。これらの文献の開示は、本明細書にすべてが記載されたかのように参照により本明細書に組み込まれる。いくつかの実施形態では、ＳｉＮ、または比較的高純度のＡｌＮのような絶縁層が、ＭＩＳＨＥＭＴを作るため、かつ／または表面を保護するために堆積されてもよい。追加の層は、単層または多層の組成傾斜の遷移層を含んでもよい。
さらに、障壁層２２は、特許文献７に記されているように、多層で実現されてもよい。このように、本発明の実施形態は、障壁層を単層に限定しようとするものと考えられるべきではなく、例えば、ＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組み合わせを有する障壁層を含んでもよい。例えば、ＧａＮ、ＡｌＮ構造を、合金散乱を低減または防止するために用いてもよい。このように、本発明の実施形態は、窒化物ベースの障壁層を備えてもよく、そのような窒化物ベースの障壁層には、ＡｌＧａＮベースの障壁層、ＡｌＮベースの障壁層、及び、それらの組み合わせを含めることができる。
図面および明細書において、本発明の典型的な実施形態が開示された。特定の用語が用いられたが、それらは一般的で、記述の目的のためにだけ用いられていて、本発明を制限するためではない。

Claims (40)

  1. 半導体デバイスを形成する方法であって、
    半導体基板の上に半導体層を形成するステップと、
    前記半導体層の上にマスクを形成するステップと、
    前記半導体層の上に複数のイオン注入領域を形成するために、前記マスクによって前記半導体層へ第１の伝導型を有するイオンを注入するステップと、
    前記マスクによって前記複数のイオン注入領域の上に金属層を形成するステップと、
    前記複数のイオン注入領域に注入されたイオンをそれぞれ活性化し、かつ前記複数のイオン注入領域の上にオーミックコンタクトを設けるために、前記複数のイオン注入領域および前記金属層を単一工程でアニールするステップと
    を含むことを特徴とする方法。
  2. 前記半導体層を形成するステップは、
    前記半導体基板の上にチャネル層を形成するステップと、
    前記チャネル層の上に障壁層を形成するステップと、
    前記障壁層の上に保護層を形成するステップと
    を含み、
    前記マスクを形成するステップは、前記保護層の上に前記マスクを形成するステップを含むことを特徴とする請求項１に記載の方法。
  3. 前記イオンを注入するステップは、前記障壁層の表面の少なくとも一部を露出するように、前記マスクによって前記保護層をエッチングするステップにより先行され、
    前記イオンを注入するステップは、前記障壁層の上にイオン注入領域を形成するために、前記マスクによって前記障壁層へ、前記第１の伝導型を有するイオンを注入するステップをさらに含むことを特徴とする請求項２に記載の方法。
  4. 前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在することを特徴とする請求項３に記載の方法。
  5. 前記イオンを注入するステップは、前記保護層および前記障壁層にイオン注入領域を形成するために、前記マスクによって、前記第１の伝導型を有するイオンを前記保護層および前記障壁層に注入するステップを含み、
    前記方法は、前記障壁層の前記イオン注入領域の少なくとも一部を露出させるために、前記マスクによって前記保護層をエッチングするステップをさらに含むことを特徴とする請求項２に記載の方法。
  6. 前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在することを特徴とする請求項５に記載の方法。
  7. 前記保護層は、高純度窒素(ＨＰＮ)層を備えることを特徴とする請求項２に記載の方法。
  8. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有することを特徴とする請求項７に記載の方法。
  9. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有するＨＰＮの層と、前記ＨＰＮ層の上にあって、約１００から約２５０ｎｍまでの厚さを有する二酸化シリコン(ＳｉＯ２)層とを備えることを特徴とする請求項７に記載の方法。
  10. 前記オーミックコンタクトは、少なくとも１つの耐熱性金属を含むことを特徴とする請求項１に記載の方法。
  11. 前記耐熱性金属は、Ｔｉ、ＴｉＷ、Ｍｏ、Ｔａ、Ｗ、ＷＳｉ、Ｒｅ、Ｎｂ、ＴｉＷＮ、ＮｉＳｉおよび／またはＴｉＳｉを含むことを特徴とする請求項１０に記載の方法。
  12. 前記オーミックコンタクトは、前記イオン注入領域と自己整合されていることを特徴とする請求項１に記載の方法。
  13. 前記第１の伝導型は、ｎ型伝導性を含むことを特徴とする請求項１に記載の方法。
  14. 前記イオンを注入するステップは、シリコン・イオンを注入するステップを含むことを特徴とする請求項１３に記載の方法。
  15. 前記アニールするステップは、前記イオン注入領域および前記金属層を少なくとも約９５０℃の温度でアニールするステップを含むことを特徴とする請求項１に記載の方法。
  16. 前記半導体デバイスは、ＩＩＩ族窒化物半導体デバイスを含むことを特徴とする請求項１に記載の方法。
  17. ＩＩＩ族窒化物半導体デバイスを形成する方法であって、
    半導体基板の上に半導体層を形成するステップと、
    前記半導体層内に複数の高濃度ドープのイオン注入領域を設けるために、前記半導体層内に選択的にイオンを注入するステップと、
    前記半導体層内の前記複数の高濃度ドープのイオン注入領域の上に耐熱性金属層を形成するステップと、
    前記複数の高濃度ドープのイオン注入領域の注入されたイオンをそれぞれ活性化し、かつ前記イオン注入領域上にあって、前記イオン注入領域に自己整合したオーミックコンタクトを形成するために、前記複数の高濃度ドープのイオン注入領域および前記耐熱性金属層を単一工程でアニールするステップと
    を含むことを特徴とする方法。
  18. 前記半導体層を形成するステップは、
    前記半導体基板の上にチャネル層を形成するステップと、
    前記チャネル層の上に障壁層を形成するステップと、
    前記障壁層の上に保護層を形成するステップと
    を含むことを特徴とする請求項１７に記載の方法。
  19. 前記保護層の上にマスクを形成するステップをさらに含み、
    前記選択的にイオンを注入するステップは、前記マスクによって前記半導体層内へ選択的にイオンを注入するステップを含み、
    前記耐熱性金属層を形成するステップは、前記マスクによって、前記半導体層内の前記複数の高濃度ドープのイオン注入領域の上に耐熱性金属層を形成するステップをさらに含むことを特徴とする請求項１８に記載の方法。
  20. 前記選択的にイオンを注入するステップは、前記障壁層の表面の少なくとも一部を露出させるために、前記マスクによって前記保護層をエッチングするステップに先行され、
    前記選択的にイオンを注入するステップは、前記障壁層の上にイオン注入領域を形成するために、前記マスクによって前記障壁層へ第１の伝導型を有するイオンを選択的に注入するステップをさらに含むことを特徴とする請求項１９に記載の方法。
  21. 前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在することを特徴とする請求項２０に記載の方法。
  22. 前記選択的にイオンを注入するステップは、前記保護層および前記障壁層にイオン注入領域を形成するために、前記マスクによって前記保護層および前記障壁層に前記第１の伝導型を有するイオンを選択的に注入するステップを含み、
    前記方法は、前記障壁層の前記イオン注入領域の少なくとも一部を露出させるように、前記マスクによって前記保護層をエッチングするステップをさらに含むことを特徴とする請求項１９に記載の方法。
  23. 前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在することを特徴とする請求項２２に記載の方法。
  24. 前記保護層は、高純度窒素(ＨＰＮ)層を備えることを特徴とする請求項１８に記載の方法。
  25. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有することを特徴とする請求項２４に記載の方法。
  26. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有するＨＰＮ層と、前記ＨＰＮ層上にあって、約１００から約２５０ｎｍまでの厚さを有する二酸化シリコン(Ｓｉ０２)層とを備えることを特徴とする請求項２４に記載の方法。
  27. 前記耐熱性金属は、Ｔｉ、ＴｉＷ、Ｍｏ、Ｔａ、Ｗ、ＷＳｉ、Ｒｅ、Ｎｂ、ＴｉＷＮ、ＮｉＳｉおよび／またはＴｉＳｉを含むことを特徴とする請求項１７に記載の方法。
  28. 前記注入されたイオンは、ｎ型伝導性イオンを含むことを特徴とする請求項１７に記載の方法。
  29. 前記ｎ型伝導性イオンは、シリコン・イオンを含むことを特徴とする請求項２８に記載の方法。
  30. 前記アニールするステップは、少なくとも約９５０℃の温度で前記イオン注入領域および前記耐熱性金属層をアニールするステップを含むことを特徴とする請求項１７に記載の方法。
  31. ＩＩＩ族窒化物半導体層と、
    前記ＩＩＩ族窒化物半導体層中の、離隔された複数の高濃度ドープのイオン注入領域と、
    前記複数の高濃度ドープのイオン注入領域の上の耐熱性金属のオーミックコンタクトであって、前記オーミックコンタクトは前記複数の高濃度ドープのイオン注入領域と自己整合したオーミックコンタクトと
    を備えることを特徴とするトランジスタデバイス。
  32. 前記離隔された複数の高濃度ドープのイオン注入領域は、前記トランジスタのソース領域およびドレイン領域をそれぞれ画定することを特徴とする請求項３１に記載のトランジスタ。
  33. 前記ＩＩＩ族窒化物半導体層は、
    前記半導体基板の上のチャネル層と、
    前記チャネル層の上の障壁層と、
    前記障壁層の上の保護層と
    を備えることを特徴とする請求項３１に記載のトランジスタ。
  34. 前記保護層は、前記障壁層の表面の少なくとも一部を露出させる窓をその内部に画定し、
    前記イオン注入領域は、前記障壁層内に設けられていることを特徴とする請求項３３に記載のトランジスタ。
  35. 前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在することを特徴とする請求項３４に記載のトランジスタ。
  36. 前記保護層は、高純度窒素(ＨＰＮ)層を含むことを特徴とする請求項３３に記載のトランジスタ。
  37. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有することを特徴とする請求項３６に記載のトランジスタ。
  38. 前記ＨＰＮ層は、約５０から約１５０ｎｍまでの厚さを有するＨＰＮの層と、前記ＨＰＮ層の上にあって、約１００から約２５０ｎｍまでの厚さを有する二酸化シリコン(Ｓｉ０２)層とを備えることを特徴とする請求項３６に記載のトランジスタ。
  39. 前記耐熱性金属は、Ｔｉ、ＴｉＷ、Ｍｏ、Ｔａ、Ｗ、ＷＳｉ、Ｒｅ、Ｎｂ、ＴｉＷＮ、ＮｉＳｉおよび／またはＴｉＳｉを含むことを特徴とする請求項３１に記載のトランジスタ。
  40. 前記複数の高濃度ドープのイオン注入領域は、ｎ型伝導性イオン注入領域を備えることを特徴とする請求項３１に記載のトランジスタ。
JP2009510966A 2006-05-16 2007-05-03 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法 Active JP5730481B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/434,853 2006-05-16
US11/434,853 US9040398B2 (en) 2006-05-16 2006-05-16 Method of fabricating seminconductor devices including self aligned refractory contacts
PCT/US2007/010769 WO2007136519A1 (en) 2006-05-16 2007-05-03 Semiconductor devices including self aligned refractory contacts and methods of fabricating the same

Publications (3)

Publication Number Publication Date
JP2009537983A true JP2009537983A (ja) 2009-10-29
JP2009537983A5 JP2009537983A5 (ja) 2012-05-24
JP5730481B2 JP5730481B2 (ja) 2015-06-10

Family

ID=38566099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510966A Active JP5730481B2 (ja) 2006-05-16 2007-05-03 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法

Country Status (7)

Country Link
US (1) US9040398B2 (ja)
EP (1) EP2018663B1 (ja)
JP (1) JP5730481B2 (ja)
KR (1) KR101410170B1 (ja)
CA (1) CA2651670C (ja)
TW (1) TWI433240B (ja)
WO (1) WO2007136519A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283915A (ja) * 2008-05-09 2009-12-03 Cree Inc 浅いイオン注入された領域を含む半導体デバイスとその形成方法
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042145A1 (en) * 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
US8097922B1 (en) * 2007-05-29 2012-01-17 The Regents Of The University Of California Nanometer-scale transistor architecture providing enhanced carrier mobility
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US20130119404A1 (en) * 2008-02-13 2013-05-16 Triquint Semiconductor, Inc. Device structure including high-thermal-conductivity substrate
US8035112B1 (en) 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
EP2117039B1 (en) * 2008-05-09 2015-03-18 Cree, Inc. Semiconductor devices including shallow inplanted regions and methods of forming the same
EP2120266B1 (en) * 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
WO2010042479A2 (en) * 2008-10-06 2010-04-15 Massachusetts Institute Of Technology Enhancement-mode nitride transistor
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
TWI399799B (zh) * 2009-12-30 2013-06-21 Univ Feng Chia 半導體元件之閘極結構的製造方法以及半導體元件
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN102738224A (zh) * 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9082637B2 (en) 2012-08-17 2015-07-14 The University Of Connecticut Optoelectronic integrated circuit
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
DE102013224361A1 (de) 2013-11-28 2015-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Feldeffekttransistor und Verfahren zu seiner Herstellung
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
WO2015176002A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Doping in iii-nitride devices
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
FR3026557B1 (fr) 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
FR3026555A1 (fr) 2014-09-26 2016-04-01 Commissariat Energie Atomique Procede d'activation de dopants dans une couche semi-conductrice a base de gan par implantations et traitements thermiques successifs
FR3026556A1 (fr) 2014-09-26 2016-04-01 Commissariat Energie Atomique Procede de fabrication d'une couche semi-conductrice a base de gan ameliore
KR102312040B1 (ko) * 2016-01-19 2021-10-14 한국전자통신연구원 반도체 소자의 선택적 도핑 방법
JP2017168768A (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 電界効果トランジスタおよびその製造方法
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN109216442A (zh) * 2018-09-11 2019-01-15 苏州汉骅半导体有限公司 半导体结构制造方法
US11398551B2 (en) 2019-05-07 2022-07-26 United States Of America As Represented By The Secretary Of The Air Force Self-aligned gate and drift design for high-critical field strength semiconductor power transistors with ion implantation
CN111293174A (zh) * 2020-02-25 2020-06-16 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
GB2594308B (en) 2020-04-23 2022-06-08 X Fab Dresden Gmbh & Co Kg Semiconductor contact structures
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812368A (ja) * 1981-07-16 1983-01-24 Toshiba Corp ＧａＡｓ電界効果トランジスタの製造方法
JPS616871A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS61222263A (ja) * 1985-03-28 1986-10-02 Toshiba Corp 電界効果トランジスタの製造方法
JP2000340581A (ja) * 1999-05-31 2000-12-08 Sony Corp 半導体装置およびその製造方法
JP2005116858A (ja) * 2003-10-09 2005-04-28 Furukawa Electric Co Ltd:The 半導体電子デバイス及び半導体電子デバイスの製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522845A (en) * 1983-06-20 1985-06-11 Varian Associates, Inc. Process for producing a layer of a metal silicide by applying multichromatic radiation
US4586063A (en) * 1984-04-02 1986-04-29 Oki Electric Industry Co., Ltd. Schottky barrier gate FET including tungsten-aluminum alloy
JPH084138B2 (ja) * 1986-05-23 1996-01-17 日本電気株式会社 半導体装置
US4987462A (en) * 1987-01-06 1991-01-22 Texas Instruments Incorporated Power MISFET
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5021363A (en) * 1989-09-07 1991-06-04 Laboratories Incorporated Method of selectively producing conductive members on a semiconductor surface
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH0766925B2 (ja) * 1990-12-26 1995-07-19 財団法人韓国電子通信研究所 ガリウム砒素金属半導体電界効果トランジスタの製造方法
US5124762A (en) * 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
DE4121051A1 (de) * 1991-06-26 1993-01-07 Eurosil Electronic Gmbh Halbleiteranordnung und verfahren zur herstellung
US5986291A (en) * 1993-10-12 1999-11-16 La Corporation De L'ecole Polytechnique Field effect devices
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JPH07249780A (ja) * 1994-03-08 1995-09-26 Sanyo Electric Co Ltd 電界効果型半導体素子
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2000150535A (ja) * 1998-11-09 2000-05-30 Fujitsu Quantum Device Kk 電界効果トランジスタとその製造方法
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP3421306B2 (ja) * 2000-07-19 2003-06-30 富士通カンタムデバイス株式会社 化合物半導体装置
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
AU2003238963A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
US6974969B2 (en) * 2003-01-13 2005-12-13 The University Of Connecticut P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
CN100583439C (zh) * 2004-03-19 2010-01-20 仙童半导体公司 具有碳化硅耐久接触的方法和器件
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812368A (ja) * 1981-07-16 1983-01-24 Toshiba Corp ＧａＡｓ電界効果トランジスタの製造方法
JPS616871A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS61222263A (ja) * 1985-03-28 1986-10-02 Toshiba Corp 電界効果トランジスタの製造方法
JP2000340581A (ja) * 1999-05-31 2000-12-08 Sony Corp 半導体装置およびその製造方法
JP2005116858A (ja) * 2003-10-09 2005-04-28 Furukawa Electric Co Ltd:The 半導体電子デバイス及び半導体電子デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283915A (ja) * 2008-05-09 2009-12-03 Cree Inc 浅いイオン注入された領域を含む半導体デバイスとその形成方法
US9711633B2 (en) 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US9040398B2 (en) 2015-05-26
EP2018663B1 (en) 2018-09-26
KR101410170B1 (ko) 2014-06-19
WO2007136519A1 (en) 2007-11-29
CA2651670A1 (en) 2007-11-29
KR20090018956A (ko) 2009-02-24
EP2018663A1 (en) 2009-01-28
US20070269968A1 (en) 2007-11-22
CA2651670C (en) 2015-06-30
JP5730481B2 (ja) 2015-06-10
TW200809981A (en) 2008-02-16
TWI433240B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5730481B2 (ja) 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法
US8049252B2 (en) Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP5576369B2 (ja) 常時オフ半導体デバイスおよびその作製方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130708

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R150 Certificate of patent or registration of utility model

Ref document number: 5730481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250