JP2009536768A - フラッシュインターフェイスを有するハードディスクドライブを含む適応型記憶システム - Google Patents

Abstract

低電力モード及び高電力モードを有するデバイスのデータ記憶システムは、不揮発性半導体メモリインターフェイスを有し、かかる不揮発性半導体メモリインターフェイスを介してデバイスと通信する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを備える。高電力（ＨＰ）不揮発性メモリもデバイスと通信する。
【選択図】 図１１Ａ

Description

関連出願への相互参照

本願は、２００７年４月２７日に出願した米国特許出願第 号（待機中）、２００６年７月３１日に出願した仮出願第６０／８２０，８６７号の優先権を主張する２００６年８月１１日に出願した米国特許出願第１１／５０３，０１６号、及び２００６年５月１０日に出願した仮出願第６０／７９９，１５１号の継続出願であり、２００４年６月１０日に出願した米国特許出願第１０／８６５，３６８号の部分継続出願であり、２００５年５月５日に出願した仮出願第６０／６７８，２４９号の優先権を主張する２００５年１２月２９日に出願した米国特許出願第１１／３２２，４４７号の部分継続出願であり、２００４年２月１３日に出願した米国特許出願第１０／７７９，５４４号に関連し、２００４年６月１０日に出願した米国特許出願第１０／８６５，７３２号に関連する。これらの出願の開示内容は全て、その全体を本願に参照として組み込むものとする。

本発明は、データ記憶システムに係り、より具体的には低電力データ記憶システムに係る。

ラップトップコンピュータは、電線及び電池の両方を用いて電力が供給される。ラップトップコンピュータのプロセッサ、グラフィクスプロセッサ、メモリ、及びディスプレイは、動作時に相当量の電力を消費する。ラップトップコンピュータの１つの顕著な制限は、ラップトップを、電池を再充電することなく用いて操作できる時間量である。ラップトップコンピュータが消費する電力が比較的高いということは、多くの場合、電池の寿命が比較的短いことを意味する。

図１Ａを参照するに、キャッシュといったメモリ７を有するプロセッサ６を含む例示的なコンピュータアーキテクチャ４を示す。プロセッサ６は、入出力（Ｉ／Ｏ）インターフェイス８と通信する。ランダムアクセスメモリ（ＲＡＭ）１０及び／又は他の好適な電子データ記憶装置といった揮発性メモリ９もインターフェイス８と通信する。グラフィクスプロセッサ１１と、キャッシュといったメモリ１２は、グラフィクスの処理速度及び性能を増加する。

キーボード１３及びポインティングデバイス１４（例えば、マウス及び／又は他の好適なデバイス）といった１以上のＩ／Ｏデバイスが、インターフェイス８と通信する。１．８インチより大きい直径を有する１以上のプラッタを有するハードディスクドライブといった高電力ディスクドライブ（ＨＰＤＤ）１５は、不揮発性のメモリを供給し、データを記憶し、インターフェイス８と通信する。ＨＰＤＤ１５は、一般に、動作時に消費電力が比較的高い。電池で動作する場合、ＨＰＤＤ１５を頻繁に使用すると、電池の寿命が大幅に短くなる。コンピュータアーキテクチャ４は更に、ディスプレイ１６、オーディオスピーカといったオーディオ出力デバイス１７、及び／又は他の入出力デバイス１８を含む。

図１Ｂを参照するに、例示的なコンピュータアーキテクチャ２０は、処理チップセット２２及びＩ／Ｏチップセット２４を含む。例えば、コンピュータアーキテクチャは、ノースブリッジ／サウスブリッジアーキテクチャ（処理チップセットがノースブリッジチップセットに対応し、Ｉ／Ｏチップセットがサウスブリッジチップセットに対応する）、又は他の同様のアーキテクチャでありうる。処理チップセット２２は、システムバス２７を介してプロセッサ２５及びグラフィクスプロセッサ２６と通信する。処理チップセット２２は、揮発性メモリ２８（例えば、外部ＤＲＡＭ又は他のメモリ）、周辺コンポーネント相互接続（ＰＣＩ）バス３０、及び／又はレベル２キャッシュ３２との相互作用を制御する。レベル１キャッシュ３３及び３４は、それぞれ、プロセッサ２５及び／又はグラフィクスプロセッサ２６に関連付けられうる。代替の実施形態では、アクセラレーテッド・グラフィクス・ポート（ＡＧＰ）（図示せず）が、グラフィクスプロセッサ２６ではなく、及び／又は、グラフィクスプロセッサ２６に加えて処理チップセット２２と通信する。処理チップセット２２は、一般に、（必ずしもそうである必要はないが）複数のチップを用いて実装される。ＰＣＩスロット３６は、ＰＣＩバス３０とインターフェイスする。

Ｉ／Ｏチップセット２４は、入出力（Ｉ／Ｏ）の基本的な形式を管理する。Ｉ／Ｏチップセット２４は、汎用シリアルバス（ＵＳＢ）４０、オーディオデバイス４１、キーボード（ＫＢＤ）及び／又はポインティングデバイス４２、及び基本入出力システム（ＢＩＯＳ）４３と、業界標準アーキテクチャ（ＩＳＡ）バス４４を介して通信する。処理チップセット２２とは異なり、Ｉ／Ｏチップセット２４は、一般に（しかし、必ずしもそうである必要はないが）、単一のチップを用いて実装され、ＰＣＩバス３０に接続される。ハードディスクドライブといったＨＰＤＤ５０も、Ｉ／Ｏチップセット２４と通信する。ＨＰＤＤ５０は、プロセッサ２５により実行されるＷｉｎｄｏｗｓ（登録商標）ＸＰ、Ｗｉｎｄｏｗｓ（登録商標）２０００、Ｌｉｎｕｘ（登録商標）及びＭＡＣ（登録商標）ベースのＯＳといったフルフィーチャオペレーティングシステム（ＯＳ）を記憶する。

高電力モード及び低電力モードを有するデバイスのディスクドライブシステムは、低電力ディスクドライブ（ＬＰＤＤ）を含む。高電力ディスクドライブ（ＨＰＤＤ）。ＬＰＤＤ及びＨＰＤＤの少なくとも一方が、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。

他の特徴では、制御モジュールは、最少使用頻度ブロック（ＬＵＢ）モジュールを含み、かかるモジュールは、ＬＰＤＤにおけるＬＵＢを特定し、データ記憶要求及びデータ取出し要求の少なくとも１つが受信される場合に、低電力モード時にそのＬＵＢをＨＰＤＤに選択的に転送する。書込みデータの記憶要求時、制御モジュールは、かかる書込みデータに十分なスペースがＬＰＤＤにある場合は、かかる書込みデータをＬＰＤＤに転送する。かかる書込みデータに十分なスペースがＬＰＤＤにない場合は、制御モジュールは、ＨＰＤＤをオンにして、ＬＰＤＤからＨＰＤＤにかかるＬＵＢを転送し、書込みデータをＬＰＤＤに転送する。制御モジュールは、かかる書込みデータに十分なスペースがＬＰＤＤにない場合に、かかる書込みデータがＬＵＢより前に使用される可能性があるか否かを判断する適応型記憶モジュールを含む。書込みデータがＬＵＢより後に使用される可能性がある場合、制御モジュールは、書込みデータをＨＰＤＤに記憶する。書込みデータがＬＵＢの前に使用される可能性がある場合、制御モジュールは、ＨＰＤＤをオンにし、かかるＬＵＢをＬＰＤＤからＨＰＤＤに転送し、次に、書込みデータをＬＰＤＤに転送する。

別の特徴では、読出しデータのデータ取出し要求時、制御モジュールは、読出しデータがＬＰＤＤ内に記憶される場合には、ＬＰＤＤから読出しデータを取出す。制御モジュールは、かかる読出しデータがＬＰＤＤ内にない場合に、かかる読出しデータが一度使用される可能性があるか否かを判断する適応型記憶モジュールを含み、制御モジュールは、かかる読出しデータが一度使用される可能性がある場合は、ＨＰＤＤから読出しデータを取出す。適応型記憶モジュールが、読出しデータは２回以上使用される可能性があると判断する場合は、制御モジュールは、ＨＰＤＤからの読出しデータに十分なスペースがＬＰＤＤにある場合に、かかる読出しデータをＨＰＤＤからＬＰＤＤに転送する。適応型記憶モジュールが、かかる読出しデータは２回以上使用される可能性があると判断する場合は、制御モジュールは、かかる読出しデータに十分なスペースがＬＰＤＤにない場合は、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、また、かかる読出しデータをＨＰＤＤからＬＰＤＤに転送する。制御モジュールは、読出しデータに十分なスペースがＬＰＤＤにない場合に、読出しデータをＨＰＤＤからＬＰＤＤに転送する。制御モジュールは、かかる読出しデータに十分なスペースがＬＰＤＤにない場合に、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、かかる読出しデータをＨＰＤＤからＬＰＤＤに転送する。かかる読出しデータがＬＰＤＤにない場合、制御モジュールは、かかる読出しデータをＨＰＤＤから取出す。

他の特徴では、ＨＰＤＤは、１．８インチより大きい直径を有する１以上のプラッタを含み、ＬＰＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含む。ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。制御モジュールは、ＬＰＤＤ及びＨＰＤＤと通信する。低電力モードにおける書込みデータの記憶要求時に、制御モジュールは、かかる書込みデータに十分なスペースがＬＰＤＤにあるか否かを判断し、十分なスペースがある場合には、書込みデータをＬＰＤＤに転送する。ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。制御モジュールは、十分なスペースがない場合には、書込みデータをＨＰＤＤに記憶する。制御モジュールは更に、高電力モード時にＬＰＤＤからＨＰＤＤにデータファイルを転送してＬＰＤＤで利用可能なディスクスペースを増加するＬＰＤＤメンテナンスモジュールを含む。ＬＰＤＤメンテナンスモジュールは、経過時間、サイズ、及び低電力モードで将来使用される可能性のうち少なくとも１つに基づいて、データファイルを転送する。

他の特徴では、ＨＰＤＤは、１．８インチより大きい直径を有する１以上のプラッタを含み、ＬＰＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含む。

高電力モードと低電力モードを有するデバイス用のディスクドライブシステムを動作させる方法は、低電力ディスクドライブ（ＬＰＤＤ）及び高電力ディスクドライブ（ＨＰＤＤ）を提供する段階と、ＬＰＤＤとＨＰＤＤの少なくとも一方と、デバイスとの間で、不揮発性半導体メモリインターフェイスを介して通信する段階とを含む。

他の特徴では、かかる方法は、ＬＰＤＤにおけるＬＵＢを特定する段階と、データ記憶要求とデータ取出し要求の少なくとも一方を受信する場合に、低電力モード時にＬＵＢをＨＰＤＤに選択的に転送する段階を含む。かかる方法は、書込みデータの記憶要求時に、書込みデータに十分なスペースがＬＰＤＤにある場合には、かかる書込みデータをＬＰＤＤに転送する段階を含む。かかる方法は、ＨＰＤＤをオンにする段階と、書込みデータに十分なスペースがＬＰＤＤにない場合には、ＬＵＢをＬＰＤＤからＨＰＤＤに転送する段階と、かかる書込みデータをＬＰＤＤに転送する段階とを含む。かかる方法は、書込みデータが、書込みデータに十分なスペースがＬＰＤＤにない場合に、ＬＵＢの前に使用される可能性があるか否かを判断する段階を含む。かかる方法は、書込みデータがＬＵＢの後に使用される可能性がある場合に、書込みデータをＨＰＤＤに記憶する段階を含む。かかる方法は、書込みデータがＬＵＢの前に使用される可能性がある場合に、ＨＰＤＤをオンにする段階と、ＬＵＢをＬＰＤＤからＨＰＤＤに転送する段階と、次にかかる書込みデータをＬＰＤＤに転送する段階とを含む。かかる方法は、読出しデータのデータ取出し要求時に、読出しデータがＬＰＤＤ内に記憶される場合には、読出しデータをＬＰＤＤから取出す段階を含む。かかる方法は、読出しデータがＬＰＤＤ内にない場合に、読出しデータが一度使用される可能性があるか否かを判断する段階と、読出しデータが一度使用される可能性がある場合は、ＨＰＤＤから読出しデータを取出す段階とを含む。

他の特徴では、かかる方法は、読出しデータが２回以上使用される可能性がある場合に、読出しデータに十分なスペースがＬＰＤＤにある場合に、読出しデータをＨＰＤＤからＬＰＤＤに転送する段階を含む。かかる方法は、読出しデータが２回以上使用される可能性がある場合に、読出しデータに十分なスペースがＬＰＤＤにない場合に、ＬＵＢをＬＰＤＤからＨＰＤＤに転送する段階と、読出しデータをＨＰＤＤからＬＰＤＤに転送する段階を含む。かかる方法は、読出しデータに十分なスペースがＬＰＤＤにある場合に、読出しデータをＨＰＤＤからＬＰＤＤに転送する段階を含む。かかる方法は、読出しデータに十分なスペースがＬＰＤＤにない場合には、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、読出しデータをＨＰＤＤからＬＰＤＤに転送する段階を含む。かかる方法は、読出しデータがＬＰＤＤにない場合、ＨＰＤＤから読出しデータを取出す段階を含む。ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。かかる方法は、書込みデータに十分なスペースがＬＰＤＤにあるか否かを判断する段階と、低電力モードにおいて書込みデータの記憶要求時に十分なスペースがある場合は、書込みデータをＬＰＤＤに転送する段階とを含む。

他の特徴では、ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。かかる方法は、スペースが十分にない場合には、ＨＰＤＤに書込みデータを記憶する段階を含む。かかる方法は、高電力モード時にＬＰＤＤからＨＰＤＤにデータファイルを転送して、ＬＰＤＤで利用可能なディスクスペースを増加する段階を含む。かかる方法は、経過時間、サイズ、及び、低電力モードで将来使用される可能性のうち少なくとも１つに基づいて、データファイルを転送する段階を含む。

高電力モード及び低電力モードを有するデバイス用のディスクドライブシステムは、メモリにインターフェイスするための不揮発性半導体メモリインターフェイス手段と、低電力ディスクドライブ（ＬＰＤＤ）と、高電力ディスクドライブ（ＨＰＤＤ）とを含み、ＬＰＤＤ及びＨＰＤＤの少なくとも一方が、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信する。

他の特徴では、制御手段は、ＬＰＤＤにおける最少使用頻度ブロック（ＬＵＢ）を特定するＬＵＢ手段を含む。制御手段は、データ記憶要求及びデータ取出し要求の少なくとも一方が受信される場合に、低電力モード時にＬＵＢをＨＰＤＤに選択的に転送する。書込みデータの記憶要求時に、制御手段は、書込みデータに十分なスペースがＬＰＤＤにある場合には、かかる書込みデータをＬＰＤＤに転送する。書込みデータに十分なスペースがＬＰＤＤにない場合には、制御手段は、ＨＰＤＤをオンにして、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、書込みデータをＬＰＤＤに転送する。制御手段は、書込みデータに十分なスペースがＬＰＤＤにない場合に、書込みデータがＬＵＢの前に使用される可能性があるか否かを判断する適応型記憶手段を含む。書込みデータが、ＬＵＢの後に使用される可能性がある場合、制御手段は、書込みデータをＨＰＤＤに記憶する。書込みデータが、ＬＵＢの前に使用される可能性がある場合、制御手段は、ＨＰＤＤをオンにし、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、次に、書込みデータをＬＰＤＤに転送する。読出しデータのデータ取出し要求時に、制御手段は、読出しデータがＬＰＤＤに記憶されている場合には、読出しデータをＬＰＤＤから取出す。制御手段は、読出しデータがＬＰＤＤにない場合に、読出しデータが一度使用される可能性があるか否かを判断する適応型記憶手段を含み、制御手段は、読出しデータが一度使用される可能性がある場合、読出しデータをＨＰＤＤから取出す。

他の特徴では、適合型記憶手段が、読出しデータは２回以上使用される可能性があると判断する場合、制御手段は、読出しデータに十分なスペースがＬＰＤＤにある場合は、読出しデータをＨＰＤＤからＬＰＤＤに転送する。適応型記憶手段が、読出しデータは２回以上使用される可能性があると判断する場合、制御手段は、読出しデータに十分なスペースがＬＰＤＤにない場合は、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、読出しデータをＨＰＤＤからＬＰＤＤに転送する。制御手段は、読出しデータに十分なデータがＬＰＤＤにある場合は、読出しデータをＨＰＤＤからＬＰＤＤに転送する。制御手段は、読出しデータに十分なスペースがＬＰＤＤにない場合は、ＬＵＢをＬＰＤＤからＨＰＤＤに転送し、読出しデータをＨＰＤＤからＬＰＤＤに転送する。読出しデータがＬＰＤＤにない場合、制御手段は、ＨＰＤＤから読出しデータを取出す。ＨＰＤＤは、１．８インチより大きい直径を有する１以上のプラッタを含み、ＬＰＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含む。

他の特徴では、ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信する。制御手段は、ＬＰＤＤ及びＨＰＤＤと通信する。低電力モードにおける書込みデータの記憶要求時に、制御手段は、かかる書込みデータに十分なスペースがＬＰＤＤにあるか否かを判断し、十分なスペースがある場合には、書込みデータをＬＰＤＤに転送する。ＨＰＤＤ及びＬＰＤＤは、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信する。制御手段は、十分なスペースがない場合には、書込みデータをＨＰＤＤに記憶する。制御手段は更に、高電力モード時にＬＰＤＤからＨＰＤＤにデータファイルを転送してＬＰＤＤで利用可能なディスクスペースを増加するＬＰＤＤメンテナンス手段を含む。

ＬＰＤＤメンテナンス手段は、経過時間、サイズ、及び低電力モードで将来使用される可能性のうち少なくとも１つに基づいて、データファイルを転送する。ＨＰＤＤは、１．８インチより大きい直径を有する１以上のプラッタを含み、ＬＰＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含む。

低電力モード及び高電力モードを有するデバイス用のデータ記憶システムは、不揮発性半導体メモリインターフェイスを有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを含む。ＬＰ ＨＤＤは、不揮発性半導体メモリインターフェイスを介してデバイスと通信する。高電力（ＨＰ）不揮発性メモリは、デバイスと通信する。

他の特徴では、キャッシュ制御モジュールが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含む。ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、適応型記憶モジュールは、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスを介してデバイスと通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。ＬＰ ＨＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含み、ＨＰ不揮発性メモリは、１．８インチより大きい直径を有する１以上のプラッタを有するハードディスクドライブを含む。

他の特徴では、キャッシュ制御モジュールが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含む。低電力モード時にＨＰ不揮発性メモリから読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ドライブ電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリに読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスを介してデバイスと通信するＨＰ ＨＤＤを含む。ドライブ電力低減モジュールは、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

他の特徴では、オペレーティングシステムが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含む。低電力モード時にＨＰ不揮発性メモリから読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ドライブ電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリに読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む。ドライブ電力低減モジュールは、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

別の特徴では、ホスト制御モジュールが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含む。ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、適応型記憶モジュールは、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。

他の特徴では、ホスト制御モジュールが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含む。低電力モード時にＨＰ不揮発性メモリから読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ドライブ電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリに読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む。ドライブ電力低減は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

他の特徴では、オペレーティングシステムが、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含む。ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、適応型記憶モジュールは、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。

低電力モード及び高電力モードを有するデバイスのデータ記憶システムを動作させる方法であって、不揮発性半導体メモリインターフェイスを有し、不揮発性半導体メモリインターフェイスを介してデバイスと通信する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを提供する段階と、高電力（ＨＰ）不揮発性メモリを提供する段階と、デバイスの選択された電力モードに基づいてＬＰ不揮発性メモリ及びＨＰ不揮発性メモリから少なくとも１つを選択する段階とを含む。

他の特徴では、かかる方法は、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、ＬＰ不揮発性メモリ及びＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する段階を含む。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスを介してデバイスと通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。かかる方法は、低電力モード時にＨＰ不揮発性メモリから読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ＨＰ不揮発性メモリからＬＰ不揮発性メモリに読出しデータの複数のセグメントを転送するバースト期間を計算する段階を含む。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスを介してデバイスと通信するＨＰ ＨＤＤを含む。かかる方法は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する段階を含む。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。

他の特徴では、バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。かかる方法は、低電力モード時にＨＰ不揮発性メモリから読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ＨＰ不揮発性メモリからＬＰ不揮発性メモリに読出しデータの複数のセグメントを転送するバースト期間を計算する段階を含む。ＨＰ不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む。かかる方法は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する段階を含む。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

低電力モード及び高電力モードを有するデバイス用のデータ記憶システムは、インターフェイスするための不揮発性半導体メモリインターフェイス手段を有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む、データを記憶する低電力（ＬＰ）不揮発性記憶手段と、デバイスと通信する、データを記憶する高電力（ＨＰ）不揮発性記憶手段とを含み、ＬＰ ＨＤＤは、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信する。

他の特徴では、キャッシュ制御手段が、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、適応型記憶手段を含み、適応型記憶手段は、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかに書込みデータが書込まれる場合、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。ＬＰ ＨＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含み、ＨＰ不揮発性記憶手段は、１．８インチより大きい直径を有する１以上のプラッタを有するハードディスクドライブを含む。

他の特徴では、キャッシュ制御手段が、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、ドライブ電力低減手段を含み、ドライブ電力低減手段は、低電力モード時にＨＰ不揮発性記憶手段から読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段に読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段を介してデバイスと通信するＨＰ ＨＤＤを含む。ドライブ電力低減手段は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性記憶手段は、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

他の特徴では、オペレーティングシステムが、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、ドライブ電力低減手段を含み、ドライブ電力低減手段は、低電力モード時にＨＰ不揮発性記憶手段から読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段に読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段と通信するＨＰ ＨＤＤを含む。ドライブ電力低減手段は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性記憶手段は、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

別の特徴では、ホスト制御手段が、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、適応型記憶手段を含み、適応型記憶手段は、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかに書込みデータが書込まれる場合、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段と通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。

他の特徴では、ホスト制御手段が、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、ドライブ電力低減手段を含み、ドライブ電力低減手段は、低電力モード時にＨＰ不揮発性記憶手段から読出しデータが読み出され、読出しデータがシーケンシャルアクセスデータファイルを含む場合、ＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段に読出しデータの複数のセグメントを転送するバースト期間を計算する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段と通信するＨＰ ＨＤＤを含む。ドライブ電力低減手段は、バースト期間を選択して、低電力モード時に読出しデータが再生される間の電力消費量を低減する。ＨＰ不揮発性記憶手段は、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの電力消費量、ＨＰＤＤの電力消費量、読出しデータの再生長、及び、ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく。

他の特徴では、オペレーティングシステムが、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段と通信し、適応型記憶手段を含み、適応型記憶手段は、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかに書込みデータが書込まれる場合、ＬＰ不揮発性記憶手段及びＨＰ不揮発性記憶手段のどちらかを選択する適応記憶判断を生成する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段と通信するＨＰ ＨＤＤを含む。適応判断は、書込みデータの以前の使用に関連付けられる電力モード、書込みデータのサイズ、書込みデータを最後に使用した日付、及び書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく。

低電力モード及び高電力モードで動作するデバイスは、揮発性メモリと、不揮発性半導体メモリインターフェイスを有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）及び不揮発性半導体メモリインターフェイスを有する高電力ハードディスクドライブ（ＨＰ ＨＤＤ）の少なくとも１つを含む不揮発性メモリと、仮想メモリ調整モジュールを含み、不揮発性メモリの少なくとも一部をページングファイルに割り当ててデバイスシステムの仮想メモリを増加することを可能にするオペレーティングシステムとを含む。

処理デバイスは、高電力モード及び低電力モードを有し、また、処理デバイスと通信し、高電力モード時に処理デバイスにより実行される第１のオペレーティングシステムを格納する第１の不揮発性メモリと、処理デバイスと通信し、低電力モード時に処理デバイスにより実行される第２のオペレーティングシステムを格納する第２の不揮発性メモリとを備え、第２の不揮発性メモリは、不揮発性半導体メモリインターフェイスを有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む。

他の特徴では、第１の不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信し、第１のオペレーティングシステムを格納する高電力ハードディスクドライブ（ＨＰ ＨＤＤ）を含む。一次処理デバイスは、第１の不揮発性メモリと通信し、高電力モード時に第１のオペレーティングシステムを実行する。二次処理デバイスは、第２の不揮発性メモリと通信し、低電力モード時に第２のオペレーティングシステムを実行する。第１のオペレーティングシステムは、フルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは、制限されたフィーチャのオペレーティングシステムである。一次グラフィクス処理デバイスは、第１の不揮発性メモリと通信し、高電力モード時のフルフィーチャのグラフィクス処理をサポートし、二次グラフィクス処理デバイスは、第２の不揮発性メモリと通信し、低電力モード時の制限されたフィーチャのグラフィクス処理をサポートする。フルフィーチャオペレーティングシステム及び制限フィーチャオペレーティングシステムは、共通のデータ形式を共有する。

低電力モード及び高電力モードで動作するデバイスは、データを格納する揮発性格納手段と、インターフェイスするための不揮発性半導体メモリインターフェイス手段を有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）及びインターフェイスするための不揮発性半導体メモリインターフェイス手段を有する高電力ハードディスクドライブ（ＨＰ ＨＤＤ）の少なくとも１つを含む不揮発性記憶手段と、仮想メモリ調整手段を含み、不揮発性記憶手段の少なくとも一部をページングファイルに割り当ててデバイスシステムの仮想記憶を増加することを可能にするオペレーティングシステムとを含む。

処理デバイスは、高電力モード及び低電力モードを有し、また、処理デバイスと通信し、高電力モード時に処理デバイスにより実行される第１のオペレーティングシステムを記憶する、データ記憶用の第１の不揮発性記憶手段と、処理デバイスと通信し、低電力モード時に処理デバイスにより実行される第２のオペレーティングシステムを記憶する、データ記憶用の第２の不揮発性記憶手段とを備え、第２の不揮発性記憶手段は、インターフェイスするための不揮発性半導体メモリインターフェイス手段を有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む。

他の特徴では、第１の不揮発性記憶手段は、不揮発性半導体メモリインターフェイス手段と通信し、第１のオペレーティングシステムを記憶する高電力ハードディスクドライブ（ＨＰ ＨＤＤ）を含む。一次処理手段は、第１の不揮発性記憶手段と通信し、高電力モード時に第１のオペレーティングシステムを実行する。二次処理手段は、第２の不揮発性記憶手段と通信し、低電力モード時に第２のオペレーティングシステムを実行する。第１のオペレーティングシステムは、フルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは、制限されたフィーチャのオペレーティングシステムである。

他の特徴では、一次グラフィクス処理手段は、第１の不揮発性記憶手段と通信し、高電力モード時のフルフィーチャのグラフィクス処理をサポートする。二次グラフィクス処理手段は、第２の不揮発性記憶手段と通信し、低電力モード時の制限されたフィーチャのグラフィクス処理をサポートする。フルフィーチャオペレーティングシステム及び制限フィーチャオペレーティングシステムは、共通のデータ形式を共有する。

低電力モード及び高電力モードにあるデバイスを動作させる方法は、揮発性メモリと、不揮発性半導体メモリインターフェイスを有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）及び不揮発性半導体メモリインターフェイスを有する高電力ディスクドライブ（ＨＰ ＨＤＤ）の少なくとも一方を含む不揮発性メモリとを提供する段階と、オペレーティングシステムを用いて不揮発性メモリの少なくとも一部をページングファイルのために割り当てることを可能にしてデバイスの仮想メモリを増加する段階とを含む。

高電力モード及び低電力モードを有する処理デバイスを動作させる方法は、処理デバイスと通信する第１の不揮発性メモリを提供する段階と、第１の不揮発性メモリに第１のオペレーティングシステムを記憶する段階と、高電力モード時に処理デバイスを用いて第１のオペレーティングシステムを実行する段階と、処理デバイスと通信する第２の不揮発性メモリを提供する段階と、第２の不揮発性メモリに第２のオペレーティングシステムを記憶する段階と、低電力モード時に処理デバイスを用いて第２のオペレーティングシステムを実行する段階とを含む。第２の不揮発性メモリは、不揮発性半導体メモリインターフェイスを有する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む。

他の特徴では、第１の不揮発性メモリは、不揮発性半導体メモリインターフェイスと通信する高電力（ＨＰ）ＨＤＤを含み、第１のオペレーティングシステムを記憶する。かかる方法は、第１の不揮発性メモリと通信し、高電力モード時に第１のオペレーティングシステムを実行する一次処理デバイスを提供する段階と、第２の不揮発性メモリと通信し、低電力モード時に第２のオペレーティングシステムを実行する二次処理デバイスを提供する段階とを含む。第１のオペレーティングシステムは、フルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは、制限されたフィーチャのオペレーティングシステムである。かかる方法は、第１の不揮発性メモリと通信し、高電力モード時にフルフィーチャのグラフィクス処理をサポートする一次グラフィクス処理デバイスを提供する段階と、第２の不揮発性メモリと通信し、低電力モード時に制限フィーチャのグラフィクス処理をサポートする二次グラフィクス処理デバイスを提供する段階とを含む。かかる方法は、フルフィーチャのオペレーティングシステムと、制限フィーチャのオペレーティングシステムとの間で共通のデータ形式を共有する段階を含む。

上述したいずれの実施形態においても、不揮発性半導体メモリインターフェイスを有するＨＤＤは、不揮発性半導体メモリインターフェイスを含み、かかる不揮発性半導体メモリインターフェイスは、制御モジュールと通信するインターフェイス信号線を含む。バッファメモリに、制御モジュール及びＬＰＤＤから受信されるデータを記憶する。フラッシュコントローラは、不揮発性半導体メモリインターフェイスを介するインターフェイス信号線を用いてＬＰＤＤのデータ転送プロトコルをエミュレートする。メモリラッパは、インターフェイスコントローラ及びバッファマネジャと通信する。メモリラッパは、制御モジュール及びＨＤＤのデータ転送速度に応じてバッファメモリを制御する。

他の特徴では、フラッシュコントローラは、ＨＤＤのランダムな読出しを実現すべくインターフェイス信号線を制御し、また、ＨＤＤのランダムな書込みを実現すべくインターフェイス信号線を制御する。フラッシュコントローラは、ＨＤＤのシーケンシャルな読出しを実現すべくインターフェイス信号線を制御し、また、ＨＤＤのシーケンシャルな書込みを実現すべくインターフェイス信号線を制御する。フラッシュコントローラは、制御モジュールとＨＤＤとの間のコマンドの転送を実現すべくインターフェイス信号線を制御する。

他の特徴では、フラッシュコントローラは、一組のＨＤＤコマンドを、一組の対応するフラッシュメモリコマンドにマッピングする。レジスタメモリは、プロセッサバスを介してインターフェイスコントローラとＨＤＤプロセッサと通信する。レジスタメモリは、ＨＤＤプロセッサ及び制御モジュールによりプログラムされるコマンドを記憶する。フラッシュコントローラは、ＨＤＤからの読出しデータをバッファメモリに記憶して、制御モジュールとＨＤＤとの間のデータ転送速度における差を補償し、また、データレディ信号を制御モジュールに送信して、メモリバッファ内にデータがあることを示す。フラッシュコントローラは、制御モジュールからも書込みデータをバッファメモリに記憶して、制御モジュールとＨＤＤとの間のデータ転送速度における差を補償し、また、データレディ信号を制御モジュールに送信して、メモリバッファ内にデータがあることを示す。不揮発性半導体メモリインターフェイスは、ＮＡＮＤ型の不揮発性半導体メモリインターフェイスである。

他の特徴では、不揮発性半導体メモリインターフェイスは、フラッシュメモリインターフェイスを含む。不揮発性半導体メモリインターフェイス手段は、フラッシュメモリインターフェイスを含む。

本発明の更なる適用分野は、以下に与える詳細な説明から明らかとなろう。詳細な説明及び具体的な実施例は、本発明の好適な実施形態を示す一方で、例示的に過ぎず、本発明の範囲を限定することを意図していないことは理解すべきである。

本発明は、詳細な説明及び添付図面からより完全に理解できよう。

従来技術による例示的なコンピュータアーキテクチャを示す図である。

高電力モード時に動作する一次プロセッサ、一次グラフィクスプロセッサ、及び一次揮発性メモリと、一次プロセッサと通信し、低電力モード時に動作し、低電力モード時に一次揮発性メモリを使用する二次プロセッサ及び二次グラフィクスプロセッサとを有する、本発明による第１の例示的なコンピュータアーキテクチャを示す図である。

図２Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに接続される二次揮発性メモリを含む、本発明による第２の例示的なコンピュータアーキテクチャを示す図である。

図２Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに関連付けられた組み込み揮発性メモリを含む、本発明による第３の例示的なコンピュータアーキテクチャを示す図である。

高電力モード時に動作する一次プロセッサ、一次グラフィクスプロセッサ、及び一次揮発性メモリと、処理チップセットと通信し、低電力モード時に動作し、低電力モード時に一次揮発性メモリを使用する二次プロセッサ及び二次グラフィクスプロセッサとを有するコンピュータ用の本発明による第４の例示的なアーキテクチャを示す図である。

図３Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに接続される二次揮発性メモリを含む、本発明による第５の例示的なコンピュータアーキテクチャを示す図である。

図３Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに関連付けられた組み込み揮発性メモリを含む、本発明による第６の例示的なコンピュータアーキテクチャを示す図である。

Ｉ／Ｏチップセットと通信し、低電力モード時に動作し、低電力モード時に一次揮発性メモリを使用する二次プロセッサ及び二次グラフィクスプロセッサを有するコンピュータ用の本発明による第７の例示的なアーキテクチャを示す図である。

図４Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに接続される二次揮発性メモリを含む、本発明による第８の例示的なコンピュータアーキテクチャを示す図である。

図４Ａに類似し、二次プロセッサ及び／又は二次グラフィクスプロセッサに関連付けられた組み込み揮発性メモリを含む、本発明による第９の例示的なコンピュータアーキテクチャを示す図である。

図２Ａ−図４Ｃのコンピュータアーキテクチャ用のキャッシュ階層を示す図である。

最少使用頻度ブロック（ＬＵＢ）モジュールを含み、低電力ディスクドライブ（ＬＰＤＤ）と高電力ディスクドライブ（ＨＰＤＤ）との間のデータの記憶及び転送を管理するドライブ制御モジュールを示す機能ブロック図である。

図６のドライブ制御モジュールにより行われるステップを説明するフローチャートである。

図６のドライブ制御モジュールにより行われる代替のステップを説明するフローチャートである。

図６のドライブ制御モジュールにより行われる代替のステップを説明するフローチャートである。

適応型記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤとの間のデータの記憶及び転送を制御するキャッシュ制御モジュールを示す図である。

適応型記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤとの間のデータの記憶及び転送を制御するオペレーティングシステムを示す図である。

適応型記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤとの間のデータの記憶及び転送を制御するホスト制御モジュールを示す図である。

図８Ａ−図８Ｃの適応型記憶制御モジュールにより行われるステップを示す図である。

プログラム又はファイルが低電力モード時に使用される可能性を決定する１つの方法を説明する例示的な表である。

ディスクドライブ電力低減モジュールを含むキャッシュ制御モジュールを示す図である。

ディスクドライブ電力低減モジュールを含むオペレーティングシステムを示す図である。

ディスクドライブ電力低減モジュールを含むホスト制御モジュールを示す図である。

図１１Ａ−図１１Ｃのディスクドライブ電力低減モジュールにより行われるステップを示す図である。

高電力ディスクドライブ（ＨＰＤＤ）及び低電力ディスクドライブ（ＬＰＤＤ）を含むマルチディスクドライブシステムを示す図である。

図１３のマルチディスクドライブシステムの他の例示的な実施形態を示す図である。

フラッシュメモリ又は低電力ディスクドライブ（ＬＰＤＤ）といった低電力不揮発性メモリを使用してコンピュータの仮想メモリを増加する様子を示す図である。

図１８の仮想メモリを割当て且つ用いるためにオペレーティングシステムにより行われるステップを示す図である。

従来技術による独立したディスクによる冗長なアレイ（ＲＡＩＤ）システムを示す機能ブロック図である。

Ｘ個のＨＰＤＤを含むディスクアレイとＹ個のＬＰＤＤを含むディスクアレイを有する、本発明による例示的なＲＡＩＤシステムを示す機能ブロック図である。

Ｘ＝Ｙ＝Ｚである図２２ＡのＲＡＩＤシステムを示す機能ブロック図である。

Ｘ個のＨＰＤＤを含むディスクアレイと通信するＹ個のＬＰＤＤを含むディスクアレイを有する、本発明による別の例示的なＲＡＩＤシステムを示す機能ブロック図である。

Ｘ＝Ｙ＝Ｚである図２３ＡのＲＡＩＤシステムを示す機能ブロック図である。

Ｙ個のＬＰＤＤを含むディスクアレイと通信するＸ個のＨＰＤＤを含むディスクアレイを有する、本発明による更に別の例示的なＲＡＩＤシステムを示す機能ブロック図である。

Ｘ＝Ｙ＝Ｚである図２４ＡのＲＡＩＤシステムを示す機能ブロック図である。

従来技術によるネットワーク接続ストレージ（ＮＡＳ）システムを示す機能ブロック図である。

図２２Ａ、図２２Ｂ、図２３Ａ、図２３Ｂ、図２４Ａ、及び／又は図２４ＢのＲＡＩＤシステム、及び／又は、図６−図１７によるマルチドライブシステムを含む、本発明によるネットワーク接続ストレージ（ＮＡＳ）システムを示す機能ブロック図である。

フラッシュメモリ及びディスクドライブインターフェイスコントローラが組み込まれたディスクドライブコントローラを示す機能ブロック図である。

図２７のインターフェイスコントローラを示す機能ブロック図である。

フラッシュインターフェイスを有するマルチディスクドライブシステムを示す機能ブロック図である。

図３０のマルチディスクドライブにより行われるステップを説明するフローチャートである。

以下の好適な実施形態の説明は、本質的に例示に過ぎず、本発明をその用途又は使用において限定することを意図するものではない。明確にすることを目的として、図中、同じ参照番号を用いて同様の要素を示すものとする。本願にて用いるように、「モジュール」及び／又は「デバイス」という用語は、特殊用途向け集積回路（ＡＳＩＣ）、電子回路、１以上のソフトウェア又はファームウェアプログラムを実行するプロセッサ（共有、専用、又はグループ）及びメモリ、組合わせ論理回路、及び／又は説明するような機能を供給する他の好適なコンポーネントを指す。

また、本願で用いるように、「高電力モード」とは、ホストプロセッサ及び／又はホストデバイスの一次グラフィクスプロセッサのアクティブ動作を指す。「低電力モード」とは、二次プロセッサ及び二次グラフィクスプロセッサが動作可能である場合の一次プロセッサ及び／又は一次グラフィクスプロセッサの低電力のハイバネーションモード、オフモード、及び／又は非応答モードを指す。「オフモード」とは、一次プロセッサと二次プロセッサの両方がオフである状態を指す。

「低電力ディスクドライブ」、即ち、ＬＰＤＤは、１．８インチ以下の直径を有する１以上のプラッタを有するディスクドライブ及び／又はマイクロドライブを指す。「高電力ディスクドライブ」、即ち、ＨＰＤＤは、１．８インチより大きい直径を有する１以上のプラッタを有するハードディスクドライブを指す。ＬＰＤＤは、一般に、ＨＰＤＤより記憶容量が小さく、消費電力が少ない。ＬＰＤＤは更に、ＨＰＤＤより高速で回転される。例えば、ＬＰＤＤでは、１０，０００−２０，０００ＲＰＭ以上の回転速度が実現できる。

不揮発性メモリインターフェイス（ＩＦ）を有するＨＤＤは、ホストの標準半導体メモリインターフェイスを介してホストデバイスに接続可能であるハードディスクドライブを指す。例えば、半導体メモリインターフェイスは、フラッシュインターフェイスでありうる。

不揮発性メモリＩＦを有するＨＤＤは、不揮発性メモリインターフェイスプロトコルを用いて不揮発性メモリインターフェイスを介してホストと通信する。ホストにより用いられる不揮発性メモリインターフェイスと、不揮発性メモリインターフェイスを有するＨＤＤは、フラッシュインターフェイスを有するフラッシュメモリ、ＮＡＮＤフラッシュインターフェイス又は任意の他のタイプの半導体メモリインターフェイスを有するＮＡＮＤフラッシュを含む。不揮発性メモリＩＦを有するＨＤＤは、ＬＰＤＤ及び／又はＨＰＤＤでありうる。不揮発性メモリＩＦを有するＨＤＤについては、図２７及び２８を参照して以下に詳細に説明する。フラッシュＩＦを有するＨＤＤの動作に関する更なる詳細は、２００５年１２月２９日に出願した米国特許出願第１１／３２２，４４７号に記載される。この出願は、その全体を本願に参照として組み込む。以下に記載する実施形態のそれぞれにおいて、ＬＰＤＤは、不揮発性メモリＩＦを有するＨＤＤ（ＨＰＤＤ及び／又はＬＰＤＤとして実装される）を用いて実装されることが可能である。或いは、不揮発性メモリＩＦを有するＨＤＤは、開示するＬＰＤＤ及び／又はＨＰＤＤに加えて用いられるＬＰＤＤ及び／又はＨＰＤＤでありうる。

本発明によるコンピュータアーキテクチャは、（図１Ａ及び図１Ｂに関連して説明したように）一次プロセッサ、一次グラフィクスプロセッサ、及び一次メモリを含み、これらは、高電力モード時に動作する。二次プロセッサ及び二次グラフィクスプロセッサは、低電力モード時に動作する。二次プロセッサ及び二次グラフィクスプロセッサは、以下に説明するように、コンピュータの様々なコンポーネントに接続されうる。一次揮発性メモリは、低電力モード時に、二次プロセッサ及び二次グラフィクスプロセッサによって使用されうる。或いは、ＤＲＡＭといった二次揮発性メモリ及び／又は組み込みＤＲＡＭといった組み込み二次揮発性メモリを、以下に説明するように用いてもよい。

一次プロセッサ及び一次グラフィクスプロセッサは、高電力モードで動作する場合、消費する電力は比較的多い。一次プロセッサ及び一次グラフィクスプロセッサは、比較的大量の外部メモリを必要とするフルフィーチャオペレーティングシステム（ＯＳ）を実行する。一次プロセッサ及び一次グラフィクスプロセッサは、複雑な計算及び詳細グラフィクスを含む高性能オペレーションをサポートする。フルフィーチャＯＳは、Ｗｉｎｄｏｗｓ（登録商標）ＸＰといったＷｉｎｄｏｗｓ（登録商標）に基づいたＯＳ、Ｌｉｎｕｘ（登録商標）に基づいたＯＳ、ＭＡＣ（登録商標）に基づいたＯＳ等でありうる。フルフィーチャＯＳは、ＨＰＤＤ１５及び／又は５０に記憶される。

二次プロセッサ及び二次グラフィクスプロセッサは、低電力モード時に消費する電力は（一次プロセッサ及び一次グラフィクスプロセッサより）少ない。二次プロセッサ及び二次グラフィクスプロセッサは、必要となる外部の揮発性メモリは比較的少量である制限フィーチャオペレーティングシステム（ＯＳ）を動作させる。二次プロセッサ及び二次グラフィクスプロセッサは、一次プロセッサと同じＯＳを使用してもよい。例えば、フルフィーチャＯＳの縮小版を使用してもよい。二次プロセッサ及び二次グラフィクスプロセッサは、低性能オペレーション、低速計算、及びあまり詳細ではないグラフィクスをサポートする。例えば、制限フィーチャＯＳは、Ｗｉｎｄｏｗｓ（登録商標）ＣＥ）又は任意の他の好適な制限フィーチャＯＳでありうる。制限フィーチャＯＳは、フラッシュメモリといった不揮発性メモリ、不揮発性メモリＩＦを有するＨＤＤ、ＨＰＤＤ、及び／又はＬＰＤＤ内に記憶されることが好適である。好適な実施形態では、フルフィーチャＯＳ及び制限フィーチャＯＳは共通のデータ形式を共有して複雑さが減少される。

一次プロセッサ及び／又は一次グラフィクスプロセッサは、比較的小さい形状を伴う製作プロセスを用いて実装されるトランジスタを含むことが好適である。一実施形態では、これらのトランジスタは、高度ＣＯＭＳ製作プロセスを用いて実装される。一次プロセッサ及び／又は一次グラフィクスプロセッサに実装されるトランジスタは、比較的高いスタンドバイリークを有し、チャネルが比較的短く、また、高速処理に適したサイズにされる。一次プロセッサ及び一次グラフィクスプロセッサは、主に動的論理を採用することが好適である。つまり、一次プロセッサ及び一次グラフィクスプロセッサは、シャットダウンすることができない。トランジスタは、約２０％未満、好適には約１０％未満のデューティサイクルで切り替えられるが、他のデューティサイクルを用いてもよい。

対照的に、二次プロセッサ及び／又は二次グラフィクスプロセッサは、一次プロセッサ及び／又は一次グラフィクスプロセッサに用いられるプロセスより大きい形状を伴う製作プロセスを用いて実装されるトランジスタを含むことが好適である。一実施形態では、これらのトランジスタは、標準のＣＯＭＳ製作プロセスを用いて実装される。二次プロセッサ及び／又は二次グラフィクスプロセッサに実装されるトランジスタは、比較的低いスタンバイリークを有し、チャネルが比較的長く、また、低電力消費に適したサイズにされる。二次プロセッサ及び二次グラフィクスプロセッサは、動的論理ではなく主に静的論理を採用することが好適である。トランジスタは、８０％より大きい、好適には、９０％より大きいデューティサイクルで切り替えられるが、他のデューティサイクルを用いてもよい。

一次プロセッサ及び一次グラフィクスプロセッサは、高電力モードで動作する場合、消費する電力は比較的多い。二次プロセッサ及び二次グラフィクスプロセッサは、低電力モード時に消費する電力は少ない。しかし、低電力モードでは、コンピュータアーキテクチャは、高電力モードで動作する場合よりもサポートできる機能及び計算は少なく、あまり複雑ではないグラフィクスしか扱えない。当業者であれば理解できるように、本発明のコンピュータアーキテクチャを実施する方法は多くある。従って、当業者は、図２Ａ−図４Ｃに関連して説明するアーキテクチャは、本質的に例示に過ぎず限定ではないことは理解できよう。

図２Ａを参照するに、第１の例示的なコンピュータアーキテクチャ６０を示す。一次プロセッサ６、揮発性メモリ９、及び一次グラフィクスプロセッサ１１は、インターフェイス８と通信し、高電力モード時に複雑なデータ及びグラフィクスの処理をサポートする。二次プロセッサ６２及び二次グラフィクスプロセッサ６４は、インターフェイス８と通信し、低電力モード時にあまり複雑ではないデータ及びグラフィクスの処理をサポートする。ＬＰＤＤ６６といったオプションの不揮発性メモリ６５、及び／又は、フラッシュメモリ及び／又は不揮発性メモリＩＦを有するＨＤＤ６９は、インターフェイス８と通信し、低電力及び／又は高電力モード時にデータの低電力不揮発性記憶を提供する。不揮発性メモリＩＦを有するＨＤＤは、ＬＰＤＤ及び／又はＨＰＤＤでありうる。ＨＰＤＤ１５は、高電力／容量の不揮発性メモリを提供する。不揮発性メモリ６５及び／又はＨＰＤＤ１５を用いて、低電力モード時に、制限フィーチャＯＳ及び／又は他のデータ及びファイルを記憶する。

本実施形態では、二次プロセッサ６２及び二次グラフィクスプロセッサ６４は、低電力モードで動作する際に、揮発性メモリ９（即ち、一次メモリ）を使用する。このために、インターフェイス８の少なくとも一部は、低電力モード時に電力が供給されて、一次メモリとの通信、及び／又は、低電力モード時に電力が供給されるコンポーネント間の通信をサポートする。例えば、キーボード１３、ポインティングデバイス１４、及び一次ディスプレイ１６は、低電力モード時に、電力が供給されて用いられうる。図２Ａ−図４Ｃに関連して説明する全ての実施形態において、制限された機能（例えば、モノクロ表示）を有する二次ディスプレイ、及び／又は、二次入出力デバイスを、低電力モード時に提供し用いることもできる。

図２Ｂを参照するに、図２Ａにおけるアーキテクチャに類似する第２の例示的なコンピュータアーキテクチャ７０を示す。この実施形態では、二次プロセッサ６２及び二次グラフィクスプロセッサ６４は、二次揮発性メモリ７４及び／又は７６と通信する。二次揮発性メモリ７４及び７６は、ＤＲＡＭであっても他の好適なメモリであってよい。低電力モード時、二次プロセッサ６２及び二次グラフィクスプロセッサ６４は、それぞれ、図２Ａに図示して説明した一次揮発性メモリ９に加えて及び／又は一次揮発性メモリ９の代わりに二次揮発性メモリ７４及び／又は７６を使用する。

図２Ｃを参照するに、図２Ａに類似する第３の例示的なコンピュータアーキテクチャ８０を示す。二次プロセッサ６２及び／又は二次グラフィクスプロセッサ６４は、それぞれ、組み込み揮発性メモリ８４及び８６を含む。低電力モード時、二次プロセッサ６２及び二次グラフィクスプロセッサ６４は、それぞれ、一次揮発性メモリに加えて又は一次揮発性メモリの代わりに、組み込み揮発性メモリ８４及び／又は８６を使用する。一実施形態では、組み込み揮発性メモリ８４及び８６は、組み込みＤＲＡＭ（ｅＤＲＡＭ）であるが、他のタイプの組み込み揮発性メモリを用いてもよい。

図３Ａを参照するに、本発明による第４の例示的なコンピュータアーキテクチャ１００を示す。一次プロセッサ２５、一次グラフィクスプロセッサ２６、及び一次揮発性メモリ２８は、処理チップセット２２と通信し、高電力モード時に、複雑なデータ及びグラフィクスの処理をサポートする。二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８は、コンピュータ低電力モードにある場合、あまり複雑ではないデータ及びグラフィクスの処理をサポートする。本実施形態では、二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８は、低電力モードで動作するときに、一次揮発性メモリ２８を使用する。このために、処理チップセット２２は、低電力モード時は、完全に及び／又は部分的に電力が供給され、それにより、それらの間の通信を容易にする。ＨＰＤＤ５０は、低電力モード時に電力が供給されて、それにより、高電力揮発性メモリを提供する。低電力の不揮発性メモリ１０９（ＬＰＤＤ１１０、及び／又は、フラッシュメモリ及び／又は不揮発性メモリＩＦ１１３を有するＨＤＤ）は、処理チップセット２２、Ｉ／Ｏチップセット２４に接続されるか、又は、他のロケーションにおいて低電力モード用の制限フィーチャオペレーティングシステムを記憶する。不揮発性メモリＩＦを有するＨＤＤは、ＬＰＤＤ及び／又はＨＰＤＤでありうる。

処理チップセット２２は、完全に及び／又は部分的に電力が供給されて、ＨＰＤＤ５０、ＬＰＤＤ１１０、及び／又は低電力モード時に使用される他のコンポーネントのオペレーションをサポートしうる。例えば、キーボード及び／又はポインティングデバイス４２及び一次ディスプレイを低電力モード時に用いうる。

図３Ｂを参照するに、図３Ａに類似する第５の例示的なコンピュータアーキテクチャ１５０を示す。二次揮発性メモリ１５４及び１５８が、それぞれ、二次プロセッサ１０４及び／又は二次グラフィクスプロセッサ１０８に接続される。低電力モード時、二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８は、それぞれ、一次揮発性メモリ２８の代わりに及び／又は一次揮発性メモリ２８に加えて、二次揮発性メモリ１５４及び１５８を使用する。処理チップセット２２及び一次揮発性メモリ２８は、必要に応じて、低電力モード時にシャットダウンされることが可能である。二次揮発性メモリ１５４及び１５８は、ＤＲＡＭであっても他の好適なメモリであってもよい。

図３Ｃを参照するに、図３Ａに類似する第６の例示的なコンピュータアーキテクチャ１７０を示す。二次プロセッサ１０４及び／又は二次グラフィクスプロセッサ１０８は、それぞれ、組み込みメモリ１７４及び１７６を含む。低電力モード時、二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８は、それぞれ、一次揮発性メモリ２８の代わりに及び／又は一次揮発性メモリ２８に加えて、組み込みメモリ１７４及び１７６を使用する。一実施形態では、組み込み揮発性メモリ１７４及び１７６は、組み込みＤＲＡＭ（ｅＤＲＡＭ）であるが、他のタイプの組み込みメモリを用いてもよい。

図４Ａを参照するに、本発明による第７の例示的なコンピュータアーキテクチャ１９０を示す。二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８は、Ｉ／Ｏチップセット２４と通信し、低電力モード時に、一次揮発性メモリ２８を揮発性メモリとして使用する。処理チップセット２２は、低電力モード時の一次揮発性メモリ２８へのアクセスを可能にするよう完全に及び／又は部分的に電力が供給される。

図４Ｂを参照するに、図４Ａに類似する第８の例示的なコンピュータアーキテクチャ２００を示す。二次揮発性メモリ１５４及び１５８は、それぞれ、二次プロセッサ１０４及び二次グラフィクスプロセッサ１０８に接続され、低電力モード時に一次揮発性メモリ２８の代わりに及び／又は一次揮発性メモリ２８に加えて用いられる。処理チップセット２２及び一次揮発性メモリ２８は、低電力モード時にシャットダウンされてもよい。

図４Ｃを参照するに、図４Ａに類似する第９の例示なコンピュータアーキテクチャ２１０を示す。組み込み揮発性メモリ１７４及び１７６が、一次揮発性メモリ２８に加えて及び／又は一次揮発性メモリ２８の代わりにそれぞれ二次プロセッサ１０４及び／又は二次グラフィクスプロセッサ１０８に対して設けられる。本実施形態では、処理チップセット２２及び一次揮発性メモリ２８は、低電力モード時にシャットダウンされてもよい。

図５を参照するに、図２Ａ−図４Ｃに示すコンピュータアーキテクチャのキャッシュ階層２５０を示す。ＨＰ不揮発性メモリＨＰＤＤ５０は、キャッシュ階層２５０の最も低いレベル２５４に置かれる。レベル２５４は、ＨＰＤＤ５０が無効にされる場合、低電力モード時に用いられても用いられなくてもよく、ＨＰＤＤ５０が有効にされる場合、低電力モード時に用いられる。ＬＰＤＤ１１０、フラッシュメモリ、及び／又は、不揮発性メモリＩＦを有するＨＤＤ１１３といったＬＰ不揮発性メモリは、キャッシュ階層２５０の次のレベル２５８に置かれる。一次揮発性メモリ、二次揮発性メモリ、及び／又は、二次組み込みメモリといった外部の揮発性メモリは、構成設定に依存して、キャッシュ階層２５０の次のレベル２６２である。レベル２、即ち、二次キャッシュは、キャッシュ階層２５０の次のレベル２６６を含む。レベル１キャッシュは、キャッシュ階層２５０の次のレベル２６８である。ＣＰＵ（一次及び／又は二次）は、キャッシュ階層の最後のレベル２７０である。一次及び二次グラフィクスプロセッサは同様の階層を使用する。

本発明によるコンピュータアーキテクチャは、あまり複雑ではない処理及びグラフィクスをサポートする低電力モードを提供する。その結果、コンピュータの電力消費量を大幅に削減することができる。ラップトップ用途では、電池の寿命が長くなる。

図６を参照するに、マルチディスクドライブシステム用のドライブ制御モジュール３００又はホスト制御モジュールは、最少使用頻度ブロック（ＬＵＢ）モジュール３０４、適応型記憶モジュール３０６、及び／又は、ＬＰＤＤメンテナンスモジュール３０８を含む。ドライブ制御モジュール３００は、ＬＵＢ情報に部分的に基づいて、ハードディスクドライブといった高電力ディスクドライブ（ＨＰＤＤ）３１０とマイクロドライブといった低電力ディスクドライブ（ＬＰＤＤ）３１２との間の記憶及びデータ転送を制御する。ドライブ制御モジュール３００は、高及び低電力モード時のＨＰＤＤとＬＰＤＤ間のデータ記憶及び転送を管理することにより電力消費量を減少する。図６から分かるように、不揮発性メモリＩＦを有するＨＤＤ３１７は、ＬＰＤＤとして、及び／又は、ＬＰＤＤに追加して用いられうる。ドライブ制御モジュール３００は、ホスト不揮発性メモリＩＦ３１５及びホスト３１３を介して不揮発性メモリＩＦを有するＨＤＤ３１７と通信する。ドライブ制御モジュール３００は、ホスト３１３及び／又はホスト不揮発性メモリＩＦ３１５と一体にされてもよい。

最少使用頻度ブロックモジュール３０４は、ＬＰＤＤ３１２における使用頻度が最も低いデータブロックを追跡する。低電力モード時、最少使用頻度ブロックモジュール３０４は、ＬＰＤＤ３１２における使用頻度の最も少ないデータブロック（例えば、ファイル及び／又はプログラム）を特定し、それにより必要に応じて、それを交換可能にする。制限フィーチャオペレーティングシステムのみに関連するファイル、ＬＰＤＤ３１２内に記憶されるよう手動で設定されるブロック、及び／又は、低電力モード時にのみ動作される他のファイル及びプログラムといった特定のデータブロック又はファイルは、最少使用頻度ブロックのモニタリングから外されてもよい。更に他の基準を用いて、以下に説明するように、上書きされるデータブロックを選択してもよい。

データ記憶要求時の低電力モード時に、適応型記憶モジュール３０６は、書込みデータが、使用頻度の最も少ないブロックの前に使用される可能性があるか否かを決定する。適応型記憶モジュール３０６は更に、データ取出し要求時の低電力モード時に、読出しデータが一度しか使用されない可能性があるか否かを決定する。ＬＰＤＤメンテナンスモジュール３０８は、以下に説明するように、高電力モード時及び／又は他の状態において、ＬＰＤＤからＨＰＤＤへ古いデータを転送する。

図７Ａを参照するに、ドライブ制御モジュール３００により行われるステップを示す。制御は、ステップ３２０にて開始する。ステップ３２４において、ドライブ制御モジュール３００は、データ記憶要求があるか否かを判断する。ステップ３２４においてデータ記憶要求があると判断される場合、ドライブ制御モジュール３００は、ステップ３２８において、ＬＰＤＤ３１２に十分なスペースが利用可能であるか否かを判断する。十分なスペースがないと判断される場合、ドライブ制御モジュール３００は、ステップ３３０において、ＨＰＤＤ３１０に電力を供給する。ステップ３３４において、ドライブ制御モジュール３００は、使用頻度の最も少ないデータブロックをＨＰＤＤ３１０に転送する。ステップ３３６において、ドライブ制御モジュール３００は、ＬＰＤＤ３１２に十分なスペースが利用可能であるか否かを判断する。十分なスペースがないと判断される場合、ステップ３３４に戻る。十分なスペースがある場合、ドライブ制御モジュール３００は、ステップ３４０に進み、ＨＰＤＤ３１０をオフにする。ステップ３４４において、（例えば、ホストからの）記憶されるべきデータは、ＬＰＤＤ３１２に転送される。

ステップ３２４においてデータ記憶要求がないと判断される場合、ドライブ制御モジュール３００は、ステップ３５０に進み、データ取出し要求があるか否かを判断する。データ取出し要求がないと判断される場合、ステップ３２４に戻る。データ取出し要求があると判断される場合、ステップ３５４に進み、データがＬＰＤＤ３１２内にあるか否かを判断する。ステップ３５４においてデータがＬＰＤＤ３１２内にあると判断される場合、ステップ３５６において、ドライブ制御モジュール３００はＬＰＤＤ３１２からデータを取出して、ステップ３２４に進む。データがＬＰＤＤ３１２内にないと判断される場合、ドライブ制御モジュール３００は、ステップ３６０において、ＨＰＤＤ３１０に電力を供給する。ステップ３６４において、ドライブ制御モジュール３００は、要求されたデータに対して、ＬＰＤＤ３１２内に十分なスペースが利用可能であるか否かを判断する。十分なスペースがないと判断される場合、ドライブ制御モジュール３００は、ステップ３６６において、使用頻度が最も少ないデータブロックをＨＰＤＤ３１０に転送し、ステップ３６４に進む。ステップ３６４において十分なスペースがあると判断される場合、ドライブ制御モジュール３００は、ステップ３６８において、データをＬＰＤＤ３１２に転送し、ＬＰＤＤ３１２からデータを取り出す。ステップ３７０において、ＬＰＤＤ３１２へのデータ転送が完了するとＨＰＤＤ３１０はオフにされる。

図７Ｂを参照するに、図７Ａの方法と類似する変形の方法を示し、この方法には、適応型記憶モジュール３０６により行われる１以上の適応ステップが含まれる。ステップ３２８においてＬＰＤＤに十分なスペースがあると判断される場合、ステップ３７２において、記憶されるデータは、最少使用頻度ブロックモジュールによって特定された一の又は複数の使用頻度が最も少ないブロックにおけるデータの前に使用される可能性があるか否かを判断する。ステップ３７２において、使用される可能性がないと判断される場合、ドライブ制御モジュール３００は、ステップ３７４において、ＨＰＤＤにデータを記憶し、ステップ３２４に進む。このようにすることにより、使用頻度が最も少ないブロックをＬＰＤＤに転送する際に消費される電力が節約される。ステップ３７２において、使用される可能性があると判断される場合、図７Ａに関して説明したようにステップ３３０に進む。

データ取出し要求時に、ステップ３５４において、データがＬＰＤＤ内にあると判断される場合、ステップ３７６に進み、データが一度使われる可能性があるか否かを判断する。ステップ３７６において、可能性があると判断される場合、ドライブ制御モジュール３００は、ステップ３７８において、ＨＰＤＤからデータを取出し、ステップ３２４に進む。このようにすることにより、データをＬＰＤＤに転送する際に消費する電力が節約される。ステップ３７６において、可能性がないと判断される場合、ステップ３６０に進む。当然ながら、データが一度使用される可能性がある場合、データをＬＰＤＤに移す必要はない。しかし、ＨＰＤＤの電力消費は、回避することができない。

図７Ｃを参照するに、低電力動作時に、より単純な形式の制御も行えることを示す。メンテナンスステップも、（ＬＰＤＤメンテナンスモジュール３０８を用いて）高電力／低電力モード時に行うことができる。ステップ３２８において、ＬＰＤＤに十分なスペースがある場合、ステップ３４４において、データはＬＰＤＤに転送され、ステップ３２４に戻る。ステップ３２８において、ＬＰＤＤに十分なスペースがないと判断される場合、ステップ３８０において、データはＨＰＤＤに記憶され、制御はステップ３２４に戻る。当然ながら、図７Ｃに示す方法では、ＬＰＤＤ容量が利用可能である場合に、ＬＰＤＤが用いられ、ＬＰＤＤ容量が利用可能ではない場合に、ＨＰＤＤが用いられる。当業者であれば、図７Ａ−図７Ｄのステップの様々な組み合わせを用いたハイブリッド方法を用いうることは理解できよう。

図７Ｄでは、メンテナンスステップは、ドライブ制御モジュール３００によって、高電力モードに戻った場合、及び／又は、ＬＰＤＤに記憶されている未使用の又は使用頻度の少ないファイルを削除する場合に行われる。このメンテナンスステップは更に、低電力モード時に、使用時に周期的に、ディスクフルイベントといったイベント発生時に、及び／又は、他の状態において行われることが可能である。制御は、ステップ３９０において開始する。ステップ３９２において、高電力モードが使用されているか否かを判断する。高電力モードが使用されていないと判断される場合、ステップ７Ｄに戻る。ステップ３９２において、高電力モードが使用されていると判断される場合、ステップ３９４において、最後のモードが低電力モードであったか否かを判断する。最後のモードが低電力モードではあると判断される場合、ステップ３９２に戻る。ステップ３９４において、最後のモードが低電力モードでなかったと判断される場合、ステップ３９６において、ＬＰＤＤからＨＰＤＤに古い又は使用頻度の低いファイルを移動させるといったメンテナンスを行う。将来において使用される可能性のあるファイルについて、例えば、図８Ａ−図１０とともに上述した及び以下に示すような基準を用いて適応的に判断してもよい。

図８Ａ及び図８Ｂを参照するに、記憶制御システム４００−１、４００−２、及び４００−３を示す。図８Ａでは、記憶制御システム４００−１は、適応型記憶制御モジュール４１４を有するキャッシュ制御モジュール４１０を含む。適応型記憶制御モジュール４１４は、ファイル及び／又はプログラムの使用を監視して、それらが低電力モード又は高電力モードで使用される可能性があるか否かを判断する。キャッシュ制御モジュール４１０は、１以上のデータバス４１６と通信し、これらのデータバスは、Ｌ１キャッシュ、Ｌ２キャッシュ、ＤＲＡＭといった揮発性ＲＡＭ、及び／又は、他の揮発性電子データ記憶装置といった揮発性メモリ４２２と通信する。バス４１６は更に、低電力不揮発性メモリ４２４（例えば、フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、及び／又は、ＬＰＤＤ）、及び／又は、ＨＰＤＤ４２６といった高電力不揮発性メモリ４２６と通信する。図８Ｂには、適応型記憶制御モジュール４１４を含むフルフィーチャ及び／又は制限フィーチャオペレーティングシステム４３０を示す。好適なインターフェイス及び／又はコントローラ（図示せず）が、データバスと、ＨＰＤＤ及び／又はＬＰＤＤとの間に置かれる。

図８Ｃでは、ホスト制御モジュール４４０が、適応型記憶制御モジュール４１４を含む。ホスト制御モジュール４４０は、ＬＰＤＤ４２６´とハードディスクドライブ４２６´と通信する。ホスト制御モジュール４４０は、ドライブ制御モジュール、集積デバイスエレクトロニクス（ＩＤＥ）、ＡＴＡ、シリアルＡＴＡ（ＳＡＴＡ）、又は他のコントローラであってよい。図８Ｃから分かるように、不揮発性メモリＩＦを有するＨＤＤ４３１を、ＬＰＤＤとして、及び／又は、ＬＰＤＤに追加して用いてもよい。ホスト制御モジュール４４０は、不揮発性メモリＩＦを有するＨＤＤ４３１と、ホスト不揮発性メモリＩＦ４２９を介して通信する。ホスト制御モジュール４４０は、ホスト不揮発性メモリＩＦ４２９と一体にされてもよい。

図９を参照するに、図８Ａ−図８Ｃに示す記憶制御システムにより行われるステップを示す。図９では、制御はステップ４６０において開始する。ステップ４６２において、不揮発性メモリへのデータ記憶の要求があるか否かが判断される。要求がない場合、ステップ４６２に戻る。要求がある場合、適応型記憶制御モジュール４１４は、ステップ４６４において、データが低電力モードで使用される可能性があるか否かを判断する。ステップ４６４において可能性がないと判断される場合、ステップ４６８において、データはＨＰＤＤに記憶される。ステップ４６４において可能性があると判断される場合、ステップ４７４において、データは不揮発性メモリ４４４に記憶される。

図１０を参照するに、データブロックが低電力モードで使用される可能性があるか否かを判断する１つの方法を示す。表４９０は、データブロック記述子フィールド４９２、低電力カウンタフィールド４９３、高電力カウンタフィールド４９４、サイズフィールド４９５、最近の使用フィールド４９６、及び／又は、手動オーバライドフィールド４９７を含む。特定のプログラム又はファイルが、低電力又は高電力モード時に使用される場合、カウンタフィールド４９３及び／又は４９４がインクリメントされる。プログラム又はファイルの不揮発性メモリへのデータ記憶が要求される場合、表４９２がアクセスされる。閾値パーセント及び／又はカウント値を用いて評価をしてよい。例えば、ファイル又はプログラムが、低電力モードで８０％以上の時間の間使用される場合、ファイルは、フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、及び／又は、マイクロドライブといった低電力不揮発性メモリに記憶されうる。閾値が満たされない場合、ファイル又はプログラムは、高電力不揮発性メモリに記憶される。

当然ながら、カウンタは、所定のサンプル数後に（即ち、ローリングウィンドウを設ける）、及び／又は、任意の他の基準を用いて、周期的にリセットできる。更に、可能性（likelihood）は、サイズフィールド４９５によって、重み付けされても、変更されても、及び／又は、置換されてもよい。即ち、ファイルサイズが大きくなるにつれ、必要な閾値は増加されうる。これは、ＬＰＤＤの容量は有限であることによる。

使用判断の可能性の更なる変更は、最近の使用フィールド４９６により記録されるファイルが最後に使用された時からの時間に基づいて行われてもよい。閾値の日付及び／又は最後に使用された時からの時間を、可能性判断における１つのファクタとして用いてもよい。図１０には表を示すが、用いられる１以上のフィールドは、他のロケーション及び／又は他のデータ構造で記憶されてもよい。２以上のフィールドのアルゴリズム及び／又は重み付けされたサンプリングを用いてもよい。

手動オーバライドフィールド４９７を用いることによって、ユーザ及び／又はオペレーティングシステムが、使用判断の可能性を手動で無効にすることができる。例えば、手動オーバライドフィールドは、ＬＰＤＤにおけるデフォルト記憶にＬステータス、ＨＰＤＤにおけるデフォルト記憶にＨステータス、及び／又は、自動記憶決定（上述したような）にＡステータスを可能にしうる。他の手動によるオーバライド分類を定義してもよい。上述した基準に加えて、ＬＰＤＤを動作させているコンピュータの現在の電力レベルを用いて、判断を調整してもよい。当業者であれば、本発明の教示の内容の範囲内である、ファイル又はプログラムが高電力又は低電力モードで使用される可能性を判断する他の方法があることは理解できよう。

図１１Ａ及び図１１Ｂを参照するに、ドライブ電力低減システム５００−１、５００−２、及び５００−３（総称して５００）を示す。ドライブ電力低減システム５００は、次に限定しないが、オーディオ及び／又はビデオファイルといった大きいシーケンシャルアクセスファイルのセグメントを、周期的に又は他のベースで、低電力不揮発性メモリにバーストする。図１１Ａでは、ドライブ電力低減システム５００−１は、ドライブ電力低減制御モジュール５２２を有するキャッシュ制御モジュール５２０を含む。キャッシュ制御モジュール５２０は、１以上のデータバス５２６と通信し、データバスは、Ｌ１キャッシュ、Ｌ２キャッシュ、ＤＲＡＭといった揮発性ＲＡＭ、及び／又は、他の揮発性電子データ記憶装置といった揮発性メモリ５３０や、フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、及び／又はＬＰＤＤといった不揮発性メモリ５３４や、及び／又は、ＨＰＤＤ５３８と通信する。図１１Ｂでは、ドライブ電力低減システム５００−２は、ドライブ電力低減制御モジュール５２２を有するフルフィーチャ及び／又は制限フィーチャオペレーティングシステム５４２を含む。好適なインターフェイス及び／又はコントローラ（図示せず）が、データバスと、ＨＰＤＤ及び／又はＬＰＤＤとの間に配置される。

図１１Ｃでは、ドライブ電力低減システム５００−３は、適応型記憶制御モジュール５２２を有するホスト制御モジュール５６０を含む。ホスト制御モジュール５６０は、１以上のデータバス５６４と通信し、これらのデータバスは、ＬＰＤＤ５３４´及びハードディスクドライブ５３８´と通信する。ホスト制御モジュール５６０は、ドライブ制御モジュール、集積デバイスエレクトロニクス（ＩＤＥ）、ＡＴＡ、シリアルＡＴＡ（ＳＡＴＡ）、及び／又は他のコントローラ又はインターフェイスであってよい。図１１Ｃに示すように、不揮発性メモリＩＦを有するＨＤＤ５３１は、ＬＰＤＤとして、及び／又は、ＬＰＤＤに追加して用いてもよい。ホスト制御モジュール５６０は、不揮発性メモリＩＦを有するＨＤＤ５３１と、ホスト不揮発性メモリＩＦ５２９を介して通信する。ホスト制御モジュール５６０は、ホスト不揮発性メモリＩＦ５２９と一体にされてもよい。

図１２を参照するに、図１１Ａ−図１１Ｃに示すドライブ電力低減システム５００により行われるステップを示す。制御は、ステップ５８２において開始する。ステップ５８４において、システムが低電力モードにあるか否かが判断される。低電力モードにないと判断される場合、ステップ５８４に戻る。ステップ５８６が真である場合、ステップ５８６に進み、大きいデータブロックアクセスが一般的にＨＰＤＤから要求されているか否かを判断する。要求されていないと判断される場合、ステップ５８４に戻る。ステップ５８６が真である場合、ステップ５９０に進み、データブロックがシーケンシャルにアクセスされたか否かが判断される。アクセスされていないと判断される場合、ステップ５８４に戻る。ステップ５９０において、アクセスされていると判断される場合、ステップ５９４に進み、再生長（playback length）が決定される。ステップ５９８において、高電力不揮発性メモリから低電力不揮発性メモリへのデータ転送のバースト期間及び頻度が決定される。

一実施形態では、バースト期間及び頻度は、電力消費を低減するよう最適化される。バースト期間及び頻度は、ＨＰＤＤ及び／又はＬＰＤＤのスピンアップ時間、不揮発性メモリの容量、再生速度、ＨＰＤＤ及び／又はＬＰＤＤのスピンアップ及びステディ状態の電力消費量、及び／又は、シーケンシャルデータブロックの再生長に基づくことが好適である。

例えば、高電力不揮発性メモリは、動作時に１−２Ｗを消費し、４−１０秒のスピンアップ時間と一般的に２０Ｇｂより大きい容量を有するＨＰＤＤである。低電力不揮発性メモリは、動作時に０．３−０．５Ｗを消費し、１−３秒のスピンアップ時間と１−６Ｇｂの容量を有するマイクロドライブである。当然ながら、上述した性能値及び／又は容量は、他の実施形態では異なる。ＨＰＤＤは、マイクロドライブに対して１Ｇｂ／秒のデータ転送速度を有しうる。再生速度は、１０Ｍｂ／秒（例えば、ビデオファイルについて）でありうる。当然ながら、ＨＰＤＤのバースト期間と転送速度を乗じたものは、マイクロドライブの能力を超えるべきではない。バースト間の期間は、スピンアップ時間にバースト期間を足したものより大きいべきである。これらのパラメータにおいて、システムの電力消費は、最適化されることが可能である。低電力モードでは、ＨＰＤＤが、映画といったビデオ全体を再生するよう動作される場合、相当量の電力が消費される。上述した方法を用いて、データを、非常に高速（例えば、再生速度の１００倍）で固定の間隔で複数のバーストセグメントでＨＰＤＤからＬＰＤＤに選択的に転送し、その後、ＨＰＤＤはシャットダウンできることにより、電力消費量を大幅に削減することができる。５０％より大きい省電力を容易に実現することができる。

図１３を参照するに、ドライブ制御モジュール６５０、１以上のＨＰＤＤ６４４、及び１以上のＬＰＤＤ６４８を含む本発明によるマルチディスクドライブシステム６４０を示す。ドライブ制御モジュール６５０は、ホスト制御モジュール６５１を介してホストデバイスと通信する。ホストに対して、マルチディスクドライブシステム６４０は、以下に説明するように、ＨＰＤＤ６４４及びＬＰＤＤ６４８を一体のディスクドライブとして効果的に操作して、複雑さを減少し、性能を向上させ、電力消費量を減少する。ホスト制御モジュール６５１は、ＩＤＥ、ＡＴＡ、ＳＡＴＡ、及び／又は他の制御モジュール又はインターフェイスであってよい。

図１４を参照するに、一実施形態では、ドライブ制御モジュール６５０は、ＬＰＤＤ及び／又はＨＰＤＤの一方又は両方を制御するために用いられるハードディスクコントローラ（ＨＤＣ）６５３を含む。バッファ６５６は、ＨＰＤＤ及び／又はＬＰＤＤの制御に関連するデータを記憶する、及び／又は、ＨＰＤＤ及び／又はＬＰＤＤへの／からのデータを積極的にバッファリングして、データブロックサイズを最適化することによりデータ転送速度を増加する。プロセッサ６５７は、ＨＰＤＤ及び／又はＬＰＤＤの動作に関連する処理を行う。

ＨＰＤＤ６４８は、磁界を格納する磁気被覆物を有する１以上のプラッタ６５２を含む。プラッタ６５２は、６５４と概略的に示すスピンドルモータによって回転される。一般的に、スピンドルモータ６５４は、プラッタ６５２を、読出し／書込みオペレーション時に一定の速度で回転させる。１以上の読出し／書込みアーム６５８は、プラッタ６５２に対して動き、プラッタ６５２へ／からデータを読出し／書込みする。ＨＰＤＤ６４８は、ＬＰＤＤより大きいプラッタを有するので、スピンドルモータ６５４がＨＰＤＤをスピンアップさせＨＰＤＤをある速度に維持するためには多くの電力が必要となる。通常、スピンアップ時間は、ＨＰＤＤの方が高い。

読出し／書込みデバイス６５９は、読出し／書込みアーム６５８の遠位端付近に配置される。読出し／書込みデバイス６５９は、磁界を発生させるインダクタといった書込み素子を含む。読出し／書込みデバイス６５９は更に、プラッタ６５２上の磁界を感知する読出し素子（例えば、磁気抵抗（ＭＲ）素子）を含む。前置増幅器回路６６０が、アナログの読出し／書込み信号を増幅する。

データの読出し時には、前置増幅器回路６６０は、読出し素子からの低レベル信号を増幅し、増幅信号を読出し／書込みチャネルデバイスに出力する。データの書込み時には、読出し／書込みデバイス６５９の書込み素子を流れる書込み電流が生成され、正又は負の極性を有する磁界を発生させるべく切り替えられる。正又は負の極性は、プラッタ６５２によって格納され、データを提示するために用いられる。ＬＰＤＤ６４４も、１以上のプラッタ６６２、スピンドルモータ６６４、１以上の読出し／書込みアーム６６８、読出し／書込みデバイス６６９、及び前置増幅器回路６７０を含む。

ＨＤＣ６５３は、ホスト制御モジュール６５１と、第１のスピンドル／ボイスコイルモータ（ＶＣＭ）ドライバ６７２、第１の読出し／書込みチャネル回路６７４、第２のスピンドル／ＶＣＭドライバ６７６、及び第２の読出し／書込みチャネル回路６７８と通信する。ホスト制御モジュール６５１及びドライブ制御モジュール６５０は、システム・オン・チップ（ＳＯＣ）６８４により実装されることが可能である。当然ながら、スピンドルＶＣＭドライバ６７２及び６７６、及び／又は、読出し／書込みチャネル回路６７４及び６７８は、組み合わされてもよい。スピンドル／ＶＣＭドライバ６７２及び６７６は、スピンドルモータ６５４及び６６４を制御し、これらは、プラッタ６５２及び６６２をそれぞれ回転させる。スピンドル／ＶＣＭドライバ６７２及び６７６は更に、それぞれ、例えば、ボイスコイルアクチュエータ、ステッパモータ、又は任意の他の好適なアクチュエータを用いて、読出し／書込みアーム６５８及び６６８を位置付ける制御信号を生成しうる。

図１５−図１７を参照するに、マルチディスクドライブシステムの他の変形を示す。図１５では、ドライブ制御モジュール６５０は、１以上のＬＰＤＤ６８２への外部接続を与えるダイレクトインターフェイス６８０を含みうる。一実施形態では、ダイレクトインターフェイスは、周辺コンポーネント相互接続（ＰＣＩ）バス、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩＸ）バス、及び／又は任意の他の好適なバス又はインターフェイスである。

図１６では、ホスト制御モジュール６５１は、ＬＰＤＤ６４４及びＨＰＤＤ６４８の両方と通信する。低電力ドライブ制御モジュール６５０ＬＰ及び高電力ディスクドライブ制御モジュール６５０ＨＰは、ホスト制御モジュールと直接通信する。ＬＰ及び／又はＨＰドライブ制御モジュールの一方又は両方がＳＯＣとして実装されてもよいし、いずれもＳＯＣとして実装されなくてもよい。図１６から分かるように、不揮発性メモリＩＦを有するＨＤＤ６９５は、ＬＰＤＤとして、及び／又は、ＬＰＤＤに追加して用いられてもよい。ホスト制御モジュール６５１は、不揮発性メモリＩＦを有するＨＤＤ６９５と、ホスト不揮発性メモリＩＦ６９３を介して通信する。ホスト制御モジュール６５１は、ホスト不揮発性メモリＩＦ６９３と一体にされてもよい。

図１７では、ダイレクトインターフェイス６８０との通信をサポートするインターフェイス６９０を有する１つの例示的なＬＰＤＤ６８２を示す。上述したように、インターフェイス６８０及び６９０は、周囲コンポーネント相互接続（ＰＣＩ）バス、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩＸ）バス、及び／又は、任意の他の好適なバス又はインターフェイスであってよい。ＬＰＤＤ６８２は、ＨＤＣ６９２、バッファ６９４、及び／又はプロセッサ６９６を含む。ＬＰＤＤ６８２は更に、上述したように、スピンドル／ＶＣＭドライバ６７６、読出し／書込みチャネル回路６７８、プラッタ６６２、スピンドルモータ６６５、読出し／書込みアーム６６８、読出し素子６６９、及び前置増幅器６７０を含む。或いは、ＨＤＣ６５３、バッファ６５６、及びプロセッサ６５８は組み合わされて、両方のドライブに用いられてもよい。同様に、スピンドル／ＶＣＭドライバ及び読出しチャネル回路も任意選択的に組み合わされてもよい。図１３−図１７に示す実施形態では、ＬＰＤＤの積極的なバッファリングを用いて性能が高められる。例えば、バッファを用いて、ホストデータバス上の最適速度のためにデータブロックサイズを最適化する。

従来のコンピュータシステムでは、ページングファイルは、コンピュータの揮発性メモリ内にフィットしないプログラム及び／又はデータファイルの一部を保持する、オペレーティングシステムによって用いられるＨＰＤＤ又はＨＰ不揮発性メモリ上の隠れファイルである。ページングファイル及び物理メモリ、又は、ＲＡＭは、コンピュータの仮想メモリを定義する。オペレーティングシステムは、必要に応じて、ページングファイルからメモリにデータを転送し、また、揮発性メモリからページングファイルにデータを戻し、新しいデータ用の場所を作る。ページングファイルは、スワップファイルとも呼ばれる。

図１８−図２０を参照するに、本発明は、ＬＰＤＤ、不揮発性メモリＩＦを有するＨＤＤ、及び／又は、フラッシュメモリといったＬＰ不揮発性メモリを用いて、コンピュータシステムの仮想メモリを増加する。図１８では、オペレーティングシステム７００は、ユーザが仮想メモリ７０２を定義できるようにする。動作時、オペレーティングシステム７００は、１以上のバス７０４を介して仮想メモリ７０２のアドレスを選択する。仮想メモリ７０２は、揮発性メモリ７０８と、フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、及び／又は、ＬＰＤＤといったＬＰ不揮発性メモリ７１０の両方を含む。

図１９を参照するに、オペレーティングシステムは、ユーザがＬＰ不揮発性メモリ７１０の一部又は全部をページングメモリとして割り当て、仮想メモリを増加できるようにする。制御は、ステップ７２０において開始する。ステップ７２４において、オペレーティングシステムは、追加のページングメモリが要求されているか否かを判断する。要求されていないと判断される場合、ステップ７２４に戻る。要求されていると判断される場合、オペレーティングシステムは、ステップ７２８において、ＬＰ不揮発性メモリの一部をページングファイル使用に割当て、それにより、仮想メモリを増加する。

図２０では、オペレーティングシステムは、追加のＬＰ不揮発性メモリをページングメモリとして用いる。制御は、ステップ７４０において開始する。ステップ７４４において、オペレーティングシステムがデータ書込みオペレーションを要求しているか否かが判断される。要求していると判断される場合、ステップ７４８に進み、揮発性メモリの容量が超過されたか否かを判断する。超過していないと判断される場合、ステップ７５０において、揮発性メモリが書込みオペレーションに用いられる。ステップ７４８において、超過していると判断される場合、ステップ７５４において、データはＬＰ不揮発性メモリ内のページングファイルに記憶される。ステップ７４４において、データ書込みオペレーションを要求していないと判断される場合、ステップ７６０に進み、データ読出しが要求されているか否かを判断する。要求されていないと判断される場合、ステップ７４４に戻る。要求さていると判断される場合、ステップ７６４において、アドレスがＲＡＭアドレスに対応するか否か判断される。ステップ７６４において、アドレスがＲＡＭアドレスに対応すると判断される場合、ステップ７６４において、揮発性メモリからデータが読み出され、ステップ７４４に進む。ステップ７６４においてアドレスがＲＡＭアドレスに対応しないと判断される場合、ステップ７７０において、ＬＰ不揮発性メモリ内のページングファイルからデータが読み出され、ステップ７４４に進む。

当然ながら、フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、及び／又はＬＰＤＤといったＬＰ不揮発性メモリを用いて仮想メモリのサイズを増加することは、ＨＰＤＤを用いるシステムに比べてコンピュータの性能を増加させる。更に、電力消費量は、ページングファイルにＨＰＤＤを用いるシステムより低い。ＨＰＤＤは、その大きいサイズによって追加のスピンアップ時間を必要とし、これは、スピンアップレイテンシを有さないフラッシュメモリ、及び／又は、短いスピンアップ時間及び低電力消費量を有するＬＰＤＤ又は不揮発性メモリＩＦを有するＬＰＤＤ ＨＤＤと比べてデータアクセス時間を増加してしまう。

図２１を参照するに、ディスクアレイ８０８と通信する１以上のサーバ及び／又はクライアント８０４を含む、独立したディスクによる冗長なアレイ（ＲＡＩＤ）システム８００を示す。１以上のサーバ及び／又はクライアント８０４は、ディスクアレイコントローラ８１２及び／又はアレイ管理モジュール８１４を含む。ディスクアレイコントローラ８１２及び／又はアレイ管理モジュール８１４は、データを受信し、ディスクアレイ８０８に対してデータの論理アドレスから物理アドレスへのマッピングを行う。ディスクアレイは、一般的に複数のＨＰＤＤ８１６を含む。

複数のＨＰＤＤ８１６があることにより、フォルトトレランス（冗長性）及び／又は向上されたデータアクセス速度が与えられる。ＲＡＩＤシステム８００は、ディスクアレイ８０８が１つの大きいハードディスクドライブであるかのように複数の個別のＨＰＤＤをアクセスする方法を提供する。ディスクアレイ８０８は、集合的に、数百Ｇｂから、数十から数百Ｔｂのデータ記憶を提供しうる。データは、様々な方法で複数のＨＰＤＤ８１６に記憶され、１つのドライブが故障した場合に全てのデータが失われるリスクを減少し、また、データアクセス時間を改善する。

ＨＰＤＤ８１６にデータを記憶する方法は、一般に、ＲＡＩＤレベルと呼ばれる。ＲＡＩＤレベル０又はディスクストライピングを含む様々なＲＡＩＤレベルがある。ＲＡＩＤレベル０のシステムでは、データは、複数のドライブに亘ってブロックで書込まれ、それにより、１つのドライブがデータブロックを書込み又は読出しする際に、次のドライブが次のブロックを探すことを可能にする。ディスクストライピングの利点は、アクセス速度が速いことと、アレイ容量をフルに活用できる点である。不利点は、フォルトトレランスがないことである。１つのドライブが故障すると、アレイの全コンテンツがアクセス不可となってしまう。

ＲＡＩＤレベル１、即ち、ディスクミラーリングは、各ドライブに一度ずつ書込みして書込みを２回行うことで冗長性を提供する。１つのドライブが故障しても、他方のドライブがデータの完全な複製を保持し、ＲＡＩＤシステムは、ユーザアクセス可能性に遅れなくミラードライブの使用に切り替わることが可能である。必要なドライブの数（２Ｎ）は増えるので、データアクセス速度を上げることができず費用がかかることが不利点である。しかし、ＲＡＩＤレベル１は、データの最良の保護を提供する。これは、１つのＨＰＤＤが故障した場合、アレイ管理ソフトウェアが単純に全てのアプリケーション要求を残ったＨＰＤＤにダイレクトすることによる。

ＲＡＩＤレベル３は、誤り訂正／回復のためにパリティ専用の追加ドライブを用いて複数のドライブに亘ってデータをストライピングする。ＲＡＩＤレベル５は、誤り回復のためにパリティだけではなくストライピングを提供する。ＲＡＩＤレベル５では、パリティブロックは、アレイの複数のドライブに分散され、これにより、複数のドライブに亘ってよりバランスの取れたアクセス負荷が可能となる。１つのドライブが故障した場合、パリティ情報を用いてデータを回復する。書込みサイクルが比較的遅い（各ブロック書込みに２つの読出しと２つの書込みが必要である）ことが不利点である。アレイ容量はＮ−１であり、最低でも３つのドライブが必要である。

ＲＡＩＤレベル０＋１は、パリティなしでのストリッピング（stripping）及びミラーリングが関連する。利点は、データアクセスが速いこと（ＲＡＩＤレベル０と同様）と、単一のドライブのフォルトトレランスがあること（ＲＡＩＤレベル１と同様）である。しかし、ＲＡＩＤレベル０＋１は、依然として、ディスクの数の２倍（ＲＡＩＤレベル１と同様）が必要である。当然ながら、アレイ８０８にデータを記憶するための他のＲＡＩＤレベル及び／又は方法もありうる。

図２２Ａ及び図２２Ｂを参照するに、本発明によるＲＡＩＤシステム８３４−１は、Ｘ個のＨＰＤＤを含むディスクアレイ８３６と、Ｙ個のＬＰＤＤを含むディスクアレイ８３８を含む。１以上のクライアント及び／又はサーバ８４０は、ディスクアレイコントローラ８４２及び／又はアレイ管理モジュール８４４を含む。別個のデバイス８４２及び８４４を示すが、これらのデバイスは、必要に応じて一体にされてもよい。当然ながら、Ｘは２以上であり、Ｙは１以上である。Ｘは、Ｙより大きくても、Ｙより小さくても、及び／又は、Ｙと同じであってもよい。例えば、図２２Ｂは、Ｘ＝Ｙ＝ＺであるＲＡＩＤシステム８３４−１´を示す。

図２３Ａ、図２３Ｂ、図２４Ａ、及び図２４Ｂを参照するに、ＲＡＩＤシステム８３４−２及び８３４−３を示す。図２３Ａでは、ＬＰＤＤディスクアレイ８３８は、サーバ／クライアント８４０と通信し、ＨＰＤＤディスクアレイ８３６は、ＬＰＤＤディスクアレイ８３８と通信する。ＲＡＩＤシステム８３４−２は、ＬＰＤＤディスクアレイ８３８を選択的に回避する管理バイパス経路を含みうる。当然ながら、Ｘは２以上であり、Ｙは１以上である。Ｘは、Ｙより大きくても、Ｙより小さくても、及び／又は、Ｙと同じであってもよい。例えば、図２３Ｂは、Ｘ＝Ｙ＝ＺであるＲＡＩＤシステム８３４−２´を示す。図２４Ａでは、ＨＰＤＤディスクアレイ８３６は、サーバ／クライアント８４０と通信し、ＬＰＤＤディスクアレイ８３８は、ＨＰＤＤディスクアレイ８３６と通信する。ＲＡＩＤシステム８３４−２は、ＬＰＤＤディスクアレイ８３８を選択的に回避する、点線８４５により示す管理バイパス経路を含んでよい。当然ながら、Ｘは２以上であり、Ｙは１以上である。Ｘは、Ｙより大きくても、Ｙより小さくても、及び／又は、Ｙと同じであってもよい。例えば、図２４Ｂは、Ｘ＝Ｙ＝ＺであるＲＡＩＤシステム８３４−３´を示す。用いたストラテジには、図２３Ａ−図２４Ｂにおける書込みスルー及び／又は書き戻しが含まれうる。

アレイ管理モジュール８４４及び／又はディスクコントローラ８４２は、ＬＰＤＤディスクアレイ８３８を用いて、ＨＰＤＤディスクアレイ８３６の電力消費量を減少させる。一般に、図２１に示す従来のＲＡＩＤシステムにおけるＨＰＤＤディスクアレイ８０８は、動作時、常にオンにされて、要求されたデータアクセス時間をサポートする。当然ながら、ＨＰＤＤディスクアレイ８０８は、比較的大量の電力を消費する。更に、大量のデータがＨＰＤＤディスクアレイ８０８に記憶されるので、ＨＰＤＤのプラッタは、一般に、可能な限り大きく、これは、高容量のスピンドルモータを必要とし、平均的に読出し／書込みアームがより遠くに動くのでデータアクセス時間を増加してしまう。

本発明では、図６−図１７とともに説明した技術を、図２２Ｂに示すＲＡＩＤシステム８３４に選択的に用いて、電力消費量及びデータアクセス時間を減少する。図２２Ａ及び図２３Ａ−図２４Ｂに図示しないが、本発明の他のＲＡＩＤシステムもこの技術を用いうる。つまり、図６及び図７Ａ−図７Ｄにおいて説明したＬＵＢモジュール３０４、適応型記憶モジュール３０６、及び／又はＬＰＤＤメンテナンスモジュールを、ディスクアレイコントローラ８４２及び／又はアレイ管理コントローラ８４４によって選択的に実装して、ＬＰＤＤディスクアレイ８３８にデータを選択的に記憶して、電力消費量及びデータアクセス時間を減少する。図８Ａ−図８Ｃ、図９、及び図１０において説明した適応型記憶制御モジュール４１４も、ディスクアレイコントローラ８４２及び／又はアレイ管理コントローラ８４４によって選択的に実装されて、電力消費量及びデータアクセス時間を減少してもよい。図１１Ａ−図１１Ｃ及び図１２において説明したドライブ電力低減モジュール５２２も、ディスクアレイコントローラ８４２及び／又はアレイ管理コントローラ８４４によって実装され、電力消費量及びデータアクセス時間を減少してもよい。更に、図１３−図１７に示すマルチドライブシステム及び／又はダイレクトインターフェイスがＨＰＤＤディスクアレイ８３６内の１以上のＨＰＤＤで実施されて機能性を高め、電力消費量及びアクセス時間を減少してもよい。

図２５を参照するに、記憶装置８５４、記憶リクエスタ８５８、ファイルサーバ８６２、及び通信システム８６６を含む、従来技術によるネットワーク接続ストレージ（ＮＡＳ）システム８５０を示す。記憶装置８５４は、一般に、ディスクドライブ、ＲＡＩＤシステム、テープドライブ、テープライブラリ、光ドライブ、ジュークボックス、及び共有される任意の他の記憶装置を含む。記憶装置８５４は、必ずしもそうである必要はないが、オブジェクト指向型デバイスであることが好適である。記憶装置８５４は、リクエスタ８５８によるデータの記憶及び取出しのためのＩ／Ｏインターフェイスを含みうる。リクエスタ８５８は、一般に、記憶装置８５４を共有する及び／又は記憶装置８５４に直接アクセスするサーバ及び／又はクライアントを含む。

ファイルサーバ８６２は、要求認証及びリソースロケーションといった管理及びセキュリティ機能を行う。記憶装置８５４は、管理命令についてファイルサーバ８６２に依存し、リクエスタ８５８は、ファイルサーバ８６２がリクエスタの責任を担う限り、記憶管理はしない。小型のシステムでは、専用ファイルサーバが好ましくない場合がある。このような状況では、リクエスタが、ＮＡＳシステム８５０の動作を監督する責任を担う場合がある。従って、ファイルサーバ８６２及びリクエスタ８５８はともに、管理モジュール８７０及び８７２をそれぞれ含むものとして示すが、どちらか一方及び／又は両方が設けられてもよい。通信システム８６６は物理的なインフラストラクチャであり、これを介して、ＮＡＳシステム８５０のコンポーネントは通信する。このシステムは、ネットワーク及びチャネルの両方のプロパティ、ネットワークにおける全てのコンポーネントを接続する能力、チャネル内で一般的に見受けられる低レイテンシを有することが好適である。

ＮＡＳシステム８５０に電力が供給されると、記憶装置８５４は、互いに、又は、ファイルサーバ８６２、１以上のリクエスタ８５８、及び／又は、通信システム８６６といった共通の基準点に対して識別する。通信システム８６６は、一般に、このために使用することのできるネットワーク管理技術を提供し、これは、通信システムに関連付けられた媒体に接続することによりアクセスすることができる。記憶装置８５４及びリクエスタ８５８は媒体にログオンする。動作設定の決定を望む任意のコンポーネントが、全ての他のコンポーネントを識別するために媒体サービスを利用することができる。ファイルサーバ８６２からは、リクエスタ８５８は、アクセスすることのできる記憶装置８５４の存在を知り、記憶装置８５４は、別の装置を検索しなければならない場合に、又は、バックアップといった管理サービスを起動されなければならない場合に、どこに行けばいいのかを知る。同様に、ファイルサーバ８６２は、媒体サービスから記憶装置８５４の存在を知ることができる。特定のインストールのセキュリティに依存して、リクエスタは、一部の機器へのアクセスが拒否される場合もある。リクエスタは、複数のアクセス可能な記憶装置から、ファイル、データベース、及び、利用可能なフリースペースを特定することができる。

同時に、各ＮＡＳコンポーネントは、ファイルサーバ８６２に対して、各コンポーネントが知りたい任意の特別な検討事項を特定することができる。任意のデバイスレベルサービス属性を一度ファイルサーバ８６２に通信することができ、そこから、全ての他のコンポーネントが属性について知ることができる。例えば、リクエスタは、起動後の追加の記憶の導入について通知されることを望む場合があり、これは、リクエスタがファイルサーバ８６２にログオンすると属性セットによってトリガされうる。ファイルサーバ８６２は、このことを、新しい記憶装置が構成に追加されるたびに自動的に行うことが可能であり、例えば、ＲＡＩＤ５であること、ミラーリングされたこと等を示す重要な特徴を伝えることが含まれる。

リクエスタがファイルを開かなくてはならない場合、記憶装置８５４に直接行くことが可能である場合も、又は、許可及びロケーション情報のためにファイルサーバに行かなくてはならない場合もある。ファイルサーバ８５４が記憶装置へのアクセスを制御する度合いは、インストールのセキュリティ要件に応じる。

図２６を参照するに、記憶装置９０４、リクエスタ９０８、ファイルサーバ９１２、及び通信システム９１６を含む、本発明によるネットワーク接続ストレージ（ＮＡＳ）システム９００を示す。記憶装置９０４は、図６−図１９で説明したＲＡＩＤシステム８３４及び／又はマルチディスクドライブシステム９３０を含む。記憶装置９０４は更に、一般に、ディスクドライブ、ＲＡＩＤシステム、テープドライバ、テープライブラリ、光ドライブ、ジュークボックス、及び／又は、上述したように共有される任意の他の記憶装置を含みうる。当然ながら、改良されたＲＡＩＤシステム及び／又はマルチディスクドライブシステム９３０を用いることで、ＮＡＳシステム９００の電力消費量及びデータアクセス時間は減少される。

図２７を参照するに、不揮発性メモリ及びディスクドライブインターフェイスコントローラを組み込んだディスクドライブコントローラを示す。即ち、図２７のＨＤＤは、不揮発性メモリインターフェイスを有する（ここでは、不揮発性メモリインターフェイス（ＩＦ）を有するＨＤＤと呼ぶ）。図２７の装置は、ＨＤＤを、ホストデバイスの既存不揮発性メモリインターフェイス（ＩＦ）に接続して追加の不揮発性記憶装置を提供することを可能にする。

ディスクドライブコントローラ１１００は、ホスト１１０２及びディスクドライブ１１０４と通信する。不揮発性メモリＩＦを有するＨＤＤは、ディスクドライブコントローラ１１００とディスクドライブ１１０４を含む。ディスクドライブ１１０４は、一般に、ＡＴＡ、ＡＴＡ−ＣＥ、又はＩＤＥタイプのインターフェイスを有する。ディスクドライブコントローラ１１００には、補助不揮発性メモリ１１０６が結合され、この補助不揮発性メモリは、ディスクドライブコントローラ用のファームウェアコードを記憶する。この場合、ホスト１１０２（ここでは、単一のブロックとして図示するが）は、一般に、市販される不揮発性メモリデバイスを接続するための業界標準不揮発性メモリスロット（コネクタ）における関連のコンポーネントを含み、このスロットは、ホスト内の標準不揮発性メモリコントローラに接続される。このスロットは、一般に、ＭＭＣ（マルチメディアカード）、ＳＤ（セキュアデータ）、ＳＤとＭＭＣの組み合わせであるＳＤ／ＭＭＣ、ＨＳ−ＭＭＣ（高速ＭＭＣ）、ＳＤとＨＳ−ＭＭＣの組み合わせであるＳＤ／ＨＳ−ＭＭＣ、及びメモリスティックといった標準タイプのいずれにも適合する。このリストに限定されない。

一般的な用途は、不揮発性メモリインターフェイスを介して組み込み不揮発性メモリと通信する１つのアプリケーションプロセッサを有する、ＭＰ３音楽プレイヤ又はセル式電話ハンドセットといったポータブルコンピュータ又は消費者電子デバイスである。不揮発性メモリインターフェイスは、フラッシュインターフェイス、ＮＡＮＤフラッシュインターフェイス、及び／又は、他の好適な不揮発性半導体メモリインターフェイスを含んでよい。この開示では、不揮発性半導体メモリではなく、不揮発性半導体メモリに代わるハードディスクドライブ又は他のタイプのディスクドライブが提供され、そのインターフェイス信号を用いる。開示した方法は、ディスクドライブに不揮発性メモリのようなインターフェイスを提供し、それにより、通常はフラッシュメモリしか受け入れないホストシステムにディスクドライブを組み込むことが容易になる。記憶装置として用いた場合に、フラッシュメモリにはないディスクドライブの利点は、特定の費用に対して大幅に大きい記憶容量があることである。

開示したインターフェイスコントローラを用いてディスクドライブを組み込むには、ホスト不揮発性メモリコントローラファームウェア及びソフトウェアに最小限の変更を行うことだけでよい。更に、最小限のコマンドオーバーヘッドが提供される。更に、有利なことに、ホストとディスクドライブとの間で転送される論理ブロックの数について、任意の特定の読出し又は書込みオペレーションに対しデータ転送が無制限に行われる。ホストによって、ディスクドライブのセクタカウントが提供される必要がない。

特定の実施形態では、ディスクドライブ１１０４は、スモール・フォーム・ファクタ（ＳＦＦ）ハードディスクドライブでありうる。これは、一般に、６５０×１５×７０ｍｍの物理サイズを有する。このようなＳＳＦハードディスクドライブの一般的なデータ転送速度は、２５ｍｂ／秒である。

図２７のディスクドライブコントローラ１１００の機能を以下に説明する。ディスクドライブコントローラ１１００は、インターフェイスコントローラ１１１０を含み、これは、ホストシステム１１０２に対して、１４ラインバスを有するフラッシュメモリコントローラとなる。インターフェイスコントローラ１１１０は更に、ホストコマンド解釈と、ホスト１１０２とバッファマネジャ１１１２との間のデータフロー制御の機能を行う。バッファマネジャ回路１１１２は、メモリコントローラ１１１６を介して、インターフェイスコントローラ１１００と同じチップの一部として含まれても別個のチップに含まれてもよいＳＲＡＭ又はＤＲＡＭバッファ１１１８でありうる実際のバッファ（メモリ）を制御する。バッファマネジャは、以下に更に説明するバッファリング特徴を提供する。

バッファマネジャ１１１２は更に、トラックフォーマット生成及び欠陥管理の機能を行うプロセッサインターフェイス／サーボ及びＩＤレス／欠陥マネジャ（ＭＰＩＦ／ＳＡＩＬ／ＤＭ）回路１１２２に接続される。ＭＰＩＦ／ＳＡＩＬ／ＤＭ回路１１２２は、高度高性能バス（ＡＨＢ）１１２６に接続する。ＡＨＢバス１１２６には、ラインキャッシュ１１２８及びプロセッサ１１３０が接続され、密結合メモリ（ＴＣＭ）１１３４が、プロセッサ１１３０に関連付けられる。プロセッサ１１３０は、組み込みプロセッサによってもマイクロプロセッサによっても実装されてよい。ラインキャッシュ１１２８は、コード実行レイテンシを低減することを目的とする。ラインキャッシュは、外部のフラッシュメモリ１１０６に接続されてもよい。

ディスクドライブコントローラ１１００における残りのブロックは、ディスクドライブをサポートする機能を行い、サーボコントローラ１１４０、ディスクフォーマッタ及び誤り訂正回路１１４２、及び、読出しチャネル回路１１４４を含む。読出しチャネル回路は、ディスクドライブ１１０４内の前置増幅回路に接続する。１４ライン並列バスのうち８ライン（０−７）が双方向の入出力（Ｉ／Ｏ）データを運びうる。残りのラインは、それぞれ、コマンドＣＬＥ、ＡＬＥ、／ＣＥ、／ＲＥ、／ＷＥ、及びＲ／Ｂを運びうる。

図２８を参照するに、図２７のインターフェイスコントローラをより詳細に示す。インターフェイスコントローラ１１１０は、フラッシュコントローラ（flash_ctl）ブロック１１５０、フラッシュレジスタ（flash_reg）ブロック１１５２、フラッシュＦＩＦＯラッパ（flash_fifo_wrapper）ブロック１１５４、及び、フラッシュシステム同期化（flash_sys_syn）ブロック１１５６を含む。

フラッシュレジスタブロック１１５２は、レジスタアクセスに用いられる。レジスタは、プロセッサ１１３０及びホスト１１０２によりプログラムされたコマンドを記憶する。フラッシュコントローラ１１５０内のフラッシュステートマシーン（図示せず）が、ホスト１１０２からの入来コマンドをデコードし、ディスクドライブコントローラ１１００を制御する。フラッシュＦＩＦＯラッパ１１５４は、ＦＩＦＯを含み、これは、３２×３２の双方向性の非同期ＦＩＦＯにより実現されうる。ＦＩＦＯは、バッファマネジャインターフェイス（ＢＭ ＩＦ）を介するバッファマネジャ１１１２への／バッファマネジャ１１１２からのデータの転送／受信のためのデータ及び制御信号を生成する。ＦＩＦＯの転送方向は、フラッシュレジスタ１１５２内に記憶されるコマンドによって制御されうる。フラッシュシステム同期化ブロック１１５６は、制御信号を、インターフェイスコントローラとバッファマネジャインターフェイス間で同期させる。フラッシュシステム同期化ブロックは更に、フラッシュＦＩＦＯラッパ１１５４用のカウンタクリアパルス（clk2_clr）を生成する。

フラッシュコントローラ１１５０は、インターフェイス信号ラインを制御して、ＬＰＤＤのランダム読出しを実現する。フラッシュコントローラ１１５０は、インターフェイス信号ラインを制御して、ＬＰＤＤのランダム書込みを制御しうる。フラッシュコントローラ１１５０は、インターフェイス信号ラインを制御してＬＰＤＤのシーケンシャル読出しを実現しても、インターフェイス信号ラインを制御してＬＰＤＤのシーケンシャル書込みを実現してもよい。フラッシュコントローラ１１５０は、インターフェイス信号ラインを制御して、制御モジュールとＬＰＤＤとの間のコマンドの転送を実現しうる。フラッシュコントローラ１１５０は、ＬＰＤＤコマンドのセットを、フラッシュメモリコマンドの対応するセットにマッピングしうる。

レジスタメモリ１１５２は、プロセッサバスを介して、インターフェイスコントローラ及びＬＰＤＤプロセッサと通信する。レジスタメモリ１１５２は、ＬＰＤＤプロセッサ及び制御モジュールによりプログラムされたコマンドを記憶する。フラッシュコントローラ１１５０は、ＬＰＤＤからの読出しデータを、バッファメモリに記憶して、制御モジュールとＬＰＤＤとの間のデータ転送速度における違いを相殺し、データレディ信号を制御モジュールに送信して、メモリバッファ内にデータがあることを示しうる。

フラッシュコントローラ１１５０は、制御モジュールからの書込みデータを、バッファメモリに記憶して、制御モジュールとＬＰＤＤとの間のデータ転送速度における違いを相殺しうる。フラッシュコントローラ１１５０は、データレディ信号を制御モジュールに送信して、メモリバッファ内にデータがあることを示しうる。

図２９を参照するに、フラッシュインターフェイスを有するマルチディスクドライブシステムの機能ブロックを、１２００において概略的に示す。先の説明はフラッシュインターフェイスを有する１つのディスクドライブ（例えば、低電力又は高電力ディスクドライブ）の使用に関するものであったが、複数のディスクドライブを、フラッシュインターフェイスを介して接続することができる。より具体的には、フラッシュインターフェイスを有するマルチディスクドライブシステム１２００は、ホスト１２０２のフラッシュインターフェイスと通信するホストフラッシュインターフェイス１２０６を含む。ホストフラッシュインターフェイス１２０２は、上述したように動作する。ドライブ制御モジュール１２０８は、ＨＰＤＤ１２２０及びＬＰＤＤ１２２２の一方又は両方を選択的に動作させるか、又は、いずれも動作させない。低電力及び高電力モードのオペレーションに関して上述した制御技術は、ドライブ制御モジュール１２０８によって行うことができる。一部の実施形態では、ホストフラッシュインターフェイス１２０６は、ホストの電力モードを感知する、及び／又は、ホスト１２０２の電力モードを識別する情報を受信する。

図３０を参照するに、図３０のマルチディスクドライブにより行われるステップを説明するフローチャートを示す。ステップ１２３０において制御が開始する。ステップ１２３２において、ホストがオンであるか否か判断される。ステップ１２３２においてホストがオンであると判断される場合、ステップ１２３４において、ホストは高電力モードにあるか否かが判断される。ステップ１２３４において、ホストは高電力モードにあると判断される場合、ステップ１２３６において、必要に応じて、ＬＰＤＤ１２２２及び／又はＨＰＤＤ１２２０に電力が供給される。ステップ１２３４において、ホストは高電力モードにないと判断される場合、ステップ１２３８において、ホストは低電力モードにあるか否かが判断される。ステップ１２３８において、ホストは低電力モードにあると判断される場合、ステップ１２４０において、ＨＰＤＤがオフにされ、必要に応じてＬＰＤＤを動作させて電力を節約する。（高電力モードにある場合）ステップ１２３８に進み、低電力モードにある場合、ステップ１２４０に進み、最後にステップ１２３２に戻る。

当然ながら、上述したようなフラッシュインターフェイスを有するＨＤＤは、上述したように、フラッシュインターフェイスを有するマルチディスクドライブを用いることができる。また、ＬＰＤＤ及びＨＰＤＤを有するシステムに関して上述した制御技術はいずれも図２９に示すフラッシュインターフェイスを有するマルチディスクドライブに用いることができる。ＬＰＤＤ又はＨＰＤＤは、上述したいずれの実施形態において、任意のタイプの低電力不揮発性メモリによって置換可能である。例えば、ＬＰＤＤ又はＨＰＤＤは、次に限定しないが、フラッシュメモリといった任意の好適な不揮発性半導体メモリによって置換可能である。同様に、上述した任意の実施形態において記載した低電力不揮発性メモリは、低電力ディスクドライブによって置換可能である。一部の実施形態では、フラッシュメモリを用いるとして記載したが、任意のタイプの不揮発性半導体メモリを用いることができる。

当業者であれば、本発明の広義の教示内容は様々な形式で実施しうることは理解できよう。従って、本発明は、特定の例に関連して説明したが、本発明の範囲はそれらに限定されるべきではなく、これは、図面、明細書、及び特許請求の範囲を研究した後では、当業者には他の変形が明らかであることによる。

Claims (42)

1. 低電力モード及び高電力モードを有するデバイスのデータ記憶システムであって、
   不揮発性半導体メモリインターフェイスを含み、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を有する低電力（ＬＰ）不揮発性メモリと、
   前記デバイスと通信する高電力（ＨＰ）不揮発性メモリと、
   を備えるデータ記憶システム。
2. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含むキャッシュ制御モジュールを更に備え、
   前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、前記適応型記憶モジュールは、前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する、請求項１に記載のデータ記憶デバイス。
3. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信するＨＰ ＨＤＤを含む、請求項２に記載のデータ記憶システム。
4. 前記適応判断は、前記書込みデータの以前の使用に関連付けられる電力モード、前記書込みデータのサイズ、前記書込みデータを最後に使用した日付、及び前記書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく、請求項２に記載のデータ記憶システム。
5. 前記ＬＰ ＨＤＤは、１．８インチ以下の直径を有する１以上のプラッタを含み、
   前記ＨＰ不揮発性メモリは、１．８インチより大きい直径を有する１以上のプラッタを含むハードディスクドライブを有する、請求項１に記載のデータ記憶システム。
6. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含むキャッシュ制御モジュールを更に備え、
   前記低電力モード時に前記ＨＰ不揮発性メモリから読出しデータが読み出され、前記読出しデータがシーケンシャルアクセスデータファイルを含む場合、前記ドライブ電力低減モジュールは、前記ＨＰ不揮発性メモリから前記ＬＰ不揮発性メモリに前記読出しデータの複数のセグメントを転送するバースト期間を計算する、請求項１に記載のデータ記憶システム。
7. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信するＨＰ ＨＤＤを含む、請求項６に記載のデータ記憶システム。
8. 前記ドライブ電力低減モジュールは、前記バースト期間を選択して、前記低電力モード時に前記読出しデータが再生される間の電力消費量を低減する、請求項６に記載のデータ記憶システム。
9. 前記ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む、請求項６に記載のデータ記憶システム。
10. 前記バースト期間は、前記ＬＰ ＨＤＤのスピンアップ時間、前記ＨＰＤＤのスピンアップ時間、前記ＬＰ ＨＤＤの電力消費量、前記ＨＰＤＤの電力消費量、前記読出しデータの再生長、及び、前記ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく、請求項９に記載のデータ記憶システム。
11. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含むオペレーティングシステムを更に備え、
    前記低電力モード時に前記ＨＰ不揮発性メモリから読出しデータが読み出され、前記読出しデータがシーケンシャルアクセスデータファイルを含む場合、前記ドライブ電力低減モジュールは、前記ＨＰ不揮発性メモリから前記ＬＰ不揮発性メモリに前記読出しデータの複数のセグメントを転送するバースト期間を計算する、請求項１に記載のデータ記憶システム。
12. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む、請求項１１に記載のデータ記憶システム。
13. 前記ドライブ電力低減モジュールは、前記バースト期間を選択して、前記低電力モード時に前記読出しデータが再生される間の電力消費量を低減する、請求項１１に記載のデータ記憶システム。
14. 前記ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む、請求項１１に記載のデータ記憶システム。
15. 前記バースト期間は、前記ＬＰ ＨＤＤのスピンアップ時間、前記ＨＰＤＤのスピンアップ時間、前記ＬＰ ＨＤＤの電力消費量、前記ＨＰＤＤの電力消費量、前記読出しデータの再生長、及び、前記ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく、請求項１４に記載のデータ記憶システム。
16. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含むホスト制御モジュールを更に備え、
    前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、前記適応型記憶モジュールは、前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する、請求項１に記載のデータ記憶システム。
17. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む、請求項１６に記載のデータ記憶システム。
18. 前記適応判断は、前記書込みデータの以前の使用に関連付けられる電力モード、前記書込みデータのサイズ、前記書込みデータを最後に使用した日付、及び前記書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく、請求項１６に記載のデータ記憶システム。
19. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、ドライブ電力低減モジュールを含むホスト制御モジュールを更に備え、
    前記低電力モード時に前記ＨＰ不揮発性メモリから読出しデータが読み出され、前記読出しデータがシーケンシャルアクセスデータファイルを含む場合、前記ドライブ電力低減モジュールは、前記ＨＰ不揮発性メモリから前記ＬＰ不揮発性メモリに前記読出しデータの複数のセグメントを転送するバースト期間を計算する、請求項１に記載のデータ記憶システム。
20. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む、請求項１９に記載のデータ記憶システム。
21. 前記ドライブ電力低減は、前記バースト期間を選択して、前記低電力モード時に前記読出しデータが再生される間の電力消費量を低減する、請求項１９に記載のデータ記憶システム。
22. 前記ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む、請求項１９に記載のデータ記憶システム。
23. 前記バースト期間は、前記ＬＰ ＨＤＤのスピンアップ時間、前記ＨＰＤＤのスピンアップ時間、前記ＬＰ ＨＤＤの電力消費量、前記ＨＰＤＤの電力消費量、前記読出しデータの再生長、及び、前記ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく、請求項２２に記載のデータ記憶システム。
24. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリと通信し、適応型記憶モジュールを含むオペレーティングシステムを更に備え、
    前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、前記適応型記憶モジュールは、前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する、請求項１に記載のデータ記憶システム。
25. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスと通信するＨＰ ＨＤＤを含む、請求項２４に記載のデータ記憶システム。
26. 前記適応判断は、前記書込みデータの以前の使用に関連付けられる電力モード、前記書込みデータのサイズ、前記書込みデータを最後に使用した日付、及び前記書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく、請求項２４に記載のデータ記憶システム。
27. 低電力モード及び高電力モードを有するデバイスのデータ記憶システムを動作させる方法であって、
    不揮発性半導体メモリインターフェイスを有し、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信する低電力ハードディスクドライブ（ＬＰ ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを提供する段階と、
    高電力（ＨＰ）不揮発性メモリを提供する段階と、
    前記デバイスの選択された電力モードに基づいて前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリから少なくとも１つを選択する段階と、
    を含む方法。
28. 前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかに書込みデータが書込まれる場合、前記ＬＰ不揮発性メモリ及び前記ＨＰ不揮発性メモリのどちらかを選択する適応記憶判断を生成する段階を更に含む、請求項２７に記載の方法。
29. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信するＨＰ ＨＤＤを含む、請求項２８に記載の方法。
30. 前記適応判断は、前記書込みデータの以前の使用に関連付けられる電力モード、前記書込みデータのサイズ、前記書込みデータを最後に使用した日付、及び前記書込みデータの手動オーバライドステータスのうち少なくとも１つに基づく、請求項２９に記載の方法。
31. 前記低電力モード時に前記ＨＰ不揮発性メモリから読出しデータが読み出され、前記読出しデータがシーケンシャルアクセスデータファイルを含む場合、前記ＨＰ不揮発性メモリから前記ＬＰ不揮発性メモリに前記読出しデータの複数のセグメントを転送するバースト期間を計算する段階を更に含む、請求項２７に記載の方法。
32. 前記ＨＰ不揮発性メモリは、前記不揮発性半導体メモリインターフェイスを介して前記デバイスと通信するＨＰ ＨＤＤを含む、請求項３１に記載の方法。
33. 前記バースト期間を選択して、前記低電力モード時に前記読出しデータが再生される間の電力消費量を低減する段階を更に含む、請求項３１に記載の方法。
34. 前記ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む、請求項３１に記載の方法。
35. 前記バースト期間は、前記ＬＰ ＨＤＤのスピンアップ時間、前記ＨＰＤＤのスピンアップ時間、前記ＬＰ ＨＤＤの電力消費量、前記ＨＰＤＤの電力消費量、前記読出しデータの再生長、及び、前記ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく、請求項３４に記載の方法。
36. 前記低電力モード時に前記ＨＰ不揮発性メモリから読出しデータが読み出され、前記読出しデータがシーケンシャルアクセスデータファイルを含む場合、前記ＨＰ不揮発性メモリから前記ＬＰ不揮発性メモリに前記読出しデータの複数のセグメントを転送するバースト期間を計算する段階を更に含む、請求項２７に記載の方法。
37. 前記ＨＰ不揮発性メモリは、前記フラッシュインターフェイスと通信するＨＰ ＨＤＤを含む、請求項３６に記載の方法。
38. 前記バースト期間を選択して、前記低電力モード時に前記読出しデータが再生される間の電力消費量を低減する段階を更に含む、請求項３６に記載の方法。
39. 前記ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む、請求項３６に記載の方法。
40. 前記バースト期間は、前記ＬＰ ＨＤＤのスピンアップ時間、前記ＨＰＤＤのスピンアップ時間、前記ＬＰ ＨＤＤの電力消費量、前記ＨＰＤＤの電力消費量、前記読出しデータの再生長、及び、前記ＬＰ ＨＤＤの容量のうち少なくとも１つに基づく、請求項３９に記載の方法。
41. 前記不揮発性半導体メモリインターフェイスは、フラッシュメモリインターフェイスを含む、請求項１に記載のデータ記憶システム。
42. 前記不揮発性半導体メモリインターフェイスは、フラッシュメモリインターフェイスを含む、請求項２７に記載の方法。

Images