JP2009536382A - 記憶装置 - Google Patents

Abstract

不揮発性記憶装置（２）は、少なくとも１つの不揮発性メモリモジュール（４）と、少なくとも１つの不揮発性メモリモジュール（４）のための供給電圧を一時的に保持するための電気バッファ（６）とを含む。マイクロプロセッサ（２７）は、記憶装置（２）に並列接続もしくは直列接続される、または、記憶装置（２）を含むことが可能である。

Description

本発明は、特許請求の範囲に記載の請求項１に基づく記憶装置と、特許請求の範囲に記載の請求項９に基づくマイクロプロセッサ装置、すなわち、車両の制御装置とに関する。
制御装置が非作動となる場合に、多くの場合、保持されるべきデータが制御装置に格納される必要がある。本発明は、特に、別のメモリモジュールへのデータ格納の形態に関する。

特許請求の範囲に記載の請求項１の概念の形態に基づく記憶装置は、独国特許出願公開第４３１７１７５号明細書において公知である。欧州特許第１２５２８２７号明細書は、揮発性半導体メモリ（Halbleiterspeicher）の電圧供給のための構成を示している。さらに、独国出願公開第１０００３００６号明細書において、マイクロプロセッサと分かれているＲＡＭ記憶領域にフィルタ係数（Filterkoeffizient）が格納される、信号処理および格納のための構成および方法が開示されている。

さらに、別のモジュール（ＥＥＰＲＯＭ等）に、格納されるべき不揮発性データを格納することが、実際の経験から公知である。この場合、データは、バス等の通信線を介してこのモジュールに伝送される。この伝送、および不揮発性格納する工程は、特定の期間を要する。この期間中に制御装置の供給電圧が遮断された場合には、格納工程も中断され、メモリモジュールのデータは不完全で不整合（inkonsistent）になる。このことを防止するために、従来では、アプリケーションが駆動するマイクロプロセッサ（アプリケーション・マイクロプロセッサ）内のソフトウェアにより制御されて、データの整合性および完全性を保障するためのコストがかかる措置（ＥＥＰＲＯＭへの重複格納、アプリケーション・マイクロプロセッサでの一時的なデータ保持等）が講じられてきた。しかし現在のところ、通常では、データ喪失（Datenverlust）の発生が無くなっていない。データ喪失は、フィールド戻り（Feldruecklauf）や故障検査へと繋がる。

本発明の課題は、記憶装置と通信するマイクロプロセッサ（アプリケーション・マイクロプロセッサ）においてコストがかかる制御ソフトウェアを利用せずに、安全で一貫したデータ格納を許容する不揮発性記憶装置を提供することにある。

本課題は、少なくとも１つの不揮発性メモリモジュールと、少なくとも１つの不揮発性メモリモジュールのための供給電圧を一時的に保持するための電気バッファとを含む、データを不揮発性格納するための不揮発性記憶装置によって解決される。特に、本課題は、電圧を一時的に保持する、インテリジェント・メモリモジュール（intelligenter Speicherbaustein）によって解決される。

その際、本発明の本質的な主題は、少なくとも１つの不揮発性メモリモジュールのための供給電圧を一時的に保持するための電気バッファを設けることにある。

不揮発性メモリモジュールを、以下では単に「メモリモジュール」（“Speicherbaustein”）と呼称する。

本装置の好適な実施形態は、特許請求の範囲に記載の請求項２〜請求項１０に示されている。

本発明は、不揮発性メモリモジュールにおいて、データの安全性およびデータの整合性が保障されるので、アプリケーション・マイクロプロセッサによるコストがかかるソフトウェア・データ保護措置が省略されうる、という利点を有する。従って、より多くの記憶装置および実行時間（Laufzeit）が、マイクロプロセッサ内のアプリケーション（Anwendungen）のために提供される。制御装置のための開発コストおよび量産管理における故障検査が、明らかにより少なくなる。

本発明の実施形態によれば、少なくとも１つのメモリモジュールは、それ自体のバッファリングにより、それ自身の供給電圧を獲得する。アプリケーション・マイクロプロセッサのエネルギー需要よりメモリモジュールのエネルギー需要の方が基本的に小さいため、この一時的な保持は、アプリケーション・マイクロプロセッサの供給の一時的な保持に比較して著しく安価である。

本発明の実施形態によれば、メモリモジュールは、アプリケーション・マイクロプロセッサに比較して、データ格納およびデータ提示を単独で行なう。その際、メモリモジュールは、格納工程が中断された際に単独でデータの安全性および整合性のために対処する。

本発明は、以下において実施形態を用いて詳細に解説される。

図１〜図４は、不揮発性メモリモジュール（Speicherbaustein）４と、少なくとも１つの不揮発性メモリモジュール４のための供給電圧を一時的に保持するための電気バッファ(elektrischer Puffer)６とを含む、不揮発性データを格納するための不揮発性記憶装置(Speichervorrichtung)２を示している。供給電圧は、図では供給接続端子（Versorgungsanschluss）として表示されている適切なエネルギー源８によって供給される。

不揮発性メモリモジュール４は、不揮発性データ記憶装置（Datenspeicher）１０を含んでいる。不揮発性データ記憶装置１０は、例えば、１つまたは複数のＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）によって形成されることができる。

特に、電気バッファ６は、不揮発性メモリモジュール４の供給電圧のみを一時的に保持する。

不揮発性記憶装置２の実施形態によれば、電気バッファ６は、電圧制御ユニット(Spannungsregelbaustein)１２を含んでいる（図１）。特に、電気バッファ６が電圧制御ユニットで構成されることが構想可能である。

不揮発性記憶装置２の更なる別の実施形態によれば、電気バッファ６は、キャパシタンス部（Kapazitaet）１４と、直列抵抗器(Reihenwiderstand)１６とから構成される。キャパシタンス部１４は、例えば、コンデンサ（Kondensator）により形成されることが可能である。特に、キャパシタンス部１４は、不揮発性メモリモジュールに並列接続されている。特に、キャパシタンス部１４は、グランドに向かって、不揮発性メモリモジュールに並列接続されていることが可能である。図３に示されるように、直列抵抗器１６は、メモリモジュール４およびキャパシンタンス１４に直列接続されている。

通常駆動において、キャパシタンス部１４は、直列抵抗器１６を介して充電される。供給電圧が停止した場合には、メモリモジュール４は、キャパシタンス部１４により電圧が供給される。従って、場合によっては未だに進行中の格納工程を終了可能である。

図２に示されるように、電気バッファ６は、メモリモジュール４内に配置されることが可能である。さらに、図１および図３に示されるように、電気バッファ６は、メモリモジュール４の外部に配置されることも可能である。

データ伝送のために、メモリモジュール４は、通信インターフェース（Kommunikationsanschluss）２０を有することが可能である。通信インターフェース２０は、メモリモジュール４と、周辺装置の対応する通信インターフェース２６と直列データ伝送接続２４で繋ぐための、直列通信インターフェース２２であることが可能である。すなわち、通信インターフェース２０は、メモリモジュール４と、例えば、マイクロプロセッサ２７、特にアプリケーションプログラムが動作するアプリケーション・マイクロプロセッサ２７とを直列データ伝送接続で繋ぐための直列通信インターフェース２２であることが可能である。このことは、図１に例示されている。

代替的に、メモリモジュール４は直列通信インターフェース２２の箇所に、周辺装置の対応する並列通信インターフェース３２との並列データ伝送接続３０を形成するための並列通信インターフェース２８を有することが可能である。

メモリモジュール４は、電圧監視装置（Spannungsueberwachungsvorrichtung）３４を有することが可能である。図１に示されるように、電圧監視装置３４は、電圧監視のために、測定線（Messleitung）３６を介して、エネルギー源８と電気バッファ６との間の電圧供給線(Spannungsversorgungsleitung)３８に接続されることが可能である。

本発明の一実施形態によれば、不揮発性メモリモジュール４は、データ記憶装置１０においてデータを保持し、データ整合性を保障するための制御ロジック部(Steuerlogik)４０を有している。

本発明の一実施形態によれば、不揮発性メモリモジュール４は、通信インターフェース２０において、ＲＡＭモジュール（Random-Access-Memory-Baustein）の形態における構造および動作で、データ記憶装置を提示するためのドライバ（Treiber）４２を有している。従って、本発明の一実施形態に係るメモリモジュール４は、通信インターフェース２０に接続されたマイクロプロセッサ２７に対して、ＲＡＭモジュールであるかのように提示される。ドライバ４２は、メモリモジュール４のための制御ロジック部４０により形成されることが可能である。

さらに、本発明は、マイクロプロセッサ装置４４に関し、すなわち特に、マイクロプロセッサ２７と少なくとも１つの上記の不揮発性記憶装置２とを含む、車両の制御装置４６に関する。

マイクロプロセッサ装置４４の実施形態によれば、不揮発性メモリモジュール４は、マイクロプロセッサ２７の一部を形成する（図４）。これは、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）の形態で実現可能である。この実施形態において、不揮発性メモリモジュール４は、例えば、直列データ伝送接続２４（図４）または並列データ伝送接続３０を介して、マイクロプロセッサ２７のプロセッサ・コア４８と通信する。

本発明は、図示される実施形態に限定されるものではない。むしろ本発明は、明細書に記載される専門家の総合的な考察、図、特許請求の範囲に記載の請求項および後述の変形例から構成されているが、これらに限定されない。

図示される実施形態とは異なり、記憶装置２は、２つ以上の不揮発性メモリモジュール４も含むことが可能である。

本発明に係るマイクロプロセッサ装置における記憶装置の一実施形態を示す。 本発明に係る記憶装置の更なる別の実施形態を示す。 本発明に係るマイクロプロセッサ装置における記憶装置の更なる別の実施形態を示す。 本発明に係るマイクロプロセッサ装置の一実施形態を示す。

Claims (10)

1. 少なくとも１つの不揮発性メモリモジュール（４）を含む、データを不揮発性格納するための不揮発性記憶装置（２）において、
   前記不揮発性記憶装置（２）が、前記少なくとも１つの不揮発性メモリモジュール（４）に対する供給電圧を一時的に保持するための電気バッファ（６）を有することを特徴とする、不揮発性記憶装置（２）。
2. 前記電気バッファ（６）は、前記不揮発性メモリモジュール（４）のためにのみ供給電圧を一時的に保持することを特徴とする、請求項１に記載の記憶装置（２）。
3. 前記電気バッファ（６）は、キャパシタンス部（１４）と、直列抵抗器（１６）とから構成され、その際、前記キャパシタンス部は、前記不揮発性メモリモジュールに並列接続されており、前記直列抵抗器（１６）は、前記メモリモジュール（４）および前記キャパシタンス部（１４）に直列接続されていることを特徴とする、請求項１または２に記載の記憶装置（２）。
4. 前記電気バッファ（６）は、電圧制御ユニット（１２）で構成されることを特徴とする、請求項１または２に記載の記憶装置（２）。
5. 前記電気バッファ（６）は、前記メモリモジュール（４）の内部に配置されていることを特徴とする、請求項１〜４のいずれかに記載の記憶装置（２）。
6. 前記メモリモジュール（４）は、通信インターフェース（２０）において、外部ＲＡＭモジュールのデータ形態の構造および動作でデータを提示するよう構成されていることを特徴とする、請求項１〜５のいずれかに記載の記憶装置（２）。
7. 前記メモリモジュール（４）は、電圧監視装置（３４）を有することを特徴とする、請求項１〜６のいずれかに記載の記憶装置（２）。
8. 前記不揮発性メモリモジュール（４）は、前記データ記憶装置（１０）においてデータを保持し、データの整合性を保障するための制御ロジック部(４０)を含むことを特徴とする、請求項１〜７のいずれかに記載の記憶装置（２）。
9. マイクロプロセッサ（２７）と、請求項１〜８のいずれかに記載の記憶装置（２）とを含む、マイクロプロセッサ装置（４４）。
10. 前記不揮発性メモリモジュール（４）は、前記マイクロプロセッサ（２７）に組み込まれていることを特徴とする、請求項９に記載のマイクロプロセッサ装置（４４）。
    

Images