JP2009531885A - パリティチェック行列生成方法と装置および送信機と受信機 - Google Patents

パリティチェック行列生成方法と装置および送信機と受信機 Download PDF

Info

Publication number
JP2009531885A
JP2009531885A JP2009501861A JP2009501861A JP2009531885A JP 2009531885 A JP2009531885 A JP 2009531885A JP 2009501861 A JP2009501861 A JP 2009501861A JP 2009501861 A JP2009501861 A JP 2009501861A JP 2009531885 A JP2009531885 A JP 2009531885A
Authority
JP
Japan
Prior art keywords
binary
parity check
check matrix
matrix
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009501861A
Other languages
English (en)
Other versions
JP4918655B2 (ja
Inventor
大 木村
マエンドラ ピンディア,ラメシュ
ギルー,フレデリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2009531885A publication Critical patent/JP2009531885A/ja
Application granted granted Critical
Publication of JP4918655B2 publication Critical patent/JP4918655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1171Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】ノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成するためのパリティチェック行列生成方法であり、特に、優れた復号特性を安定して得ることのできる符号語を設定するためのパリティチェック行列生成方法を提供する。
【解決手段】パリティチェック行列内に含まれるサイクルに対応する部分行列についてその行列式が0とならないようなノンバイナリの非零成分を選択する。これによって、大きな重みの符号語を得ることのできるノンバイナリ・パリティチェック行列を生成する。
【選択図】図1

Description

本発明は、ノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成するためのパリティチェック行列を生成する方法に関し、さらには、そのパリティチェック行列の生成装置、ならびに、そのノンバイナリ・パリティチェック行列を利用した送信機と受信機に関する。
近年、従前のターボ符号と同様にシャノン限界に近い優れた特性を有する誤り訂正符号として、LDPC(Low Density Parity Check)符号が注目され始めている。
特に、このLDPC符号の復号特性は上記ターボ符号と同等か、もしくは、その符号長が長い場合にはターボ符号よりも優れた特性を示すことが知られている。例えば、その符号長が数万ビット以上になると、第3世代携帯電話システムにおいて現在採用されている上記ターボ符号の復号特性を上回る場合がある。
かかるLDPC符号として現在、バイナリ型のLDPC符号と、ノンバイナリ型のLDPC符号とが知られているが、後者のノンバイナリLDPC符号を用いると、前者のバイナリLDPC符号を用いる場合に比べて処理量が増加するという欠点がある。しかしこのような欠点があるものの、このノンバイナリLDPC符号を用いると、上記符号長が短くなった場合であっても、バイナリLDPC符号を用いたときよりも、復号特性の向上が見込まれる。
したがって、上記の欠点が今後の技術開発で改善されれば、LDPC符号におけるノンバイナリ型の適用範囲が広がるであろうことが想定される。そこで、かかるノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成する方法について考察すると、次のような問題がある。
バイナリ符号を定義するバイナリ・パリティチェック行列を生成する場合、成分0および成分1から構成される該行列内の成分1、すなわち非零成分を、その行列内のどの位置(何行何列)に配置するか、ということを決定するだけで十分である。
ところがノンバイナリ符号を定義するノンバイナリ・パリティチェック行列を生成する場合には、上記非零成分の位置を決定するだけでは十分でなく、そのノンバイナリである多値(1,2,3,4…)の各値までも決定する必要がある。
そこでその多値の各値を決定する決定の仕方について検討すると、従来においてはその決定の仕方について明確な基準あるいは規則はなく、実際には、その多値の各値をランダムに選択する(ランダム選択法)というのが一般的であった。このため、その選択のパターンに応じて、上記の特性がばらついてしまい、安定した良好な特性が得られない、という問題があった。
X.Y.Hu, E. Eleftheriou and D.M. Arnold,"Regular and Irregular Progressive Edge-Growth Tanner Graphs,"IEEE Trans. Inform. Theory, vol.51, pp.386-398, Jan. 2005.
したがって本発明は、上記問題点に鑑み、上記の特性にばらつきがなく安定しており、しかも、上記従来のランダム選択による場合に比べて、一層良好な特性が得られるように構成された、ノンバイナリ・パリティチェック行列を生成するためのアルゴリズム、すなわちノンバイナリ・パリティチェック行列の生成方法を提供することを目的とするものである。
さらには、上記ノンバイナリ・パリティチェック行列の生成装置を提供すること、さらにまた、上記ノンバイナリ・パリティチェック行列を利用した送信機および受信機を提供することを目的とするものである。
上記目的を達成するために、本発明は、
(1)バイナリLDPC符号のバイナリ・パリティチェック行列を設定し、
(2)そのバイナリ・パリティチェック行列内に含まれるサイクルを検出し、
(3)その検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択し、
その選択されたノンバイナリ成分によってノンバイナリ・パリティチェック行列内の非零成分を構成することを特徴とするものである。
ノンバイナリ型LDPC符号における処理量の増加という欠点を克服し、LDPC符号本来の良好な復号特性が得られる。このためノンバイナリ型LDPC符号の適用範囲は一層広がる。
図1は、本発明に係るパリティチェック行列生成方法の基本ステップを示すフローチャートである。
本図において、
S11:行列設定ステップ
S12:検出ステップ
S13:選択ステップ
であり、
ステップS11では、ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定し、
ステップS12では、その設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出し、
ステップS13では、上記のノンバイナリ・パリティチェック行列内において上記の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択するものであり、
ここに上記の選択されたノンバイナリ成分によってノンバイナリ・パリティチェック行列内の非零成分を構成する。
このように選択されたノンバイナリ成分によってノンバイナリ・パリティチェック行列内の非零成分を構成する。このことは、すなわち、対応する部分行列の行列式=が0となるサイクルに関して、なるべく小さいサイクルがノンバイナリ・パリティチェック行列内に含まれないようにすることを意味する。つまりなるべく重みの小さい(非零成分の少ない)符号語が存在しないように、ノンバイナリ・パリティチェック行列内の非零成分を選択する。これは、良く知られているように、パリティチェック行列が重みの小さい符号語、すなわち非零成分の少ない符号語を少なく持つ程、良好な復号特性が得られるからである。
なお、M行N列のパリティチェック行列において、N>Mであるから、上記のフローチャートで行列式≠0を追求していったとしても、必ず行列式=0となる部分行列が2N-M個存在し、この部分行列に対応する符号語は必ず存在する。なぜならN>Mに設定してあるので、変数の数がN個、方程式の数がM個である方程式を解くことになり、(N−M)の自由度をもってその解が存在するからである。
ここで本発明の理解のために、本発明に係る技術の背景を予め説明しておく。
符号化率R、符号長NのLDPC符号は、線形ブロック符号としてM行N列のパリティチェック行列Hによって定義される。このLDPC符号は、そのパリティチェック行列Hがノンバイナリのガロア体の要素から構成されている場合に、ノンバイナリLDPC符号と呼ばれる。
ここで、要素の個数がq個のガロア体(Galois Field)をGF(q)と表し、ノンバイナリの場合はq>2となる。特にqが2のべき乗の場合が一般的に用いられる。区別のためにq=2の場合のLDPC符号をバイナリLDPC符号と呼ぶ。このパリティチェック行列Hを用いてLDPC符号はHc=0と定義される。ここで、cはN行1列の符号語ベクトルである。つまり、あるパリティチェック行列Hに対して、上式Hc=0を満たすようなベクトルcの全体が、LDPC符号の符号語として定義される。このLDPC符号のパリティチェック行列はその非零成分の密度が小さいことが特徴である。
なおLDPC符号の復号は、パリティチェック行列Hに対応したタナーグラフ(後述する図11参照)上で行われる。このタナーグラフは、N個のビットノードとM個のチェックノードおよび、WcN=WrM個のエッジから構成され、それぞれ、パリティチェック行列における列、行および非零成分に対応する。ただし、Wcは列重み(1列中に存在する非零成分の個数)、Wrは行重み(1行中に存在する非零成分の個数)を表す。なお、ここでは簡単のため、列重みおよび行重みがそれぞれ一定の場合(レギュラーLDPC符号)を考える。
復号には該タナーグラフ上におけるBP(Belief Propagation)アルゴリズムが用いられる。これは、繰り返し復号の一種で、ビットノードとチェックノードで情報(メッセージ)を交換することにより、各ビットの尤度を最適値に収束させるものである。LDPC符号の受信特性は、このタナーグラフ、すなわちパリティチェック行列Hに大きく依存するため、良好なパリティチェック行列を構成するための多くの方式が考案されてきた。具体的には、パリティチェック内の小さいサイクルを除去することが大きな特性の向上をもたらすことが知られており、ほとんどのパリティチェック行列構成方式は長さが短いサイクルを除去することに焦点が置かれている。なお後述する図11のタナーグラフ中に、長さ6のサイクルCL6の一例を実線で示す。
本発明は、上記のように、パリティチェック内の小さいサイクルを除去することを狙いとするのではなく、ある一定のアルゴリズム(上記の図1)に従って各非零成分の値を選択することにより、小さいサイクルに対応する重みの小さい符号語を除去することによって良好な復号特性を得るパリティチェック行列を作成することを目的とする。この本発明に固有のアルゴリズムによると、前述した従来の「ランダム選択法」に比べて優れた復号特性が安定して得られる(後述する図4参照)。
以下、本発明の実施態様について説明する。本発明では、列重み2のパリティチェック行列を用いるノンバイナリLDPC符号に注目する。一般的にレギュラーバイナリLDPC符号では、列重み3のパリティチェック行列による復号特性が良好であることが報告されている。しかしレギュラーノンバイナリLDPC符号においてそのガロア体の次元が大きくなるに従い、通常q=8程度で列重み2のパリティチェック行列の復号特性が列重み3のそれを上回る。このため、本発明の実施態様を列重み2のパリティチェック行列に限定しても、余り問題とはならない。なお、イレギュラーLDPC符号を含めて、最適な行列重みの分布を考慮した場合にも、qが大きくなるに従って、最適な行列重み分布が一定重み2に近づくことが示されている(前述した下記の文献参照)。
〔文献〕
X.Y.Hu, E. Eleftheriou and D.M. Arnold,“Regular and Irregular Progressive Edge-Growth Tanner Graphs,”IEEE Trans. Inform. Theory, vol.51, pp.386-398, Jan. 2005.
次に図2を参照する。図2は、本発明の理解を早めるための、サイクルと符号語の関係を示す図である。本図において、両矢印の左側は、前述したHc=0の関係を示す。Hcの一方“H”はパリティチェック行列であり、M行N列からなる行列である。この行列内の非零成分(A,B,C…)をどのように決定するかが、本発明の課題である。
上記Hcの他方“c”は、符号語である。すなわち、送信側より符号化して送信すべき多種の「情報ビット」の1つ1つに1対1で対応させるべき符号を表す符号語である。この図2に示すように、Hc=0が成立するとき、符号語が存在する。そしてこの場合、サイクルCL(図では長さ=6のサイクルを一例として示す)に対応して、符号語の非零成分a,bおよびcが一意に定まる。つまり、
Aa+Cb=0
Bb+Ec=0
Db+Fc=0
から、符号語cの非零成分をなすa,bおよびcが定まる(注:符号語cのcはcodeを意味し、非零成分cとは異なる)。
かくして、Hc=0が成立したとき符号語cが存在する。この場合、サイクルCLに相当する部分行列の行列式(determinant)、すなわちdet| |が0のときに限り、そのHc=0が成立する。この両者の関係を表したのが図2の両矢印である。
ところで図2において、行列の非零成分をA,B,C…のようにノンバイナリで表したが、これは本発明がノンバイナリ・パリティチェック行列を対象としているからであり、バイナリ・パリティチェック行列の場合は、上記A,B,C…は1である。
ここで注意すべきことは、成分0および成分1からなるバイナリの場合、その行列式、すなわち図2の右側のdet| |は必ず0になることである。そうすると、図1のステップS13において述べた「行列式が0とならない」ような成分は存在しないことになる。
しかしノンバイナリの場合は、図3に示すように、det| |≠0を満足させるノンバイナリの非零成分(A,B,C…)を選択することが可能となる。この着眼が本発明のポイントになる。
要するに、本発明におけるパリティチェック行列構成のアルゴリズムにおいては、列重み2のパリティチェック行列Hにおいて、サイクルCLで構成される行列Hが符号語cに対応すること、またその行列の行列式が0である場合のみに対応する符号語が存在することに注目し、パリティチェック行列内のサイクルを見つけ、その行列式が0にならないようにノンバイナリの非零成分を選択するようにしたものである。これにより、符号語cの最小の符号重みを大きくし、既述の復号特性(受信特性)の向上を図ることが可能になる。
図4は、本発明と従来例との間の復号特性の比較結果を示す図である。すなわち、本発明による優れた効果を明らかにするためのシミュレーション結果の一例を示す図である。
図4のグラフにおいて、縦軸は「ブロック誤り率」(BLER)、横軸は「ビット当たりの信号電力対雑音電力密度比」(Eb/No)〔dB〕をそれぞれ示す。また本グラフの右上には、本比較結果を得たときのシミュレーションの条件を示す。すなわち、Additive White Gaussian Noise(AWGN)と、BPSK変調と、GF(16)すなわちノンバイナリ成分として1〜15と、を用いたシミュレーションである。
ここに、既述の従来例(ランダム選択法)に比較して、本発明によるとブロック誤り率(BLER)がマイナス5乗の点において、0.1〜1.0dB程度の受信特性の向上が図れていることが分かる。さらに加えて、従来例を用いて生成されたノンバイナリ・パリティチェック行列を採用した場合、その受信特性がばらついている。しかし本発明によって生成されたノンバイナリ・パリティチェック行列を採用した場合には、その受信特性、すなわち復号特性にばらつきがなく、きわめて安定していることが分かる。
なお図4の中に示すK(=N−M)は、符号化して送信すべき情報ビット(情報系列)のビット数、Nはその符号化後のシンボル数、Rは符号化率を示す。
次に本発明の実施態様に基づくパリティチェック行列の生成方法を具体的に説明する。図5は、本発明に基づくパリティチェック行列の生成方法を表すフローチャート(その1)であり、図6は同フローチャート(その2)である。また、図7は図5および図6の説明に用いるバイナリ・パリティチェック行列の一例を示す図であり、図8は図5および図6の説明に用いる本発明により完成したノンバイナリ・パリティチェック行列の一例を示す図である。
図5および図6を参照すると、そのフローチャートの全体のステップは、基本的に、図1に示す3つの「行列設定ステップ」S11、「検出ステップ」S12および「選択ステップ」S13の基本3ステップよりなるが、具体的にはさらに種々のステップからなる。次のとおりである。
ステップS21(図5)においては、列重み(各列の中に含まれる非零成分(バイナリの場合は1)の数)が2のバイナリ・パリティチェック行列を設定する。その一例を示すのが図7である。この行列設定ステップ(S11,S21)においては、上記バイナリ・パリティチェック行列は、既知のアルゴリズムにより生成された複数の公知のバイナリ・パリティチェック行列の中から選択して設定することができる。例えば、前記の文献に記載の行列等である。
ステップS22においては、図7の行列におけるNの中のi番目の列に注目する。まず始めにi=1すなわち第1列に注目する。
ステップS23においては、図7における第1列の1番目の行(i=1)の非零成分“1”について、その値をGF(q)の成分の中からランダムに、つまり任意に選択する。任意に選択したのは、後述するサイクルがまだ検出されていないからである。図8の例では、q=8であってGF(8)であるから、1〜7の中の1つを全く勝手に選択する。図8の例によれば、そのi=1、j=1の成分として“3”が選択されている。その後、ステップS23→S29→S23を、何回か繰り返したものとして、
ステップS24では、1列目からi列目までの間に作られる部分行列、つまり注目するi番目の列より左側に作られる部分行列について、その部分行列の中に含まれる長さL0(後述)以下のサイクルを全て検出する(i列目より右側におけるサイクルには全く注目しない)。
このサイクルの検出については、例えば前述の図2を参照すると、前記検出ステップにおいて、成分A,B,C…から構成されるノンバイナリ・パリティチェック行列内の複数の非零成分を行方向および列方向に沿って順次結んで一巡させてなるループをサイクルとして検出しているが、このステップS24では、図7のバイナリ・パリティチェック行列内におけるサイクルの検出を行うのでこの場合は、成分0および成分1から構成されるバイナリ・パリティチェック行列内の複数の成分1を行方向および列方向に沿って順次結んで一巡させてなるループをサイクルとして検出することになる。
このようなサイクルを形成するループが検出されるのは1つの行列内に1つとは限らず、複数検出されるのが普通である。このサイクルの長さとは、例えば図2を参照すると、ここに示すサイクルCLの長さは、6である。つまり、サイクルCLをなす線分AB、BE、EF、FD、DCおよびCAの総和が、6である。
このようにして検出した各サイクルについてそれぞれ行列式=0とならないように、非零成分の値を選択していくことになるが、検出した全てのサイクルについて、その行列式が0にならないようにすることができない場合が存在する。このような場合は、上記の長さを、予め定めた上限長以下に制限してしまう。ある程度、大きな符号語が得られれば十分だからである。なお、最初から上限長以下のサイクルのみを検出することによって手順の効率化を図ることもできる。
さらに定量的に表現すれば、サイクルの長さL0をその上限値とする。そしてこの上限長は、
min+2[(Lmin−2)/4]
により定める。ここに、Lminは、バイナリ・パリティチェック行列内に含まれるサイクルのうち最短のサイクルの長さを表し、[ ]は、Xについて[X]と表したときこの[X]は、Xを超えない整数であることを示す。なお、この上限値の式を導出した根拠については、本明細書の末尾に図13〜図16を参照して詳しく説明する。
以上、サイクルの検出について詳しく述べたが、
ステップS25(図6)においては、上記のサイクルが実際に検出されたか否か判定する。
ステップS26:ステップ25において、サイクルは検出されないと判定されたときは(No)、i列目の列重み2に対応する2番目(図7のi=1を例にとれば、i=1、j=4に位置する成分1)の非零成分についてその値をGF(q)(図8の行列を対象としているので、q=8)の成分(1〜7)の中からランダムに選択する。ランダムであるから全く勝手に選択すればよい。
このように、1つのサイクルの途中の全ての成分について全くランダムに選択してもよいのは、後述するステップS28において、未選択の最後の1つ成分のみを適切に選択しさえすれば、当該サイクルに相当する部分行列の行列式を0にすることができるからである。
要するに上記ステップS26においては、成分0および成分1から構成される図7のバイナリ・パリティチェック行列内において前述したサイクルをなす成分のうちの各成分1に対し、ノンバイナリ成分である多値(1〜7)のうちの1つを割り当てるように、選択ステップS13(図1)での選択を行うようにする。この場合、最後に未選択となって残った1つの成分1に至るまでの各成分1については、前記の多値のうちの1つをランダムに割り当てるようにする。
上記ステップS25に戻ると、ここで、サイクルが検出されたとすると(YES)、ステップS28に移行する。
ステップS28においては、i列目の2番目の非零成分について、その値を全てのサイクルに対応する行列の行列式が0とならないようにGF(q)の成分(1〜7)の中から選択する。
要するに、図7の行列内の各成分1について順次、上記の多値(1〜7)のうちの1つを割り当てて前述した選択(S13)を実行し、未選択となって残った最後の1つの成分1についてその多値(1〜7)のうちの1つを割り当てる際にのみ、当該サイクルCLに対応する部分行列についての行列式det| |が0にならないように、その多値のうちの1つを選択するようにする。なお、全ての行列の行列式を0とすることができない場合には、小さいサイクルに対応する小さい行列を優先することとする。
この選択後ステップS27に移る。上記ステップS26の終了後も同じくステップ27に移る。
ステップS27:ステップS26またはS28において、図7のi列目における成分1に関し、図8に示すノンバイナリ非零成分を決定したならば、次の(i+1)列目に注目し、
ステップS29において、i>N(図7ではN=16)とならない限り、上記ステップS23に戻って同じ動作を繰り返す。
以上の動作説明は、バイナリ・パリティチェック行列(図7)およびノンバイナリ・パリティチェック行列(図8)が共に、列重み2の行列である場合を好適例として、行ったが、列重みの全てが2でない(一部のみが列重み2)場合においても、列重みが2の列のみを対象にして本発明を適用することにより、列重み2でない列の割合が小さい場合には、一定の効果を期待することができる。
以上、本発明に基づくパリティチェック行列の生成方法について詳述したが、本発明の思想はパリティチェック行列生成装置としても実現することができる。その一例を以下に示す。
図9は、本発明に係るパリティチェック行列生成装置を示す図である。本図に表すとおり、パリティチェック行列生成装置10は、行列設定部11と、検出部12と、選択部13と、パリティチェック行列出力部14と、から構成される。上記各部(11〜13)の機能は、図1ならびに図5および図6において説明したとおりである。
このパリティチェック行列生成装置10は、ノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成するためのパリティチェック行列生成装置である。
ここに、行列設定部11は、ノンバイナリ・パリティチェック行列(図8)と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列(図7)を設定するものであり、検出部12は、上記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルCLを検出するものであり、選択部13は、上記のノンバイナリ・パリティチェック行列内において上記の検出されたサイクルCLに対応する部分行列についての行列式det| |が0にならないように、該部分行列内のノンバイナリ成分を選択するものである。
そしてパリティチェック行列出力部14において、上記の選択されたノンバイナリ成分によってノンバイナリ・パリティチェック行列内の非零成分(1〜7)を決定し、ノンバイナリ・パリティチェック行列を出力する。
以上説明した本発明に係るパリティチェック行列生成方法(図1)またはパリティチェック行列生成装置(図9)は、送信装置と受信装置との間で行われる情報通信に効果的に利用することができる。最も好適には、無線送信機と無線受信機とからなる無線通信システムにおける情報通信に利用することができる。そこで、これら無線の送信機および受信機について以下に説明する。
図10は、本発明に係るパリティチェック行列を利用した無線通信システムを示す図であり、上段は送信機20、下段は受信機40であり、両者(20,40)は無線チャネル30を介して接続される。
まず送信機20について見てみると、この送信機20は、符号化して送信すべき情報ビットIbを入力し、これをノンバイナリLDPC符号により符号化するLDPC符号化器22と、この符号化を行うに際して使用するノンバイナリ・パリティチェック行列を保持する符号化側パリティチェック行列保持部23と、そのLDPC符号化器22からの符号化後の情報ビットIbを変調して受信側に送信する変調器25と、を含んでなる送信機である。
ここで注目すべき点は、符号化側パリティチェック行列保持部23が、本発明に基づくパリティチェック行列生成装置10(図9)により生成されたノンバイナリ・パリティチェック行列を保持することである。すなわち、既述したとおり、このパリティチェック行列生成装置10は、
(i)ノンバイナリ・パリティチェック行列(図8)と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列(図7)を設定する行列設定部11と、
(ii)その設定されたバイナリ・パリティチェック行列(図7)内に含まれるサイクルCLを検出する検出部12と、
(iii)ノンバイナリ・パリティチェック行列(図8)内において前述の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択する選択部13と、
(iv)その選択されたノンバイナリ成分によってそのノンバイナリ・パリティチェック行列内の非零成分を決定し、ノンバイナリ・パリティチェック行列を出力するパリティチェック行列出力部14と、からなる。
この送信機20は、さらに、バイナリビットである情報ビットIbをノンバイナリである多値シンボルに変換するために、LDPC符号化器22の入力側に設けられる入力側変換部21と、LDPC符号化器22により符号化された、ノンバイナリの多値シンボルからなる情報ビットを、バイナリビットに変換するために、LDPC符号化器22の出力側に設けられる出力側変換部24と、を備える。
上記入力側変換部21は、多値で動作するLDPC符号化器22に、バイナリの情報ビットIbを整合させるために、GF(4)の場合を例にとると、
00→0
01→1
10→2
11→3
といった多値化変換をし(GF(2)→GF(4))、一方
上記出力側変換部24は、LDPC符号化器22からの多値の出力を、バイナリで動作させるために、同様に、GF(4)の場合を例にとると、
0→00
1→01
2→10
3→11
といった2値化変換をする(GF(4)→GF(2))。
図10の下段に示す受信機40について見てみると、これは、ノンバイナリLDPC符号により符号化(22)され変調(25)して送信側(20)より送信された信号を受信し、これを復調する復調器41と、この復調器41からの尤度で表された復調ビットに対し、ノンバイナリLDPC符号により復号を行うLDPC復号器43と、この復号を行うに際して使用するノンバイナリ・パリティチェック行列を保持する復号側パリティチェック行列保持部44と、を含んでなる受信機である。
ここで注目すべき点は、復号側パリティチェック行列保持部43が、本発明に基づくパリティチェック行列生成装置10(図9)により生成されたノンバイナリ・パリティチェック行列を保持することである。すなわち、既述と同様、このパリティチェック行列生成装置10は、(i)行列設定部11と、(ii)検出部12と、(iii)選択部13と、(iv)パリティチェック行列出力部14と、からなる。
この受信機40は、さらに、復調器41からの尤度で表されたバイナリの復調ビットを、ノンバイナリの多値シンボルに変換するために、LDPC復号器43の入力側に設けられる入力側変換部42と、LDPC復号器43により復号された、ノンバイナリの多値シンボルからなる情報ビットIbを、バイナリビットに変換するために、LDPC復号器43の出力側に設けられる出力側変換部45と、を備える。すなわちこの出力側変換部45は、
0→00
1→01
2→10
3→11
といった変換を行う(GF(4)→GF(2))。
一方、上記入力側変換部42は、その機能からして尤度変換部と称するのが適切である。これは、復調器41によって得られたバイナリ尤度をqビット毎にひとまとめにして、それぞれ1シンボルのノンバイナリ尤度に変換するものである。例としてGF(2)→GF(4)の変換は、
0=P0010
1=P0011
2=P0110
3=P0111
となる。ここで、P10は変換前の1ビット目が0である確率、Q0は変換後のシンボルが0である確率などを表すものとする。このようにして得られたシンボル尤度を復号器43に入力するという構成とする。
この復号器43では、既述したタナーグラフにより、LDPC符号の復号が行われる。図11は公知のタナーグラフを図2のパリティチェック行列に対応させて示す図である。本図において、V0,V1,…V5は、いわゆるビットノードであり、C0,C1…C3はいわゆるチェックノードである。そのビットノードの各々に入力されるF0,F1…F5は、図10の復調器41から前述の尤度変換部(42)を経た復調結果である。図中の太線のCL6は、図2に示したサイクルCLに対応している。その長さは6である。
次に図10に示す送信機20の変形態様について説明する。この変形態様は、ノンバイナリLDPC符号の長所とバイナリLDPC符号の長所とを上手に利用したものである。すなわち、情報ビットIbのようにコード長が比較的長くなり、このためにノンバイナリLDPC符号を用いた場合とバイナリLDPC符号を用いた場合とを比較してノンバイナリLDPC符号を用いることによる受信特性の改善度合が低い場合には、あえてノンバイナリLDPC符号を用いることなく、バイナリLDPC符号による符号化を行う。
一方、セルラー網における制御情報や報知情報のように、コード長が短いが高品質(Q0S)な通信が要求される情報については、専らノンバイナリLDPC符号を用いる。上述の思想を図に表すと図12のようになる。
図12は、本発明に係るパリティチェック行列を利用した無線送信機20′を示す図である。なお、図10に示す構成要素と同様のものには、同一の参照番号または記号を付して示す。
総括的に表現すればこの送信機20′は、符号化して送信すべき送信情報が、コード長の長い第1送信情報(例えばIb)と、この第1送信情報よりも短いコード長であるがこの第1情報よりも高品質が要求される第2情報(例えば、IctやIbr)とを含むような送信機である。この送信機20′は、第1送信情報(Ib)を入力し、これをバイナリLDPC符号により符号化するバイナリLDPC符号化器26bと、第2送信情報(Ict,Ibr)を入力し、これをノンバイナリLDPC符号により符号化するノンバイナリLDPC符号化器(22ct,22br)と、バイナリLDPC符号化器26bからの符号化出力を変調する第1変調器25bと、ノンバイナリLDPC符号化器(22ct,22br)からの符号化出力を変調する第2変調器(25ct,25br)と、これら第1および第2変調器からの各変調出力を合成して受信側に送信する送信手段(28,29)と、を備える。
ここにノンバイナリLDPC符号化器(22ct,22br)は、パリティチェック行列生成装置10(図9)によって生成されたノンバイナリ・パリティチェック行列により上記の符号化を行い、またそのパリティチェック行列生成装置は、既述のとおり、(i)行列設定部11と、(ii)検出部12と、(iii)選択部13と、(iv)パリティチェック行列出力部14と、からなる。
具体的には、バイナリLDPC符号化器26bは、上記の第1送信情報として無線通信における情報ビットIbを入力し、ノンバイナリLDPC符号化器22ctは、上記の第2送信情報として無線通信における制御情報Ictを入力する。
またバイナリLDPC符号化器26bは、上記の第1送信情報として無線通信における情報ビットIbを入力し、ノンバイナリLDPC符号化器22brは、上記の第2送信情報として無線通信における報知情報Ibrを入力する。
さらにまた、バイナリビットである第2送信情報(Ict,Ibr)をノンバイナリである多値シンボルに変換するために、LDPC符号化器(22ct,22br)の入力側に設けられる入力側変換部(21ct,21br)と、LDPC符号化器(22ct,22br)により符号化された、ノンバイナリの多値シンボルからなる第2送信情報(Ict,Ibr)を、バイナリビットに変換するために、LDPC符号化器(22ct,22br)の出力側に設けられる出力側変換部(24ct,24br)と、を備える。
前述した送信手段(28,29)は、時間スイッチ28および送信アンテナ29からなり、この送信アンテナ29から送信された符号化情報は受信機(図10の40に相当)に送信され、この受信機において上記の第1送信情報(Ib)と第2送信情報(Ict,Ibr)が受信され、時間スイッチで分離されたこれらの情報は、対応する復号器(図10の43に相当)にてそれぞれ個別に再生される。
最後に、前述した上限長が、
min+2[(Lmin−2)/4]
で導出される根拠について、詳しく説明する。
図13は、上限長の算出式の根拠を説明するための図(その1)、
図14は同図(その2)、
図15は同図(その3)、
図16は同図(その4)であり、
これらの図を参照しながら説明する。
列重みが2のレギュラーLDPC符号について考える。前述したとおり、対応する部分行列の行列式が0であるようなサイクルは対応する符号語を持つ。しかし、全ての符号語がサイクルに対応するわけではなく、符号語はサイクルに対応する符号語(サイクル符号語)とサイクルに対応しない符号語(非サイクル符号語)の2種類に分類される。例えば、図13のような(部分)パリティチェック行列Hは対応する(非サイクル)符号語を持つ。つまり、Hc=0となるようなベクトルcが存在する。一般的には、あるパリティチェック行列の全ての行の重みが2以上で、かつN>Mであれば必ず対応する符号語が存在する。このようなパリティチェック行列は必ずその内部にサイクルを含む。図13においては、内部に含まれているサイクルCLが図示されている。
本発明は、長さの短いサイクルに対応する重みが小さい符号語が存在しないように、ノンバイナリLDPC符号のパリティチェック行列の成分を選択するアルゴリズムを提供するものであることについて前述したが、ある長さ以上のサイクルに対してこのアルゴリズムを適用したとしても、それ以下の重みの非サイクル符号語が存在する場合には、これを適用するメリットがなくなる。
そこで、本発明のアルゴリズムを適用することにより回避されるサイクル符号語の最大重みは、非サイクル符号語の最小重みより1つ小さいものとすれば十分であることが分かる。この非サイクル符号語の最小重みを求めるために、列重みが2のレギュラーLDPC符号において、符号語に対応する部分パリティチェック行列は必ずサイクルを内部に含むという事実を利用する。また、問題を考えやすくするために、図14および図15のようなチャートを利用する。図14および図15において、丸はビットノードを表し、四角はチェックノードを表す。
まず、最小長さ(Lmin=2k)のサイクルに対応するチャートを作成する(図14および図15のそれぞれの上半分に対応)。その後、これらの図に示されているように、サイクルの一番下に位置するチェックノードから、ビットノード→チェックノードの順にチャートを広げていくことによって、より大きいチャートを作成する。このようなチャートにおいて、サイクルの最小長さより小さいサイクルができないように、かつ全てのビットノードおよびチェックノードに接続しているエッジの数が2以上になるように作成した最も小さいチャートが、最小の非サイクル符号語に対応する部分パリティチェック行列に対応したチャートとなる。例えば、図13のパリティチェック行列Hに対応するチャートは図16のようになり、このチャート中に含まれているビットノードの数(=パリティチェック行列の列数)は5となる。つまり、最小の非サイクル符号語の重みは5となることが分かる。
したがって、この場合、本発明のアルゴリズムは、重み5の符号語に対応するサイクル(長さ10)よりも短いサイクルに適用されるべきである。すなわち、考慮するサイクルの最大長さは8となる。これを一般化すると、図16に示されているように、Lmin=2kとして、kが偶数の場合と奇数の場合で分けて考えることにより、偶数の場合のビットノードの個数は3k/2個、奇数の場合は(3k+1)/2個となり、考慮しなければならないサイクルの上限長はそれぞれ、3k−1および3kとなることが分かる。ここで、Lmin=2kを代入して、kが奇数の場合と偶数の場合とをまとめて考えると、問題としている上限長は、
0=Lmin+2[(Lmin−2)/4]
として導出される。
以上詳述した本発明の実施態様は以上のとおりである。
図1は、本発明に係るパリティチェック行列生成方法の基本ステップを示すフローチャート。 図2は、本発明の理解を早めるための、サイクルと符号語の関係を表す図。 図3は、本発明における、サイクルと符号語の関係を表す図。 図4は、本発明と従来例との間の復号特性の比較結果を示す図。 図5は、本発明に基づくパリティチェック行列生成方法の具体例を示すフローチャート(その1)。 図6は、本発明に基づくパリティチェック行列生成方法の具体例を示すフローチャート(その2)。 図7は、図5および図6の説明に用いるバイナリ・パリティチェック行列の一例を示す図。 図8は、図5および図6の説明に用いる本発明により完成したノンバイナリ・パリティチェック行列の一例を示す図。 図9は、本発明に係るパリティチェック行列生成装置を示す図。 図10は、本発明に係るパリティチェック行列を利用した無線通信システムを示す図。 図11は、公知のタナーグラフを図2のパリティチェック行列に対応させて示す図。 図12は、本発明に係るパリティチェック行列を利用した送信機を示す図。 図13は、上限長の算出式の根拠を説明するための図(その1)。 図14は、上限長の算出式の根拠を説明するための図(その2)。 図15は、上限長の算出式の根拠を説明するための図(その3)。 図16は、上限長の算出式の根拠を説明するための図(その4)である。

Claims (19)

  1. ノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成するためのパリティチェック行列生成方法であって、
    前記ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定する行列設定ステップと、
    前記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出する検出ステップと、
    前記ノンバイナリ・パリティチェック行列内において前記の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択する選択ステップと、を有し、
    前記の選択されたノンバイナリ成分によって前記ノンバイナリ・パリティチェック行列内の非零成分を構成するパリティチェック行列生成方法。
  2. 前記行列設定ステップにおいて、前記バイナリ・パリティチェック行列は、既知のアルゴリズムにより生成された複数のバイナリ・パリティチェック行列の中から選択して設定する請求項1に記載のパリティチェック行列生成方法。
  3. 前記検出ステップにおいて、成分0および成分1から構成される前記バイナリ・パリティチェック行列内の複数の成分1を行方向および列方向に沿って順次結んで一巡させてなるループを前記サイクルとして検出する請求項1に記載のパリティチェック行列生成方法。
  4. 前記検出ステップにおいて、検出するループの長さを、予め定めた上限長以下に制限する請求項3に記載のパリティチェック行列生成方法。
  5. 前記上限長は、
    min+2[(Lmin−2)/4]
    であり、ここに、
    minは、前記バイナリ・パリティチェック行列内に含まれる前記サイクルのうち最短のサイクルの長さを表し、
    [ ]は、Xについて[X]と表したときこの[X]は、Xを超えない整数であることを示す、
    請求項4に記載のパリティチェック行列生成方法。
  6. 成分0および成分1から構成される前記バイナリ・パリティチェック行列内において前記サイクルをなす成分のうち各該成分1に対し、前記ノンバイナリ成分である多値のうちの1つを割り当てるように、前記選択ステップでの選択を行う請求項1に記載のパリティチェック行列生成方法。
  7. 各前記成分1について順次、前記多値のうちの1つを割り当てて前記の選択を実行し、未選択となって最後に残った1つの該成分1についてその多値のうちの1つを割り当てる際にのみ、当該サイクルに対応する前記部分行列についての行列式が0にならないようにその多値のうちの1つを選択する請求項6に記載のパリティチェック行列生成方法。
  8. 前記の最後に未選択となって残った1つの成分1に至るまでの各成分1については、前記の多値のうちの1つをランダムに割り当てる請求項7に記載のパリティチェック行列生成方法。
  9. 前記バイナリ・パリティチェック行列および前記ノンバイナリ・パリティチェック行列が共に、列重み2の行列である請求項1に記載のパリティチェック行列生成方法。
  10. ノンバイナリLDPC符号を定義するノンバイナリ・パリティチェック行列を生成するためのパリティチェック行列生成装置であって、
    前記ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定する行列設定部と、
    前記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出する検出部と、
    前記ノンバイナリ・パリティチェック行列内において前記の検出されたサイクルに対応する部分行列についての行列式が0にならないように、該部分行列内のノンバイナリ成分を選択する選択部と、
    前記の選択されたノンバイナリ成分によって前記ノンバイナリ・パリティチェック行列内の非零成分を決定し、前記ノンバイナリ・パリティチェック行列を出力するパリティチェック行列出力部と、からなるパリティチェック行列生成装置。
  11. 符号化して送信すべき情報ビットを入力し、これをノンバイナリLDPC符号により符号化するLDPC符号化器と、
    前記の符号化を行うに際して使用するノンバイナリ・パリティチェック行列を保持する符号化側パリティチェック行列保持部と、
    前記LDPC符号化器からの符号化後の前記情報ビットを変調して受信側に送信する変調器と、を含んでなる送信機であって、
    前記符号化側パリティチェック行列保持部は、パリティチェック行列生成装置により生成されたノンバイナリ・パリティチェック行列を保持し、ここに、
    該パリティチェック行列生成装置は、(i)前記ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定する行列設定部と、(ii)前記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出する検出部と、(iii)前記ノンバイナリ・パリティチェック行列内において前記の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択する選択部と、(iv)前記の選択されたノンバイナリ成分によって前記ノンバイナリ・パリティチェック行列内の非零成分を決定し、前記ノンバイナリ・パリティチェック行列を出力するパリティチェック行列出力部と、からなるパリティチェック行列生成装置である、送信機。
  12. バイナリビットである前記情報ビットをノンバイナリである多値シンボルに変換するために、前記LDPC符号化器の入力側に設けられる入力側変換部と、
    前記LDPC符号化器により符号化された、ノンバイナリの多値シンボルからなる前記情報ビットを、前記バイナリビットに変換するために、前記LDPC符号化器の出力側に設けられる出力側変換部と、を備える請求項11に記載の送信機。
  13. ノンバイナリLDPC符号により符号化され変調して送信側より送信された情報ビットを受信し、これを復調する復調器と、
    前記復調器からの対数尤度で表された復調ビットに対し、ノンバイナリLDPC符号により復号を行うLDPC復号器と、
    前記の復号を行うに際して使用するノンバイナリ・パリティチェック行列を保持する復号側パリティチェック行列保持部と、を含んでなる受信機であって、
    前記復号側パリティチェック行列保持部は、パリティチェック行列生成装置により生成されたノンバイナリ・パリティチェック行列を保持し、
    該パリティチェック行列生成装置は、(i)前記ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定する行列設定部と、(ii)前記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出する検出部と、(iii)前記ノンバイナリ・パリティチェック行列内において前記の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択する選択部と、(iv)前記の選択されたノンバイナリ成分によって前記ノンバイナリ・パリティチェック行列内の非零成分を決定し、前記ノンバイナリ・パリティチェック行列を出力するパリティチェック行列出力部と、からなるパリティチェック行列生成装置である、受信機。
  14. 前記復調器からの尤度で表されたバイナリの復調ビットを、ノンバイナリの多値シンボルに変換するために、前記LDPC復号器の入力側に設けられる入力側変換部と、
    前記LDPC復号器により復号された、ノンバイナリの多値シンボルからなる前記情報ビットを、前記バイナリビットに変換するために、前記LDPC復号器の出力側に設けられる出力側変換部と、を備える請求項13に記載の受信機。
  15. 符号化して送信すべき送信情報が、コード長の長い第1送信情報と、該第1送信情報よりも短いコード長であるが該第1情報よりも高品質が要求される第2情報とを含むような送信機であって、
    前記第1送信情報を入力し、これをバイナリLDPC符号により符号化するバイナリLDPC符号化器と、
    前記第2送信情報を入力し、これをノンバイナリLDPC符号により符号化するノンバイナリLDPC符号化器と、
    前記バイナリLDPC符号化器からの符号化出力を変調する第1変調器と、
    前記ノンバイナリLDPC符号化器からの符号化出力を変調する第2変調器と、
    該第1および第2変調器からの各変調出力を合成して受信側に送信する送信手段と、
    を備えると共に、前記ノンバイナリLDPC符号化器は、パリティチェック行列生成装置によって生成されたノンバイナリ・パリティチェック行列により前記の符号化を行い、ここに、
    該パリティチェック行列生成装置は、(i)前記ノンバイナリ・パリティチェック行列と同一構成を有する、バイナリLDPC符号のバイナリ・パリティチェック行列を設定する行列設定部と、(ii)前記の設定されたバイナリ・パリティチェック行列内に含まれるサイクルを検出する検出部と、(iii)前記ノンバイナリ・パリティチェック行列内において前記の検出されたサイクルに対応する部分行列についての行列式が0とならないように、該部分行列内のノンバイナリ成分を選択する選択部と、(iv)前記の選択されたノンバイナリ成分によって前記ノンバイナリ・パリティチェック行列内の非零成分を決定し、前記ノンバイナリ・パリティチェック行列を出力するパリティチェック行列出力部と、からなるパリティチェック行列生成装置である、送信機。
  16. 前記バイナリLDPC符号化器は、前記第1送信情報として無線通信における情報ビットを入力し、
    前記ノンバイナリLDPC符号化器は、前記第2送信情報として無線通信における制御情報を入力する請求項15に記載の送信機。
  17. 前記バイナリLDPC符号化器は、前記第1送信情報として無線通信における情報ビットを入力し、
    前記ノンバイナリLDPC符号化器は、前記第2送信情報として無線通信における報知情報を入力する請求項15に記載の送信機。
  18. バイナリビットである前記第1送信情報をノンバイナリである多値シンボルに変換するために、前記LDPC符号化器の入力側に設けられる入力側変換部と、
    前記LDPC符号化器により符号化された、ノンバイナリの多値シンボルからなる前記第2送信情報を、前記バイナリビットに変換するために、前記LDPC符号化器の出力側に設けられる出力側変換部と、を備える請求項15に記載の送信機。
  19. 請求項15に記載の送信機より送信された前記第1送信情報および前記第2送信情報を受信して、それぞれ個別に再生する受信機。
JP2009501861A 2006-03-30 2006-03-30 パリティチェック行列生成方法と装置および送信機と受信機 Expired - Fee Related JP4918655B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/003789 WO2007112767A1 (en) 2006-03-30 2006-03-30 Construction of parity-check matrices for non-binarys ldpc codes

Publications (2)

Publication Number Publication Date
JP2009531885A true JP2009531885A (ja) 2009-09-03
JP4918655B2 JP4918655B2 (ja) 2012-04-18

Family

ID=36975550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501861A Expired - Fee Related JP4918655B2 (ja) 2006-03-30 2006-03-30 パリティチェック行列生成方法と装置および送信機と受信機

Country Status (4)

Country Link
US (1) US8347173B2 (ja)
EP (1) EP1999852B1 (ja)
JP (1) JP4918655B2 (ja)
WO (1) WO2007112767A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016507200A (ja) * 2013-02-13 2016-03-07 クゥアルコム・インコーポレイテッドQualcomm Incorporated 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたldpc符号のための設計

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4918655B2 (ja) * 2006-03-30 2012-04-18 富士通株式会社 パリティチェック行列生成方法と装置および送信機と受信機
BRPI0908963A2 (pt) * 2008-03-28 2015-07-28 Thomson Licensing Aparelho e método decodificação de sinais
WO2010047111A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 無線送信装置、無線受信装置、及び符号化データ送信方法
JP4898858B2 (ja) 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
WO2011127287A1 (en) * 2010-04-08 2011-10-13 Marvell World Trade Ltd. Non-binary ldpc code decoder
US8656244B1 (en) * 2010-10-29 2014-02-18 Massachusetts Institute Of Technology Rate adaptive nonbinary LDPC codes with low encoding complexity
US9166728B2 (en) * 2011-10-06 2015-10-20 Nec Laboratories America, Inc. Nonbinary LDPC coded modulation without bandwidth expansion for high-speed optical transmission
CN102427398B (zh) * 2011-12-31 2014-05-14 兆讯恒达微电子技术(北京)有限公司 一种基于双向奇偶校验的纠检错方法和系统及装置
CN103944585B (zh) * 2013-09-02 2017-02-22 中山大学 一种基于环熵的多进制准循环低密度奇偶校验码构造方法
US9804925B1 (en) * 2014-02-25 2017-10-31 Google Inc. Data reconstruction in distributed storage systems
KR20190138143A (ko) * 2018-06-04 2019-12-12 에스케이하이닉스 주식회사 패리티 체크 행렬 생성 장치, 그것의 동작 방법 및 그것에 의해 생성된 패리티 체크 행렬을 사용하는 에러 정정 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287561A (ja) * 2005-03-31 2006-10-19 Kddi Corp 適応変調装置および適応変調方法
JP2007228588A (ja) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd 通信システムの信号受信装置及び方法
EP1999852B1 (en) * 2006-03-30 2011-08-03 Fujitsu Ltd. Construction of parity-check matrices for non-binary ldpc codes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520621B1 (ko) * 2002-01-16 2005-10-10 삼성전자주식회사 가중화된 비이진 반복 누적 부호와 시공간 부호의 부호화방법 및 장치
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US7730377B2 (en) * 2004-07-22 2010-06-01 Texas Instruments Incorporated Layered decoding of low density parity check (LDPC) codes
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
KR100638594B1 (ko) * 2004-12-21 2006-10-26 한국전자통신연구원 Costas 어레이를 이용한 ldpc 부호기와 이를포함하는 휴대 인터넷 시스템의 채널 부호기 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287561A (ja) * 2005-03-31 2006-10-19 Kddi Corp 適応変調装置および適応変調方法
JP2007228588A (ja) * 2006-02-22 2007-09-06 Samsung Electronics Co Ltd 通信システムの信号受信装置及び方法
EP1999852B1 (en) * 2006-03-30 2011-08-03 Fujitsu Ltd. Construction of parity-check matrices for non-binary ldpc codes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016507200A (ja) * 2013-02-13 2016-03-07 クゥアルコム・インコーポレイテッドQualcomm Incorporated 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたldpc符号のための設計

Also Published As

Publication number Publication date
EP1999852B1 (en) 2011-08-03
US8347173B2 (en) 2013-01-01
JP4918655B2 (ja) 2012-04-18
US20090287981A1 (en) 2009-11-19
EP1999852A1 (en) 2008-12-10
WO2007112767A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4918655B2 (ja) パリティチェック行列生成方法と装置および送信機と受信機
JP5644011B2 (ja) 低密度パリティ検査符号を使用するシステムにおけるチャネル符号化の方法並びにその装置
US8166367B2 (en) Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
US8286065B2 (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
JP5120862B2 (ja) 低密度パリティ検査符号を使用する通信システムのチャネル符号化装置及びその方法
JP5307137B2 (ja) 検査行列生成装置、検査行列生成方法、検査行列生成プログラム、送信装置、受信装置及び通信システム
JP5436688B2 (ja) 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法
KR20190028788A (ko) 코드를 인코딩 및 디코딩하기 위한 방법과 시스템
JP4939607B2 (ja) 無線通信システム、その無線通信システムの構成方法および受信機
Eckford et al. Low-complexity cooperative coding for sensor networks using rateless and LDGM codes
JP2005039585A (ja) 情報送信方法及び装置
KR101145673B1 (ko) 특정 구조를 가지는 lt코드를 이용한 부호화 방법 및 이를 기반으로 하는 랩터 코드를 이용한 부호화 방법
KR20160020996A (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
Hussain et al. A new design framework for LT codes over noisy channels
KR20160024711A (ko) Ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20150040740A (ko) 길이가 64800이며, 부호율이 7/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
Yoo et al. Adaptive rate network coding using raptor codes for large wireless relay networks
Sasi et al. Comparison of decoding schemes for Ball-into-Bin rateless codes
KR20160020991A (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020990A (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020992A (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020994A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020993A (ko) 길이가 16200이며, 부호율이 5/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020995A (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20120102466A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 및 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Ref document number: 4918655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees