CN102427398B - 一种基于双向奇偶校验的纠检错方法和系统及装置 - Google Patents
一种基于双向奇偶校验的纠检错方法和系统及装置 Download PDFInfo
- Publication number
- CN102427398B CN102427398B CN201110460643.0A CN201110460643A CN102427398B CN 102427398 B CN102427398 B CN 102427398B CN 201110460643 A CN201110460643 A CN 201110460643A CN 102427398 B CN102427398 B CN 102427398B
- Authority
- CN
- China
- Prior art keywords
- data block
- row
- check digit
- mistake
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本发明提供一种基于双向奇偶校验的纠检错方法和系统及装置，在对分块数据添加奇偶校验码时，增加了一个校验位d，此校验位d使行校验位和列校验位存在相关性，将误码分为数据误码、行校验误码、列校验误码、d误码，从而对行检验码和列校验码在传输过程中是否存在错误进行校验，提高了校验的正确率，并且将接收到的数据直接进行纠错处理，而不是通过重传，从而提高数据传输的效率。
Description
技术领域
本发明涉及一种数字通信、信息编码校验技术领域，特别是，具体涉及一种基于双向奇偶校验的纠检错方法和系统及装置。
背景技术
正如在模拟通信中信噪比是最关键的质量指标一样，数字通信中最关键的质量指标是误码率，误码率是指差错码数量占总的传输码数量的比例。由于信道不可能完全理想，必然存在一定的误码率，因此对于信息接收端而言，必须对其所接收到的数据进行检验，判断是否出错，这就需要信息发送端除了发送数据外，还需要发送与该数据对应的检验码或者纠错码。
在数字通信中利用校验纠错码进行数据的校验纠错时一般有三种处理方法：一是前向纠错，数据在发送端经纠错编码后送入信道，接收端通过校验纠错码自动校验并对出错的数据进行纠错，此种方法是单向的，延时小，实时性好，但是纠错能力有限，很多时候无法对接收到的数据进行校验或者纠错；二是反馈重发，接收端先对接收到的数据进行出错判断，一旦发现出错，则请求重发，直至认为正确为止。此种方法能够有效的提高纠错能力，然而由于重发机制的引入，使得信道的传输效率大大降低，同时实时性不好；三是混合纠错，其结合前向纠错和反馈重发，接收端先对接收到的数据进行校验纠错，只有无法纠错时才请求重发。此种方法的优缺点介于前面两种之间。
在实际应用中，有各种各样的校验纠错码，有的比较复杂，需要利用数学工具，如几何、数论、排列组合等来设计，如分组码、卷积码等，分组码是对需要发送的数据进行分组编码，它的校验纠错码仅同本组的数据有关，而卷积码的校验纠错码不仅与当前的数据有关，而且同以前有限时间段上的数据也有关，有的则是比较简单直观、易于实现的，常见的如奇偶校验码、等比码、加权码等。
奇偶校验是一种校验代码传输正确性的方法。其根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验。采用奇数的称为奇校验，反之称为偶校验。
现有技术中，通常专门设置一个奇偶校验位，用它使这组代码中“1”的个数为奇数或偶数。即如果传输的代码中有奇数个“1”，使用奇校验时校验位置“0”，使用偶校验时校验位置“1”。如果传输的代码中有偶数个“1”，使用奇校验时校验位置“1”，使用偶校验时校验位置“0”。若用奇校验，则当接收端收到这组代码时，校验“1”的个数是否为奇数，从而确定代码的正确性。
奇校验可以等效为同或运算，标记为
；偶校验等效为与或运算，标记为⊙。且
以单向奇偶校验为例，它是一种校验数据传输正确性的方法。它是在一组传输的二进制数据的最后加上一位校验位，使得整个传输的数据中1的个数为奇数（奇校验）或者偶数（偶校验），该方法简单，其校验位只有一位，应用起来非常简单，对信道的传输效率影响不大，然而它只能检验出数据发生奇数位错误时的情况，而且不能定位，也就是说一旦发现错误，只能请求重发。
双向奇偶纠错是对现有单向奇偶校验的一种改进，它不仅具有更强的检验能力，而且具备一定的纠错能力，当数据只发生一位错误时，双向奇偶纠错不仅能够检验到出错，并且能够定位进行纠错。
但是，现有的双向奇偶纠错方法仅添加行校验码和列校验码，无法对行检验码和列校验码在传输过程中是否存在错误无法进行校验，即现有技术中假设所有接收到的校验位均是正确，没有误码。而且，现有技术中对于混合纠错在误码位置/范围后，只能要求重传相应信息，而无法直接进行纠错，这样就降低了数据传输的效率。
发明内容
本发明的目的在于提供一种基于双向奇偶校验的纠检错方法和系统及装置，其提高了校验的正确率，同时提高数据传输的效率。
为了实现上述目的，本发明提供了一种基于双向奇偶校验的纠检错方法，包括如下步骤：
步骤S100，发送端将N比特待发送原始数据分割为k个n×m比特的数据块，不足补零，得到数据块矩阵A，数据块中的信息码记为aij；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
步骤S200，发送端计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
步骤S300，发送端将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
步骤S400，发送端将可校验数据块矩阵A’数据发送给接收端；
步骤S500，接收端接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
较优地，所述步骤S500中，所述进行纠检错，包括如下步骤：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
为实现本发明目的还提供一种基于双向奇偶校验的纠检错系统，包括发送端和接收端，其中：
所述发送端，包括分割模块，校验位计算模块，矩阵处理模块，发送模块，其中：
所述分割模块，用于将N比特待发送原始数据分割为k个n×m比特的原始数据块，不足补零，得到原始数据块矩阵A，原始数据块中的信息码记为aij；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
所述校验位计算模块，用于计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
所述矩阵处理模块，用于将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
所述发送模块，用于将可校验数据块矩阵A’数据发送给接收端；
所述接收端，用于接收到可校验数据块矩阵数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行检纠错。
较优地，所述接收端进行检纠错，是指：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则按照最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
为实现本发明目的还提供一种基于双向奇偶校验的纠检错系统的发送端装置，包括分割模块，校验位计算模块，矩阵处理模块，发送模块，其中：
所述分割模块，用于将N比特待发送原始数据分割为k个n×m比特的原始数据块，不足补零，得到原始数据块矩阵A，原始数据块中的信息码记为aij；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
所述校验位计算模块，用于计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
所述矩阵处理模块，用于将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
所述发送模块，用于将可校验数据块矩阵A’数据发送。
为实现本发明目的更提供一种基于双向奇偶校验的纠检错系统的接收端装置，接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行检错。
较优地，所述接收端装置进行检纠错，是指：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则按照最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
本发明的有益效果：本发明的基于双向奇偶校验的纠检错方法和系统及装置，在对分块数据添加奇偶校验码时，增加了一个校验位d，此校验位d使行校验位和列校验位存在相关性，将误码分为数据误码、行校验误码、列校验误码、d误码，从而对行检验码和列校验码在传输过程中是否存在错误进行校验，提高了校验的正确率，并且将接收到的数据直接进行纠错处理，而不是通过重传，从而提高数据传输的效率。
附图说明
图1为本发明实施例基于双向奇偶校验的纠检错方法流程图；
图2为本发明实施例基于双向奇偶校验的纠检错系统结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的基于双向奇偶校验的纠检错方法和系统及装置进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面对本发明实施例的基于双向奇偶校验的纠检错方法，如图1所示，包括如下步骤：
步骤S100，发送端将N比特待发送原始数据分割为k个n×m比特的原始数据块，不足补零，得到原始数据块矩阵A，原始数据块中的信息码记为aij。
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
步骤S200，发送端计算数据块aij的行校验位bi（bi＝f1(ai1,ai2,…,aim)），列校验位cj（cj＝f2(a1j,a2j,…,anj)）和验证码d（d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)），f1、f2、f3、f4组合可选项如表（1）所示：
表1：f1、f2、f3、f4组合可选项表
步骤S300，发送端将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵，如式（1）所示。
步骤S400，发送端将可校验数据块矩阵A’数据发送给接收端。
步骤S500，接收端接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行检纠错。
将数据由发送端发送并由接收端接收提取原始数据块和校验位是一种现有技术，因此，在本发明实施例中，不再一一详细描述。
其中，较佳地，作为一种可实施方式，所述步骤S500中，所述进行纠检错，包括如下步骤：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
其中，所述检错是一种现有技术，因此，在本发明实施例中，不再一一详细描述。
相应地，本发明实施例还提供一种基于双向奇偶校验的纠检错系统及装置：
如图2所示，本发明实施例的一种基于双向奇偶校验的纠检错系统，包括发送端100和接收端200，其中：
所述发送端100，包括分割模块101，校验位计算模块102，矩阵处理模块103，发送模块104，其中：
所述分割模块101，用于将N比特（bit）待发送原始数据分割为k个n×m比特(bit)的原始数据块，不足补零，得到原始数据块矩阵A，原始数据块中的信息码记为aij。
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
所述校验位计算模块102，用于计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
所述矩阵处理模块103，用于将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
所述发送模块104，用于将可校验数据块矩阵A’数据发送给接收端200。
所述接收端200，用于接收到发送端100发送的可校验数据块矩阵A’数据发送后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
较佳地，作为一种可实施方式，所述接收端200进行纠检错，为：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
下面进一步举例说明本发明实施例基于双向奇偶校验的纠检错方法：
本发明实施例的基于双向奇偶校验的纠检错方法针对ISO/IEC7811-6定义的数据格式进行分析。
根据该标准生成的将N比特（bit）待发送数据分割为k个n×m比特（bit）的数据块，不足补零，得到数据块矩阵A，数据块中的信息码记为aij；
对原始数据块aij的每行使用奇校验，计算数据块aij的行校验位bi；每列使用LRC（Longitudinal Redundancy Check）校验（即偶校验），计算数据块aij列校验位cj，并计算LRC校验位的偶校验位d，使其数据构成一个(m+1)×(n+1)的行列式矩阵A’，如式（2）所示。
其中，aij表示排列成n行m列的输入数据，bi为第i行的奇校验位，cj为第j列的LRC校验位（等效偶校验位），d表示LRC校验位的奇偶校验位。
作为一种可实施方式，其中：(m,n)＝{(4,40),(6,79),(6,107)}，1≤i≤n，1≤j≤m。
aij、bi、cj和d的关系如公式（3）、（4）、（5）所示。公式（5）说明d不但是LRC校验位序列cj的奇校验位，也是bi的逻辑非的奇校验结果。
其中：
接收端接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
较佳地，作为一种可实施方式，所述进行检纠错，包括如下步骤：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错。
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
在本例子中，如表2所示，一个传输的数据分组中有1比特（bit）误码时，误码有4种分布情况：
11）误码在aij中，误码所在行对应的奇校验，和误码所在列对应的LRC校验均出现错误。
12）误码在bi中，则
错误的奇校验码所在行的奇校验错误。
13）误码在cj中，则
错误的LRC码所在列的LRC校验错误。
14）误码为d，则
LRC码的奇校验与奇偶校验码的奇校验相等，与d不等。
表2：1bit误码数据分布情况
| aij | bi | cj | d | |
| 1 | 1 | 0 | 0 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 0 |
| 4 | 0 | 0 | 0 | 1 |
本发明实施例的本发明的基于双向奇偶校验的纠检错方法和系统及装置，在对分块数据添加奇偶校验码时，增加了一个校验位d，此校验位d使行校验位和列校验位存在相关性，将误码分为数据误码、行校验误码、列校验误码、d误码，从而对行检验码和列校验码在传输过程中是否存在错误进行校验，提高了校验的正确率，并且将接收到的数据直接进行纠错处理，而不是通过重传，从而提高数据传输的效率。
最后应当说明的是，很显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型。
Claims (7)
1.一种基于双向奇偶校验的纠检错方法，其特征在于，包括如下步骤：
步骤S100，发送端将N比特待发送原始数据分割为k个n×m比特的原始数据块，不足补零，得到原始数据块矩阵A，原始数据块中的信息码记为aij；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
步骤S200，发送端计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2，…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
步骤S300，发送端将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
步骤S400，发送端将可校验数据块矩阵A’数据发送给接收端；
步骤S500，接收端接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
2.根据权利要求1所述的基于双向奇偶校验的纠检错方法，其特征在于，所述步骤S500中，所述进行检纠错，包括如下步骤：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错；
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
3.一种基于双向奇偶校验的纠检错系统，包括发送端和接收端，其特征在于，其中：
所述发送端，包括分割模块，校验位计算模块，矩阵处理模块，发送模块，其中：
所述分割模块，用于将N比特待发送原始数据分割为k个n×m比特的数据块aij，不足补零，得到数据块矩阵A；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
所述校验位计算模块，用于计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
所述矩阵处理模块，用于将校验位bi，列校验位c j和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
所述发送模块，用于将可校验数据块矩阵A’数据发送给接收端；
所述接收端，用于接收到可校验数据块矩阵数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
4.根据权利要求3所述的基于双向奇偶校验的纠检错系统，其特征在于，所述接收端进行纠检错，是指：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错；
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
5.一种如权利要求3或4所述的基于双向奇偶校验的纠检错系统的发送端装置，其特征在于，包括分割模块，校验位计算模块，矩阵处理模块，发送模块，其中：
所述分割模块，用于将N比特待发送原始数据分割为k个n×m比特的数据块aij，不足补零，得到数据块矩阵A；
其中，N、n、m、k为整数，k×m×n≥N>(k-1)×m×n；1≤i≤n，1≤j≤m；
所述校验位计算模块，用于计算数据块aij的行校验位bi，列校验位cj和验证码d，
其中：bi＝f1(ai1,ai2,…,aim)；cj＝f2(a1j,a2j,…,anj)；d＝f3(b1,b2,…,bn)＝f4(c1,c2,,cm)；
f1、f2、f3、f4组合可选项如下表所示：
；
所述矩阵处理模块，用于将校验位bi，列校验位cj和验证码d加入到数据块矩阵后得到可校验数据块矩阵A’，加入校验位bi，列校验位cj和验证码d后的可校验数据块矩阵变为n+1行，m+1列的数据块矩阵；
所述发送模块，用于将可校验数据块矩阵A’数据发送。
6.一种根据权利要求3或4所述的基于双向奇偶校验的纠检错系统的接收端装置，其特征在于，该装置用于在接收到可校验数据块矩阵A’数据后，提取原始数据块和校验位，根据原始数据块计算校验信息，对收到的可校验数据块矩阵的(n+1)×(m+1)数据块进行纠检错。
7.根据权利要求6所述的接收端装置，其特征在于，所述接收端装置进行纠检错，是指：
对收到的可校验数据块矩阵的(n+1)×(m+1)数据块先进行检错，当检错发现没有错误数据时，则将不包含校验位的数据信息输出；
否则，当检错发现有错误数据时，则判断所述错误数据是否在四种可能性中；
如果在，则基于最大似然估计进行纠错；反之，不进行纠错；
所述四种可能性为：
1）如果d＝f3(b1,b2,…,bn)＝f4(c1,c2,…,cm)，且行校验和列校验各有一个错误，则判定错误行和错误列所对应的数据aij错误；
2）如果d＝f4(c1,c2,…,cm)≠f3(b1,b2,…,bn)，且行校验有一个错误，则判定错误行的校验位bi错误；
3）如果d＝f3(b1,b2,…,bn)≠f4(c1,c2,…,cm)，且列校验有一个错误，则判定错误列的校验位cj错误；
4）如果f3(b1,b2,…,bn)=f4(c1,c2,…,cm)≠d，且行校验和列校验正确，则判定d错误。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110460643.0A CN102427398B (zh) | 2011-12-31 | 2011-12-31 | 一种基于双向奇偶校验的纠检错方法和系统及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110460643.0A CN102427398B (zh) | 2011-12-31 | 2011-12-31 | 一种基于双向奇偶校验的纠检错方法和系统及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102427398A CN102427398A (zh) | 2012-04-25 |
| CN102427398B true CN102427398B (zh) | 2014-05-14 |
Family
ID=45961344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110460643.0A Active CN102427398B (zh) | 2011-12-31 | 2011-12-31 | 一种基于双向奇偶校验的纠检错方法和系统及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102427398B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646175B2 (en) * | 2014-11-26 | 2017-05-09 | Synopsys, Inc. | Two-way parity error detection for advanced encryption standard engines |
| CN107480546A (zh) * | 2017-08-18 | 2017-12-15 | 四川长虹电器股份有限公司 | 使用公有云对数据进行安全存储的方法 |
| CN110233629B (zh) * | 2019-05-21 | 2021-09-03 | 中国科学院上海微系统与信息技术研究所 | 改进的汉明码纠错方法 |
| CN114301574A (zh) * | 2021-12-03 | 2022-04-08 | 北京星途探索科技有限公司 | 一种可恢复数据的遥测数字量传输方法 |
| CN116346278A (zh) * | 2021-12-22 | 2023-06-27 | 华为技术有限公司 | 发送方法、接收方法、装置、系统、设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101242262A (zh) * | 2008-03-06 | 2008-08-13 | 复旦大学 | 高级加密标准的二维奇偶校验检错方法及其实现硬件 |
| CN101325468A (zh) * | 2008-07-03 | 2008-12-17 | 浙江大学 | 一种基于双向奇偶校验的混合纠错方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109653A1 (en) * | 2004-04-09 | 2005-11-17 | Agere Systems Inc. | Multidimensional block encoder with sub-block interleaver and de-interleaver |
| WO2007112767A1 (en) * | 2006-03-30 | 2007-10-11 | Fujitsu Limited | Construction of parity-check matrices for non-binarys ldpc codes |
-
2011
- 2011-12-31 CN CN201110460643.0A patent/CN102427398B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101242262A (zh) * | 2008-03-06 | 2008-08-13 | 复旦大学 | 高级加密标准的二维奇偶校验检错方法及其实现硬件 |
| CN101325468A (zh) * | 2008-07-03 | 2008-12-17 | 浙江大学 | 一种基于双向奇偶校验的混合纠错方法 |
Non-Patent Citations (4)
| Title |
|---|
| AES算法的并发错误检测方法及其VLSI实现;赵佳 等;《计算机研究与发展》;20090415;第593-601页 * |
| 付喜辉 等.煤矿设备数据传输的纠错方法.《煤矿机械》.2011,第32卷(第2期),第241-242页. |
| 煤矿设备数据传输的纠错方法;付喜辉 等;《煤矿机械》;20110215;第32卷(第2期);第241-242页 * |
| 赵佳 等.AES算法的并发错误检测方法及其VLSI实现.《计算机研究与发展》.2009,第593-601页. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102427398A (zh) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102427398B (zh) | 一种基于双向奇偶校验的纠检错方法和系统及装置 | |
| EP2183867B1 (en) | Method of transmitting data | |
| US8799740B2 (en) | Signal segmentation method and CRC attachment method for reducing undetected error | |
| CN101325468B (zh) | 一种基于双向奇偶校验的混合纠错方法 | |
| KR20080099243A (ko) | 랩터 코드의 디코딩 | |
| CN106788878B (zh) | 一种具有单比特纠错功能的并行crc纠错方法 | |
| CN104081356A (zh) | 正常与重试数据发射之间的差别格式化 | |
| CN101420291A (zh) | 中继系统中网络与信道编码的联合译码方法 | |
| CN109428672B (zh) | 信息编译码方法和装置、信息处理系统 | |
| CN110806948A (zh) | 一种数据校验方法及装置 | |
| CN102098130A (zh) | 具有高速度和高可靠性的高效动态传输 | |
| CN102148665A (zh) | 一种lt码的译码方法 | |
| CN108988990A (zh) | 一种处理链路层数据错误的方法 | |
| CN105812085B (zh) | 一种音频USBKey的通讯收据的纠错方法及系统 | |
| EP3462652A1 (en) | Data retransmission method and relevant device | |
| CN114513285B (zh) | 传输数据检测与校正的方法、装置、设备及可读存储介质 | |
| CN102055572B (zh) | 数据重传方法及装置 | |
| CN114978417B (zh) | 一种基于两路blvds总线的数据通信校验方法及系统 | |
| US10554334B2 (en) | Nominally unguaranteed error-detection codes for sub-data packets | |
| CN114696963B (zh) | 一种用于多核处理器系统片上网络的高可靠通信系统 | |
| CN105162559A (zh) | 一种基于最大距离可分编码的harq方法 | |
| CN103138881B (zh) | 编解码方法和设备 | |
| Jain et al. | Cyclic Redundancy Codes: Study and Implementation | |
| US7424667B2 (en) | Digital data transmission error checking method and system | |
| Mokara et al. | Design and implementation of hamming code using VHDL & DSCH |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Li Inventor before: Bao Yan Inventor before: Yang Lei Inventor before: Liu Yang Inventor before: Liu Cheng Inventor before: Lv Jihua Inventor before: Li Li Inventor before: Sun Chunguang Inventor before: Wang Wei Inventor before: Wu Shuxing Inventor before: Fan Zhenwei Inventor before: Fu Yanjun Inventor before: Cao Peilei Inventor before: Li Linghao |
|
| COR | Change of bibliographic data | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100080 room 1205-1206, Building 29, Haidian District, Suzhou Street, Beijing Patentee after: Zhaoxun Hengda Technology Co., Ltd Address before: 100080 room 1205-1206, Building 29, Haidian District, Suzhou Street, Beijing Patentee before: MEGAHUNT MICROELECTRONIC TECH. (BEIJING) Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |