CN114696963B - 一种用于多核处理器系统片上网络的高可靠通信系统 - Google Patents

一种用于多核处理器系统片上网络的高可靠通信系统 Download PDF

Info

Publication number
CN114696963B
CN114696963B CN202210261693.4A CN202210261693A CN114696963B CN 114696963 B CN114696963 B CN 114696963B CN 202210261693 A CN202210261693 A CN 202210261693A CN 114696963 B CN114696963 B CN 114696963B
Authority
CN
China
Prior art keywords
hash value
data
verification
target
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210261693.4A
Other languages
English (en)
Other versions
CN114696963A (zh
Inventor
刘毅
翁笑冬
王顺尧
徐长卿
战林均
陈嘉瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Institute of Technology of Xidian University
Original Assignee
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Institute of Technology of Xidian University filed Critical Guangzhou Institute of Technology of Xidian University
Priority to CN202210261693.4A priority Critical patent/CN114696963B/zh
Publication of CN114696963A publication Critical patent/CN114696963A/zh
Application granted granted Critical
Publication of CN114696963B publication Critical patent/CN114696963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了基于本发明实施例提供的一种用于多核处理器系统片上网络的高可靠通信系统，涉及片上网络研究技术领域。数据处理模块生成待传输有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码数据打包作为目标数据包；数据校验模块根据第一哈希值对目标数据包进行校验；若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则发送重传请求，直到校验成功为止。本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行优化，可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。

Description

一种用于多核处理器系统片上网络的高可靠通信系统
技术领域
本发明涉及片上网络研究技术领域，具体涉及一种用于多核处理器系 统片上网络的高可靠通信系统。
背景技术
随着集成电路工艺节点的发展，MPSoC(Multi-Processor System-on-Chip，多核处理器系统)已成为数字集成电路的主流设计架构。 随着核数的增多，传统的总线架构已经不能满足日益增长的通信需求。具 有高带宽、易拓展等优势的NoC(Network on Chip，片上网络)架构已 经成为多核处理器系统通信的主要解决方案。但集成度的提高带来了片内互连线密度的增加，导致物理层串扰现象增多。所带来的通信链路阻塞高、 误码多等可靠性问题，逐渐成为制约多核处理器系统发展的主要因素。由 于NoC通信架构的节点传输特性，在节点中加入串扰处理方案可以有效解 决芯片内的通信串扰问题。
现有技术中，应用于MPSoC领域的数据传输控制方法多为FEC (Forward ErrorCorrection，前向纠错)方案或ARQ(Automatic Repeat reQuest，自动重传请求)方案。ARQ系统吞吐率会随着信道错误率的增 加而迅速下降。FEC系统，首先，当检测到接收数据有误时，对其译码后， 无论译码消息是正确的还是错误的，都必须将其发送给用户；其次，为了获得高的系统可靠性，需使用功能强大的编码，导致译码成本变高。现有 技术中的方案无法有效降低MPSoC中因互连线串扰问题导致的误码多、阻 塞高的问题。
发明内容
本发明的目的就在于解决上述背景技术的问题，而提出一种用于多核 处理器系统片上网络的高可靠通信系统。
本发明的目的可以通过以下技术方案实现：
本发明实施例提供了一种用于多核处理器系统片上网络的高可靠通 信系统，包括数据处理模块、NoC信道和数据校验模块：
所述数据处理模块，用于获取目的发送端的待传输有效数据，生成所 述待传输有效数据的第一哈希值，对所述待传输有效数据进行编码得到编 码数据，将所述第一哈希值与所述编码数据打包作为目标数据包，通过所 述NoC信道向目的接收终端发送所述目标数据包；
所述NoC信道，用于向所述目的接收终端对应的所述数据校验模块发 送所述目标数据包；
所述数据校验模块，用于根据所述第一哈希值对接收到的所述目标数 据包进行校验；若校验成功，则向所述目的接收终端发送所述待传输有效 数据；若校验失败，则通过所述NoC信道向所述数据处理模块发送针对所 述目标数据包的重传请求，直到校验成功为止；
所述NoC信道，还用于向所述数据处理模块发送所述重传请求；
所述数据处理模块，还用于响应所述重传请求，通过所述NoC信道向 目的接收终端重新发送所述目标数据包。
可选地，数据校验模块包括第一校验子模块、第二校验子模块和译码 器；
所述第一校验子模块，用于根据所述第一哈希值对所述目标数据包中 的已传输有效数据进行第一次校验；若校验成功，则向所述目的接收终端 发送所述已传输有效数据；若校验失败，将所述目标数据包发送给所述译 码器；
所述译码器，用于对所述目标数据包进行译码，得到待校验数据；
所述第二校验子模块，用于根据所述第一哈希值对所述待校验数据进 行第二次校验；若校验成功，则向所述目的接收终端发送所述待传输有效 数据；若校验失败，则通过所述NoC信道向所述数据处理模块发送针对所 述目标数据包的重传请求，直到校验成功为止。
可选地，数据处理模块包括第一哈希值生成器；第一校验子模块包括 第二哈希值生成器和第一哈希值校验器；第二校验子模块包括第三哈希值 生成器和第二哈希值校验器；
所述第一哈希值生成器，用于使用SHA算法的计算单元，针对输入的 所述待传输有效数据，生成所述第一哈希值；
所述第二哈希值生成器，用于使用SHA算法的计算单元，针对输入的 所述已传输有效数据，生成第二哈希值；
所述第三哈希值生成器，用于使用SHA算法的计算单元，针对输入的 所述待校验数据，生成第三哈希值；
所述第一哈希值校验器，用于根据所述第一哈希值对所述第二哈希值 进行校验；
所述第二哈希值校验器，用于根据所述第一哈希值对所述第三哈希值 进行校验。
可选地，数据处理模块包括编码器；
所述编码器，用于将所述待传输有效数据进行RS码编码，生成具有 纠错能力的RS码。
可选地，数据处理模块包括数据包打包模块；
所述数据包打包模块，用于将所述第一哈希值与所述编码数据打包作 为目标数据，其中，所述第一哈希值进行奇数次复制，复制次数大于3次。
可选地，所述第一校验子模块，具体用于计算所述目标数据包中的待 校验有效数据的第二哈希值；对奇数次复制的所述第一哈希值进行表决， 确定出参考哈希值；比较所述参考哈希值与所述第二哈希值的一致性；若 结果一致，则舍弃所述编码数据的冗余位，得到所述待传输有效数据；若 结果不一致，将所述目标数据包发送给所述译码器。
可选地，包括数据处理模块包括路由器缓存模块；
所述路由器缓存模块，能够存储至少一个数据包，并根据输入更新数 据包；当接收到所述重传请求，通过所述NoC信道向目的接收终端重新发 送所述目标数据包。
基于本发明实施例提供的一种用于多核处理器系统片上网络的高可 靠通信系统，包括数据处理模块、NoC信道和数据校验模块：数据处理模 块，用于获取目的发送端的待传输有效数据，生成待传输有效数据的第一 哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码 数据打包作为目标数据包，通过NoC信道向目的接收终端发送目标数据包； NoC信道，用于向目的接收终端对应的数据校验模块发送目标数据包；数据校验模块，用于根据第一哈希值对接收到的目标数据包进行校验；若校 验成功，则向目的接收终端发送待传输有效数据；若校验失败，则通过 NoC信道向数据处理模块发送针对目标数据包的重传请求，直到校验成功 为止；NoC信道，还用于向数据处理模块发送重传请求；数据处理模块， 还用于响应重传请求，通过NoC信道向目的接收终端重新发送目标数据包。 本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有 效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行 优化。可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的 问题。
附图说明
下面结合附图对本发明作进一步的说明。
图1为本发明实施例提供的一种用于多核处理器系统片上网络的高 可靠通信系统的原理图；
图2为本发明实施例提供的一种用于多核处理器系统片上网络的高 可靠通信系统的仿真模型；
图3为ARQ方案的仿真模型；
图4为HARQ方案与ARQ方案的性能统计结果的饼状图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进 行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的 范围。
本发明实施例提供了一种用于多核处理器系统片上网络的高可靠通 信系统，包括数据处理模块、NoC信道和数据校验模块：
数据处理模块，用于获取目的发送端的待传输有效数据，生成待传输 有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第 一哈希值与编码数据打包作为目标数据包，通过NoC信道向目的接收终端 发送所述目标数据包；
NoC信道，用于向目的接收终端对应的数据校验模块发送目标数据包；
数据校验模块，用于根据第一哈希值对接收到的目标数据包进行校验； 若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则通 过NoC信道向数据处理模块发送针对目标数据包的重传请求，直到校验成 功为止；
NoC信道，还用于向数据处理模块发送重传请求；
数据处理模块，还用于响应重传请求，通过NoC信道向目的接收终端 重新发送目标数据包。
基于本发明实施例提供的一种用于多核处理器系统片上网络的高可 靠通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降 低误码率的基础上保证一定的吞吐率，并针对时延进行优化。可以有效降 低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。
一种实现方式中，参见图1，图1为本发明实施例提供的一种用于多 核处理器系统片上网络的高可靠通信系统的原理图。数据处理模块的原理 是，通过应用于MPSoC的HARQ-I型方案，可以使用一种纠错码用于同时 纠正和检测错误。当目的接收端检测到接收到的数据有错误时，首先会尝 试纠正错误。如果错误数量在纠错码设计的纠错能力范围内，则会纠正错 误，并将译码得到的正确消息继续向后传递或保存在缓冲区中。如果检测 到无法纠正的错误，接收端将拒绝接收到的数据并请求发送端重新传输。 当接收到重传数据时，接收端再次尝试译码，若仍不成功，接收端再次拒 绝接收到的数据并请求另一次重传。该纠错和重传过程继续进行，直到数 据成功译码为止。
一种实现方式中，数据校验模块是将互联网领域中使用的哈希值校验 技术应用于MPSoC领域，通过对传输链路特定节点上的数据进行哈希值计 算与比对，来校验数据传输的一致性。
一种实现方式中，NoC信道能够读取目标数据包与重传请求中包含的 位置信息，并将其发送到目的位置。NoC信道具有一定的带宽，能够传输 至少一个目标数据包和一条重传请求。NoC信道可能会受到互连线串扰的 影响，而在目标数据包上产生随机错误。
在一个实施例中，数据校验模块包括第一校验子模块、第二校验子模 块和译码器；
第一校验子模块，用于根据第一哈希值对目标数据包中的已传输有效 数据进行第一次校验；若校验成功，则向目的接收终端发送已传输有效数 据；若校验失败，将目标数据包发送给译码器；
译码器，用于对目标数据包进行译码，得到待校验数据；
第二校验子模块，用于根据第一哈希值对待校验数据进行第二次校验； 若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则通 过NoC信道向数据处理模块发送针对目标数据包的重传请求，直到校验成 功为止。
在一个实施例中，数据处理模块包括第一哈希值生成器；第一校验子 模块包括第二哈希值生成器和第一哈希值校验器；第二校验子模块包括第 三哈希值生成器和第二哈希值校验器；
第一哈希值生成器，用于使用SHA算法的计算单元，针对输入的待传 输有效数据，生成第一哈希值；
第二哈希值生成器，用于使用SHA算法的计算单元，针对输入的已传 输有效数据，生成第二哈希值；
第三哈希值生成器，用于使用SHA算法的计算单元，针对输入的待校 验数据，生成第三哈希值；
第一哈希值校验器，用于根据第一哈希值对第二哈希值进行校验；
第二哈希值校验器，用于根据第一哈希值对第三哈希值进行校验。
一种实现方式中，SHA算法属于不可逆加密算法，对于任意长度的待 传输的数据，在同一SHA算法下生成的哈希值长度是固定的。第一哈希值 生成器、第二哈希值生成器和第三哈希值生成器生成的哈希值长度相同。 SHA算法生成的哈希值长度较短，且可以达到良好的校验效果。
在一个实施例中，数据处理模块包括编码器；编码器，用于将待传输 有效数据进行RS码编码，生成具有纠错能力的RS码。
一种实现方式中，编码器能够控制编码数据的冗余位长度，生成纠错 能力不同的RS码。
在一个实施例中，数据处理模块包括数据包打包模块；数据包打包模 块，用于将第一哈希值与编码数据打包作为目标数据，其中，第一哈希值 进行奇数次复制，复制次数大于3次。
在一个实施例中，第一校验子模块，具体用于计算目标数据包中的待 校验有效数据的第二哈希值；对奇数次复制的第一哈希值进行表决，确定 出参考哈希值；比较参考哈希值与第二哈希值的一致性；若结果一致，则 舍弃编码数据的冗余位，得到待传输有效数据；若结果不一致，将目标数 据包发送给译码器。
在一个实施例中，数据处理模块包括路由器缓存模块；路由器缓存模 块，能够存储至少一个数据包，并根据输入更新数据包；当接收到重传请 求，通过NoC信道向目的接收终端重新发送目标数据包。
在一个实施例中，使用Simulink软件对本发明实施例提供的通信系 统进行建模。参见如图2，图2为本发明实施例提供的一种用于多核处理 器系统片上网络的高可靠通信系统(以下称为HARQ方案)的仿真模型。 其中，发送端、多路选择器1、里德-所罗门码(RS码，Reed-solomon codes) 编码器、RS码译码器、接收端、数据反馈链路对应基于HARQ技术的NoC 数据传输错误控制方法。RS编码器与RS译码器构成使用RS码的前向纠 错方案。哈希值生成器1、哈希值生成器2、哈希值校验器1构成初次哈 希校验，哈希值生成器1、哈希值生成器3、哈希值校验器2构成二次哈 希校验。数据反馈链路、多路选择器1、哈希值校验器2构成了自动回传 请求方案。
该模型中发送端根据输入的参数生成一个n维列向量，将其作为要传 输的数据。该列向量的每一位都使用MATLAB的随机函数生成，任意两位 之间不具有相关性。发送端将数据传入多路选择器1的in2输入端，该模 块使用Simulink中的Switch模块与delay模块构成，能够实现缓冲器的 功能，将发送端传出的数据在此暂时存储。多路选择器1的in1输入端接 入数据反馈链路传递的信号，如果传递的信号为“0”(没有反馈信号)， 说明上一个传递到接收端的数据包没有发生误码或译码成功，多路选择器 1将数据存入缓冲区，并继续向后传递；而如果传递的信号为“1”，则 说明上一个传递到接收端的数据译码失败，这时多路选择器1将暂停接收 新的数据，会将存储在缓冲器中的数据重新发送，直到in1端不再接收到 “1”信号，再恢复接收。
传出多路选择器1的数据传入哈希值生成器1与RS编码器，分别对 数据进行哈希值生成与RS编码。数据经过RS编码后传入加性高斯白噪声 信道。信道模块中使用MATLAB中的“randsrc”函数，按照给定的误码率 随机在“0”元素向量上生成“1”元素噪声，并与传入信道的数据进行按 位异或运算，达到模拟加性高斯白噪声影响的效果。数据从信道传出后传 入哈希值生成器2与RS译码器，分别对数据进行哈希值生成与RS译码。
因为生成的哈希值长度很短，通常只有100位左右，所以其受到串扰 影响而导致的误码率远远低于编码数据的误码率。本发明假设哈希值传输 过程中使用重复发送的方式，在接收端使用举手表决器表决出正确输出。 根据这些特点，Simulink中没有将哈希值生成器1的输出通过加性高斯 白噪声信道，而是直接将生成的哈希值传到哈希值校验器1与哈希值校验 器2的in2输入端中。另一方面，哈希值生成器2生成的哈希值传入哈希 值校验器1的in1输入端中。哈希值校验器1将对in1和in2输入的哈希 值进行比较，如果两个输入端输入的哈希值相同，那么说明编码数据在信 道中传输时没有产生误码，这时哈希值校验器1的输出端将向多路选择器 2的in1输入端传递信号“0”；如果两个输入端输入的哈希值不同，那 么说明编码数据在信道中传输产生了误码，这时哈希值校验器1的输出端 将向多路选择器2的in1输入端传递信号“1”。
从信道传出的数据传入多路选择器的in2输入端。如果传入多路选择 器2的in1为信号“0”，多路选择器2的out1端口直接将in2端的数据 传递给接收端的in1，完成一次数据的传输。如果传入多路选择器2的in1 为信号“1”，多路选择器2的out2端口会将in2端的数据传递给RS码 译码器进行译码，译码结果传入哈希值生成器3的in1输入端与哈希值校 验器2的in2输入端。哈希值生成器3生成译码结果的哈希值，传入哈希 值校验器2的in1输入端，并与in3端输入的哈希值进行比较。如果两个 输入端输入的哈希值相同，那么说明数据成功进行了译码过程并纠正了错 误，这时哈希值校验器2的输出端out1会将in2输入端的数据传递给接 收端的in2，完成一次数据的传输；如果两个输入端输入的哈希值不同， 那么说明数据产生了无法纠正的错误，这时哈希值校验器2的输出端out2 将向数据反馈链路传递信号“1”，数据反馈链路再向多路选择器1传递 信号“1”，请求重发。数据反馈链路中包含计数模块，能够对每个数据 包的重传次数进行计数，直到这个数据包成功传输到接收端，计数器清零， 准备记录下一个数据包的重传次数。
本发明中的哈希值生成器使用相同的SHA算法代码。另外因为RS码 为系统码，其冗余位是附加到数据末尾的，因此哈希值生成器2是将编码 后的数据冗余位截掉(这时其长度与原始数据相同)，生成通过信道后的数 据位哈希值，再与原始数据的哈希值比较。
本发明中的哈希值校验器校验方法为将要校验的两个哈希值按位异 或，将其结果再逻辑异或，得到要输出的“0”或“1”信号。多路选择器 由Simulink中的Switch模块构成。
使用数据处理脚本，可以快速处理、导出数据，并将其统计结果反映 为直观的饼状图与柱状图，便于相关研究人员分析使用。例如，为了比较 HARQ方案与ARQ方案的性能，在Simulink仿真模型基础上进行删减、修 改，得到如图3所示的ARQ方案仿真模型，该模型除没有前向纠错功能之 外其余与图2所示的仿真模型功能一致。在出错率为5％的信道中，使用 HARQ方案(其前向纠错方案采用(15,7)RS码)和ARQ方案时,在软件模型中 进行100万次仿真后获得如图4所示的数据包重传次数分布的饼状图。
参见图4，图4为HARQ方案与ARQ方案的性能统计结果的饼状图。 根据图4可知ARQ方案中50％的数据包需要至少重传1次，重传数据包中 有一半的数据包需要至少2次的重传；而HARQ方案将重传数据包比例降 低到了10％，并且几乎只需要重传1次即可获得正确数据。从重传次数中 就可以直观的发现HARQ方案对于减少数据包重发次数，进而降低吞吐率 和延迟有着显著的效果。
再例如对有效信息位分别为32bits、64bits的数据包，使用HARQ（其前向纠错分别使用(15,8),(31,13)的RS码)和ARQ方案时，在2%到12%的信道错误率下以1%为分度值分别进行仿真,得到数据包重传次数随信道错误率变化的拟合曲线。可以看到，在信道误码率较低时，ARQ与HARQ方案的重传期望次数相近，HARQ方案没有明显优势甚至劣于ARQ。但随着信道误码率的增加，ARQ方案重传期望次数迅速增加，而HARQ方案数据包重传次数增加较缓，因此优于ARQ。
以上案例可以证明，本发明提出的用于多核处理器系统片上网络的高 可靠通信系统运行正常，结果对于探索MPSoC通信可靠性设计有参考价值。 且本发明提出的用于多核处理器系统片上网络的高可靠通信系统可以有 效地减少MPSoC领域中因互连线串扰问题导致的误码率增多问题。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明 的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请 范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

Claims (7)

1.一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，包括数据处理模块、NoC信道和数据校验模块：
所述数据处理模块，用于获取目的发送端的待传输有效数据，生成所述待传输有效数据的第一哈希值，对所述待传输有效数据进行编码得到编码数据，将所述第一哈希值与所述编码数据打包作为目标数据包，通过所述NoC信道向目的接收终端发送所述目标数据包；
所述NoC信道，用于向所述目的接收终端对应的所述数据校验模块发送所述目标数据包；
所述数据校验模块，用于根据所述第一哈希值对接收到的所述目标数据包进行校验；若校验成功，则向所述目的接收终端发送所述待传输有效数据；若校验失败，则通过所述NoC信道向所述数据处理模块发送针对所述目标数据包的重传请求，直到校验成功为止；
所述NoC信道，还用于向所述数据处理模块发送所述重传请求；
所述数据处理模块，还用于响应所述重传请求，通过所述NoC信道向目的接收终端重新发送所述目标数据包。
2.根据权利要求1所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，数据校验模块包括第一校验子模块、第二校验子模块和译码器；
所述第一校验子模块，用于根据所述第一哈希值对所述目标数据包中的已传输有效数据进行第一次校验；若校验成功，则向所述目的接收终端发送所述已传输有效数据；若校验失败，将所述目标数据包发送给所述译码器；
所述译码器，用于对所述目标数据包进行译码，得到待校验数据；
所述第二校验子模块，用于根据所述第一哈希值对所述待校验数据进行第二次校验；若校验成功，则向所述目的接收终端发送所述待传输有效数据；若校验失败，则通过所述NoC信道向所述数据处理模块发送针对所述目标数据包的重传请求，直到校验成功为止。
3.根据权利要求2所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，所述数据处理模块包括第一哈希值生成器；所述第一校验子模块包括第二哈希值生成器和第一哈希值校验器；所述第二校验子模块包括第三哈希值生成器和第二哈希值校验器；
所述第一哈希值生成器，用于使用SHA算法的计算单元，针对输入的所述待传输有效数据，生成所述第一哈希值；
所述第二哈希值生成器，用于使用SHA算法的计算单元，针对输入的所述已传输有效数据，生成第二哈希值；
所述第三哈希值生成器，用于使用SHA算法的计算单元，针对输入的所述待校验数据，生成第三哈希值；
所述第一哈希值校验器，用于根据所述第一哈希值对所述第二哈希值进行校验；
所述第二哈希值校验器，用于根据所述第一哈希值对所述第三哈希值进行校验。
4.根据权利要求1或权利要求2所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，数据处理模块包括编码器；
所述编码器，用于将所述待传输有效数据进行RS码编码，生成具有纠错能力的RS码。
5.根据权利要求1或权利要求2所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，数据处理模块包括数据包打包模块；
所述数据包打包模块，用于将所述第一哈希值与所述编码数据打包作为目标数据，其中，所述第一哈希值进行奇数次复制，复制次数大于3次。
6.根据权利要求5所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，
所述第一校验子模块，具体用于计算所述目标数据包中的待校验有效数据的第二哈希值；对奇数次复制的所述第一哈希值进行表决，确定出参考哈希值；比较所述参考哈希值与所述第二哈希值的一致性；若结果一致，则舍弃所述编码数据的冗余位，得到所述待传输有效数据；若结果不一致，将所述目标数据包发送给所述译码器。
7.根据权利要求1或权利要求2所述的一种用于多核处理器系统片上网络的高可靠通信系统，其特征在于，包括数据处理模块包括路由器缓存模块；
所述路由器缓存模块，能够存储至少一个数据包，并根据输入更新数据包；当接收到所述重传请求，通过所述NoC信道向目的接收终端重新发送所述目标数据包。
CN202210261693.4A 2022-03-16 2022-03-16 一种用于多核处理器系统片上网络的高可靠通信系统 Active CN114696963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210261693.4A CN114696963B (zh) 2022-03-16 2022-03-16 一种用于多核处理器系统片上网络的高可靠通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210261693.4A CN114696963B (zh) 2022-03-16 2022-03-16 一种用于多核处理器系统片上网络的高可靠通信系统

Publications (2)

Publication Number Publication Date
CN114696963A CN114696963A (zh) 2022-07-01
CN114696963B true CN114696963B (zh) 2023-05-26

Family

ID=82138686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210261693.4A Active CN114696963B (zh) 2022-03-16 2022-03-16 一种用于多核处理器系统片上网络的高可靠通信系统

Country Status (1)

Country Link
CN (1) CN114696963B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577225B (zh) * 2022-12-07 2023-05-12 通号万全信号设备有限公司 二取二表决处理方法、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959168A (zh) * 2018-06-06 2018-12-07 厦门大学 基于片上内存的sha512全流水电路及其实现方法
CN110502380A (zh) * 2019-08-16 2019-11-26 兆讯恒达微电子技术(北京)有限公司 一种哈希算法协处理器自检的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959168A (zh) * 2018-06-06 2018-12-07 厦门大学 基于片上内存的sha512全流水电路及其实现方法
CN110502380A (zh) * 2019-08-16 2019-11-26 兆讯恒达微电子技术(北京)有限公司 一种哈希算法协处理器自检的方法

Also Published As

Publication number Publication date
CN114696963A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR100312729B1 (ko) 에이알큐 시스템용 에러검출방법
US6418549B1 (en) Data transmission using arithmetic coding based continuous error detection
US20040117722A1 (en) Performance of communication systems using forward error correction
WO2012142914A1 (zh) 传输块循环冗余校验方法及装置
US9979566B2 (en) Hybrid forward error correction and replay technique for low latency
CN113541856A (zh) 数据恢复方法及装置
CN114696963B (zh) 一种用于多核处理器系统片上网络的高可靠通信系统
US20230023776A1 (en) Codeword Synchronization Method, Receiver, Network Device, and Network System
US8386877B2 (en) Communication system, transmitter, error correcting code retransmitting method, and communication program
US9203441B2 (en) Partial packet recovery in wireless networks
KR20090039033A (ko) 이동통신 시스템의 복호 장치 및 방법
KR101531502B1 (ko) 오류제어방법
WO2002093820A1 (fr) Procede de communication, dispositif de transmission, dispositif de reception, et systeme de communication equipe de ces dispositifs
CN114513285B (zh) 传输数据检测与校正的方法、装置、设备及可读存储介质
WO2022228370A1 (zh) 码字同步方法、接收器、网络设备及网络系统
CN111769906B (zh) 一种自适应降低编码层和链路层处理延迟的数据传输方法及装置
Flayyih Crosstalk aware multi-bit error detection with limited error correction coding for reliable on-chip communication
CN114666247B (zh) 一种MPSoCNoC通信架构的设计性能评估方法及系统
Williamson Reliability-output decoding and low-latency variable-length coding schemes for communication with feedback
WO2022001892A1 (zh) 重传方法及通信装置
Lakshmi et al. Error Correction Scheme for Regenerating Code based Distributed Storage Systems
Pahlevani Hosein K. Nazari
CN112821984B (zh) 无线局域网数据处理方法、装置及设备
Sauter et al. Majority Manchester decoding for active redundant data transmission
Kleyko et al. Modeling FEC algorithms in HARQ data transmitting systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant