JP2009531797A - 冗長データがリモートバッファ回路にバッファされる不揮発性メモリおよび方法 - Google Patents
冗長データがリモートバッファ回路にバッファされる不揮発性メモリおよび方法 Download PDFInfo
- Publication number
- JP2009531797A JP2009531797A JP2009501642A JP2009501642A JP2009531797A JP 2009531797 A JP2009531797 A JP 2009531797A JP 2009501642 A JP2009501642 A JP 2009501642A JP 2009501642 A JP2009501642 A JP 2009501642A JP 2009531797 A JP2009531797 A JP 2009531797A
- Authority
- JP
- Japan
- Prior art keywords
- data
- redundant
- array portion
- column
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
Abstract
Description
本発明の一態様に従って、リモート冗長方式は、欠陥メモリ位置のための冗長または置換データを冗長データラッチからバッファ回路のセットへ再配置させる。このようにして、メモリアレイとI/Oバスとの間でデータを交換するために1つのアドレス指定方式が必要であるように、冗長データは、より容易にアクセスし得る位置にある。特に、本発明のリモート冗長方式では、ユーザデータはユーザデータラッチに関連付けられ、冗長データは冗長データラッチに関連付けられるけれども、ユーザデータと、これに代わる冗長データとにアクセスするためにメモリアレイのユーザ部分のためのアドレスが使用され得る。現在のアドレスが良好な(欠陥のない)位置のためのアドレスであるとき、データバスはユーザデータラッチとデータを交換する。一方、現在のアドレスが欠陥のある位置のためのアドレスであるとき、データバスは冗長データが中に置かれているリモートバッファとデータを交換する。
在来の局所冗長データ方式
図1は、冗長部分だけから冗長データを入手できる在来の列冗長方式のメモリ装置を示す。このメモリ装置は、ユーザ部分102と冗長部分102’とに分割されたメモリセルのアレイ100を有する。アレイ100内のメモリセルは、行に沿う1セットのワード線と列に沿う1セットのビット線とによりアクセス可能である。ワード線のセットは、行デコーダ130を介して行アドレスにより選択可能である。同様に、ビット線のセットは、列デコーダ160を介して列アドレスにより選択可能である。通常、行に沿うメモリセルのページが、感知回路170の対応するセットによって一緒に読み出されるかあるいは書き込まれる。メモリから読み出されたデータのページまたはメモリに書き込まれるべきデータのページをラッチするために、データラッチ180の対応するセットが使用される。読み出し操作の終了時に、データラッチからのデータはデータアウトバス192を介して外へ転送される。同様に、書き込み操作開始時に、書き込まれるべきデータはデータインバス194を介してデータラッチへ転送される。
パワーアップ
ステップ310:欠陥マップを不揮発性メモリからコントローラRAMにロードする。
ステップ312:対応する絶縁ラッチをセットすることによって不良列をマークする。
読み出し
ステップ320:複数の列にわたってメモリセルからデータのページを読み出すための読み出しコマンドを受け取る
ステップ322:“ビジー”を信号する。
ステップ324:そのメモリセルのページを感知し、データを対応するデータラッチにラッチする。
ステップ326:“レディ”を信号する。
I/O
ステップ330:ラッチされたデータを1列ずつ外へストリーミングする。
ステップ332:外へストリーミングされるべきデータの現在の列アドレスAy=欠陥マップ中の不良列アドレスのうちの1つか?一致があればステップ334に進み、そうでなければステップ336に進む。
ステップ334:データを置換してストリームに挿入するために冗長列をアドレス指定するべくAy’に切り替わり、ステップ338に進む。
ステップ336:通常のアドレスAyで続行し、ステップ338に進む。
ステップ338:最後の列か?最後の列に達したならばステップ340に進み、そうでなければステップ332で次の列に進む。
ステップ340:データのページは読み出された。
パワーアップ
ステップ350:欠陥マップを不揮発性メモリからコントローラRAMにロードする。
ステップ352:対応する絶縁ラッチをセットすることによって不良列をマークする。
I/O
ステップ360:複数の列にわたってデータのページを書き込むために書き込みコマンドを受け取る。
ステップ362:書き込まれるべきデータの第1のページを1列ずつデータラッチの第1のページ中にストリーミングする。
ステップ364:外へストリーミングされるべきデータの現在の列アドレスAy=欠陥マップ中の不良列アドレスのうちの1つか?一致があればステップ366に進み、そうでなければステップ368に進む。
ステップ366:データを置換してストリームに挿入するために冗長列をアドレス指定するべくAy’に切り替わり、ステップ369に進む。
ステップ368:通常のアドレスAyで続行し、ステップ369に進む。
ステップ369:最後の列か?最後の列に達したならばステップ370に進み、そうでなければステップ362で次の列に進む。
プログラム
ステップ370:プログラムコマンドを受け取る。
ステップ372:“ビジー”を信号する。
ステップ374:そのページ全体がプログラム−ベリファイされるまでデータのページを書き込む。
ステップ376:“レディ”を信号する。
本発明の一態様に従って、リモート冗長方式は、欠陥のあるメモリ位置のための冗長または置換データを冗長データラッチからバッファ回路のセットへ再配置する。このようにして、メモリアレイとI/Oバスとの間でデータを交換するために1つのアドレス指定方式が必要であるように冗長データはより容易にアクセスできる位置にある。特に、本発明のリモート冗長方式では、ユーザデータはユーザデータラッチに関連付けられ、冗長データは冗長データラッチに関連付けられるけれども、メモリアレイのユーザ部分のためのアドレスは、ユーザデータと、その代わりの冗長データとにアクセスするために使用され得る。現在のアドレスが良好な(欠陥のない)位置のためのアドレスであるとき、データバスはユーザデータラッチとデータを交換する。一方、現在のアドレスが欠陥のある位置のためのアドレスであるとき、データバスは冗長データが中に置かれているリモートバッファとデータを交換する。
パワーアップ
ステップ510:欠陥マップを不揮発性メモリから欠陥マップバッファへロードする。
読み出し
ステップ520:複数の列にわたってメモリセルからデータのページを読み出すための読み出しコマンドを受け取る。
ステップ522:“ビジー”を信号する。
ステップ524:メモリセルのページを感知してデータを対応するデータラッチにラッチする。
ステップ526:冗長データを冗長データラッチから冗長データバッファにロードする。
ステップ528:“レディ”を信号する。
I/O
ステップ530:欠陥マップバッファ中のものとの1対多数列アドレス比較を行いながら、ラッチされているデータを1列ずつ外へ、データバスへストリーミングする。
ステップ532:外へストリーミングされるべきデータの現在の列アドレスAy=欠陥マップバッファ中の不良のもののうちの1つか?一致があれば、ステップ534に進み、そうでなければステップ536に進む。
ステップ534:冗長データバッファからデータバスへの置換データの出力を可能にし、ステップ538に進む。
ステップ536:ユーザデータ部分からデータバスへの、アドレス指定されたデータの出力を可能にし、ステップ538に進む。
ステップ538:最後の列か?最後の列に達しているならばステップ540に進み、そうでなければステップ534で次の列に進む。
ステップ540:データのページは読み出された。
パワーアップ
ステップ550:欠陥マップを不揮発性メモリから欠陥マップバッファへロードする。
I/O
ステップ560:データのページを複数の列にわたってアドレス指定されたメモリセルに書き込むために書き込みコマンドを受け取る。
ステップ562:欠陥マップバッファ中のものとの1対多数列アドレス比較を行いながら、データバスからデータを1列ずつストリーミングする。
ステップ564:中へストリーミングされるべきデータの現在の列アドレスAy=欠陥マップバッファ中の不良のもののうちの1つか?一致があれば、ステップ566に進み、そうでなければステップ570に進む。
ステップ566:データバスからのデータの入力を可能にして、冗長データバッファ内の対応する位置にバッファする。
ステップ568:現在の列のデータラッチを“プログラムしない”状態にセットし、ステップ572に進む。
ステップ570:データバスからのデータの入力を可能にして、対応するデータラッチにラッチする。
ステップ572:最後の列か?最後の列に達しているならばステップ580に進み、そうでなければステップ564で次の列に進む。
ステップ580:冗長データバッファからデータを転送し、それらを対応する冗長データラッチにラッチする。これは、冗長アレイにアクセスするためにアドレスAy’への切り替わりを必要とする1回限りの操作である。
プログラム
ステップ590:プログラムコマンドを受け取る。
ステップ592:“ビジー”を信号する。
ステップ594:ページ全体がプログラム−ベリファイされるまで、ラッチされているデータのページを書き込む。
ステップ596:“レディ”を信号する。
他の1つの実施形態では、冗長データバッファ回路のアドレス粒状度は、列回路の粒状度と同じでなくてもよい。好ましくは、アドレスの単位は、列の分解能より精細な分解能を有する。例えば、列が1バイトの幅のものであって、1グループの8本のビット線が一度にアドレス指定されるならば、冗長データバッファはビット線レベルでアドレス指定され得る。
明瞭性のために、冗長データバッファ回路460を採用するリモート冗長方式は、図4に示されているデータラッチ440Aのような1セットのデータラッチで動作するように記載された。その利点は明らかである。なぜならば、ユーザアドレスだけが使用されるので、従来技術の低速の双方向アドレス指定方式が回避されるからである。
本発明の他の1つの態様に従って、欠陥列ラッチ冗長方式は、欠陥のあるメモリ位置のための冗長データまたは置換データを、冗長データラッチから、対応する欠陥列のデータラッチのようなより容易にアクセスし得る位置へ再配置させる。この方式は、欠陥列が普通はビット線に存在する問題により引き起こされるのであって、関連する列回路に存在する問題によってはそれほど引き起こされないという事実に基づいている。したがって、例えば、ビット線は短絡して使用不能になり得るけれども、それらの関連するデータラッチと列デコーダとは動作可能な状態に留まりそうである。本発明は、感知およびプログラミングのようなメモリ操作が欠陥のあるビット線を介して実行され得ないときに、列回路が依然としてデータをバッファするために使用され得るということを認識している。
図13は、双方向アドレス指定を採用することを必要とせずに他の1つの列冗長方式を実現するためにユーザデータラッチと冗長データラッチとの間でデータを往復させるためのデータラッチバッファを概略的に示す。
パワーアップ
ステップ710:欠陥マップを不揮発性メモリからコントローラRAMにロードする。
読み出し
ステップ720:複数の列にわたってメモリセルからユーザデータおよび冗長データを含むページを読み出すための読み出しコマンドを受け取る。
ステップ722:“ビジー”を信号する。
ステップ724:メモリセルのページを感知してデータを対応するデータラッチにラッチする。
ステップ726:データを冗長データラッチから対応する欠陥列のものにコピーする。
ステップ728:“レディ”を信号する。
I/O
ステップ730:欠陥列に関わらず、データをユーザデータラッチからデータバスに1列ずつ外へストリーミングする。
ステップ740:データのページは読み出された。
パワーアップ
ステップ760:欠陥マップを不揮発性メモリからコントローラRAMにロードする。
I/O
ステップ770:データのページを複数の列にわたってアドレス指定されたメモリセルに書き込むために書き込みコマンドを受け取る。
ステップ772:欠陥列に関わらず、書き込まれるべきデータのページをユーザデータラッチにストリーミングする。
ステップ774:“ビジー”を信号する。
ユーザデータラッチから冗長データラッチへの転送
ステップ776:データを欠陥列のユーザラッチから冗長列の対応する冗長ラッチに転送する。
ステップ778:全ての欠陥列を、それらの関連するユーザデータラッチの各々に所定データ値を書き込むことによって、マークする。
プログラム
ステップ780:プログラムコマンドを受け取る。
ステップ782:ページ全体がプログラム−ベリファイされるまで、ユーザデータおよび冗長データを含むページを書き込む。
ステップ784:“レディ”を信号する。
Claims (25)
- ユーザアレイ部分の中の欠陥位置が冗長アレイ部分の中の対応する冗長位置により置換可能であるように前記ユーザアレイ部分と前記冗長アレイ部分とに分割された不揮発性メモリアレイにおいて、前記メモリの前記ユーザアレイ部分と前記冗長アレイ部分との両方にまたがるメモリ位置のグループからデータを読み出す方法であって、
前記ユーザアレイ部分と前記冗長アレイ部分との両方に関連付けられたデータをラッチするためのデータラッチのグループを含むアクセス回路のグループを設けるステップと、
データバスを設けるステップと、
前記ユーザアレイ部分の欠陥位置のアドレスを欠陥マップバッファにバッファするステップと、
前記冗長アレイ部分の前記データラッチからの冗長データを冗長データバッファにバッファするステップと、
前記欠陥マップバッファ中の欠陥位置に対応しない前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記ユーザアレイ部分のデータラッチとの間でのデータの交換を可能にし、また、前記欠陥マップバッファ中の欠陥位置に対応する前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記冗長データバッファ中の対応する冗長データとの間でのデータの交換を可能にするステップと、
を含む方法。 - 請求項1記載の方法において、
前記メモリアレイは行および列によりアドレス指定可能であり、
前記欠陥位置は前記冗長アレイ部分の冗長列により置換可能な欠陥列である方法。 - 請求項1記載の方法において、
現在のアドレスは、前記ユーザアレイ部分をアドレス指定するためのものであって、前記冗長アレイ部分を直接アドレス指定することができない方法。 - 請求項1記載の方法において、
前記データバスと前記冗長データバッファ中の対応する冗長データとの間のデータの交換を可能にするステップは、読み出し操作中に前記データバスへの転送の方向に行われる方法。 - 請求項1記載の方法において、
前記データバスと前記冗長データバッファ中の対応する冗長データとの間のデータの交換を可能にするステップは、書き込み操作中に前記データバスから受け取る方向に行われる方法。 - 請求項1記載の方法において、
前記冗長データバッファ中の冗長データは、前記ユーザアレイ部分および前記冗長アレイ部分のためのものより精細なアドレス指定可能な単位でアドレス指定可能である方法。 - 請求項1記載の方法において、
前記アクセス回路のグループは、前記冗長データバッファおよび前記データバスとともに動作するように結合されたアクセス回路の複数のグループの中にある方法。 - 請求項1記載の方法において、
前記アクセス回路の複数のグループは、重なり合わないアドレス範囲で動作する方法。 - 請求項1記載の方法において、
不揮発性記憶単位の前記アレイは、フラッシュEEPROMである方法。 - 請求項1記載の方法において、
不揮発性記憶単位の前記アレイは、メモリカードにおいて具体化される方法。 - 請求項1〜10のいずれか記載の方法において、
個々の記憶単位は、それぞれ、2つのメモリ状態のうちの1つを記憶する方法。 - 請求項1〜10のいずれか記載の方法において、
個々の記憶単位は、それぞれ、2つより多いメモリ状態のうちの1つを記憶する方法。 - 不揮発性メモリであって、
ユーザアレイ部分の中の欠陥位置が冗長アレイ部分の中の冗長位置により置換可能であるように前記ユーザアレイ部分と前記冗長アレイ部分とに分割された不揮発性記憶単位のメモリアレイと、
前記ユーザアレイ部分と前記冗長アレイ部分との両方に関連付けられたデータをラッチするためのデータラッチのグループを含むアクセス回路のグループと、
データバスと、
前記ユーザアレイ部分の欠陥位置のアドレスを格納するための欠陥マップバッファと、
前記冗長アレイ部分のデータラッチからの冗長データを格納するための冗長データバッファと、
前記欠陥マップバッファ中の欠陥位置に対応しない前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記ユーザアレイ部分のデータラッチとの間のデータの交換を可能にし、また、前記欠陥マップバッファ中の欠陥位置に対応する前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記冗長データバッファとの間のデータの交換を可能にする冗長データバッファ制御回路と、
を備える不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
前記メモリアレイは行および列によりアドレス指定可能であり、
前記欠陥位置は前記冗長アレイ部分の冗長列により置換可能な欠陥列である不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
現在のアドレスは、前記ユーザアレイ部分をアドレス指定するためのものであって、前記冗長アレイ部分を直接アドレス指定することができない不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
読み出し操作中に現在のアドレスが前記欠陥位置のアドレスに対応するとき、前記冗長データバッファは前記欠陥位置に対応する冗長データを前記データバスに転送するように動作可能にされる不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
書込み操作中に現在のアドレスが前記欠陥位置のアドレスに対応するとき、前記冗長データバッファは前記データバスから前記欠陥位置に対応する冗長データを受け取るように動作可能にされる不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
前記冗長データバッファ制御回路と前記冗長データバッファとは、前記ユーザアレイ部分と前記冗長アレイ部分とのためのものより精細なアドレス指定可能な単位を有する不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
前記冗長データバッファとともに動作するアクセス回路が、その中にバッファされている前記冗長データのうちの少なくともあるものとは重なり合わないアドレス範囲で動作する不揮発性メモリ。 - 請求項19記載の不揮発性メモリにおいて、
前記アクセス回路は、前記冗長データバッファとともに動作する複数のアクセス回路のうちの1つである不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
不揮発性記憶単位の前記アレイは、フラッシュEEPROMである不揮発性メモリ。 - 請求項13記載の不揮発性メモリにおいて、
不揮発性記憶単位の前記アレイは、メモリカードにおいて具体化される不揮発性メモリ。 - 不揮発性メモリであって、
ユーザアレイ部分の中の欠陥位置が冗長アレイ部分の中の冗長位置により置換可能であるように前記ユーザアレイ部分と前記冗長アレイ部分とに分割された不揮発性記憶単位のメモリアレイと、
前記ユーザアレイ部分と前記冗長アレイ部分との両方に関連付けられたデータをラッチするためのデータラッチのグループを含むアクセス回路のグループと、
データバスと、
前記ユーザアレイ部分の欠陥位置のアドレスを格納するための欠陥マップバッファと、
前記冗長アレイ部分のデータラッチからの冗長データを格納するための冗長データバッファと、
前記欠陥マップバッファ中の欠陥位置に対応しない前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記ユーザアレイ部分のデータラッチとの間でのデータの交換を可能にし、また、前記欠陥マップバッファ中の欠陥位置に対応する前記ユーザアレイ部分の現在のアドレスに応答して前記データバスと前記冗長データバッファ中の対応する冗長データとの間でのデータの交換を可能にするための手段と、
を含む不揮発性メモリ。 - 請求項13〜23のいずれか記載の不揮発性メモリにおいて、
個々の記憶単位は、それぞれ、2つのメモリ状態のうちの1つを記憶する不揮発性メモリ。 - 請求項13〜23のいずれか記載の不揮発性メモリにおいて、
個々の記憶単位は、それぞれ、2つより多いメモリ状態のうちの1つを記憶する不揮発性メモリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/389,411 US7324389B2 (en) | 2006-03-24 | 2006-03-24 | Non-volatile memory with redundancy data buffered in remote buffer circuits |
US11/388,579 US7352635B2 (en) | 2006-03-24 | 2006-03-24 | Method for remote redundancy for non-volatile memory |
PCT/US2007/063912 WO2007112202A2 (en) | 2006-03-24 | 2007-03-13 | Non-volatile memory and method with redundancy data buffered in remote buffer circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009531797A true JP2009531797A (ja) | 2009-09-03 |
JP4499827B2 JP4499827B2 (ja) | 2010-07-07 |
Family
ID=38441993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009501642A Expired - Fee Related JP4499827B2 (ja) | 2006-03-24 | 2007-03-13 | 冗長データがリモートバッファ回路にバッファされる不揮発性メモリおよび方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2002447B1 (ja) |
JP (1) | JP4499827B2 (ja) |
KR (1) | KR101347590B1 (ja) |
TW (1) | TWI466117B (ja) |
WO (1) | WO2007112202A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8854895B2 (en) | 2013-02-28 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8885425B2 (en) | 2012-05-28 | 2014-11-11 | Kabushiki Kaisha Toshiba | Semiconductor memory and method of controlling the same |
JP2015038796A (ja) * | 2013-08-19 | 2015-02-26 | 株式会社東芝 | メモリシステムおよび制御方法 |
JP2017054548A (ja) * | 2016-12-15 | 2017-03-16 | 株式会社東芝 | メモリシステムおよび制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3044818B1 (fr) | 2015-12-02 | 2018-03-30 | Stmicroelectronics (Rousset) Sas | Procede de gestion d'une ligne defectueuse du plan memoire d'une memoire non volatile et dispositif de memoire correspondant |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10134593A (ja) * | 1996-10-24 | 1998-05-22 | Sharp Corp | 半導体記憶装置 |
JP2001052495A (ja) * | 1999-06-03 | 2001-02-23 | Toshiba Corp | 半導体メモリ |
JP2002216483A (ja) * | 2001-01-18 | 2002-08-02 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
EP0617363B1 (en) | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Defective cell substitution in EEprom array |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3688443B2 (ja) | 1997-08-28 | 2005-08-31 | 株式会社東芝 | 半導体記憶装置 |
JP2000195291A (ja) * | 1998-12-28 | 2000-07-14 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその冗長救済方法 |
JP2000235800A (ja) * | 1999-02-12 | 2000-08-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100380346B1 (ko) * | 2000-10-16 | 2003-04-11 | 삼성전자주식회사 | 리던던시 로직셀을 갖는 반도체 메모리 장치 및 리페어 방법 |
US7170802B2 (en) * | 2003-12-31 | 2007-01-30 | Sandisk Corporation | Flexible and area efficient column redundancy for non-volatile memories |
US6868021B2 (en) * | 2002-09-27 | 2005-03-15 | Oki Electric Industry Co., Ltd. | Rapidly testable semiconductor memory device |
US6816420B1 (en) * | 2003-07-29 | 2004-11-09 | Xilinx, Inc. | Column redundancy scheme for serially programmable integrated circuits |
-
2007
- 2007-03-13 JP JP2009501642A patent/JP4499827B2/ja not_active Expired - Fee Related
- 2007-03-13 WO PCT/US2007/063912 patent/WO2007112202A2/en active Application Filing
- 2007-03-13 KR KR1020087024614A patent/KR101347590B1/ko not_active IP Right Cessation
- 2007-03-13 EP EP07758464.7A patent/EP2002447B1/en not_active Not-in-force
- 2007-03-23 TW TW096110203A patent/TWI466117B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10134593A (ja) * | 1996-10-24 | 1998-05-22 | Sharp Corp | 半導体記憶装置 |
JP2001052495A (ja) * | 1999-06-03 | 2001-02-23 | Toshiba Corp | 半導体メモリ |
JP2002216483A (ja) * | 2001-01-18 | 2002-08-02 | Toshiba Corp | 半導体記憶装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8885425B2 (en) | 2012-05-28 | 2014-11-11 | Kabushiki Kaisha Toshiba | Semiconductor memory and method of controlling the same |
US8854895B2 (en) | 2013-02-28 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2015038796A (ja) * | 2013-08-19 | 2015-02-26 | 株式会社東芝 | メモリシステムおよび制御方法 |
US9569355B2 (en) | 2013-08-19 | 2017-02-14 | Kabushiki Kaisha Toshiba | Memory system and control method |
JP2017054548A (ja) * | 2016-12-15 | 2017-03-16 | 株式会社東芝 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20090008214A (ko) | 2009-01-21 |
TWI466117B (zh) | 2014-12-21 |
TW200807419A (en) | 2008-02-01 |
WO2007112202A3 (en) | 2007-11-15 |
WO2007112202A2 (en) | 2007-10-04 |
EP2002447A2 (en) | 2008-12-17 |
JP4499827B2 (ja) | 2010-07-07 |
EP2002447B1 (en) | 2014-02-26 |
KR101347590B1 (ko) | 2014-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8363495B2 (en) | Non-volatile memory with redundancy data buffered in remote buffer circuits | |
US7394690B2 (en) | Method for column redundancy using data latches in solid-state memories | |
US7224605B1 (en) | Non-volatile memory with redundancy data buffered in data latches for defective locations | |
US7352635B2 (en) | Method for remote redundancy for non-volatile memory | |
US11150808B2 (en) | Flash memory system | |
US6614685B2 (en) | Flash memory array partitioning architectures | |
US7739559B2 (en) | Semiconductor device and program data redundancy method therefor | |
KR100422445B1 (ko) | 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치 | |
US8200894B2 (en) | Solid state storage device controller with expansion mode | |
US7787297B2 (en) | Flash memory device and flash memory system | |
WO2011005663A1 (en) | Bad column management with bit information in non-volatile memory systems | |
JP2007517353A (ja) | 不揮発性メモリに対する柔軟でエリア効率の高い列冗長性 | |
JP4499827B2 (ja) | 冗長データがリモートバッファ回路にバッファされる不揮発性メモリおよび方法 | |
KR101363965B1 (ko) | 결함 위치들에 대한 데이터 래치들에 용장 데이터가 버퍼되는 비휘발성 메모리 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100217 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4499827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |