JP2009527816A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009527816A5 JP2009527816A5 JP2008555372A JP2008555372A JP2009527816A5 JP 2009527816 A5 JP2009527816 A5 JP 2009527816A5 JP 2008555372 A JP2008555372 A JP 2008555372A JP 2008555372 A JP2008555372 A JP 2008555372A JP 2009527816 A5 JP2009527816 A5 JP 2009527816A5
- Authority
- JP
- Japan
- Prior art keywords
- computer
- general
- processing system
- data
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (26)
- 単一の基板内に集積されたコンピュータのグループを含む処理システムであって、
入力ポートと、
データおよび命令を格納するメモリ、前記命令を実行するプロセッサ、前記プロセッサにパルスを提供して前記命令を実行させるシーケンサ、並びに少なくとも2つの独立したデータ通信ポートを含む第1のコンピュータと、
データおよび命令を格納するメモリ、前記命令を実行するプロセッサ、前記プロセッサにパルスを提供して前記命令を実行させるシーケンサ、並びに少なくとも2つの独立したデータ通信ポートを含む第2のコンピュータプロセッサと
を含み、
前記第2のコンピュータの前記データ通信ポートの1つは前記入力ポートに接続され、
前記第2のコンピュータは前記入力ポートを監視し、前記第1のコンピュータは別のタスクを達成し、
前記第2のコンピュータの前記データ通信ポートの別の1つは前記第1のコンピュータの前記通信ポートの1つに接続され、
前記入力ポートから前記第1のコンピュータに送信されるデータは、前記第2のコンピュータを介して送信される
ことを特徴とする処理システム。 - 前記第1のコンピュータは、前記第2のコンピュータが通信を開始したかどうかを調べるために時々検査するようにプログラムされていることを特徴とする請求項1に記載の処理システム。
- 前記第2のコンピュータは、前記第1のコンピュータとの相互作用なしで前記入力ポートからの入力を処理するようにプログラムされていることを特徴とする請求項1に記載の処理システム。
- 前記第2のコンピュータは、前記第1のコンピュータとの通信を任意に開始するようにプログラムされていることを特徴とする請求項3に処理システム。
- 前記通信は、前記第2のコンピュータから前記第1のコンピュータへの命令の転送であることを特徴とする請求項4に記載の処理システム。
- 前記通信は、前記第2のコンピュータから前記第1のコンピュータへのデータの転送であることを特徴とする請求項4に記載の処理システム。
- 前記通信は、前記第2のコンピュータから前記第1のコンピュータに送られるデータおよび/または命令の形であることを特徴とする請求項4に記載の処理システム。
- 前記コンピュータのうちの少なくとも1つは、
実行される命令のグループを一時的に格納する命令レジスタと、
前記命令のグループが前記命令レジスタに取り出されるアドレスを格納するプログラムカウンタと
を含み、
前記プログラムカウンタ内の前記アドレスは、メモリアドレスまたはポートアドレスである
ことを特徴とする請求項1に記載の処理システム。 - 前記命令のグループは、全般的に同時に前記命令レジスタに取り出され、
前記命令レジスタ内にある前記命令のグループは、スタック上の数によって示される反復数繰り返される
ことを特徴とする請求項8に記載の処理システム。 - 前記コンピュータのうちの少なくとも1つは、
全般的に同時に命令レジスタに読み取られる複数の命令
を含み、
前記命令レジスタ内にある前記複数の命令は、スタック上の数によって示される反復数繰り返される
ことを特徴とする請求項1に記載の処理システム。 - コンピュータアレイへの入力を処理する方法であって、
入力ポート、第1の汎用コンピュータ、および第2の汎用コンピュータを含む集積回路であって、前記第1の汎用コンピュータおよび前記第2の汎用コンピュータはそれぞれメモリ、プロセッサ、および少なくとも2つのデータ通信ポートを備え、前記第1の汎用コンピュータは、前記データ通信ポートの第1のデータ通信ポートを介して前記入力ポートに接続され、前記データ通信ポートの第2のデータ通信ポートを介して前記第2の汎用コンピュータに接続されている集積回路を提供することと、
前記第1の汎用コンピュータに前記入力ポートからの入力を待たせることと、
前記第2の汎用コンピュータにタスクを実行させることと、
前記ポートからの入力が発生する場合に、前記第1の汎用コンピュータに、前記入力に反応させることと
を含むことを特徴とする方法。 - 単一のダイに集積された複数の汎用プロセッサであって、それぞれメモリ、シーケンサ、および少なくとも2つの独立した通信ポートを有する汎用プロセッサと、
前記プロセッサのうちの1つを用いて、前記プロセッサのうちの別の1つが別のタスクを実行する間に、少なくとも1つの入力ポートを監視する手段と
を備えたことを特徴とするコンピュータ。 - 前記第1のコンピュータおよび前記第2のコンピュータが、同じレイアウトを有することを特徴とする請求項1に記載の処理システム。
- 前記第1のコンピュータおよび前記第2のコンピュータが、互いに同一であることを特徴とする請求項1に記載の処理システム。
- 前記第1のコンピュータおよび前記第2のコンピュータが、いずれも汎用コンピュータであることを特徴とする請求項1に記載の処理システム。
- 前記グループは、3つのコンピュータを含むことを特徴とする請求項1に記載の処理システム。
- 前記グループは、24個のコンピュータを含むことを特徴とする請求項1に記載の処理システム。
- 前記グループの前記コンピュータは、前記独立した通信ポートを介して互いに非同期的に通信することを特徴とする請求項1に記載の処理システム。
- 前記グループの前記コンピュータの内部動作は、非同期であることを特徴とする請求項1に記載の処理システム。
- 前記第1のコンピュータの前記シーケンサは、少なくとも1つの命令ワードからの入力および肯定応答信号に応答して、前記第1のコンピュータに前記命令を実行させる少なくとも1つの前記パルスを生成するように動作し、
前記第2のコンピュータの前記シーケンサは、少なくとも1つの命令ワードからの入力および肯定応答信号に応答して、前記第2のコンピュータに前記命令を実行させる少なくとも1つの前記パルスを生成するように動作する
ことを特徴とする請求項19に記載の処理システム。 - 前記第2のコンピュータの前記シーケンサは、前記第1のコンピュータの前記シーケンサから独立して機能し、
前記第2のコンピュータの前記データ通信ポートの前記別の1つは、前記第1のコンピュータの前記データ通信ポートの前記1つに専用に接続され、
前記入力ポートから、前記第2のコンピュータの前記データ通信ポートの前記別の1つに専用に接続された前記第1のコンピュータの前記データ通信ポートの前記1つに送信される前記データは、前記第2のコンピュータを介して送られることを特徴とする請求項1に記載の処理システム。 - 前記第2のコンピュータの前記データ通信ポートの別の1つは、データバスを介して前記第1のコンピュータの前記データ通信ポートの1つに接続され、前記データバスは、前記第2のコンピュータの前記データ通信ポートと、前記第1のコンピュータの前記データ通信ポートとの間の通信のみを容易にし、
前記第1のコンピュータは、前記別のタスクを達成することを一時停止し、前記入力ポート上でデータを受け取る前記第2のコンピュータに応答して、前記第2のコンピュータが前記データバスを介して前記第1のコンピュータと通信を開始しているかどうかを判定するようにプログラムされている
ことを特徴とする請求項1に記載の処理システム。 - 前記第1の汎用コンピュータおよび前記第2の汎用コンピュータはそれぞれ、前記プロセッサにパルスを提供して前記命令を実行させる、独立して機能するシーケンサを含み、
前記第1の汎用コンピュータは、前記第1の汎用コンピュータの前記データ通信ポートの前記別の1つを介して前記第2の汎用コンピュータに専用に接続され、
前記第1の汎用コンピュータの前記データ通信ポート前記別の1つを介して前記入力ポートから前記第2の汎用コンピュータへ送信されるデータは、前記第1の汎用コンピュータを介して送られる
ことを特徴とする請求項11に記載の方法。 - 前記第2の汎用コンピュータを、前記タスクの実行を一時停止し、前記入力ポートからの入力を受け取る前記第1の汎用コンピュータに応答して、前記第1の汎用コンピュータがデータバスを介して前記第2の汎用コンピュータと通信を開始しているかどうかを判定するようにプログラムすることをさらに含み、
前記第1の汎用コンピュータが、前記データバスによって前記第2の汎用コンピュータに接続され、前記データバスが、前記第2の汎用コンピュータと前記第1の汎用コンピュータとの間の通信のみを容易にする
ことを特徴とする請求項11に記載の方法。 - 前記プロセッサのそれぞれの前記シーケンサは独立して機能し、前記プロセッサにパルスを提供して前記命令を実行させ、
前記プロセッサの1つは、前記プロセッサの通信ポートの1つを介して前記少なくとも1つの入力ポートに接続され、かつ、前記通信ポートの別の1つを介して前記プロセッサの別の1つに専用に接続され、
前記プロセッサの前記1つは、前記入力ポートを監視し、前記プロセッサの前記別の1つは、前記別のタスクを実施し、
前記第1の汎用プロセッサの前記別の通信ポートを介して前記入力ポートから前記第2の汎用プロセッサに送信されるデータは、前記第1の汎用プロセッサを介して送られる
ことを特徴とする請求項12に記載のコンピュータ。 - 前記第2の汎用プロセッサに、タスクの実行を一時停止させ、前記入力ポートからの入力を受け取る前記第1の汎用プロセッサに応答して、前記第1の汎用プロセッサがデータバスを介した前記第2の汎用プロセッサと通信を開始しているかどうかを判定させる手段をさらに備え、
前記プロセッサの前記1つが、前記データバスによって前記プロセッサの前記別の1つに接続され、前記データバスが、前記第2の汎用プロセッサと前記第1の汎用プロセッサとの間の通信のみを容易にする
ことを特徴する請求項12に記載のコンピュータ。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/355,513 US7904695B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous power saving computer |
US11/355,495 US7904615B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous computer communication |
US78826506P | 2006-03-31 | 2006-03-31 | |
US79734506P | 2006-05-03 | 2006-05-03 | |
US11/441,784 US7752422B2 (en) | 2006-02-16 | 2006-05-26 | Execution of instructions directly from input source |
US11/441,812 US7913069B2 (en) | 2006-02-16 | 2006-05-26 | Processor and method for executing a program loop within an instruction word |
US11/441,818 US7934075B2 (en) | 2006-02-16 | 2006-05-26 | Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array |
PCT/US2007/004083 WO2007098026A2 (en) | 2006-02-16 | 2007-02-16 | Method and apparatus for monitoring inputs to a computer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009527816A JP2009527816A (ja) | 2009-07-30 |
JP2009527816A5 true JP2009527816A5 (ja) | 2010-04-08 |
Family
ID=38066677
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555354A Pending JP2009527809A (ja) | 2006-02-16 | 2007-02-16 | 入力ソースから直接の命令の実行 |
JP2008555372A Pending JP2009527816A (ja) | 2006-02-16 | 2007-02-16 | コンピュータへの入力を監視する方法および装置 |
JP2008555353A Pending JP2009527808A (ja) | 2006-02-16 | 2007-02-16 | マイクロループコンピュータ命令 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555354A Pending JP2009527809A (ja) | 2006-02-16 | 2007-02-16 | 入力ソースから直接の命令の実行 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555353A Pending JP2009527808A (ja) | 2006-02-16 | 2007-02-16 | マイクロループコンピュータ命令 |
Country Status (7)
Country | Link |
---|---|
EP (3) | EP1821200B1 (ja) |
JP (3) | JP2009527809A (ja) |
KR (3) | KR20090004394A (ja) |
AT (2) | ATE512400T1 (ja) |
DE (1) | DE602007011841D1 (ja) |
TW (3) | TW200809609A (ja) |
WO (3) | WO2007098006A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11841822B2 (en) * | 2019-04-27 | 2023-12-12 | Cambricon Technologies Corporation Limited | Fractal calculating device and method, integrated circuit and board card |
WO2020220935A1 (zh) * | 2019-04-27 | 2020-11-05 | 中科寒武纪科技股份有限公司 | 运算装置 |
US11960438B2 (en) | 2020-09-08 | 2024-04-16 | Rambus Inc. | Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture |
GB2609243B (en) * | 2021-07-26 | 2024-03-06 | Advanced Risc Mach Ltd | A data processing apparatus and method for transmitting triggered instructions between processing elements |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3757306A (en) * | 1971-08-31 | 1973-09-04 | Texas Instruments Inc | Computing systems cpu |
EP0227319A3 (en) * | 1985-12-26 | 1989-11-02 | Analog Devices, Inc. | Instruction cache memory |
JPS62180456A (ja) * | 1986-02-03 | 1987-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 並列計算機の信号バイパス方式 |
US4868745A (en) * | 1986-05-30 | 1989-09-19 | Hewlett-Packard Company | Data processing system and method for the direct and indirect execution of uniformly structured object types |
CA2019299C (en) * | 1989-06-22 | 2002-01-15 | Steven Frank | Multiprocessor system with multiple instruction sources |
US5440749A (en) | 1989-08-03 | 1995-08-08 | Nanotronics Corporation | High performance, low cost microprocessor architecture |
DE58908974D1 (de) * | 1989-11-21 | 1995-03-16 | Itt Ind Gmbh Deutsche | Datengesteuerter Arrayprozessor. |
US5390304A (en) * | 1990-09-28 | 1995-02-14 | Texas Instruments, Incorporated | Method and apparatus for processing block instructions in a data processor |
JP3102594B2 (ja) * | 1991-02-19 | 2000-10-23 | 松下電器産業株式会社 | キャッシュメモリ装置 |
US5434989A (en) * | 1991-02-19 | 1995-07-18 | Matsushita Electric Industrial Co., Ltd. | Cache memory for efficient access with address selectors |
JPH04367936A (ja) * | 1991-06-17 | 1992-12-21 | Mitsubishi Electric Corp | スーパースカラープロセッサ |
JPH0863355A (ja) * | 1994-08-18 | 1996-03-08 | Mitsubishi Electric Corp | プログラム制御装置及びプログラム制御方法 |
US5680597A (en) * | 1995-01-26 | 1997-10-21 | International Business Machines Corporation | System with flexible local control for modifying same instruction partially in different processor of a SIMD computer system to execute dissimilar sequences of instructions |
US5727194A (en) | 1995-06-07 | 1998-03-10 | Hitachi America, Ltd. | Repeat-bit based, compact system and method for implementing zero-overhead loops |
US5752259A (en) * | 1996-03-26 | 1998-05-12 | Advanced Micro Devices, Inc. | Instruction cache configured to provide instructions to a microprocessor having a clock cycle time less than a cache access time of said instruction cache |
EP0992894A1 (en) * | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Apparatus and method for loop execution |
JP3344345B2 (ja) * | 1998-12-15 | 2002-11-11 | 日本電気株式会社 | 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 |
GB2370381B (en) * | 2000-12-19 | 2003-12-24 | Picochip Designs Ltd | Processor architecture |
US6938253B2 (en) * | 2001-05-02 | 2005-08-30 | Portalplayer, Inc. | Multiprocessor communication system and method |
WO2003019356A1 (en) * | 2001-08-22 | 2003-03-06 | Adelante Technologies B.V. | Pipelined processor and instruction loop execution method |
JP3509023B2 (ja) * | 2002-06-26 | 2004-03-22 | 沖電気工業株式会社 | ループ制御回路及びループ制御方法 |
JP4610218B2 (ja) | 2004-03-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
-
2007
- 2007-02-15 DE DE602007011841T patent/DE602007011841D1/de active Active
- 2007-02-15 EP EP07250646A patent/EP1821200B1/en not_active Not-in-force
- 2007-02-15 AT AT07250646T patent/ATE512400T1/de not_active IP Right Cessation
- 2007-02-15 EP EP07250649A patent/EP1821202B1/en not_active Not-in-force
- 2007-02-15 EP EP07250614A patent/EP1821199B1/en not_active Not-in-force
- 2007-02-15 AT AT07250649T patent/ATE495491T1/de not_active IP Right Cessation
- 2007-02-16 TW TW096106397A patent/TW200809609A/zh unknown
- 2007-02-16 KR KR1020077009924A patent/KR20090004394A/ko not_active Application Discontinuation
- 2007-02-16 WO PCT/US2007/004030 patent/WO2007098006A2/en active Application Filing
- 2007-02-16 KR KR1020077009925A patent/KR20090016645A/ko not_active Application Discontinuation
- 2007-02-16 KR KR1020077009923A patent/KR20090017390A/ko not_active Application Discontinuation
- 2007-02-16 WO PCT/US2007/004083 patent/WO2007098026A2/en active Application Filing
- 2007-02-16 TW TW096106394A patent/TW200809613A/zh unknown
- 2007-02-16 JP JP2008555354A patent/JP2009527809A/ja active Pending
- 2007-02-16 TW TW096106396A patent/TW200809531A/zh unknown
- 2007-02-16 JP JP2008555372A patent/JP2009527816A/ja active Pending
- 2007-02-16 JP JP2008555353A patent/JP2009527808A/ja active Pending
- 2007-02-16 WO PCT/US2007/004029 patent/WO2007098005A2/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10157060B2 (en) | Method, device and system for control signaling in a data path module of a data stream processing engine | |
US5752071A (en) | Function coprocessor | |
US10970192B2 (en) | Debugging support unit for microprocessor | |
US9405552B2 (en) | Method, device and system for controlling execution of an instruction sequence in a data stream accelerator | |
US8549258B2 (en) | Configurable processing apparatus and system thereof | |
EP3896574A1 (en) | System and method for computing | |
US9208115B2 (en) | Processor with tightly coupled smart memory unit | |
US8332564B2 (en) | Data processing apparatus and method for connection to interconnect circuitry | |
US20060174169A1 (en) | IO direct memory access system and method | |
JP2009527815A5 (ja) | ||
JP2009527816A5 (ja) | ||
US8843728B2 (en) | Processor for enabling inter-sequencer communication following lock competition and accelerator registration | |
US10705993B2 (en) | Programming and controlling compute units in an integrated circuit | |
US11093276B2 (en) | System and method for batch accessing | |
JP2000259609A (ja) | データ処理プロセッサおよびシステム | |
JP2010003151A (ja) | データ処理装置 | |
JP4975586B2 (ja) | 複数本のシーケンスプログラムを並列して実行可能なプログラマブルコントローラ | |
JP4916151B2 (ja) | 並列演算装置 | |
KR100639146B1 (ko) | 카테시안 제어기를 갖는 데이터 처리 시스템 | |
CN110245096B (zh) | 一种实现处理器直接连接扩展计算模块的方法 | |
US9830154B2 (en) | Method, apparatus and system for data stream processing with a programmable accelerator | |
WO2009154692A3 (en) | Method and apparatus for loading data and instructions into a computer | |
US9645830B2 (en) | On-chip circuitry for configuring peripherals of a system on a chip | |
Fei et al. | Using active cache to solve the bottleneck of bus in the parallel Radar signal process system | |
Kosowska et al. | Implementing the Bus Protocol of a Microprocessor in a Software-Defined Computer |