JP2009527815A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009527815A5 JP2009527815A5 JP2008555371A JP2008555371A JP2009527815A5 JP 2009527815 A5 JP2009527815 A5 JP 2009527815A5 JP 2008555371 A JP2008555371 A JP 2008555371A JP 2008555371 A JP2008555371 A JP 2008555371A JP 2009527815 A5 JP2009527815 A5 JP 2009527815A5
- Authority
- JP
- Japan
- Prior art keywords
- program
- computer
- execution
- receiving
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims 13
- 230000005540 biological transmission Effects 0.000 claims 3
- 239000000725 suspension Substances 0.000 claims 2
Claims (32)
- 複数のコンピュータの間で通信する方法であって、
プロセッサ、メモリ、および少なくとも1つの通信ポートを有する第1のコンピュータを提供することと、
プロセッサ、メモリ、および少なくとも1つの通信ポートを有する第2のコンピュータであって、前記メモリが、複数の命令を含む第1のプログラムを含む第2のコンピュータを提供することと、
前記第2のコンピュータで前記第1のプログラムを実行することと、
前記第2のコンピュータの1つの通信ポートにおいて、複数の命令を含む第2のプログラムの指示を受け取ることであって、前記第2のプログラムが前記第1のコンピュータの前記通信ポートから出力されることと、
前記第2のプログラムの前記指示を受け取ることに続いて、前記第2のコンピュータで前記第1のプログラムの前記実行を継続することと、
前記第1のプログラムの前記複数の命令の1つに応答して、前記第1のプログラムの前記実行を一時停止することと、
前記第2のコンピュータで前記第2のプログラムを実行することと、
前記第2のプログラムの前記複数の命令の1つに応答して、前記第2のプログラムの前記実行を一時停止することと、
前記第2のコンピュータで前記第1のプログラムの実行を再開することと
を含み、
前記第2のプログラムの前記指示を受け取ることは、前記第2のコンピュータの処理に割込みを引き起こさないことを特徴とする方法。 - 前記第2のプログラムの前記指示は、前記第1のコンピュータから前記第2のコンピュータへの書込機能を含むことを特徴とする請求項1に記載の方法。
- 前記複数のコンピュータのそれぞれは、複数の通信ポートを備えることを特徴とする請求項1に記載の方法。
- 前記複数のコンピュータのそれぞれは、入出力(I/O)レジスタをさらに備えることを特徴とする請求項3に記載の方法。
- 前記複数のコンピュータは、ダイ上に備えられたコンピュータのアレイを備えることを特徴とする請求項1に記載の方法。
- 前記第1のコンピュータの前記通信ポートと前記第2のコンピュータの前記通信ポートとの間のデータバスを介して、前記第2のプログラムを前記第2のコンピュータへ送ること
をさらに含むことを特徴とする請求項5に記載の方法。 - コンピュータの前記アレイは、近接して隣接する4つのコンピュータを伴う少なくとも1つの内側コンピュータを含むことを特徴とする請求項5に記載の方法。
- コンピュータの前記アレイは、前記アレイの周辺に位置する少なくとも1つのコンピュータを備え、前記少なくとも1つのコンピュータは、入出力(I/O)ピンへの接続、及び入出力(I/O)状況ビットをさらに備えることを特徴とする請求項5に記載の方法。
- 複数のコンピュータの間で処理タスクを共用する方法であって、
プロセッサ、メモリ、および少なくとも1つの通信ポートを有する第1のコンピュータを提供することと、
プロセッサ、メモリ、および少なくとも1つの通信ポートを有する第2のコンピュータであって、前記メモリが、複数の命令を含む第1のプログラムを含む第2のコンピュータを提供することと、
前記第1のコンピュータの前記通信ポートと前記第2のコンピュータの前記通信ポートとの間のデータバスを提供することと、
前記第2のコンピュータで前記第1のプログラムを実行することと、
前記第2のコンピュータの前記通信ポートにおいて、複数の命令を含む第2のプログラムの指示を受け取ることと、
前記第2のプログラムの前記指示を受け取ることに続いて、前記第2のコンピュータで前記第1のプログラムの前記実行を継続することと、
前記第1のプログラムの前記複数の命令の1つに応答して、前記第1のプログラムの前記実行を一時停止することと、
前記第2のコンピュータで前記データバス上の前記第2のプログラムを受け取ることであって、前記第2のプログラムは前記第1のコンピュータから受け取られることと、
前記第2のコンピュータで前記第2のプログラムを実行することと
を含み、
前記第2のプログラムの前記指示を受け取ることは、前記第2のコンピュータの処理に割り込まないことを特徴とする方法。 - 前記第2のプログラムを受け取ることは、前記第2のコンピュータが、前記実行を一時的に停止し、前記第1のコンピュータから前記第2のプログラムを受け入れると完了することを特徴とする請求項9に記載の方法。
- 前記第2のプログラムの前記指示を受け取ることは、入力フラグビットをハイにセットすることを含むことを特徴とする請求項9に記載の方法。
- 前記第2のコンピュータで前記第2前記第2のプログラムを実行することは、前記第2のコンピュータの前記通信ポートから直接、前記第2のプログラムの前記命令を実行することを含むことを特徴とする請求項9に記載の方法。
- 前記ポートから直接、前記第2のプログラムの前記命令を実行することは、前記命令を直接実行する前に、前記命令をメモリに格納しないで実施されることを特徴とする請求項12に記載の方法。
- 相互接続されたコンピュータのアレイであって、各コンピュータが、
処理装置と、
複数の命令を含むプログラムを格納するメモリと、
I/Oレジスタと、
複数の通信ポートであって、各通信ポートが前記コンピュータの4つのサイドのうちの1つに置かれた通信ポートと、
少なくとも1つの受信側コンピュータに出力を送信する送信機構と、
少なくとも1つの送信側コンピュータから入力を受信する受信機構と
をさらに備えるアレイと、
前記コンピュータが前記入力のソースを判定することができる監視機構と、
前記コンピュータが前記入力に応答して前記メモリ内の前記プログラムを実行することができる実行機構と
を含み、
前記実行機構は、前記プログラムの命令に応答して、前記プログラムの実行を延期するように動作し、
前記監視機構は、前記プログラムの実行を延期する前記実行機構に応答して、前記送信側コンピュータからの前記入力の指示が受け取られたかどうかを判定するように動作し、
前記実行機構は、前記入力および前記入力における第2のプログラムを受信する前記受信機構に応答して、前記第2のプログラムを実行するように動作する
ことを特徴とする処理システム。 - 前記送信機構は、前記少なくとも1つの受信側コンピュータに近接して置かれた第1のポートを備え、
前記受信機構は、前記少なくとも1つの送信側コンピュータに近接して置かれた第2のポートを備える
ことを特徴とする請求項14に記載のシステム。 - 前記受信機構は、前記第2のポートから直接前記入力をラッチするラッチング機構をさらに備えることを特徴とする請求項15に記載のシステム。
- 前記入力は、前記少なくとも1つの送信側コンピュータの通信ポートから直接受け取られることを特徴とする請求項14に記載のシステム。
- 前記送信機構は、前記出力を非近接受信側コンピュータに送るように動作することを特徴とする請求項14に記載のシステム。
- 前記第2のコンピュータは、複数の通信ポートを含み、
前記第2のプログラムの前記実行を一時停止する前に、複数の命令を含む第3のプログラムの指示を、前記第2のコンピュータの複数の通信ポートうちの別の1つで受け取ることと、
前記第2のプログラムの前記実行を一時停止した後に、前記第2のコンピュータで前記第3のプログラムを実行することと
をさらに含むことを特徴とする請求項1に記載の方法。 - 前記第3のプログラムの前記命令の1つに応答して、前記第3のプログラムの前記実行を一時指定することと、
前記第3のプログラムの前記実行の前記一時停止に続いて、前記第2のコンピュータで前記第1のプログラムの実行を再開することと
をさらに含むことを特徴とする請求項19に記載の方法。 - 前記第1のプログラムの前記命令の1つに応答して、前記第2のコンピュータの入出力(I/O)レジスタの内容を読み取ることさらに含み、
前記I/Oレジスタは複数の読取状況ビットおよび書込状況ビットを含み、
前記第2のコンピュータは、複数の通信ポートを含み、
前記読取状況ビットおよび前記書込状況ビットの各対は、それぞれ、前記第2のコンピュータの前記複数の通信ポートの1つに対応する
ことを特徴とする請求項1に記載の方法。 - 前記I/Oレジスタの前記内容に基いて、前記第2のコンピュータの前記複数の通信ポートのうちのどの通信ポートが、前記第2のプログラムの前記指示に関連するかを判定することをさらに備えることを特徴とする請求項21に記載の方法。
- 前記第2のコンピュータで前記第2のプログラムを実行することは、前記第2のコンピュータの前記通信ポートから直接、前記第2のプログラムの前記命令を実行することを含むことを特徴とする請求項1に記載の方法。
- 前記第2のプログラムの前記命令の1つに応答して、前記第2のプログラムの前記実行を一時停止することと、
前記第2のコンピュータで前記第1のプログラムの実行を再開することと
をさらに含むことを特徴とする請求項9に記載の方法。 - 前記第2のプログラムの前記実行を一時停止する前に、複数の命令を含む第3のプログラムの指示を、前記第2のコンピュータの第2の通信ポートで受け取ることと、
前記第2のプログラムの前記実行を一時停止した後に、前記第2のコンピュータで前記第3のプログラムを実行することと
をさらに含むことを特徴とする請求項24に記載の方法。 - 前記第3のプログラムの前記命令の1つに応答して、前記第3のプログラムの前記実行を一時指定することと、
前記第3のプログラムの前記実行の前記一時停止に続いて、前記第2のコンピュータで前記第1のプログラムの実行を再開することと
をさらに含むことを特徴とする請求項25に記載の方法。 - 前記第1のプログラムの前記命令の1つに応答して、前記第2のコンピュータの入出力(I/O)レジスタの内容を読み取ることさらに含み、
前記I/Oレジスタは複数の読取状況ビットおよび書込状況ビットを含み、
前記第2のコンピュータは、複数の通信ポートを含み、
前記読取状況ビットおよび前記書込状況ビットの各対は、それぞれ、前記第2のコンピュータの前記複数の通信ポートの1つに対応する
ことを特徴とする請求項9に記載の方法。 - 前記I/Oレジスタの前記内容に基いて、前記第2のコンピュータの前記複数の通信ポートのうちのどの通信ポートが、前記第2のプログラムの前記指示に関連するかを判定することをさらに備えることを特徴とする請求項27に記載の方法。
- 前記実行機構は、前記第2のプログラムの命令に応答して、前記第2のプログラムの実行を延期するように動作し、
前記監視機構は、前記第2のプログラムの実行を延期する前記実行機構に応答して、別の入力の指示が第2の送信側コンピュータから受け取られたかどうかを判定するように動作し、
前記実行機構は、前記別の入力および前記別の入力における第3のプログラムを受信する前記受信機構に応答して、前記第3のプログラムを実行するように動作する
ことを特徴とする請求項14に記載のシステム。 - 前記監視機構は、複数の読取状況ビットおよび書込状況ビットを有するレジスタを含み、
前記読取状況ビットおよび前記書込状況ビットの各対は、それぞれ、前記コンピュータの前記複数の通信ポートの1つに対応する
ことを特徴とする請求項14に記載のシステム。 - 前記実行機構は、前記複数の通信ポートのうちの1つから直接、前記第2のプログラムを実行するように動作することを特徴とする請求項14に記載のシステム。
- 前記実行機構は、前記入力の指示を受け取っていない前記受信機構に応答して、前記プログラムの実行を再開するように動作することを特徴とする請求項14に記載のシステム。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/355,495 US7904615B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous computer communication |
US11/355,513 US7904695B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous power saving computer |
US78826506P | 2006-03-31 | 2006-03-31 | |
US79734506P | 2006-05-03 | 2006-05-03 | |
US11/441,818 US7934075B2 (en) | 2006-02-16 | 2006-05-26 | Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array |
US11/441,784 US7752422B2 (en) | 2006-02-16 | 2006-05-26 | Execution of instructions directly from input source |
US11/441,812 US7913069B2 (en) | 2006-02-16 | 2006-05-26 | Processor and method for executing a program loop within an instruction word |
US81808406P | 2006-06-30 | 2006-06-30 | |
US84949806P | 2006-09-29 | 2006-09-29 | |
US11/653,187 US7966481B2 (en) | 2006-02-16 | 2007-01-12 | Computer system and method for executing port communications without interrupting the receiving computer |
PCT/US2007/004082 WO2007098025A2 (en) | 2006-02-16 | 2007-02-16 | Computer system with increased operating efficiency |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009527815A JP2009527815A (ja) | 2009-07-30 |
JP2009527815A5 true JP2009527815A5 (ja) | 2010-04-08 |
Family
ID=38134104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555371A Pending JP2009527815A (ja) | 2006-02-16 | 2007-02-16 | 高められた動作効率を有するコンピュータシステム |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1821211A3 (ja) |
JP (1) | JP2009527815A (ja) |
KR (1) | KR20090016644A (ja) |
WO (1) | WO2007098025A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7617383B2 (en) | 2006-02-16 | 2009-11-10 | Vns Portfolio Llc | Circular register arrays of a computer |
US7555637B2 (en) | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
US20080270751A1 (en) * | 2007-04-27 | 2008-10-30 | Technology Properties Limited | System and method for processing data in a pipeline of computers |
US20080282062A1 (en) * | 2007-05-07 | 2008-11-13 | Montvelishsky Michael B | Method and apparatus for loading data and instructions into a computer |
US8010815B2 (en) | 2008-05-01 | 2011-08-30 | International Business Machines Corporation | Computational device power-savings |
KR100944932B1 (ko) | 2009-02-27 | 2010-03-02 | 삼성전기주식회사 | 안테나가 내장된 이동통신 단말기 케이스 및 그 제조방법, 이동통신 단말기 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6412339A (en) * | 1987-07-06 | 1989-01-17 | Oki Electric Ind Co Ltd | Forth machine |
CA2019299C (en) * | 1989-06-22 | 2002-01-15 | Steven Frank | Multiprocessor system with multiple instruction sources |
DE58908974D1 (de) * | 1989-11-21 | 1995-03-16 | Itt Ind Gmbh Deutsche | Datengesteuerter Arrayprozessor. |
US6381682B2 (en) * | 1998-06-10 | 2002-04-30 | Compaq Information Technologies Group, L.P. | Method and apparatus for dynamically sharing memory in a multiprocessor system |
JP3344345B2 (ja) * | 1998-12-15 | 2002-11-11 | 日本電気株式会社 | 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 |
SE514785C2 (sv) * | 1999-01-18 | 2001-04-23 | Axis Ab | Processor och metod för att exekvera instruktioner från flera instruktionskällor |
GB2370381B (en) * | 2000-12-19 | 2003-12-24 | Picochip Designs Ltd | Processor architecture |
US6938253B2 (en) | 2001-05-02 | 2005-08-30 | Portalplayer, Inc. | Multiprocessor communication system and method |
JP2003044292A (ja) * | 2001-08-02 | 2003-02-14 | Kyushu Univ | 多重並行処理装置、多重並行処理方法及びコンピュータによって実行される多重並行処理プログラム |
US6948040B2 (en) * | 2002-05-17 | 2005-09-20 | Samsung Electronics Co., Ltd. | System and method for synchronizing a plurality of processors in a processor array |
US7613900B2 (en) * | 2003-03-31 | 2009-11-03 | Stretch, Inc. | Systems and methods for selecting input/output configuration in an integrated circuit |
-
2007
- 2007-02-15 EP EP07250647A patent/EP1821211A3/en not_active Withdrawn
- 2007-02-16 WO PCT/US2007/004082 patent/WO2007098025A2/en active Application Filing
- 2007-02-16 KR KR1020077009922A patent/KR20090016644A/ko not_active Application Discontinuation
- 2007-02-16 JP JP2008555371A patent/JP2009527815A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10877766B2 (en) | Embedded scheduling of hardware resources for hardware acceleration | |
JP4128956B2 (ja) | デュアル・インライン・メモリモジュール・フォーマットにおいて一連のマルチアダプティブプロセッサを採用したクラスタ型コンピュータ用スイッチ/ネットワークアダプタポート | |
TWI566088B (zh) | 標頭同位錯誤處置技術 | |
JP2009527815A5 (ja) | ||
JP5197571B2 (ja) | マルチポート・メモリ・デバイスにおけるインターポート通信 | |
TWI434181B (zh) | 電腦系統中溝通中斷之處理器中斷裝置、計算方法及電腦系統技術 | |
US10296356B2 (en) | Implementation of reset functions in an SoC virtualized device | |
KR20100053593A (ko) | 컴퓨터 시스템에서 다른 프로세서들에 대한 시스템 관리 인터럽트들을 방송하기 위한 메커니즘 | |
US10409744B1 (en) | Low-latency wake-up in a peripheral device | |
CN112631959A (zh) | 用于相干消息的高带宽链路层 | |
US11494221B2 (en) | Hardware control core controlling operation of hardware devices by executing device drivers within the hardware control core used by virtual machine cores via shared memory having an uplink and downlink memory | |
CN111752607A (zh) | 用于处理器中的批量寄存器访问的系统、装置和方法 | |
US11093245B2 (en) | Computer system and memory access technology | |
US10705993B2 (en) | Programming and controlling compute units in an integrated circuit | |
CN116257471A (zh) | 一种业务处理方法及装置 | |
US10853255B2 (en) | Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover | |
JP2005293596A (ja) | データ要求のアービトレーション | |
US20080052429A1 (en) | Off-board computational resources | |
WO2023030128A1 (zh) | 通信方法、装置、电子设备、存储介质及片上系统 | |
JP7156781B2 (ja) | 電子機器及びその動作方法 | |
JP2009527816A5 (ja) | ||
KR20140108861A (ko) | 도메인 사이의 메모리 복사를 위한 방법 및 장치 | |
US10803007B1 (en) | Reconfigurable instruction | |
Chen et al. | Developing embedded kernel for system-on-a-chip platform of heterogeneous multiprocessor architecture | |
US20220229795A1 (en) | Low latency and highly programmable interrupt controller unit |