JP2009518756A - 既存のアーキテクチャに自律的なコントローラを付加する方法及び装置 - Google Patents

Abstract

たとえば携帯電話、ＭＰ３プレーヤ、デジタル・カメラ等の携帯型デバイスなどの既存のアーキテクチャに自律的なコントローラを付加する方法及び装置。メモリ・カードとデバイスのシステム・コントローラとの間に配置された回路を制御して、メモリ・カードをシステム・コントローラに結合することや、メモリ・カードをその回路上の高速Ｉ／Ｏコントローラに結合することができる。メモリ・カードが回路上の高速Ｉ／Ｏコントローラに結合される場合、回路は、メモリ・カード取り外しイベントを示す信号をシステム・コントローラに供給する。ＵＳＢ接続などのＩ／Ｏ接続を有するシステムでは、回路はまた、その接続をシステム・コントローラから切断し、ＵＳＢの切断を示す信号をシステム・コントローラに供給し、より高速のＩ／Ｏ能力を供給するために高速データ転送ユニットを介してメモリ・カードへのＩ／Ｏ接続を行う。種々の特性及び能力が開示されている。

Description

関連出願

（関連出願の相互参照）
本出願は、２００５年１２月９日に出願された米国特許仮出願第６０／７４８，７６９号の利点を主張する。

本発明は、そこへ及び／又はそこから大量のデータが転送されなければならない、大量のデータを記憶するデジタル・デバイスの分野に関する。

図１は、携帯電話、ＭＰ３プレーヤ、デジタル・カメラ等の携帯型デバイスで使用されるアーキテクチャを示す。そのようなデバイスは、大量のデータ、たとえばデジタル化された音楽又はデジタル化された写真を記憶するために、取り外し可能な又は埋め込み型のメモリ・カードを内蔵している。

これらのデバイスにとって必要なことは、メモリ・カードの中や外にデータを転送するためにパーソナル・コンピュータへ取り付けることである。メモリ・カードは、ユニットから取り外してＰＣカード読取装置に差し込むこともできるが、やはりユニット自体をＰＣカード読取装置／書込装置として機能させることが望ましい。この能力を欠くシステムに対しては、この能力を付加する簡単な方法を供給することが望ましいであろう。ＰＣへのインターフェースを達成する好適な方法は、ＰＣへの高速ＵＳＢ接続である。

以下の説明では、本発明の一部として切り替えることに言及する。時には、以下の明細書と特許請求の範囲の両方で「スイッチ」に言及するということに留意されたい。本明細書及び特許請求の範囲で使用される「スイッチ」とは、複数の個別のスイッチで構成される多重線スイッチを意味したり含んだりするということを理解されたい。ほんの一例として、ユニバーサル・シリアル・バスは、システムの完全性を保持するために双方が切り替えを必要とする、導体のツイストペアを介して特異な信号を送信するので、ＵＳＢ接続のためのスイッチは、少なくとも２つの個別のスイッチを含む。図１は、携帯電話、ＭＰ３プレーヤ、デジタル・カメラなどの携帯型デバイスで使用されるアーキテクチャを示している。

図２は、本発明のデバイスを、システム・コントローラのメモリ・コントローラとメモリ・カードとの間に配置された回路として示している。このモードでは、間に配置された回路は、あたかもシステム内に存在しないかのように「不可視的」に見える。単一の制御信号（モード）は、本発明の回路のオペレーションを制御する。本発明の回路は、そのデフォルト状態（たとえば、モード・ピンが低になっている状態）では、図２のように見え、メモリ・コントローラは、あたかも間に配置された回路が存在しないかのように動作する。

図３では、システム・コントローラは、モード・ピンを反対の状態に、この例では１に設定している。これによって、本発明のデバイスは、メモリ・カードをシステム・コントローラから切断し、たとえばＵＳＢ（ユニバーサル・シリアル・バス）を使用して、ＰＣへのインターフェースを備えた、「スタンドアロン式」メモリ・カード読取装置／書込装置を実現させている。この接続は、以下の利点を供給する。

システム・コントローラは、データをメモリ・カードの中外に移動させるためにプログラム・コードを実装する必要性や、自分自身のプロセッサ帯域幅を消費する必要性がなくなる。

システム・コントローラは、非常に小さい修正、最小限では、モード信号を制御するためのただ１つのピンを必要とするのみである。

本発明のデバイスが「カード読取装置」モード（図３）に置かれる場合には、システム・コントローラへのカード・インターフェース信号が、（図３で「ロジック」として示されている）新しい信号に置き換えられる。このロジックは、「カード取り外し」イベントに似せている。これによって、システムの一貫性が保証される。本発明のデバイスによって（ＰＣを介して）新規のデータを書き込むことや、古いデータをメモリ・カードから削除することができるため、システム・コントローラにとっては、モード・ピンを０にリセットしてメモリ・カードへのアクセスを回復したとき、「新規の」メモリ・カードが挿入されたように見えることが重要である。

図４の実施形態では、システム・コントローラは、既にＵＳＢ制御ユニットを含むが、これは、１２メガビット毎秒で動作するフルスピードＵＳＢユニットである。これは、より新しい４８０メガビット毎秒のＵＳＢ高速レートを利用しない。メモリ・カードはサイズが増大しているため（１ギガバイトのカードが一般的であり、より大きなサイズが利用可能である）、フルスピードＵＳＢでの大きいファイルに対するメモリの読み込み及び書き込み時間は、ユーザによって受け入れ難いほど遅いと評価される。ＵＳＢコントローラを既に含むシステムでは、本発明のデバイスが、デフォルト状態でシステム・コントローラからのＵＳＢ信号をＵＳＢコネクタに直接渡す第２の切り替え機能を（メモリ・カード切り替えに加えて）提供する。これは、メモリ・カードに対するのと同様にシステム・コントローラの通常のオペレーションを保全する。

図５は、システム・コントローラがモード・ピンを「カード読取装置」モードに変更した場合の図４を示している。この状況では、本発明のデバイスの内部ロジックは、それがメモリ・カード取り外しイベントと似ているのと同じ理由、すなわち、システム一貫性のために、ＵＳＢ切断イベントに似せている。詳述すると、この例でシステム・コントローラがモード＝１に設定すると、それが現在ＵＳＢに接続されている場合、本発明のデバイスは、ユーザがＰＣへのＵＳＢケーブルを切断したように見せる。そして本発明のデバイスは、システム・コントローラ上で動作するＵＳＢファームウェアに邪魔されることなしにＵＳＢコネクタを自由に使用することができる。システム・コントローラがモード・ピンを元の０に切り替えると、本発明のデバイスは、そのＵＳＢコントローラをコネクタから切断し、ＵＳＢコネクタからの信号を再度、システム・コントローラに渡す。ユーザがＰＣをＵＳＢコネクタに接続すると、システム・コントローラは、これを通常のＵＳＢケーブル接続と見て、そのＵＳＢユニットを既知のリセット状態から動作させることへ進む。それゆえに、メモリ・カードにアクセスするために本発明のデバイスにより使用されるＵＳＢ情報で、システム・コントローラがそれ自身のＵＳＢポートを使用することを邪魔するものはない。これは、システム・コントローラ・ファームウェアが本発明のデバイスを使用するために修正を必要としないという設計特性の保持に重要な要因である。

本発明のデバイスは、最低１つの制御単一（モード・ピン）を設ける。より多くの信号を提供できるシステムでは、本発明のデバイスは、より広範囲の制御及び状態に関する手段を設ける。たとえば、後述するように２つのピンを使用してＩ２Ｃ（集積回路間）バスを実装することができ、システム・コントローラは、複数ビットの情報を読み込む及び書き込むためにこのバスを使用することができる。状態情報としては、下記のものを含むことができる（ただし、これらには限定されない）。
メモリ・カードの状態（カードの存在、使用中、動作電圧、速度、その他）
ＵＳＢポートの状態（接続中、使用中、停止中、その他）
汎用状態フラグ

付加される制御ビットとしては、下記のものを含む。
チップ・リセット
検査／整備モード
汎用信号伝達

システム・コントローラが単一モード・ピンだけを使用する場合、本発明のデバイスは、モード変更を達成するために組み込まれたインテリジェンスを使用する。たとえば、システム・コントローラが状態情報を調査せず、あらゆる任意の時間に単にモード・ピンを低い状態にアサートする場合、本発明のデバイスは、損失するデータがないやり方で確実にモード切り替えを作動させる。たとえば、ＵＳＢからメモリ・カードへの転送が進行中の間、システム・コントローラがモード＝０に設定しても、本発明のデバイスは、それがメモリ転送を支障なく完了するまでモード変更を行わない。

図６には、例示的な一実装形態が示されている。本発明は、点線の長方形１の中に機能的な形態で示されている。望ましい実装形態は、単一の集積回路である。

スイッチ２は、メモリ・カードコネクタ３への接続を制御し、スイッチ４は、ＵＳＢコネクタ５への接続を制御する。システム・コントローラ２０によって供給されるモード・ピン６は、モードの変更を要求するためにマイクロコントローラ７に接続されている。スイッチ２と４上での「０」及び「１」の指定は、モード・ピン６に供給される２つのロジックレベルに対する切り替え設定を示す。たとえば図６の図面では、モード・ピンは低であり、双方のスイッチは「通過」モードに対応する「０」位置、すなわち、システム・コントローラ２０の信号がそれぞれのコネクタに渡される位置になっている。

システム・コントローラ２０がモード・ピン６をそのロジック高状態にすると、マイクロコントローラ７は、内部のメモリ・コントローラ８をメモリ・コネクタ３に接続するために、かつ内部のＵＳＢコントローラ９をＵＳＢコネクタ５に接続するために、（図７に示されているように）スイッチ２と４の状態を変更する。したがって本発明のチップ１は、ＵＳＢコネクタ５を使用するＰＣに接続されると、自律的なＵＳＢカード読取装置及び書込装置として動作可能である。

スイッチ２と４は、単純化された形態で図６に示されており、コネクタ３と５へのデータ接続だけが示されている。付加的なロジックは、システムの一貫性を保持するために、たとえば接続ポート１１でカードの取り外しに似せるために前述の方法で（システム・コントローラ２０に接続された）メモリポート１１及びＵＳＢポート１２を作動させる。具体的には、コネクタ１２に取り付けられるロジックは、ＵＳＢの切断をシミュレートする、コネクタ１２上のデータ・プルアップ抵抗を切断する。同様に、コネクタ１１に取り付けられるロジックは、メモリ・コネクタ１１が意図するメモリ・カードの種類と互換性のある形でカードの取り外しをシミュレートする。たとえば、セキュア・デジタル（ＳＤ）メモリ・カードでは、ロジックがカードの取り外しをシミュレートするためにメモリ・カードのピン１上のプルアップ抵抗を切断する。当業者には明らかであろうが、メモリ・カードの取り外しをシミュレートするために使用される具体的な方法は、使用されるメモリ・カードに依存する。他のメモリ・カードとしては、たとえばコンパクトフラッシュ（登録商標）、スマートメディア、メモリスティックが含まれる。

内部マイクロコントローラ７、たとえば、Ｄａｌｌａｓ／Ｍａｘｉｍ社から市販されているＭＡＸＱコアは、チップ情報を提供する。別の実装形態では、これは、ロジックに実装された状態機械とすることもできる。「カード読取装置」モードでは、マイクロコントローラ７は、高速ＵＳＢデバイスとして数え上げ、メモリ・コントローラを初期化し、ＰＣとメモリとの間におけるそれぞれコネクタ５及び３を介した往復のデータ転送を調整する。

高速データ転送ユニット１０は、ＵＳＢコントローラ９とメモリ・コントローラ８との間に取り付けられる。これによって、マイクロコントローラ７による干渉なしに、２つのコントローラ８と９の間の最大速度転送が可能になる。

図８では、本発明のデバイスとの間で拡張された制御及び状態の情報を送受信するために、単一モード・ピン６（図７）が、２つの双方向ピン３０、３１に置き換えられている。一例として、簡単な公知の２線バスは、Ｉ２Ｃバスであり、「ＴＨＥ Ｉ２Ｃ−ＢＵＳ ＳＰＥＣＩＦＩＣＡＴＩＯＮ、ＶＥＲＳＩＯＮ ２．１，ＪＡＮＵＡＲＹ ２０００」に規定されており、ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．ｐｈｉｌｉｐｓ．ｃｏｍ／ａｃｒｏｂａｔ＿ｄｏｗｎｌｏａｄ／ｌｉｔｅｒａｔｕｒｅ／９３９８／３９３４００１１．ｐｄｆでＰｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社から市販されている。この例では、Ｉ２Ｃバスが挙げられているが、デバイスとの間でデータをやり取りできるいかなるバスも適している。

限定を目的としてではなく例示を目的として、本発明の特定の好適な実施形態について本明細書で開示及び説明してきたが、本発明においは、本発明の精神及び範疇から逸脱することなしに、形式及び細部における種々の変更を行うことができるということを当業者なら理解するであろう。

携帯電話、ＭＰ３プレーヤ、デジタル・カメラなどの携帯型デバイスで使用されるアーキテクチャを示すブロック図である。 図１のアーキテクチャのシステム・コントローラのメモリ・コントローラとメモリ・カードとの間に配置された回路としての本発明のデバイスを示すブロック図である。 図２のブロック図と同様であるが、システム・コントローラがモード・ピンを反対の状態に設定している場合の図２の配置された回路のさらなる詳細を示すブロック図である。 システム・コントローラが、１２メガビット毎秒で動作するフルスピードＵＳＢユニットなどのＵＳＢ制御ユニットを既に含む代替的な実施形態を示すブロック図である。 システム・コントローラがモード・ピンを「カード読取装置」モードに変更した場合の図４のシステムを示す図である。 本発明の例示的な実装形態を示すブロック図である。 図６と同様であるが、モード制御が反対の状態であるブロック図である。 システム・コントローラと本発明との間に複数のピンデータ及び制御バスを使用する本発明の一実施形態を示すブロック図である。

Claims (18)

1. システム・コントローラとメモリ・カードとを有する既存のデバイス・アーキテクチャに自律的なコントローラを付加する方法であって、
   前記システム・コントローラが第１の制御信号を提供する際に前記システム・コントローラを前記メモリ・カードに結合するステップと、
   前記システム・コントローラが第２の制御信号を提供する際に、
   前記システム・コントローラを前記メモリ・カードから分離し、メモリ・カード取り外しイベントを示す信号を前記システム・コントローラに提供するステップと、
   前記システム・コントローラを介した相互接続なしに前記メモリ・カードをＩ／Ｏコントローラに結合するステップとを含む方法。
2. 前記Ｉ／ＯコントローラがＵＳＢコントローラである請求項１に記載の方法。
3. 前記既存のデバイスが、前記システム・コントローラに結合されたＵＳＢ接続を含む前記方法であって、前記システム・コントローラが前記第１の制御信号を提供する際に前記ＵＳＢ接続を前記システム・コントローラに接続するステップと、前記システム・コントローラが前記第２の制御信号を提供する際に前記ＵＳＢ接続を前記システム・コントローラから切断するステップと、ＵＳＢの切断を示す信号を前記システム・コントローラに提供するステップと、前記Ｉ／Ｏコントローラを前記ＵＳＢ接続に結合するステップとをさらに含む請求項２に記載の方法。
4. 前記Ｉ／Ｏコントローラが、前記システム・コントローラより高速の出力を提供する請求項３に記載の方法。
5. 前記第１及び第２の制御信号が、単一制御ライン上で、前記システム・コントローラから結合された反対の状態のデジタル制御信号である請求項１に記載の方法。
6. 前記第１及び第２の制御信号が、複数ライン・バス上で、前記システム・コントローラから結合されたデジタル制御信号である請求項１に記載の方法。
7. 前記複数ライン・バスがＩ２Ｃバスである請求項６に記載の方法。
8. 前記既存のデバイスに単一の集積回路を付加することによって実行される請求項１に記載の方法。
9. システム・コントローラと、メモリ・カードと、ＵＳＢ接続とを有する既存のデバイス・アーキテクチャに自律的なコントローラを付加する方法であって、
   前記システム・コントローラが第１の制御信号を提供する際に前記システム・コントローラを前記メモリ・カード及び前記ＵＳＢ接続に結合するステップと、
   前記システム・コントローラが第２の制御信号を提供する際に、
   前記システム・コントローラを前記メモリ・カード及び前記ＵＳＢ接続から分離するステップと、
   メモリ・カード取り外しイベントを示す信号を前記システム・コントローラに提供するステップと、
   ＵＳＢの切断を示す信号を前記システム・コントローラに提供するステップと、
   前記システム・コントローラを介した相互接続なしに前記メモリ・カードをＵＳＢコントローラに結合するステップと、
   前記ＵＳＢコントローラを前記ＵＳＢ接続に結合するステップとを含む方法。
10. 前記ＵＳＢコントローラが、前記ＵＳＢ接続に接続される際に、前記ＵＳＢ接続が前記システム・コントローラに結合される際よりも高速のＵＳＢ通信を提供する請求項９に記載の方法。
11. 前記第１及び第２の制御信号が、単一制御ライン上で、前記システム・コントローラから結合された反対の状態のデジタル制御信号である請求項１０に記載の方法。
12. 前記第１及び第２の制御信号が、複数ライン・バス上で、前記システム・コントローラから結合されたデジタル制御信号である請求項１０に記載の方法。
13. 前記複数ライン・バスがＩ２Ｃバスである請求項１２に記載の方法。
14. 前記既存のデバイスに単一の集積回路を付加することによって実行される請求項１０に記載の方法。
15. システム・コントローラと、ＵＳＢ接続と、メモリ・カードとを有する既存のデバイス・アーキテクチャに自律的なコントローラを付加する装置であって、
    メモリ・コントローラと、高速データ転送ユニットと、ＵＳＢコントローラと、マイクロコントローラと、第１及び第２のスイッチとを有する集積回路を含み、
    前記第１及び第２のスイッチが、それぞれ第１及び第２の切り替え位置を有し、
    前記第１のスイッチが、前記第１の位置にある場合に前記メモリ・カードを前記システム・コントローラに結合するように、そして前記第２の位置にある場合に前記メモリ・カードを前記メモリ・コントローラに結合するように適合されており、
    前記第２のスイッチが、前記第１の位置にある場合に前記ＵＳＢ接続を前記システム・コントローラに結合するように、そして前記第２の位置にある場合に前記ＵＳＢ接続を前記ＵＳＢコントローラに結合するように適合されており、
    前記メモリ・コントローラが前記高速データ転送ユニットに結合され、前記高速データ転送ユニットが前記ＵＳＢコントローラに結合されており、
    前記第１及び第２のスイッチを前記第１の位置から前記第２の位置へ、又は前記第２の位置から前記第１の位置へ切り替えるように両方のスイッチを制御するために、そして前記メモリ・コントローラ、前記高速データ転送ユニット、及び前記ＵＳＢコントローラを制御するために、前記マイクロコントローラが、少なくとも１つの制御信号に応答するものであるように適合されている装置。
16. 前記マイクロコントローラが、前記システム・コントローラからの単一制御ライン上の少なくとも１つの制御信号に応答するものであるように適合されている請求項１５に記載の装置。
17. 前記マイクロコントローラが、前記システム・コントローラからの複数ライン・バス上の制御信号に応答するものであるように、及び応答するように適合されている請求項１５に記載の装置。
18. 前記複数ライン・バスがＩ２Ｃバスである請求項１７に記載の装置。

Images