JP2009517982A - 安定クロック信号を供給する方法及び装置 - Google Patents
安定クロック信号を供給する方法及び装置 Download PDFInfo
- Publication number
- JP2009517982A JP2009517982A JP2008543341A JP2008543341A JP2009517982A JP 2009517982 A JP2009517982 A JP 2009517982A JP 2008543341 A JP2008543341 A JP 2008543341A JP 2008543341 A JP2008543341 A JP 2008543341A JP 2009517982 A JP2009517982 A JP 2009517982A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock signal
- clock
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本願に記載した実施例は、通信インタフェース(例えば、UARTポート(76))を駆動させるために使用する安定クロック信号を生成するための、低コストの信号調節又は信号校正の方法及び装置に関する。特に、マイクロコントローラ(60)内のプロセッサ(61)は、低周波水晶発振器(72)及びスケーリング・モジュール(78)を使用して、高周波RC発振器(64)によって生成される不安定クロック信号に含まれる周波数オフセット・エラーを除去する。特定のトリガ・イベントが生じた場合(マイクロコントローラの電源が投入された場合、マイクロコントローラが、スリープ・モード又は待機モードからウェイクアップされた場合、マイクロコントローラに通信エラーが生じた場合など)、プロセッサは周波数オフセット・エラーを検出し、除去する。
Description
本発明は、一般に安定クロック信号の供給に関し、特に、安定した汎用非同期式送受信機構(UART)クロック信号を供給する手法に関する。
この部分は、本明細書及び/又は特許請求の範囲に記載する本発明の種々の局面に関係し得る、当該技術分野の種々の局面を示すことを意図している。この記載は、本発明の種々の局面のより深い理解を容易にするための背景情報の提供に有用であると考える。したがって、前述の記載が、従来技術と認めるものとしてではなく、前述に照らして読まれるものとする。
次に図1を参照すれば、AV MP3プレイヤなどの携帯型オーディオ/ビデオ(AV)装置において通常みられる例示的な処理装置10を示す。話を明瞭にする目的で、処理装置10の構成又は要素が全て、本明細書に示されている、又は説明されている訳でないものとする。本明細書及び特許請求の範囲に示していないか、又は記載していない構成又は要素の使用は、AV装置の技術分野における当業者の知識の範囲内であるものとする。処理装置10は、主プロセッサ12と、汎用非同期式送受信機構(UART)バス16などのシリアル・バスを介して主プロセッサ12に、通信するよう接続されたマイクロコントローラ(MCU)14とを含む。主プロセッサ12は、限定的でないが、AV再生、ユーザ・インタフェース(UI)ナビゲーション、ファイル・システム管理、及び組み込みオペレーティング・システム(OS)実行をはじめとする、AV装置の制御の役割を果たす高度なプロセッサである。MCU14は、キー・マトリクス走査16、バッテリ検出18、電力制御20、IRリモート・コントローラ検出22、及びリアルタイム・クロック(RTC)生成24などのAV装置機能の制御の役割を果たす低コストのコントローラである。MCU14は、UARTバス16を介して信号TXD26を送信し、信号RXD28を受信することにより、主プロセッサ12と通信する。
次に図2を参照すれば、従来のMCU14のタイミング回路を示す。タイミング回路は、抵抗44及びコンデンサ46に接続されたRC発振器42と、32.768KHz水晶などの水晶50に接続された水晶発振器48と、UARTモジュール又はポート54に接続されたUARTクロック52とを備える。RC発振器42は、MCU14及びMCU周辺装置16乃至22の主システム・クロックとして使用される高速発振器である。一般に、RC発振器周波数は、2乃至8MHzの範囲内であり得る。RC発振器42の周波数は温度、抵抗44及びコンデンサ46の値、電源の変動等とともに変動する。その結果、RC発振器42は、最大10%の周波数オフセット・エラーを有し得る。水晶発振器48は、RTC生成24に使用される低速発振器である。AV装置は、コンテンツにタイムスタンプし、カレンダーを維持し、画面上クロックをユーザに向けて表示することが可能であるように、RTCを使用してリアルタイムに追跡する。AV装置が待機モード又は特定の他の低電流消費モードにある場合、RTCはシステム・クロックとしての役目を担うことも可能である。水晶発振器の性能は通常、非常に良好である(例えば、32.768kHz +/− 100ppm)である。MCU14と主プロセッサ12との通信が適切であることを確実にするために、UARTモジュール54は、5%未満の周波数オフセット・エラーを有する115.2kHzクロック信号によって駆動される必要がある。適切な周波数で、かつ、5%未満の、周波数オフセット・エラーへの許容値でUARTモジュール54が動作することを確実にするために実施可能な手法の1つに、115.2kHz水晶発振器クロックなどの専用UARTクロックを有する手法がある。専用UARTクロックを使用すると、欠点として、MCU14の費用が増加し、その結果、AV装置の費用が増加する。別の手法には、RC発振器42又は水晶発振器48をUARTクロック52として使用する手法がある。しかし、この手法の欠点は、RC発振器42の周波数オフセットがUARTモジュール54の5%の周波数オフセット・エラーへの許容値を超え、水晶発振器の周波数(例えば、32.768kHz)が、UARTモジュール54の駆動に必要な115.2kHzクロック信号をサポートすることが可能でないという点である。更に別の手法には、RC発振器42を2乃至8MHz水晶発振器で置き換え、主システム・クロックに発振器をUARTモジュール54と共有させる手法がある。この共有手法は、専用の32.768kHzUARTクロックを有するよりも費用が低いが、MCU14の費用を不必要に増加させ、その結果、AV装置の費用を不必要に増加させてしまうという欠点を有する。
本発明は、前述の欠点を解消することに関する。
本願に記載した実施例は、通信インタフェース(例えば、UARTポート)を駆動させるために使用する安定クロック信号を生成するための、低コストの信号調節又は信号校正の方法及び装置に関する。特に、マイクロコントローラ内のプロセッサは、低周波水晶発振器及びスケーリング・モジュールを使用して、高周波RC発振器によって生成される不安定クロック信号に含まれる周波数オフセット・エラーを除去する。特定のトリガ・イベントが生じた場合(マイクロコントローラの電源が投入された場合、マイクロコントローラがスリープ・モード又は待機モードからウェイクアップされた場合、マイクロコントローラに通信エラーが生じた場合など)、プロセッサは周波数オフセット・エラーを検出し、除去する。
本発明の1つ又は複数の特定の実施例を以下に説明する。前述の実施例の簡潔な説明を提供しようとして、実際の実現形態の構成全てを本明細書に記載している訳でない。前述の何れの実際の実現形態の開発においても、何れのエンジニアリング・プロジェクトや設計プロジェクトとも同様に、実現形態特有の多くの決定を行って、実現形態単位で異なり得る開発者の特定の目標(システム関連の制約及びビジネス関連の制約との準拠など)を達成し得る。更に、前述の開発労力は、複雑で、時間がかかり得るが、しかし、本願の開示の恩恵を受ける当業者にとっては設計、組み立て及び製造の慣例的な作業になる。
次に図3を参照すれば、本発明のMCU60のタイミング回路を示す。タイミング回路は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせで実現することができる。タイミング回路は、主システム・クロック62(RC発振器64、抵抗66及びコンデンサ68を含む)に接続されたプロセッサ61、RTC70(水晶発振器72と、32.768kHz水晶などの水晶74とを含む)、並びに通信インタフェース76(UARTモジュールやポート)にスケーリング・モジュール78を介して接続されたプロセッサ61を含む。主システム・クロック62は、スケーリング・モジュール78を介してUARTモジュール又はポート76にも接続される。
主システム・クロック62のRC発振器64は、2乃至8MHzの範囲内で動作する高速発振器である。RC発振器64の周波数は温度、抵抗66及びコンデンサ68の値、電源の変動等とともに変動する。その結果、RC発振器64の周波数オフセット・エラーは最大10%になり得る。RTC70の水晶発振器72は、RTC信号生成に使用される低速発振器である。AV装置は、コンテンツにタイムスタンプし、カレンダーを維持し、画面上クロックをユーザに向けて表示することが可能であるように、RTCを使用してリアルタイムに追跡する。AV装置が待機モード又は特定の他の低電流消費モードにある場合、RTCはシステム・クロックとしての役目を担うことも可能である。AV装置が待機モード又は特定の他の低電流消費モードにある場合、水晶発振器72はシステム・クロックとしての役目を担うことも可能である。水晶発振器の性能は通常、非常に良好である(例えば、32.768kHz +/− 100ppm)である。
前述の通り、MCU60と主プロセッサ12との通信が適切であることを確実にするために、UARTモジュール76は、5%未満の周波数オフセット・エラーを有する115.2kHzの安定クロック信号によって駆動される必要がある。更に、前述の通り、MCU及びAV装置の費用をあまり増加させることなく、UARTクロックの周波数、及び周波数エラーへの許容値の目標を達成することが望ましい。本発明は、スケーリング・モジュール78、及びプロセッサ61によって実行されるソフトウェア・ルーチンとともにシステム・クロック62及びRTC70を使用することにより前述の目標を達成する。特に、主システム・クロック62によって生成されるクロック信号が、スケーリング・モジュール78に転送される。スケーリング・モジュール78は、スケーリング係数Kに基づいて、受け取られたクロック信号を調節し、UARTモジュール76を駆動させるために使用されるスケーリングされたクロック信号を出力する。以下に更に詳細に説明するように、スケーリング係数を使用して、主システム・クロック62によって生成されるクロック信号を調節して、UARTモジュール76を駆動させるために使用されるスケーリングされた信号が、約115.2kHzであり、周波数オフセット・エラーが5%未満である。主システム・クロック62によって生成されるクロック信号の周波数と、スケーリング・モジュール78によって出力されるスケーリングされたクロック信号の周波数と、スケーリング係数Kとの間の関係は、
Fu=Fm/Kである。
Fu=Fm/Kである。
ここで、Fmは主システム・クロック62によって生成されるクロック信号の周波数であり、Fuは、スケーリング・モジュール78によって出力されるスケーリングされたクロック信号の周波数である。主システム・クロック62のRC発振器64の周波数は温度、抵抗66及びコンデンサ68の値、電源の変動等とともに変動するので、スケーリング係数Kを周期的に調節して、スケーリングされたクロック信号の周波数Fuが安定していることを確実にしなければならない。
次に図4を参照すれば、スケーリング係数Kを算出し、調節又は校正するためにプロセッサ61によって実行されるソフトウェア・ルーチン90を示す。工程92で、プロセッサ61は、ソフトウェア・ルーチンの実行を開始する。ルーチンは時間資源及びシステム資源を消費するので、適切な時点でソフトウェア・ルーチンを実行することが重要である。すなわち、適切なトリガ・イベントが生じた時点である。AV MP3プレイヤなどのAV装置では、主プロセッサ12の電源を投入する前、スリープ・モード又は待機モードにある主プロセッサ12をウェイクアップする前、及びUART通信の物理層エラーが生じた場合にはいつでも、ソフトウェア・ルーチンを実行すべきである。UARTモジュール76を駆動させるために使用されるスケーリングされたクロック信号が5%以上の周波数オフセット・エラーを含む場合、物理層エラー(例えば、パリティ・エラー)が生じるものとする。次に、工程94で、プロセッサ61は、所定の期間(例えば、10ms)の間、クロック信号を生成する旨を主システム・クロック62に指示する。更に、工程96では、主システム・クロック62によって生成されるクロック信号の実際の期間を測定するためにプロセッサ61が工程98で使用する信号(例えば、32.789kHz信号)を生成する旨を、より高精度のRTC70に指示する。プロセッサ61がRTC信号を使用して、要求された主システム・クロック信号を測定することが可能なやり方の1つは、RTC信号に基づいてカウンタを実現することによる。カウンタを次いで使用して、要求された主システム・クロック信号の実際の期間を集計する。その後、工程100で、プロセッサ61は、実際の期間と、要求された時間との間のオフセットが、所定の限度(例えば、5%)以上であるかが判定される。このオフセットは、システム・クロック62のRC発振器64の周波数オフセット・エラーに等しい。オフセットが所定の限度を超えない場合、プロセッサ61は工程104で、スケーリング係数Kを調節せず、次のソフトウェア・ルーチン実行要求(すなわち、前述のイベントの1つの検出に基づいた要求)を待つ。オフセットが所定の限度を超える場合、プロセッサ61は工程102で、UARTモジュール76を駆動させるために使用されるスケーリングされたクロック信号から周波数オフセット・エラーを除去するようスケーリング係数Kを調節する。あるいは、プロセッサ61は、周波数オフセット・エラーが、所定の限度を下回るように、スケーリング・クロック信号内の周波数オフセット・エラーを削減するようスケーリング係数Kを調節することができる。その後、プロセッサ61は、工程94に戻り、工程94乃至100を再実行して、スケーリングされたクロック信号内の周波数オフセット・エラーが除去されているか、又は所定の限度未満に削減されていることを確実にする。
本発明は、種々の修正及び代替的形態の対象となり得るが、特定の実施例を添付図面に例を挙げて示しており、本明細書において詳細に説明する。しかし、記載した特定の形態に本発明を限定することを意図するものでない。むしろ、本発明は、特許請求の範囲によって規定された本発明の趣旨及び範囲内に収まる修正、均等物及び代替全てを包含するものとする。
Claims (19)
- 装置において安定クロック信号を供給する方法であって、
要求された期間の間、第1の信号を要求する工程であって、前記第1の信号が第1の周波数及び周波数オフセット・エラーを有する工程と、
第2の周波数を有する第2の信号を生成する工程と、
前記第2の信号を使用して、前記要求された信号の実際の期間を測定する工程と、
前記要求された期間と前記実際の期間との間の差を求める工程と、
前記周波数オフセット・エラーを前記差から得る工程と、
前記周波数オフセット・エラーを除去するよう前記第1の信号を調節する工程とを含む方法。 - 請求項1記載の方法であって、前記第1の信号が、RC発振器によって生成されるシステム・クロック信号である方法。
- 請求項1記載の方法であって、前記第2の信号が、水晶発振器によって生成されるリアルタイム・クロック信号である方法。
- 請求項1記載の方法であって、汎用非同期式送受信機構ポートを前記調節された第1の信号を使用して駆動させる工程を更に備える方法。
- 請求項1記載の方法であって、前記調節する工程は、前記第1の信号の周波数を削減する工程を更に備える方法。
- 請求項5記載の方法であって、前記調節された第1の信号の周波数は、前記第1の信号の周波数よりも低く、前記第2の信号の周波数よりも高い方法。
- 請求項1記載の方法であって、前記装置の電源が投入されるか、前記装置がスリープ・モードからウェイクアップされるか、前記装置が通信エラーを受ける場合にのみ起動される方法。
- デバイスの通信インタフェースを駆動させるために使用されるクロック信号を調節する装置であって、
第1の周波数許容範囲内の第1の周波数においてシステム・クロック信号を生成するシステム・クロックと、
第2の周波数許容範囲内の第2の周波数においてリアルタイム・クロック信号を生成するリアルタイム・クロックと、
前記第1の周波数と前記第2の周波数との間の周波数、及び前記第1の周波数許容範囲と前記第2の周波数許容範囲との間の周波数許容範囲を有するクロック信号を必要とする通信インタフェースと、
前記システム・クロック及び通信モジュールに接続されたスケーリング・モジュールであって、前記スケーリング・モジュールは、調節値に基づいて前記システム・クロック信号の周波数及び周波数許容範囲を調節するスケーリング・モジュールと、
前記システム・クロックと、前記リアルタイム・クロックと、前記スケーリング・モジュールとに接続されたプロセッサであって、前記プロセッサは、トリガ・イベントを検出し、前記システム・クロックが、所望の期間の間、システム・クロック信号を生成する旨を要求し、前記リアルタイム・クロック信号を用いて前記システム・クロック信号の実際の期間を測定し、前記所望の期間と前記実際の期間との間の差を求め、前記差、並びに、前記通信インタフェースが必要とする前記クロック信号の周波数及び周波数許容範囲に基づいて前記スケーリング・モジュールの調節値を得るプロセッサとを備える装置。 - 請求項8記載の装置であって、前記システム・クロックがRC発振器を含む装置。
- 請求項8記載の装置であって、前記リアルタイム・クロックが水晶発振器を含む装置。
- 請求項8記載の装置であって、前記通信インタフェースが、汎用非同期式送受信機構ポートである装置。
- 請求項8記載の装置であって、前記トリガ・イベントは、オーディオ・ビデオ装置の電源が投入されること、前記オーディオ・ビデオ装置がスリープ・モードからウェイクアップされること、及び前記オーディオ・ビデオ装置が通信エラーを受けることの何れか1つである装置。
- デバイスにおいて安定クロック信号を供給する装置であって、
要求された期間の間、第1の信号を要求する手段であって、前記第1の信号が第1の周波数及び周波数オフセット・エラーを有する手段と、
第2の周波数を有する第2の信号を生成する手段と、
前記第2の信号を使用して、前記要求された信号の実際の期間を測定する手段と、
前記要求された期間と前記実際の期間との間の差を求める手段と、
前記周波数オフセット・エラーを前記差から得る手段と、
前記周波数オフセット・エラーを除去するよう前記第1の信号を調節する手段とを含む装置。 - 請求項13記載の装置であって、前記第1の信号がRC発振器によって生成される装置。
- 請求項13記載の装置であって、前記第2の信号を生成する手段が水晶発振器を備える装置。
- 請求項13記載の装置であって、汎用非同期式送受信機構ポートを前記調節された第1の信号を使用して駆動させる工程を更に備える装置。
- 請求項13記載の装置であって、前記調節する手段が、前記第1の信号の周波数を低減させる手段を更に備える装置。
- 請求項17記載の装置であって、前記調節された第1の信号の周波数は、前記第1の信号の周波数よりも低く、前記第2の信号の周波数よりも高い装置。
- 請求項13記載の装置であって、前記装置の電源が投入されるか、前記装置がスリープ・モードからウェイクアップされるか、前記装置が通信エラーを受ける場合にのみ起動される装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05300977A EP1793301A1 (en) | 2005-11-30 | 2005-11-30 | Method and apparatus for providing a stable clock signal |
PCT/US2006/044954 WO2007064523A1 (en) | 2005-11-30 | 2006-11-21 | Method and apparatus for providing a stable clock signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009517982A true JP2009517982A (ja) | 2009-04-30 |
Family
ID=35982253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008543341A Withdrawn JP2009517982A (ja) | 2005-11-30 | 2006-11-21 | 安定クロック信号を供給する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090096924A1 (ja) |
EP (2) | EP1793301A1 (ja) |
JP (1) | JP2009517982A (ja) |
KR (1) | KR20080071565A (ja) |
CN (1) | CN101317145A (ja) |
WO (1) | WO2007064523A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101240798B1 (ko) | 2010-12-24 | 2013-03-11 | 삼성전기주식회사 | 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101458889B (zh) * | 2007-12-13 | 2011-01-26 | 比亚迪股份有限公司 | 一种驱动芯片时钟频率控制方法及驱动芯片 |
CN101610206B (zh) * | 2008-06-17 | 2012-04-18 | 华为技术有限公司 | 一种绑定/解绑定的处理方法、系统和装置 |
CN102857197B (zh) * | 2012-09-22 | 2015-09-09 | 福州大学 | 一种提高内置rc振荡器频率精度的校准方法 |
CN103412615B (zh) * | 2013-08-22 | 2018-02-09 | 中国航天科工集团第三研究院第八三五七研究所 | 一种用于uart接口芯片的无毛刺自适应时钟切换方法 |
FR3023661B1 (fr) * | 2014-07-11 | 2017-09-01 | Somfy Sas | Procede d'ajustement d'un signal de cadence d'un circuit d'emission/reception, dispositif de controle, systeme de controle, actionneur et unite de commande associes |
CN104965471A (zh) * | 2015-07-13 | 2015-10-07 | 杭州晟元芯片技术有限公司 | 一种功耗可配置的振荡电路处理电路及方法 |
CN106249634A (zh) * | 2016-10-14 | 2016-12-21 | 安徽安凯汽车股份有限公司 | 一种基于电动汽车数据采集功能的高精度实时时钟 |
CN108063617A (zh) * | 2017-11-20 | 2018-05-22 | 珠海慧联科技有限公司 | 一种低频rc振荡器的时钟频率校准方法和系统 |
CN111064647B (zh) * | 2019-12-09 | 2021-07-16 | 浙江威星智能仪表股份有限公司 | 一种低功耗的uart通信装置 |
CN111198776B (zh) * | 2019-12-25 | 2024-06-07 | 上海亮牛半导体科技有限公司 | 一种防止mcu深度休眠期间uart接收丢数据的方法 |
CN114609440B (zh) * | 2022-05-11 | 2022-08-05 | 北京神州安付科技股份有限公司 | 一种非接触式rtc晶振检测装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2199469A (en) * | 1986-12-23 | 1988-07-06 | Philips Electronic Associated | Clock signal generator |
ES2060726T3 (es) * | 1989-11-21 | 1994-12-01 | Siemens Ag | Microprocesador con un oscilador-rc integrado con frecuencia programable. |
US6316982B1 (en) * | 1999-05-05 | 2001-11-13 | Texas Instruments Incorporated | Digital clock with controllable phase skew |
EP1283611A3 (de) * | 2001-08-09 | 2006-02-15 | Siemens Aktiengesellschaft | Verfahren zur Synchronisierung eines Kommunikationssystems über ein paketorientiertes Datennetz |
US7250825B2 (en) * | 2004-06-04 | 2007-07-31 | Silicon Labs Cp Inc. | Method and apparatus for calibration of a low frequency oscillator in a processor based system |
US7321269B2 (en) * | 2005-07-19 | 2008-01-22 | International Business Machines Corporation | High frequency ring oscillator with feed-forward paths |
-
2005
- 2005-11-30 EP EP05300977A patent/EP1793301A1/en not_active Withdrawn
-
2006
- 2006-11-21 WO PCT/US2006/044954 patent/WO2007064523A1/en active Application Filing
- 2006-11-21 US US12/085,411 patent/US20090096924A1/en not_active Abandoned
- 2006-11-21 KR KR1020087012138A patent/KR20080071565A/ko not_active Application Discontinuation
- 2006-11-21 JP JP2008543341A patent/JP2009517982A/ja not_active Withdrawn
- 2006-11-21 EP EP06838108A patent/EP1955124A1/en not_active Withdrawn
- 2006-11-21 CN CNA2006800443681A patent/CN101317145A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101240798B1 (ko) | 2010-12-24 | 2013-03-11 | 삼성전기주식회사 | 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP1955124A1 (en) | 2008-08-13 |
WO2007064523A1 (en) | 2007-06-07 |
EP1793301A1 (en) | 2007-06-06 |
CN101317145A (zh) | 2008-12-03 |
KR20080071565A (ko) | 2008-08-04 |
US20090096924A1 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009517982A (ja) | 安定クロック信号を供給する方法及び装置 | |
KR101927096B1 (ko) | 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법 | |
JP4006634B2 (ja) | 情報処理装置および方法、並びにプログラム | |
JP4875710B2 (ja) | ゼロ電圧プロセッサスリープ状態のための方法および装置 | |
US20040208182A1 (en) | Format independent consumer IR transceiver | |
JP4392479B2 (ja) | 電源管理装置及び方法 | |
US20120198248A1 (en) | Platform power management based on latency guidance | |
US20140281753A1 (en) | Systems, Apparatuses, and Methods for Handling Timeouts | |
US20140229644A1 (en) | Method, apparatus, system for including interrupt functionality in sensor interconnects | |
TWI446153B (zh) | 用以控制電子裝置關機之方法、元件以及電路板 | |
KR20090110929A (ko) | 무선 송수신기에서 슬립 모드들의 제어 | |
WO2006045230A1 (fr) | Ordinateur et procede d'exploitation d'application d'equipement electrique a faible consommation | |
EP2691831B1 (en) | Activity alignment algorithm by masking traffic flows | |
US7949317B2 (en) | Momentary burst protocol for wireless communication | |
US9549373B2 (en) | Method for waking a data transceiver through data reception | |
US20120233483A1 (en) | Computer system and operation method applicable thereto | |
US9239609B2 (en) | Method for reducing power consumption in electronic apparatus | |
US10175716B2 (en) | Technologies for low-power and high-accuracy timestamps | |
JP4846862B2 (ja) | 情報処理装置および省電力制御方法 | |
US7549073B2 (en) | Dynamic adjusting circuit for basic clock signal of front-side bus and method thereof | |
CN105653297A (zh) | 电子装置及其控制方法 | |
US20090181713A1 (en) | Method and apparatus for controlling power source of terminal device for communicating with wireless wide area network | |
WO2007114960A2 (en) | Communication between secondary processor and auxiliary display subsystem | |
US8589715B2 (en) | Method and system for correcting timing errors due to thermal changes within a portable computing device | |
JP2006018388A (ja) | 情報処理装置、記憶装置およびパワーマネージメント方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091118 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110713 |