JP2009517642A - 電力トランジスタの機能検査のための回路装置および電力トランジスタの機能検査方法 - Google Patents

Abstract

本発明は、電力トランジスタの機能検査のための回路装置に関し、この回路装置は、絶縁されたゲートと、ドレインまたはコレクタとして構成されている第１の電力電極と、ソースまたはエミッタとして構成されている第２の電力電極とを備えた電力トランジスタを有し、第１の電力電極および第２の電力電極は第１の電力電極端子コンタクトおよび第２の電力電極端子コンタクトを介して、直流電圧源および電気的な直流電流負荷を備えた電力回路に接続されており、ゲート端子コンタクトを介してゲートと接続されている信号出力側を備えた制御装置を有し、ゲート端子コンタクトと第２の電力電極端子コンタクトとの間のゲート端子キャパシタンスを測定するためのキャパシタンス測定装置を有し、キャパシタンス測定装置によって測定されたゲート端子キャパシタンスをゲートキャパシタンスと比較し、比較に依存してエラー信号を出力する評価装置を有する。

Description

本発明は、殊に車両における電源電流に使用される電力トランジスタの機能検査のための回路装置および機能検査方法に関する。

従来技術
車両における大きな電流、殊にモータないし調整装置、電磁弁および熱的な負荷をスイッチングするためにＭＯＳＦＥＴおよびＩＧＢＴがますます使用されてきている。これらのトランジスタはその絶縁されたゲートに基づき、例えば１０¹²Ｏｈｍのオーダの比較的高い入力抵抗を有する。外部から（ＭＯＳＦＥＴの場合には）ゲートとソースとの間に電圧が印加され、もしくは（ＩＧＢＴの場合には）ゲートとエミッタとの間に電圧が印加され、続いて電圧源との接続が遮断されると、高い入力抵抗に基づき比較的長い時間、例えば数秒にわたりゲート電位は維持される。

経年劣化に際し、または振動時に、例えばはんだ個所の破損により、またはゲートへのボンドが剥がれることによりコンタクトが遮断されると、トランジスタのゲート電位を外部からもはや制御できなくなる。トランジスタがそれ以前に導通状態であった場合には、トランジスタはその状態に維持され、またさらに電流が流れ続ける。車両においては慣例であるように、電流端子よってのみ制御される負荷はしたがって遮断がもはや不可能となることが多い。

発明の利点
本発明が基礎とする着想は、電力トランジスタの機能ないしゲートのコンタクトが、絶縁されたゲートとアースに接続されている第２の電力電極、すなわちＭＯＳＦＥＴのソースもしくはＩＧＢＴのエミッタとの間のゲートキャパシタンスが検査されることによって、制御装置により検査されることである。絶縁されたゲートに基づき、この種の電力トランジスタは例えば１００ｐＦ〜１０ｎＦのオーダのゲートキャパシタンスを有し、これは問題のないコンタクトにおいて測定できるものである。ゲートと制御装置の信号出力側との間のゲート端子コンタクトが破損した場合、もしくは剥がれた場合、コンタクトの分離された端部によってさらにキャパシタンスが形成されるので、ゲート端子コンタクトと第２の電力電極の端子コンタクトとの間において測定されるキャパシタンスが著しく低下することが予期される。

したがって本発明によれば、例えば流れているドレイン電流ないしコレクタ電流を測定する必要なく、またはそれどころか付加的に接続された構成素子を流れる電流の制御を必要とすることなく、商用の電力トランジスタを使用することができる。例えば、一方では電力トランジスタの電気的な特性を制御し、他方では商用でない特別な電力トランジスタの使用を必要とすることになる、ゲートとソースもしくはエミッタとの間に別の構成素子の付加的な回路も必要とされない。本発明により測定されるゲートキャパシタンスは既に内部的もしくは内因的に電力トランジスタ内に形成されており、例えば外部のケーシングまたは回路に設ける必要はない。しかしながら基本的に本発明によれば、ゲートキャパシタンスを高めるための電力トランジスタの特別な構成も考えられる。

本発明によれば、電力トランジスタのさらなる機能検査が実現される。一方ではゲートキャパシタンスがキャパシタンス測定装置によって有利にはゲート端子コンタクトとアースとの間のキャパシタンスとして求められ、第２の電力電極、すなわちソースまたはエミッタのコンタクトに問題があることも識別することができる。他方では、３つの電極間の短絡に関して検査することもでき、殊に２つの電力トランジスタ間の短絡も求めることができる。そのような短絡の結果は上述したようにトランジスタが誤って開かれ続けることに相当する。本発明によれば、ゲートの端子コンタクトと第２の電力電極（すなわち一般的にはアース）との間のキャパシタンスが測定され、このキャパシタンスは正確に考察するとＭＯＳＦＥＴの場合、一方では優位なゲート・ソースキャパシタンス、他方では（トランジスタにおけるフィードバックを介して）ゲート・ドレインキャパシタンスとドレイン・ソースキャパシタンスとからなる直列回路からなる並列回路より生じる。トランジスタにおけるフィードバックを介する付加的な寄与は確かに僅かであるが、測定は可能である。２つの電極間の短絡時には、総キャパシタンスへのそれぞれの寄与は減少し、これを相応に測定することができる。

本発明によれば、電力トランジスタの機能検査および／または機能妥当性検査を動作中においても動作休止中にも実施することができる。測定または算出されたキャパシタンスを基準値、すなわち既知のゲートキャパシタンスないしゲートキャパシタンスの目標値範囲と比較することができ、またこの比較に依存してエラー信号を出力することができる。このエラー信号により必要に応じて、接続されている直流電流負荷への給電が遮断されるか、警告が発せられる。

種々の実施形態によれば、このために必要とされる付加的な周波数検出装置および評価装置を、高い効率を有するにもかかわらず基本的に簡単な構造で構成することができる。さらにこれらの装置を基本的に既に制御装置に統合することができ、部分的にはソフトウェアにより実現することができる。

１つの実施形態によれば、周波数はゲートキャパシタンスの発振器への組み込みによって求められる。したがってコンタクトに問題がない場合には、ゲートキャパシタンスならびに一般的に別のキャパシタンス、殊に直流電圧を分離する結合コンデンサ、また必要に応じて別のコンデンサを有する発振器が形成される。コンタクトに問題がない場合に形成されている発振器の固有周波数は、ゲートのコンタクトに問題がある場合に形成されている発振器の固有周波数とは明らかに異なる。

発振器の異なる構成も考えられる。ゲートキャパシタンスが共振周波数を十分に制御し、且つ一方ではアースと接続されているように発振器ないし振動回路が接続されていることのみが重要である。

これに択一的な実施形態によれば、直接的なゲートキャパシタンス測定が実施される。これによってコストのかかる発振器回路の使用を回避することができ、さらに高周波領域においてコイルは必要とされない。第１の回路部分においてはキャパシタンス測定装置が設けられており、別の回路部分においては信号を形成するための装置が設けられており、その信号の振幅は目標値からの偏差に比例する。

ゲート端子コンタクトとアースとの間に形成されているキャパシタンス（理想的にはゲートキャパシタンスに相当することが望ましい）は３つの異なる方式にしたがい検出することができる。

第１の測定方式によれば、ゲートキャパシタンスに交流電圧が印加され、平衡シフトがブリッジ回路において測定され表示される。第２の測定方式によれば、補完的にゲートキャパシタンスの上流側に抵抗が接続され、平衡シフトがブリッジ回路において測定され表示される。第３の測定方式によれば、抵抗を介してゲートキャパシタンスに直流電圧が印加され、ゲートコンデンサが充電され、所定の電圧閾値に達するまでに要した時間を測定することができる、または下側の閾値電圧に達するまでの放電時間を検出することができる。

本発明による回路装置および本発明による方法を、ゲート端子コンタクトにおいて信号が直接的に取り出される場合には、ゲート端子の平滑化および／または時間遅延のためにＲＣ素子を用いる場合にも使用することができる。測定を動作中に実施することができるか、殊に動作休止期間が比較的長い場合には、停止中にも実施することができる。電力トランジスタを制御するためにパルス幅変調が使用される場合には、中間測定をパルスが存在しない期間においても実施することができ、この場合有利にはトランジスタの制御は行われない。

有利な実施形態の説明：
以下では本発明を添付の図面に基づき幾つかの実施形態を説明する。ここで、
図１は、ＭＯＳ−ＦＥＴとして構成されている電力トランジスタの機能検査のための電力回路と制御装置とを備えた本発明による回路装置のブロック回路図を示す。
図２は、電力トランジスタとしてのＩＧＢＴを備えた、図１に相当するブロック回路図を示す。
図３から図８は、ゲートキャパシタンスが取り入れられた発振器を用いるゲートキャパシタンスの測定部を備えた実施形態を示す。
図３は、クラップ発振器（または直列同調型のコルピッツ発振器）が例示的に示されている図１のブロック回路図の実施形態の回路図を示す。
図４は、より低い周波数のベースバンドまたは中間周波数帯域に混合するためのミクサと発振器とを備えた別の実施形態による回路装置のブロック回路図を示す。
図５は、本発明による回路装置において使用されるマイスナー発振器を備えた回路図を示す。
図６は、本発明による回路装置において使用されるアームストロング発振器の回路図を示す。
図７は、本発明による回路装置において使用される並列同調型のコルピッツ発振器の回路図を示す。
図８は、本発明による回路装置において使用されるハートレイ発振器の回路図を示す。
図９は、ＭＯＳＦＥＴと、平滑化および／または時間遅延のためにゲート端子の上流側に設けられている付加的なＲＣ素子とを備えた図１に相当する回路装置を示す。
図１０は、電力トランジスタとしてのＩＧＢＴを備えた図２に相当する回路装置を示し、この回路装置においては図１６に応じてＲＣ素子がゲート端子／ゲート端子コンタクトの上流側に設けられている。
図１１から図１８は、ゲートキャパシタンスの直接的な測定部を備えた実施形態を示す。
図１１は、ゲートキャパシタンスに交流電圧が印加され、平衡シフトがブリッジ回路において測定され表示される回路を示す。
図１２は、電力測定部の代わりに差動増幅器を備えた図１１に相当する実施形態を示す。
図１３は、図１２の回路の第１の実現形態を示す。
図１４は、図１２の回路の第２の実現形態を示す。
図１５は、ウィンドウ比較器を備えた別の実現形態を示す。
図１６は、充電時間検出部を備えた別の実現形態を示す。
図１７は、本発明による第１の方法のフローチャートを示す。
図１８は、本発明による第２の方法のフローチャートを示す。

図１による回路装置１は信号出力部２ａおよびアース端子２ｂを備えた制御装置２と、破線によって囲まれている、電源電流用の本発明による電力トランジスタ３と、電気的な直流電流負荷４と、例えばＵｂ＝１２Ｖの電源電圧を供給する、車両の搭載電源５とを有する。直流電流負荷４として例えば直流モータ、殊にファンモジュール、ウォータポンプまたは調整装置、さらには例えば充電調整器または電磁弁が考えられる。制御装置２は例えば直流電流負荷４のケーシング内に統合されていてもよい、もしくは車両の中央制御装置でよい。

直流電流負荷４および電力トランジスタ３はそれ自体公知のやり方で搭載電源５の端子の間に直列に接続されている。図１による実施形態において電力トランジスタ３はＭＯＳＦＥＴ３であり、その３つの電極Ｇ、ＳおよびＤは端子コンタクト３ｇ、３ｓおよび３ｄを介して接触している。これらの端子コンタクトは殊にはんだコンタクトもしくはボンドコンタクトでよい。ＭＯＳＦＥＴ３のゲートＧはゲート端子コンタクト３ｇに接続されており、相応に電力電極であるドレインＤおよびソースＳはドレイン端子コンタクト３ｄないしソース端子コンタクト３ｓに接続されている。

図１の代替回路図においては、各ＭＯＳＦＥＴにおいてゲートとソースの間に形成されているゲートキャパシタンスＣｇが示されており、これは電力ＭＯＳＦＥＴの場合１００ｐＦ〜１０ｎＦのオーダにある。より正確に考察する場合にはトランジスタ３を介するフィードバックを考慮しなければならず、よって測定すべきゲートキャパシタンスＣｇはゲート・ソースキャパシタンスＣｇｓと、ゲート・ドレインキャパシタンスＣｇｄおよびドレイン・ソースキャパシタンスＣｄｓからなる直列回路とからなる並列回路として表される。すなわち、

ここでは測定すべきゲートキャパシタンスＣｇが既知であることのみが重要である。

本発明によれば確かに、ゲートＧとソースＳとの間のキャパシタンスが付加的に接続されることも考えられるが、これは不必要であり、また付加的なコストの原因となる。

本発明によれば、端子コンタクト３ｇと３ｓとの間に形成されているゲート端子キャパシタンスＣｉｎを測定するためのキャパシタンス測定装置６が設けられており、このキャパシタンス測定装置６は動作中、また場合によっては動作時以外もしくは動作休止中にゲート端子キャパシタンスＣｉｎを測定し、測定信号を評価回路８に出力する。この評価回路８はゲート端子キャパシタンスＣｉｎをゲートキャパシタンスＣｇと比較し、このゲート端子キャパシタンスＣｉｎがゲートキャパシタンスＣｇの既知の値の許容範囲内にあるか否かを検査し、この比較結果に依存してエラー信号Ｆを出力する。

図２は、電力トランジスタとしてＩＧＢＴが設けられている相応の回路装置１を示し、この電力トランジスタはゲートＧを用いてゲート端子コンタクト９ｇを介して接続されており、エミッタＥを用いてエミッタ端子コンタクト９ｅを介して接続されており、またコレクタＣを用いてコレクタ端子コンタクト９ｃを介してと接続されている。この電力トランジスタ９においても、端子コンタクト９ｇと９ｅとの間に形成されているゲート端子キャパシタンスＣｉｎが測定され、既知のゲートキャパシタンスＣｇと比較される。

図３から図８は、少なくとも１つのインダクタンスと共にゲートキャパシタンスＣｇまた必要に応じて別のコンデンサから発振器が形成され、したがって既知のゲートキャパシタンスＣｇからのゲート端子キャパシタンスＣｉｎの偏差を共振周波数の変化として求めることができる実施形態を示す。

本発明が基礎とする着想は、ゲートキャパシタンスがＭＯＳＦＥＴ３においてもＩＧＢＴ９においても内部に形成されており、つまり常に端子コンタクト３ｇおよび３ｓないし９ｇおよび９ｅ内にあり、したがってゲート端子コンタクト３ｇないし９ｇの剥離または損傷時にはもはや接続されていないということである。

図３は、信号出力部２ａに、もしくは信号出力部２ａとゲート端子コンタクト３ｇとの間に回路１３が接続されている実施形態を示し、この回路１３はゲートキャパシタンスＣｇと共に発振器１４を形成し、したがってキャパシタンス測定装置６として使用され、さらにこの発振器には周波数検出装置１２が接続されている。信号出力部２ａないしゲート端子コンタクト３ｇには例えば１００ｐＦを有するコンデンサＣ３と例えば１４μＨのインダクタンスを有するコイルＬ１が接続されており、これらのコンデンサＣ３およびコイルＬ１を介してトランジスタＱ２、殊にバイポーラトランジスタが制御される。このトランジスタのコレクタは例えば１００Ｏｈｍの抵抗Ｒ４を介してＵｂと接続されており、さらに例えば１ｎＦを有するコンデンサＣ９を介して、また直列に接続されている１５ｋＯｈｍの抵抗Ｒ２および２７ｋＯｈｍの抵抗Ｒ３を介してアースと接続されている。１ｎＦのコンデンサＣ１および１ｎＦのコンデンサＣ２は直列に接続されており、また抵抗Ｒ２と抵抗Ｒ３との間ならびにアースに接続されている。トランジスタＱ２のエミッタは１ｋＯｈｍの抵抗Ｒ１を介してアースと接続されており、またこのエミッタには３３ｐＦのコンデンサＣ８を介して周波数検出装置１２が接続されている。当業者には公知であるように、他の寸法設計も考えられる。

コイルＬ１およびコンデンサＣ１，Ｃ２，Ｃ３およびＣｇは振動回路を形成する。Ｃ３は０．０５〜０．２＊Ｃｇであることが望ましい。ボンドが損傷すると、Ｃｉｎはｎは数ｐＦになる。これによって振動周波数が実質的に高まるか、それどころか完全に無くなる。試験構造において選択されたヴァリエーションでは４．４ＭＨｚの振動周波数が生じた。これはパルス発振器の数１０ｋＨｚの制御周波数を遙かに上回った。使用されるＥＣモータの動作時に影響は生じなかった。

そのようにして生じた振動が周波数検出回路１２として使用される適切な回路、例えば周波数カウンタまたはｆ／Ｕ変換器において直接的に評価される。これによりこの周波数を即座に、機能している回路から既知である標準周波数と比較することができ、この際にキャパシタンスを検出する必要はない。

図４は別の実施形態を示し、この実施形態においては発振器１４において形成される周波数ｆ１がミクサ１５において基準発振器１６の基準周波数ｆ２を有する基準振動と混合されベースバンドＢＢまたは適切な中間周波数帯域ＺＦに変換され、評価装置８において簡単なカウンタ回路によって、またはマイクロコントローラにおける読み出しによって、または振幅評価によって僅かな手間で、したがってコストを掛けずに評価することができる。

事前に定義された限界を上回る周波数変化が生じた場合、または振動が無くなった場合にはエラー信号Ｆが形成される。

全ての実施形態においてエラー信号Ｆは、警告信号を出力し、および／または、負荷４の給電電圧Ｕｂを遮断を指示するために使用される。図３の回路においては、直列同調型のコルピッツ発振器１４が選択されている。何故ならば、この種の発振器においてはキャパシタンスが一方の側においてアースと接続されており、したがってこのキャパシタンスとしてゲートキャパシタンスＣｇないし結合コンデンサＣ３とゲートキャパシタンスＣｇとからなる直列回路を使用できるからである。図５から図８は別の発振器のヴァリエーションを示す。つまり、キャパシタンスＣｇおよびＣ３は図５によればマイスナー発振器に接続されており、図６によればアームストロング発振器に接続されており、図７によれば並列同調型のコルピッツ発振器に接続されており、また図８によればハートレイ発振器に接続されており、これらは減結合コンデンサＣ３を介するゲートキャパシタンスＣｇの適切な直流電流分離部を有する。

図１，２による回路装置においては、付加的に平滑化および／または時間遅延のために、図９および１０に示されているようにゲート端子コンタクト３ｇの上流側に設けられたＲＣ素子Ｒ６，Ｃ６が使用される。この場合、本発明によれば周波数検出が抵抗Ｒ６を介して行われるのではなく、ゲートＧないしゲート端子コンタクト３ｇにおいて直接的に取り出されることにより行われる。付加的に、図１，２の値Ｃｇの代わりに、損傷していないコンタクトにおいて測定すべきキャパシタンスの目標値が高められる（Ｃｇ＋Ｃ６）。このことは評価および回路設計において評価されるべきである。したがって有利には、Ｃ６はＣｇよりも小さく選定される。何故ならば、そうでなければボンドの損傷時との差が非常に小さく、したがって経年劣化と取り違えられる可能性があるからである。

負荷４が比較的長い時間にわたり動作していないが、それにもかかわらずゲート端子コンタクト３ｇとの接続が検査されるべき場合には、それぞれの発振器１４に短時間電圧を供給することができる。この場合、振動周波数を上述のように評価することができる。続いて発振器１４を再び停止することができる。振幅は有利には、これによってそれぞれの電力トランジスタ、すなわちＭＯＳＦＥＴ３またはＩＧＢＴ９は導通状態にされないように小さい。このことは部分的に、周波数の分離および誘電性の入力パラメータによって自身で充足されることが多い。続いて、例えば図３に示した回路装置または周波数変換部を備えた図４に示した同一の回路装置により、ゲートＧないしゲート端子コンタクト３ｇとの接続を検査することができる。

ここで図１７は、電力トランジスタ３，９の機能妥当性検査ないし機能検査を実施するための本発明による方法のフローチャートを示す。

ステップＳ１においては方法が開始され、ステップＳ２においては制御電圧Ｕａが信号出力部２ａに出力され、したがってゲート端子コンタクト３ｇないし９ｇに印加される。ステップＳ３においては端子コンタクト３ｇおよび３ｓないし９ｇおよび９ｅの間に形成されているゲート端子キャパシタンスＣｉｎがそれぞれの発振器１４に取り入れられる。ステップＳ４においては、周波数検出装置１２においてそれぞれの周波数ｆ（ないし２πｆ＝ω）が検出され、判定ステップＳ５において発振器１４の周波数ｆがＣｇの使用時の既知の基準周波数ｆ１から許容値ｘ内でのみ偏差しているか否かが検査される。肯定の場合には、本方法は分岐ｙにしたがいステップＳ２に戻り、否定の場合には分岐ｎにしたがい正のエラー信号Ｆ＝１が出力される。

図１１から図１６は、本発明によりゲート端子キャパシタンスＣｉｎの測定が直接的なキャパシタンス測定により行われる実施形態を示す。Ｃｉｎは例えば３つの異なる方式で検出することができる：
第１の測定方式：
同時に直流分離に使用される別のコンデンサＣ４０を介して、ゲートキャパシタンスＣｇに交流電圧Ｕｗが印加される。平衡シフトがブリッジ回路において測定され表示される。
第２の測定方式：
抵抗Ｒ４０を介してゲートキャパシタンスＣに交流電圧Ｕｗが印加される。平衡シフトがブリッジ回路において測定され表示される。
第３の測定方式：
抵抗Ｒ４０を介してゲートキャパシタンスＣｇに直流電圧Ｕｐ、例えばパルス制御される直流電圧が印加される。コンデンサＣｇが充電され、所定の閾値Ｕｓｃｈｗｉ１に達するまでに要する時間が測定される。代替的に、充電されたキャパシタンスが所定の値Ｕｓｃｈｗ２に放電されるまでに要する時間を検出することもできる。

以下の表に示されているように、複素抵抗の値は１００Ｏｈｍ〜１００００ＯｈｍのオーダにあるのでｋＨｚ〜ＭＨｚの範囲において良好に検出することができる。したがって、演算増幅器を用いても評価することができる低周波数も、また典型的に５０Ｏｈｍの高周波システムも選択することができる。

図１１は第１の測定方式に関する実施形態を示し、この実施形態においては先ず複素抵抗Ｚ３０，Ｚ４０が純虚数、すなわちコンデンサＣ３０，Ｃ４０として設定される。ＣｇおよびＣ４０から２つの別のコンデンサＣ２０およびＣ３０（すなわちＺ３０、純虚数）からブリッジ回路が形成される。ＣｇおよびＣ２０は一方ではアースと接続されている。ノードＣ３０，Ｃ４０には上述の周波数および適切な振幅を有する交流電圧Ｕｗが印加される。この交流電圧は、トランジスタの停止状態において増大しないように選択される。容量性の分圧器Ｃ４０／Ｃｇによって振幅を調整することができる。ブリッジの平衡が崩れた場合にのみノードＣｇ，Ｃ４０およびＣ２０に電流が流れる。このことは例えば、回路内のゲート端子キャパシタンスＣｉｎがボンドの破損（または同様の欠陥）によって、ゲートキャパシタンスＣｇの値とは異なる値に変化すると、すなわちＣｇに等しくないＣｉｎが使用されていると生じる。

第２の測定方式においてはコンデンサの代わりに２つの抵抗Ｒ２０およびＲ３０が使用される。しかしながら以下では最も一般化されたブリッジを考察する。

図１１は、単なる純粋な抵抗またはキャパシタンスが存在しない場合の測定方式１および２に関する一般的な構成を示す。確かにトランジスタの入力抵抗は非常に高抵抗であるが、付加的な制御回路によってこのトランジスタを低抵抗の領域においても作動させることができる。したがって図１１による補償的なブリッジが有利である。しかしながらこのブリッジはＲｓ→∞且つＲ２０→０を考慮することによって上述のブリッジに変わる。付加的にさらに以下の短縮形が使用される。

以下の条件が満たされている場合、ブリッジは平衡状態にある。

平衡状態にない場合には抵抗Ｒ５０に電流が流れ、この電流は離調時に非線形に上昇する。

Ｒｓ、ＣｇおよびＲ２０、Ｃ２０を備えた補償されたブリッジにおいては、平衡状態を生じさせるために以下の簡単な条件が得られる。

本発明によれば抵抗Ｒ５０における電流測定の代わりに、図１２に示されている差動増幅器３１も評価に使用することができる。この差動増幅器３１は偏差に比例する信号を形成するように設計される。この信号は評価段、すなわち図１および図２による評価装置８によって評価され、許容幅を超えた場合のエラー信号Ｆの出力に使用される。２つの実現例が図１３および図１４に示されている。

同様に図１５に示されているように、許容幅から外れると遮断または警告に関するエラー信号Ｆを直接的に出力するために、比較器３２を使用することができる。比較器３２はウィンドウ比較を実施することができる。

図１６には抵抗Ｒ４０およびＲｓを介するコンデンサＣｇの充電過程または放電過程が示されている。コンデンサＣｇが放電された状態で、パルス発生器Ｕｐがスイッチオンされると、コンデンサＣｇは指数関数（１−ｅｘｐ（−ｔ／τ））にしたがい、値Ｕｓｃｈｗ１＝Ｕ_p,max Ｒｓ／（Ｒｓ＋Ｒ４０）に充電される。６３％に達するまでの充電時間は、Ｒｓ＞＞Ｒ４０であれば、τ＝Ｒ４０＊Ｃｇである。Ｒ４０＝１００ｋＯｈｍ且つＣｇ＝１ｎＦの場合、τ＝１００ｕｓが得られる。この値はマイクロコントローラ３３を用いて容易にカウントすることができる値である。パルス制御をマイクロコントローラ３３によって実施することもできる。

しかしながら、コンデンサが完全に放電されていることは常に保証されているわけではないので、例えばカウントの開始に関する閾値として２５％が選択され、また終了に関する閾値として５０％が選択される。この場合、カウント時間はｔ_25-50＝τ（ｌｎ（０．７５）−ｌｎ（０．５））である。本発明によれば別の閾値Ｕｓｃｈｗ１を使用することもできる。同様に、コンデンサＣｇを上側の限界値まで充電し、パルス反転後に下側の値Ｕｓｃｈｗ２に達するまでの放電時間を測定することも考えられる。

本発明による直接的なゲートキャパシタンス測定においても、図９，１０に示されているように結線されたＲＣ素子Ｒ６，Ｃ６を上記の実施形態にしたがい考慮することができる。

したがって図１１から図１６の実施形態に応じた本発明の方法は、図１８によればステップＳ６において開始され、続いてステップＳ７において直流電圧Ｕｐまたは交流電圧Ｕｗがゲート端子コンタクト３ｇ，９ｇとアースないし第２の電力電極端子コンタクト３ｓ，９ｅとの間に印加され、ステップＳ８において平衡シフトが電圧または充電時間または放電時間τとして測定され、続いて（図１７のステップＳ５に対応）ステップＳ９において既知の値と比較される。

ＭＯＳ−ＦＥＴとして構成されている電力トランジスタの機能検査のための電力回路と制御装置とを備えた本発明による回路装置のブロック回路図を示す。 電力トランジスタとしてのＩＧＢＴを備えた、図１に相当するブロック回路図を示す。 クラップ発振器（または直列同調型のコルピッツ発振器）が例示的に示されている図１のブロック回路図の実施形態の回路図を示す。 より低い周波数のベースバンドまたは中間周波数帯域に混合するためのミクサと発振器とを備えた別の実施形態による回路装置のブロック回路図を示す。 本発明による回路装置において使用されるマイスナー発振器を備えた回路図を示す。 本発明による回路装置において使用されるアームストロング発振器の回路図を示す。 本発明による回路装置において使用される並列同調型のコルピッツ発振器の回路図を示す。 本発明による回路装置において使用されるハートレイ発振器の回路図を示す。 ＭＯＳＦＥＴと、平滑化および／または時間遅延のためにゲート端子の上流側に設けられている付加的なＲＣ素子とを備えた図１に相当する回路装置を示す。 電力トランジスタとしてのＩＧＢＴを備えた図２に相当する回路装置を示す。 ゲートキャパシタンスに交流電圧が印加され、平衡シフトがブリッジ回路において測定され表示される回路を示す。 電力測定部の代わりに差動増幅器を備えた図１１に相当する実施形態を示す。 図１２の回路の第１の実現形態を示す。 図１２の回路の第２の実現形態を示す。 ウィンドウ比較器を備えた別の実現形態を示す。 充電時間検出部を備えた別の実現形態を示す。 本発明による第１の方法のフローチャートを示す。 本発明による第２の方法のフローチャートを示す。

Claims (21)

1. 電力トランジスタ（３，９）の機能検査のための回路装置において、
   絶縁されたゲート（Ｇ）と、ドレイン（Ｄ）またはコレクタ（Ｃ）として構成されている第１の電力電極（Ｄ，Ｃ）と、ソース（Ｓ）またはエミッタ（Ｅ）として構成されている第２の電力電極（Ｓ，Ｅ）とを備えた電力トランジスタ（３，９）を有し、
   前記第１の電力電極（Ｄ，Ｃ）および前記第２の電力電極（Ｓ，Ｅ）は第１の電力電極端子コンタクト（３ｄ，９ｃ）および第２の電力電極端子コンタクト（３ｓ，９ｅ）を介して、直流電圧源（５）および電気的な直流電流負荷（４）を備えた電力回路に接続されており、
   ゲート端子コンタクト（３ｇ，９ｇ）を介して前記ゲート（Ｇ）と接続されている信号出力側（２ａ）を備えた制御装置（２）を有し、
   前記ゲート端子コンタクト（３ｇ，９ｇ）と前記第２の電力電極端子コンタクト（３ｓ，９ｅ）との間のゲート端子キャパシタンス（Ｃｉｎ）を測定するためのキャパシタンス測定装置（６）を有し、
   前記キャパシタンス測定装置（６）によって測定された前記ゲート端子キャパシタンス（Ｃｉｎ）をゲートキャパシタンス（Ｃｇ）と比較し、該比較に依存してエラー信号（Ｆ）を出力する評価装置（８）を有することを特徴とする、回路装置。
2. 前記制御装置（２）のアース端子（２ｂ）および前記第２の電力電極（Ｓ，Ｅ）は共に前記直流電圧源（５）の負極と接続されている、請求項１記載の回路装置。
3. 前記キャパシタンス測定装置（６）は発振器（１４）を有し、測定すべき前記ゲートキャパシタンス（Ｃｇ）は前記発振器（１４）の一部として接続されており、
   前記評価装置（８）は前記発振器（１４）の固有周波数または該固有周波数に依存する前記発振器（１４）の測定量を求め、比較値と比較し、該比較に依存して前記エラー信号（Ｆ）を出力する、請求項１または２記載の回路装置。
4. 前記発振器（１４）は前記ゲート端子コンタクト（３ｇ）と接続されている結合コンデンサ（Ｃ３）を有し、前記発振器（１４）内には少なくとも前記ゲートキャパシタンス（Ｃｇ）と前記結合コンデンサ（Ｃ３）とからなる直列回路が構成されている、請求項３記載の回路装置。
5. 前記発振器（１４）は直列同調型のコルピッツ発振器であり、前記ゲートキャパシタンス（Ｃｇ）は一方においてアースと接続されているキャパシタンスとして接続されている、請求項３または４記載の回路装置。
6. 前記発振器（１４）はマイスナー発振器、アームストロング発振器、並列同調型のコルピッツ発振器およびハートレイ発振器を有するグループから選択されており、前記結合コンデンサ（Ｃ３）によって、前記ゲートキャパシタンス（Ｃｇ）と前記発振器（１４）の別の素子との間に直流電圧分離部が形成されている、請求項３または４記載の回路装置。
7. ミクサ（１５）を有し、該ミクサ（１５）は前記発振器（１４）によって発生される振動（ｆ１）を基準発振器（１６）の基準振動（ｆ２）によりベースバンド（ＢＢ）または中間周波数帯域（ＺＦ）へと混合し、混合信号（Ｍ）を前記評価装置（８）に出力し、該評価装置（８）は前記ベースバンド（ＢＢ）または前記中間周波数帯域（ＺＦ）における評価を実施し、該評価に依存して前記エラー信号（Ｆ）を出力する、請求項３から６までのいずれか１項記載の回路装置。
8. 前記ゲート端子コンタクト（３ｇ，９ｇ）には電圧（Ｕｐ，Ｕｗ）が印加されており、該印加されている電圧（Ｕｐ，Ｕｗ）および前記ゲート端子キャパシタンス（Ｃｉｎ）から生じる出力量が求められる、請求項１または２記載の回路装置。
9. 前記ゲート端子キャパシタンス（Ｃｉｎ）には交流電圧（Ｕｗ）が印加されており、平衡シフトが前記ゲート端子キャパシタンス（Ｃｉｎ）に依存して測定される、請求項８記載の回路装置。
10. 前記平衡シフトがブリッジ回路（Ｚ３０，Ｒ２０，Ｃ２０，Ｚ４０，Ｒｓ，Ｃｇ）において測定される、請求項９記載の回路装置。
11. 前記ブリッジ回路の平衡シフトが複素抵抗または実際の抵抗（Ｚ５０）における電流測定によって、または差動増幅器（３１）または比較器（３２）またはウィンドウ比較器として使用される比較器（３２）を用いて読み出される、請求項１０記載の回路装置。
12. 前記ゲート端子キャパシタンス（Ｃｉｎ）には直流電圧（Ｕｐ）が印加されており、上側の閾値電圧（Ｕｓｃｈｗ１）に達するまでの充電時間（τ）または下側の閾値（Ｕｓｃｈｗ２）に達するまでの放電時間（τ）が測定される、請求項８記載の回路装置。
13. 印加されている前記直流電圧（Ｕｐ）はパルス制御されている、請求項１２記載の回路装置。
14. ＲＣ素子（Ｒ６，Ｃ６）が前記制御装置（２）の信号出力側（２ａ）と前記ゲート端子コンタクト（３ｇ，９ｇ）との間に接続されており、前記キャパシタンス測定装置（６）は前記ＲＣ素子（Ｒ６，Ｃ６）と前記ゲート端子コンタクト（３ｇ，９ｇ）との間に接続されている、請求項１から１３までのいずれか１項記載の回路装置。
15. 第１の電力電極端子コンタクト（３ｄ，９ｃ）および第２の電力電極端子コンタクト（３ｓ，９ｅ）を介して、直流電圧源（５）および電気的な直流電流負荷（４）を備えた電力回路と接続されている、電力トランジスタ（３，９）の機能検査方法において、少なくとも、
    ゲート端子コンタクト（３ｇ，９ｇ）と前記電力トランジスタ（３，９）の第２の電力電極端子コンタクト（３ｓ，９ｅ）との間の電圧（Ｕａ，Ｕｐ，Ｕｗ）を出力するステップ（Ｓ２，Ｓ７）と、
    前記ゲート端子コンタクト（３ｇ，９ｇ）と前記第２の電力電極端子コンタクト（３ｓ，９ｅ）との間のゲート端子キャパシタンス（Ｃｉｎ）に依存する測定値（ｆ，Ｕｍ，τ）を求めるステップ（Ｓ２，Ｓ３，Ｓ４；Ｓ７，Ｓ８）と、
    前記測定値（ｆ，Ｕｍ，τ）が既知の比較値の許容範囲内にあるか否かを求めるステップ（Ｓ５，Ｓ９）と、
    前記測定値（ｆ，Ｕｍ，τ）が前記許容範囲外にある場合にエラー信号（Ｆ）を出力するステップとを有することを特徴とする、機能検査方法。
16. 前記ゲート端子キャパシタンス（Ｃｉｎ）を発振器（１４）に取り入れ、固有周波数または該固有周波数に依存する測定量を比較値と比較する、請求項１５記載の方法。
17. 前記ゲート端子コンタクト（３ｇ，９ｇ）に電圧（Ｕｐ，Ｕｗ）を印加し、該印加されている電圧（Ｕｐ，Ｕｗ）および前記ゲート端子キャパシタンス（Ｃｉｎ）から生じる出力量を求める、請求項１５記載の方法。
18. 直流電圧（Ｕｐ）を印加し、前記ゲート端子キャパシタンス（Ｃｉｎ）の充電時間または放電時間（τ）を求め、比較値と比較する、請求項１７記載の方法。
19. 交流電圧（Ｕｗ）を印加し、ブリッジ回路の平衡シフトを前記ゲート端子キャパシタンス（Ｃｉｎ）によって求める、請求項１７記載の方法。
20. 接続されている直流電流負荷（４）の動作休止中に前記制御装置（２）から、前記電力トランジスタ（６，７）の制御に必要とされるスイッチング電圧に比べて低減された振幅（Ｕ_b1）を有するテスト制御信号を出力し、前記電力トランジスタ（６，７）をスイッチングすることなく測定を実施する、請求項１５から１９までのいずれか１項記載の方法。
21. 前記測定値（ｆ，Ｕｍ，τ）が前記許容範囲外にある場合には量的な評価により、ゲート端子コンタクト（３ｇ，９ｇ）のコンタクトの欠陥、第２の電力電極端子コンタクト（３ｓ，９ｅ）とアースとのコンタクトの欠陥、電極（Ｇ，Ｄ，Ｓ；Ｃ，Ｅ）間の短絡のうちの１つまたは複数が存在するか否かを評価する、請求項１５から２０までのいずれか１項記載の方法。

Images