JP2009515172A - チップからの電磁放射に基づいてチップの内部動作についての情報を求める方法 - Google Patents

Abstract

集積回路（ＩＣ）の内部動作を試験する方法は、集積回路チップからの電磁（ＥＭ）放射を測定し、ＥＭ放射を分析することを含んでいる。特定の試験方法では、ＩＣからのＥＭ放射がＲＦクローズエンドプローブを使用して測定される。特定の試験方法では、様々な方式で構成されたＩＣと共に電磁放射が測定される。通常動作モードでは、ＩＣに電力及び任意の外部クロック信号が供給される間に放射が測定される。通常動作モードのＩＣの放射を測定した後、ＩＣに対する外部クロック信号をディスエーブルし、放射を再測定することによってＩＣが再構成される。ＩＣへの電力を切断し、外部クロック信号をディスエーブルし、次いで電力をＩＣに再接続することによって外部クロック信号がディスエーブルされる。さらに他の第３試験モードでは、電力が引き続きＩＣに供給されている間に外部クロック信号が再イネーブルされる。３つの試験モードのうちの１つ又は複数で得られたスペクトル走査データを分析することにより、ＩＣの内部クロックの存在及び／又は適切な機能についての情報を求めることができる。

Description

本発明は、集積回路の内部動作試験方法及びその装置に関し、より詳細には、分析電磁放射を介して集積回路の内部動作の試験を行なう試験方法及びその装置に関する。

集積回路（ＩＣ）は、主に半導体及び受動デバイスからなる、小型化された電子回路である。比較的サイズが小さくて、高性能、低コストであるため、ＩＣは、今日製造されるほぼあらゆる電子デバイスで非常に一般的なものとなっている。ほとんどの場合、ＩＣのサイズは、わずか数平方ミリメートルから、約２５０平方ミリメートルまでの範囲にある。この小さいサイズは電子デバイス内のパッケージングにとって重要であるが、しばしば故障解決及び品質制御が非常に難しくなる。

ＩＣの試験は、通常、製造工程中に少なくとも２度行われ、１度はウェハステージで、１度は個々のＩＣが電子デバイス内にパッケージングされるときに行われる。ウェハプローバなどの自動試験装置（ａｕｔｏｍａｔｅｄ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ；ＡＴＥ）が、ＩＣを試験するための最も一般的な手段である。ウェハプローバは、電子試験装置とＩＣとの間のインターフェースとしてプローブカードを使用する。ウェハプロービングに伴う問題は、非常に精巧で費用のかかる試験装置を必要とし、かつ非常に時間がかかることである。さらに、試験中に装置がＩＣに損傷を与えないように装置の較正も行わなければならない。

ＩＣ試験に関連する時間及びコストを削減するために、ＩＣはしばしば、可試験性機能（ｔｅｓｔａｂｉｌｉｔｙ ｆｅａｔｕｒｅ）と共に設計される。可試験性機能のみを試験することに伴う問題は、セレクトフュー機能（ｓｅｌｅｃｔ ｆｅｗ ｆｅａｔｕｒｅ）だけを試験することによってＩＣが実際に適切に動作しているかどうかを判定することがしばしば困難であることである。このタイプの試験は、より一般には、動作不能デバイスから動作可能デバイスを選別することである。

ＩＣ試験における最も大きな障害の１つは、クロック信号の試験である。集積回路は、しばしば、２つ以上の回路の動作を調和させるための１つ又は複数のクロック信号を含んでいる。こうしたクロック信号は、高状態と低状態の間で所定のクロック速度（サイクル／秒、ヘルツで測定）で振動する。クロック信号は、回路の異なる部分を同期するのに使用され、伝送の遅延に対処するのにも使用される。ＩＣがより複雑になるにつれて、特定のＩＣには、様々な異なるクロック速度の多くのクロック信号が存在することがある。クロック速度が適切に動作しているかどうかを周知の試験手続きを介して判定することはしばしば困難である。

理解できるように、クロック信号が動作可能であっても、不正確であり、又は適切に同期していない場合、ある機能又は計算がＩＣで正しく実施されない可能性があり、その結果、動作可能であるが欠陥のあるデバイスとなる。そのようなデバイスは、しばしば、周知の試験手続きを介して診断又は識別することが困難である。

さらに、しばしば製造業者は、製品をリバースエンジニアリングすることが必要であることを知ることがある。それが製造業者自身のＩＣであるか、競争相手のＩＣであるか、それともベンダのＩＣであるかにかかわらず、リバースエンジニアリングは、ＩＣを設計、診断、及び改善する際の有用なツールである。今までのこの慣習は、上述したＩＣ試験手続きの多く、ならびにいくつかの解剖型の手続きを含んでいた。必要な試験装置が高価であることに加えて、問題は、プロセスが一般に破壊的であり、各部分から機能を解読するために複数の訓練された専門家を必要とすることがあることである。実際に、この破壊的なタイプのリバースエンジニアリングは、作業するサンプルが１つしかない場合、特に困難となることがある。

したがって、集積回路の内部クロックの動作を試験する非破壊的システム及び方法が求められている。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、分析電磁放射を介して集積回路の内部動作の試験を行なう試験方法及びその装置を提供することにある。

本発明は、電磁放射を測定することによって集積回路の内部クロックを試験する非破壊的システム及び方法を提供することにより、従来技術に関連する問題を克服するものである。本発明は、クロック信号を試験及び識別し、スペクトル分析を介して特定のＩＣのリバースエンジニアリングを助ける非破壊的手段を提供することにより、欠陥のあるＩＣの識別を容易にする。

本発明の一実施態様によれば、集積回路（ＩＣ）の内部動作を試験する方法は、集積回路チップからの電磁（ＥＭ）放射を測定すること、及びＥＭ放射を分析することを含んでいる。特定の方法では、ＩＣからのＥＭ放射が、ＲＦクローズエンドプローブを使用して測定される。測定は、ＩＣに関するいくつかの異なる場所にわたって行うことができる。

特定の試験方法では、様々な方式で構成（ｃｏｎｆｉｇｕｒｅ）されたＩＣで電磁放射が測定される。通常動作モードでは、ＩＣに電力及び任意の外部クロック信号が供給される間に放射が測定される。ＩＣの通常動作モードの放射を測定した後、ＩＣに対する外部クロック信号をディスエーブルし、放射を再測定することによってＩＣが再構成（ｒｅｃｏｎｆｉｇｕｒｅ）される。ＩＣに対する電力を切断し、外部クロック信号をディスエーブルし、次いで、ＩＣに対する電力を再接続することによって外部クロック信号がディスエーブルされる。さらに、第３の試験モードでは、電力が引き続きＩＣに供給される間に、外部クロック信号が再イネーブルされる。

ＥＭ放射を分析する様々な方法も開示される。１つの方法によれば、ＥＭ放射が分析され、所定の無線周波数干渉（ＲＦＩ）レベル未満であるかどうかが判定される。他の特定の方法によれば、ＥＭ放射が周波数の範囲にわたって測定され、ＥＭ放射を分析するステップが、所定の振幅よりも広い振幅に対応する周波数を識別する（例えば、スペクトル中の周波数ピークを識別する）ことを含んでいる。次いで、識別された周波数を所定の１組の周波数と比較して、ＩＣのクロックが適切に動作しているかどうかを判定することができる。代替分析では、識別された周波数が、既知のデバイスに関連する周波数の組と比較され、既知のデバイスのいずれかがＩＣに組み込まれているかどうかが判定される。さらに他の代替分析では、ある試験モードでのＩＣの放射から識別された周波数を別の試験モードでの同一のＩＣの放射と比較して、何らかの内部クロックが内部クロック又は外部クロック信号と同期しているかどうかを判定することができる。

本発明の試験方法を、電子デバイスに本発明の方法のいずれかを実行及び／又は実施させるコードがその中に実施された電子可読媒体と共に実装することができる。

ＩＣの内部動作を試験する装置も開示される。試験装置の一実施形態は、プローブとスペクトル取込み装置とスペクトルアナライザを含んでいる。プローブは、ＩＣからのＥＭ放射を感知する。スペクトル取込み装置は、プローブによって感知されたＥＭ放射を電子データに変換するように動作可能である。スペクトルアナライザは、電子データを処理して、ＩＣの内部動作についての情報を提供するように動作可能である。

一実施形態では、試験装置はディスプレイを含んでいる。スペクトルアナライザは、取り込まれたスペクトルデータを、ディスプレイ上に、例えば、振幅と周波数のグラフとして表示する。この実施形態では、ユーザが単にディスプレイ上のデータを閲覧することによってデータを直接的に解釈することができる。

他の実施形態は、コードを実行してデータを処理する処理装置と、データ及びコードを格納するメモリとを含んでいる。コードは、スペクトル取込みルーチン及びスペクトルアナライザルーチンを含んでいる。スペクトル取込みルーチンは、電子スペクトルデータを取り込み、ＩＣによって放射されたＥＭスペクトルを示すレコードとしてデータを格納する。任意選択で、スペクトル取込みルーチンは、プローブの位置及び／又は試験されるＩＣの構成を制御することができる。例えば、スペクトル取込み装置は、ＩＣへの電力を選択的に遮断することができ、かつ／又は外部クロック信号を選択的にイネーブル／ディスエーブルすることができる。

スペクトルアナライザルーチンは、スペクトル取込みルーチンで取り込まれたスペクトルデータを分析するように動作可能である。例えば、スペクトルアナライザは、様々な試験モード中にＩＣから取り込まれたスペクトルデータの組を比較して、スペクトルデータ内の関係のある差を確認することができる。他の例として、スペクトルアナライザは、取り込まれたスペクトルデータを、既知のデバイスの内部クロックの適切な動作を示すスペクトルデータと比較して、ＩＣが適切に動作しているかどうかを判定することができる。さらに他の例として、スペクトルアナライザは、取り込まれたデータを、既知の電子デバイスに関連するデータの組と比較して、既知のデバイスのいずれかがＩＣに組み込まれているかどうかを判定することができる。
また、新規なデータ構造も開示される。

以下、各図面を参照しながら本発明を説明する。各図面では、同様の参照番号はほぼ同様の要素を示している。
本発明は、集積回路のクロック信号の非破壊的試験のためのシステム及び方法を提供することによって従来技術に関連する問題を克服するおのである。以下の説明では、本発明の完全な理解を与えるために、多数の特定の詳細を述べる（例えば、例示的試験方法）。しかし、こうした特定の詳細を除いて本発明を実施できることを当業者は理解されよう。他の場合には、本発明を不必要に不明瞭にしないように、周知の回路試験慣習（例えば、回路接続、試験装置など）の詳細を省略した。

図１は、本発明の一実施形態による集積回路（ＩＣ）の試験装置を示す図である。試験装置１００は、汎用コンピュータシステム１０４とロボティックアーム１０６と電磁放射感知プローブ１０８と電力及びクロック信号発生器１１０とＩＣインターフェース１１２とを含んでいる。

ロボティックアーム１０６は、ケーブル１１４を介してコンピュータシステム１０４に電気的に結合され、コンピュータシステム１０４によって制御され、電力及び信号発生器１１０は、ケーブル１１６を介してコンピュータシステム１０４に結合され、コンピュータシステム１０４によって制御される。ケーブル１１４及び１１６は、限定はしないがＵＳＢケーブル、ｆｉｒｅｗｉｒｅケーブル、イーサネット（登録商標）ケーブルなどを含む任意のタイプの通信ケーブルを表す。ロボティックアーム１０６は、コンピュータシステム１０４の制御下で、ＩＣ１０２からのＥＭ放射の測定中にプローブ１０８を配置する。電力及びクロック信号発生器１１０は、電気的接続１１８及びインターフェース１１２を介して電力及びクロック信号をＩＣ１０２に供給し、ＩＣ１０２をいくつかの異なる試験モードに配置する。

ある試験モードでは、電力及びクロック信号発生器１１０は、ＩＣ１０２が通常動作モードで動作するようにＩＣ１０２に電力及び外部クロック信号を供給する。通常動作中、集積回路１０２内の内部クロック（不可視）が電磁（ＥＭ）放射１２０を放出する。ロボティックアーム１０６が集積回路１０２の上でプローブ１０８を移動するときに、ＥＭ放射１２０がプローブ１０８によって感知される。プローブ１０８で感知されたＥＭ放射１２０は電気信号に変換され、ケーブル１１４を介してコンピュータシステム１０４に送られ、そこで電気信号が分析されて、ＩＣ１０２内のクロックの存在及び／又は動作に関する情報が認識される。コンピュータ１０４上で動作するソフトウェアで電気信号を処理することができ、かつ／又はコンピュータ１０４のディスプレイ１２２上に電気信号をグラフィカルに表示することができる。特定の試験手続きは、試験の目的に基づいて変化することになり、装置及び特定の試験手続きのさらなる詳細を後の図で略述する。

特定の実施形態では、プローブ１０８は、外部２５ｄｂ利得増幅器（図示せず）を介して、ＤＣから７Ｇｈｚの帯域幅能力を有するスペクトルアナライザ（コンピュータ１０４内）に接続された、帯域幅３０Ｍｈｚから１Ｇｈｚ又はＤＣから３０Ｍｈｚの無線周波数クローズエンドプローブである。クローズエンド型プローブ１０８を使用することにより、プローブ１０８の先端に放射を局所化させることができ、それによって、外部放射が結果を損なうことなくシステム構成要素に対する放射漏れを局所化させるために外部遮蔽室（ｅｘｔｅｒｎａｌ ｓｃｒｅｅｎ ｒｏｏｍ）を使用する必要がなくなる。

図２は、図１に示すコンピュータシステムをより詳細に示すブロック図である。コンピュータシステム１０４は、すべて内部バス２１２を介して相互通信する、不揮発性データストレージ２０２と、１つ又は複数の処理装置２０４と、作業メモリ２０６と、ユーザＩ／Ｏ装置２０８と、ＥＭプローブ及び試験モードインターフェース２１０とを含んでいる。

不揮発性データストレージ２０２は、コンピュータシステム１０４が電源遮断されたときでも保持されるデータ及びコードを格納する。不揮発性データストレージの典型的な例には、読取り専用メモリ（ＲＯＭ）、ハードディスクドライブ、光ディスクドライブ、及びその他のタイプの取外し可能媒体が含まれる。処理装置２０４は、不揮発性データストレージ２０２及びメモリ２０６に格納された実行可能コードを処理することにより、コンピュータシステム１０４に機能を与える。

作業メモリ２０６は、処理装置２０４によって処理されるデータ及びコードのための一時記憶を与える。ユーザＩ／Ｏ装置２０８は、ユーザがコンピュータシステム１０４と対話する手段を提供し、一般にキーボード、ディスプレイ１２２、プリンタ、ポインティングデバイスなどの装置を含んでいる。ＥＭプローブインターフェース２１０は、電磁感知プローブ１０８によって受信されたＥＭ放射を、コンピュータシステム１０４で処理（例えば、表示、格納、分析など）することのできるデジタルデータに変換するインターフェースである。

試験装置１００の動作を明確に説明するために、コンピュータシステム１０４の機能が、メモリ２０６内のコードブロックとして具体的に示されている。しかし、コンピュータシステム１０４の動作中にコードのすべてがメモリ２０６内にとどまる必要はないことを当業者は理解されよう。実際、処理装置２０４は、通常、動作中に必要に応じて実行するために、コードの各部分を（例えば、不揮発性データストレージ２０２などに／から）メモリ２０６の中及び外に移動する。さらに、メモリ２０６内の機能ブロックが物理的に結合されるように図示されているが、実際には機能ブロックは、実行のために互いに呼び出すことによって通信するプロセスである。

図２に示すように、メモリ２０６は、オペレーティングシステム２１４と、１つ又は複数のアプリケーションプログラム２１６と、デバイスデータベース２１８と、スペクトルアナライザ２２０と、スペクトル取込みルーチン（ｓｐｅｃｔｒｕｍ ｃａｐｔｕｒｅ ｒｏｕｔｉｎｅ）２２２と、スペクトルファイル２２４と、マスタ制御ルーチン２２６と、較正ルーチン２２８を含んでいる。

オペレーティングシステム２１４は、他のプログラムがその上で動作する低レベルプログラムである。アプリケーションプログラム２１６は、ワードプロセッシングプログラム、グラフィックスプログラムなどを表し、コンピュータシステム１０４が、試験装置１００内のコンピュータ１０４の動作を高め、又は向上させることのできる他のアプリケーションをホストすることができる汎用コンピュータシステムであることを示すことが意図される。

デバイスデータベース２１８は、様々な集積回路に関する製造業者の仕様又は経験的に決定されたデータのレコードを含むデータベースである。デバイスデータベース２１８のレコードは、試験データの分析の際に比較のための手段として使用され、既知のデバイスの適切な動作を判定する際に使用され、又は未知のデバイスの識別の際に使用される。スペクトル取込みルーチン２２２は、試験を初期化及び終了させるプログラムであり、ＥＭプローブ及び試験モードインターフェース２１０を介してＥＭ放射データの集まりを制御する。

スペクトルアナライザ２２０は、収集されたスペクトルデータを分析して、テストされているデバイスについての情報（例えば、内部クロックの存在及び／又は適切な動作、未知のデバイスの識別など）を提供するプログラムである。スペクトルファイル２２４は、試験走査中に収集されたデータを格納し、テストされるデバイスとそのデータを関連付けるファイルである。スペクトルファイル２２４は、限定はしないが、クロック周波数、クロック回路位置、チップアーキテクチャなどのデータを含むことができる。さらに、スペクトルファイル２２４をデバイスデータベース２１８レコードと比較して、未知のデバイスを識別し、組込みプロセッサの存在を実証することなどができる。

マスタ制御２２６は、コンピュータ１０４の試験機能の全体の調整及び制御を実現し、具体的には、ロボティックアーム１０６ならびに電力及びクロック信号発生器１１０の動作をスペクトル取込みルーチン２２２と同期する。さらに、マスタ制御２２６は、ユーザＩ／Ｏデバイス２０８を介してユーザにデータを提供し、ユーザからコマンドを受け取る。一般には、マスタ制御２２６は、試験手続き全体にわたってデータ収集、データ表示、データ記憶、データ分析などを適切に同期するために、メモリ２０６の様々な他の構成要素を起動する。較正ルーチン２２８は、ＥＭプローブ及び試験モードインターフェース２１０内に含まれるＥＭ感知プローブ及び増幅器を較正するルーチンを含んでいる。

メモリ２０６内の機能及びデータのグループ分けは、本発明の技術的範囲から逸脱することなく変化する可能性があることに留意されたい。こうした例示的な機能及びデータのグループ分けは、本発明の制限又は不可欠な要素であるべきではない。むしろ、これらは本発明を実装する１つの特定の形態の例示として与えられるものであり、本発明のより完全な理解を与えるためのものである。

図３は、デバイスＥＭスペクトルデータに関する例示的データ構造を示す図で、図２のスペクトルファイル２２４について使用するのに適しているデータ構造の一例を示すデータベーステーブル３００である。このデータベーステーブル３００のレコードは、ＤＵＴ Ｎｏ．フィールド３０２と、Ｓｃａｎ ＩＤフィールド３０４と、Ｆｒｅｑｕｎｃｙ Ｐｅａｋフィールド３０６と、Ｆｒｅｑｕｅｎｃｙ Ｓｗｅｅｐ Ｌｏｗ Ｖａｌｕｅフィールド３０８と、Ｆｒｅｑｕｅｎｃｙ Ｓｗｅｅｐ Ｈｉｇｈ Ｖａｌｕｅフィールド３１０と、Ｐｅａｋ Ｓｅａｒｃｈフィールド３１２と、Ｓｐｕｒｉｏｕｓ Ｆｒｅｑｕｅｎｃｙフィールド３１４とを含んでいる。

ＤＵＴ Ｎｏ．フィールド３０２は、テスト下の特定のデバイスを示すデータを含んでいる。Ｓｃａｎ ＩＤフィールド３０４は、特定の走査を示すデータ（例えば日付及び時刻）を含んでいる。Ｆｒｅｑｕｎｃｙ Ｐｅａｋフィールド３０６は、周波数ピークと見なされるように試験走査中に所定の振幅を超過し、ＥＭ放射の特定の周波数を示すデータを含んでいる。Ｆｒｅｑｕｅｎｃｙ Ｓｗｅｅｐ Ｌｏｗ Ｖａｌｕｅフィールド３０８は、走査中に測定された最低の周波数を示すデータを含んでいる。

Ｆｒｅｑｕｅｎｃｙ Ｓｗｅｅｐ Ｈｉｇｈ Ｖａｌｕｅフィールド３１０は、走査中に測定された最高の周波数を示すデータを含んでいる。Ｐｅａｋ Ｓｅａｒｃｈフィールド３１２は、周波数ピークを定義するのに使用される所定の振幅を示すデータを含んでいる。最後に、Ｓｐｕｒｉｏｕｓ Ｆｒｅｑｕｅｎｃｙフィールド３１４は、レコードに関連するピークが単にスプリアスピークであるように見えるか否か、又はＩＣ１０２上で動作するクロックの結果であるように見えるか否かを示すデータを含んでいる。

図４は、既知のデバイスデータの例示的データ構造を示す図で、図２のデバイスデータベース２１８のために使用するのに適したデータ構造の一例を示すデータベーステーブル４００である。このデータベーステーブル４００のレコードは、Ｍａｎｕｆａｃｔｕｒｅｒ Ｎａｍｅフィールド４０２と、Ｍａｎｕｆａｃｔｕｒｅｒ’ｓ Ｐａｒｔ Ｎｏ．フィールド４０４と、Ｎｕｍｂｅｒ ｏｆ Ｂｉｔｓフィールド４０６と、Ｃｌｏｃｋ Ｓｐｅｅｄフィールド４０８と、Ｔｅｃｈｎｏｌｏｇｙフィールド４１０と、Ｐｏｗｅｒ／ＭＨｚフィールド４１２とを含んでいる。

Ｍａｎｕｆａｃｔｕｒｅｒ Ｎａｍｅフィールド４０２は、レコードに関連するデバイスの製造業者を示すデータを含んでいる。Ｍａｎｕｆａｃｔｕｒｅｒ’ｓ Ｐａｒｔ Ｎｏ．フィールド４０４は、デバイスを識別するために製造業者によって使用される固有番号を示すデータを含んでいる。Ｎｕｍｂｅｒ ｏｆ ｂｉｔｓフィールド４０６は、デバイスのビット分類を示すデータを含んでいる。例えば、デバイスは３２ビットプロセッサ、６４ビットプロセッサなどである。

クロック速度フィールド４０８は、デバイスが動作するクロック速度を示すデータを含んでいる。Ｔｅｃｈｎｏｌｏｇｙフィールド４１０は、デバイスの技術分類を示すデータを含んでいる。最後に、Ｐｏｗｅｒ／ＭＨｚフィールド４１２は、デバイスで消費される電力をデバイスが動作する周波数で除算したものを示すデータを含んでいる。

図３及び図４に示される例示的フィールドは例であり、限定ではない。これらのフィールドのそれぞれは、未知のデバイスを識別し、又は既知のデバイスの存在を実証する助けとなることのできるデータを含む。しかし、本発明の技術的範囲から逸脱することなく、こうした目的で追加又は代替のタイプのデータを使用できることを理解されたい。

図５は、集積回路からの電磁放射を介してこの集積回路の内部動作を試験するための１つの特定の方法をフローチャートに示す図である。この例示的試験方法５００において、第１ステップ５０２では、集積回路が試験のために与えられる。次いで、第２ステップ５０４では、集積回路が第１ＥＭ放射走査のために構成される。次に、第３ステップ５０６では、集積回路からのＥＭ放射が測定される。次いで、第４ステップ５０８では、測定されたＥＭ放射が分析され、内部クロックの存在及び／又は動作可能性が判定される。次に、第５ステップ５１０では、追加の測定が必要であるかどうかが判定される。追加の測定が不要である場合、試験方法５００は終了する。追加の測定が必要である場合、試験方法５００は第２ステップ５０４に戻り、集積回路が次のＥＭ走査のために再構成される。

図６は、ＥＭ放射走査のために集積回路を構成及び再構成する１つの例示的試験方法をフローチャートに示す図である。上述した試験方法５００の第２ステップ５０４（構成（ｃｏｎｆｉｇｕｒｅ）／再構成（ｒｅｃｏｎｆｉｇｕｒｅ）ＩＣ）を実施する１つの例示的試験方法６００を示している。

第１ステップ６０２では、ＩＣの第１走査が完了しているかどうかが判定される。完了していない場合、第２ステップ６０４で、ＩＣが第１走査（試験モード１）のために構成され、方法６００は終了する。第１走査が既に完了している場合、第３ステップ６０６で、ＩＣの第２走査が完了しているかどうかが判定される。完了していない場合、第４ステップ６０８で、ＩＣが第２走査（試験モード２）のために構成され、方法６００は終了する。しかし、第２走査が既に完了していると判定される場合、第５ステップ６１０で、ＩＣが第３走査のために構成され、方法６００は終了する。

例示的試験方法６００では、試験モード１〜３と呼ばれるＩＣの３つの可能な構成があることに留意されたい。試験モード１では、ＩＣに電力が供給され、ＩＣが任意の必要な外部クロック信号に接続され、それによってＩＣの通常動作モードで動作するように意図された通りにＩＣが正常に動作する。試験モード２では、ＩＣに供給される外部クロック信号がディスエーブルされるが、電力は依然としてＩＣに供給される。ＩＣは動作するが、外部クロック信号の利点はない。最後に、試験モード３では、ディスエーブルされた外部クロック信号が再イネーブルされる。以下でより詳細に説明するように、３つの試験モードのそれぞれでＩＣからのＥＭ放射を分析することによって任意の内部クロックの動作に関する重要な情報を求めることができる。

図１に戻って、コンピュータ１０４の制御下で、電力及びクロック信号発生器１１０によってＩＣ１０２を３つの試験モードのいずれにも配置できることに留意されたい。これは一般に、既知のデバイスに関する品質制御試験を実施するのに試験装置１００が使用されているときである。しかし、未知のデバイス、恐らくは他のデバイスと共にプリント回路板上に取り付けられるＩＣ内の内部クロックの存在を判定しようと試みるとき、ＩＣを試験のために手動で構成することが必要であることがある。例えば、ＩＣに供給されている任意の外部クロック信号を探索し、それを物理的に遮断する必要があることがある。

図７は、外部クロック源なしのＥＭ放射走査のために集積回路を構成する１つの例示的試験方法をフローチャートに示す図である。上述した試験方法６００の第４ステップ６０８（走査２のための構成）を実施する１つの例示的試験方法７００を示している。

第１ステップ７０２では、電力が集積回路から切断される。次に、第２ステップ７０４では、集積回路への接続を短絡又は遮断することによって外部クロック源（例えば、発振器、結晶、セラミック、クロック回路など）がディスエーブルされる。次いで、第３ステップ７０６では、電力が集積回路に再接続され、試験方法７００は終了する。

図８は、集積回路からのＥＭ放射を測定する１つの例示的試験方法をフローチャートに示す図である。上述した試験方法５００の第３ステップ５０６（ＩＣからＥＭ放射を測定）を実施する１つの例示的試験方法８００を示している。

第１ステップ８０２では、電磁感知プローブが、テストすべき集積回路の上に配置される。本明細書で既に説明したように、これは、ロボティックアームを介して、又は人間が手でプローブを保持するなどの様々な他の手段で実施することができる。第２ステップ８０４では、ＥＭ放射スペクトルが測定され、データが、関連するスペクトルファイルに格納される。次いで、第３ステップ８０６では、測定が完了したかどうかが判定される。完了した場合、試験方法８００は終了する。完了していない場合、試験方法８００は第４ステップ８０８に進み、電磁感知プローブが再配置される。次いで、試験方法８００は第２ステップ８０４に戻り、ＥＭ放射スペクトルが再び測定される。試験方法８００は、ＩＣの様々なエリアの走査を実施して、潜在的クロック信号の位置を突き止める。

図９は、ＥＭ放射を分析して、既知の集積回路の内部クロックの適切な動作を試験するための１つの例示的試験方法をフローチャートに示す図である。上述した試験方法５００の第４ステップ５０８（ＥＭ放射の分析）を実施する１つの例示的試験方法９００は、集積回路の内部クロックが正しく動作していることを検証するために有用である。

第１ステップ９０２では、ＩＣのＥＭ放射スペクトル中に何らかの周波数ピークが検出されたかどうかが判定される。周波数ピークが検出された場合、第２ステップ９０４では、試験データが、適切に動作するデバイスに関する既知のデータと合致するかどうかが判定される。試験データが既知のデータと合致しない場合、第３ステップ９０６では、ＩＣの内部クロックが適切に動作していると結論付けられ、試験方法９００は終了する。しかし、第１ステップ９０２で周波数ピークが検出されないと判定された場合、試験方法９００は第４ステップ９０８に進み、ＩＣの内部クロックが適切に動作していないと結論付けられ、試験方法９００は終了する。同様に、第２ステップ９０４で、試験データが、適切に動作するデバイスに関する既知のデータと合致しないと判定される場合、試験方法９００は第４ステップ９０８に進む。

図１０は、ＥＭ放射を分析して、未知の集積回路に関する内部クロックの存在及び特徴を求めるための１つの例示的試験方法をフローチャートに示す図である。上述した試験方法５００の第４ステップ５０８（ＥＭ放射の分析）を実施する例示的試験方法１０００は、未知の集積回路内の内部クロックの存在及びタイプを求める際に有用である。

第１ステップ１００２では、試験モード１（通常動作モード）で取得されたデータＤ１が分析され、少なくとも１つの周波数ピークが存在するかどうかが判定される。存在する場合、第２ステップ１００４では、試験モード２（外部クロック信号をディスエーブル）で取得されたデータＤ２が分析され、少なくとも１つの周波数ピークが存在するかどうかが判定される。存在する場合、第３ステップ１００６では、データＤ２が分析され、既存の周波数ピークが基本周波数ピークの高調波であるかどうかが判定される。既存の周波数ピークが基本周波数ピークの高調波でない場合、第４ステップ１００８では、試験モード３（外部クロック信号を再イネーブル）で取得されたデータＤ３が分析され、既存の周波数ピークが基本周波数ピークの高調波であるかどうかが判定される。既存の周波数ピークが基本周波数ピークの高調波である場合、第５ステップ１０１０では、外部クロック信号に同期する内部クロックが存在すると判定され、試験方法１０００は終了する。

第１ステップ１００２でＤ１データが少なくとも１つの周波数ピークを示さないと判定される場合、試験方法１０００は第６ステップ１０１２に進み、ＩＣ上で動作する内部クロックがないと判定され、試験方法１０００は終了する。第３ステップ１００６で、既存の周波数ピークが基本周波数ピークの高調波であることをＤ２データが示すと判定される場合、試験方法１０００は第７ステップ１０１４に進み、ＩＣ上の内部クロックが内部クロックと同期していると判定され、試験方法１０００は終了する。第４ステップ１００８で、既存の周波数ピークが基本周波数ピークの高調波であることをＤ３データが示さないと判定される場合、試験方法１０００は第８ステップ１０１６に進み、ＩＣが非同期クロックを含む、又は周波数ピークはクロック信号ではないと判定される。次いで、試験方法１０００は終了する。

図１１は、ＥＭ放射スペクトルを測定し、関連するデータをスペクトルファイルに書き込むための１つの例示的試験方法をフローチャートに示す図である。上述した試験方法８００の第２ステップ８０４（ＥＭ放射スペクトルの測定）を実施する１つの例示的試験方法１１００を示している。

第１ステップ１１０２では、周波数変数（ｆ）と、取るべきサンプルの数の変数（ｎ）が初期化される。次いで、第２ステップ１１０４では、集積回路からのＥＭ放射の振幅が、初期指定周波数（ｆ）で測定される。次に、第３ステップ１１０６では、走査されている現周波数は周波数範囲内の最後の周波数であるかどうかが判定される。そうでない場合、第４ステップ１１０８で、周波数変数（ｆ）が増分され、試験方法１１００はステップ１１０４に戻り、次の周波数の振幅が測定される。第３ステップ１１０６で、範囲内の最後の周波数が測定されたと判定された場合、試験方法１１００は第５ステップ１１１０に進み、必要な数の走査が行われたかどうかが判定される。そうでない場合、試験方法１１００は第６ステップ１１１２に進み、サンプル数変数（ｎ）が増分され、周波数変数（ｆ）が再初期化され、次の走査が実施される。第５ステップ１１１０で、必要な数の走査が完了したと判定されるまで、試験方法１１００のループが反復される。次いで、第７ステップ１１１４では、スペクトルファイルが書き込まれ、行われた測定データが格納される。

図１２は、図１に示すコンピュータのディスプレイ上に表示される例示的スペクトル分析グラフを示す図である。コンピュータ１０４のディスプレイ１２２上に表示することのできる、周波数（水平軸１２０４）と振幅（垂直軸１２０６）のＥＭスペクトルグラフ１２００の定性的な例を示している。周波数軸１２０４は、周波数掃引がその範囲内で実施される周波数掃引低値（ｆｒｅｑｕｅｎｃｙ ｓｗｅｅｐ ｌｏｗ ｖａｌｕｅ）１２０８及び周波数掃引高値１２１０を含む。グラフ１２００は、ノイズフロア１２２２より上に上昇するいくつかの周波数ピーク１２１６を示す。こうした周波数ピークは、ピークが生じる周波数で動作する内部クロックを示す可能性がある。

図１２において、テストされるＩＣが試験モード１〜３で構成されるときのグラフ１２００の検査及びグラフ１２００の変化の観察から、内部クロックの存在及び／又は適切なオペレーションに関する情報を収集できることを示すために示される。例えば、グラフ１２００のほぼ等しい間隔のピーク１２１６は、ピーク１２１６のうちの１つが１次ピークであり、他の等間隔のピークは１次の高調波であることを示す。このことは、複数のクロックが異なる周波数で動作するが、１次クロック信号に同期することを示唆する。

ＩＣが試験モード２（外部クロック信号をディスエーブル）に配置されるとき、閲覧者は、内部クロックが内部クロック又は外部クロック信号と同期しているかどうかを判定することができる。内部クロックが内部クロックと同期している場合、外部クロック信号が除去されたときにグラフ１２００は不変のままであるはずである。しかし、ピークが揺らぐ（すなわち、周波数が不安定となる）場合、そのことは、内部クロックが、ディスエーブルされた外部クロック信号に同期しようと試みていることを示唆する。ＩＣが試験モード３（外部クロック信号が再イネーブルされる）に配置されたときに周波数ピークが安定化する場合、内部クロックは外部クロック信号に同期している。このことは本質的に、図１０に示す試験方法１０００で実施されるのと同じ分析であり、ＩＣが様々な試験モードに配置されたときにグラフ１２００を観察することによって直接的に実施することができる。

これで本発明の特定の実施形態の説明が完了する。本発明の技術的範囲から逸脱することなく、記載の機能の多くを置換、変更、又は省略することができる。例えば、示されるコンピュータ化された方法及び装置を、ＥＭスペクトルデータを記録する代替手段（例えば、手動データ取得、代替データ構造など）で置換することができる。他の例として、汎用コンピュータ上のソフトウェアと共に実装されるものとして本発明を示したが、ハードウェア、ファームウェア、ソフトウェア、又はそれらの任意の組合せとして本発明を実装できる。実際、図１２を参照しながら説明したように、スペクトルアナライザ及びＥＭ感知プローブと共に本発明を手動で実装することができる。示される特定の実施形態からの上記及びその他の逸脱が、特に上記の開示に鑑みて、当業者には明らかであろう。

（優先権出願）
本願は、同一発明者による２００５年１１月４日出願の「Ｍｅｔｈｏｄ ｆｏｒ Ｄｅｔｅｒｍｉｎｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ Ａｂｏｕｔ ｔｈｅ Ｉｎｔｅｒｎａｌ Ｗｏｒｋｉｎｇｓ ｏｆ ａ Ｃｈｉｐ Ｂａｓｅｄ ｏｎ Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｅｍｉｓｓｉｏｎｓ Ｔｈｅｒｅｆｒｏｍ」という名称の米国特許仮出願第６０／７３３３９７号明細書の特典を主張するものである。優先権出願の実質的な内容は以下の通りである。

集積回路（ＩＣ）上のクローズドエンドＲＦプローブでＥＭＩ／ＲＦＩ放射を追跡するのに使用される技術
測定されるクロックの証拠：
以下の議論では、ソニー（商標）マイクロプロセッサチップが単に例示のために使用される。
測定結果を記録し、ＲＦ放射によるＩＣデバイスの内部クロック生成の証拠を示す。

ＩＣデバイスの全システム接続性を検討する：結晶、セラミック、及び／又はクロック生成ＩＣへの外部接続に関して、当該のＩＣを有するシステムモジュールを検討する。ＩＣのすべてのピンへのすべてのクロック接続をトレースする。結晶、セラミック、及び／又はクロック生成ＩＣに対するマーキングを記録する。ＩＣデバイス及びクロック構成要素のデータシートを読み、利用可能ならクロック入力をイネーブル及びディスエーブルする。

測定結果を記録する：内部クロック生成の証拠を示すために、外部２５ｄｂ利得増幅器を介してＤＣから７Ｇｈｚの帯域幅能力を有するスペクトルアナライザに接続された、３０Ｍｈｚから１Ｇｈｚ又はＤＣから３０Ｍｈｚの帯域幅ＲＦクローズエンドプローブが、ＰＬＬ／ＤＬＬ状の設計と同様の制御フィード回路にフィードする外部基準源の制御下の可変レートクロックソースなどの内部クロック生成源からＩＣデバイス内部で生成されたＲＦ放射から周波数スプリアス（ｆｒｅｑｕｅｎｃｙ ｓｐｕｒｓ）（又は三角形状のスパイク）を取り込む。

クローズエンドＲＦプローブは、放射測定値がプローブの先端に局所化されることを保証する。これにより、外部放射が結果を損なうことなくシステム構成要素に対する放射漏れを局所化させるために、外部遮蔽室を使用する必要がなくなる。

＜ソニー（商標）チップセットデバイスの通常動作＞
初期調査は、結晶、セラミック、及び／又はクロック生成ＩＣなどの外部源からイネーブルされたクロック入力を有する、試験下のＩＣデバイス（ＤＵＴ）上の周波数スプリアスを測定する。

１．マーカ１、２、３．．．は、内部クロック源から生成された高調波からの周波数スプリアスを示す。

２．ＩＣ ＤＵＴピン及びその外部パッケージの周りにＲＦクローズエンドプローブを移動し、スペクトルアナライザからの結果を記録する。

ソニー（商標）チップセットデバイス上の上記のイメージは、ＲＦクローズエンドプローブを使用してソニー（商標）チップセットデバイスパッケージから放射されたＲＦ放射を取り込むことにより、内部クロックがチップセットの外部基準結晶と共に動作する証拠を示す。マーカ１は２７Ｍｈｚ内部クロックであり、マーカ１から様々な高調波クロックが生成される。

＜ＩＣ ＤＵＴへの外部クロック源をディスエーブルする＞
以下の作業項目を実施する前に、ＩＣ ＤＵＴを有するシステムモジュールから電力を除去する。
１．結晶、セラミック、及び／又はクロック生成ＩＣデバイスなどのクロック源を除去し、かつ／又はクロック源の両端を短絡することによって外部クロック源をディスエーブルする。

２．ＩＣ ＤＵＴピン又はパッケージ上のＲＦクローズエンドプローブを用いて、スペクトルアナライザからの結果を記録する。観測の間、外部基準クロック源がディスエーブルされ、１次クロック源にロックすることを試みるために内部可変レートクロック源がハンティング（ｈｕｎｔｉｎｇ）しているので、周波数スプリアスが周波数スペクトル全体にわたってランダムに発生する。このことは、ＩＣ ＤＵＴ内に存在する内部クロック生成源の証拠を示す。

３．周波数スプリアスの観測がスペクトルアナライザ上で生じない場合、ＩＣ ＤＵＴは内部可変レートクロック源を有さないと結論付けることができる。

外部基準結晶を取り外し、ソニー（商標）チップセットデバイスに電力を印加して、外部結晶が接続されていないソニー（商標）チップセットデバイス内に存在する様々な周波数スペクトル（２７ＭＨｚ、４８ＭＨｚ、及び６０Ｍｈｚ）を見ることができる。これにより、内部生成クロックが動作しているが、外部基準が欠如しているためにロックしていないことがわかる。したがって、自走変動クロック設計（ｆｒｅｅ ｒｕｎｎｎｉｎｇ ｖａｒｙｉｎｇ ｃｌｏｃｋ ｄｅｓｉｇｎ）が外部クロック源とはかかわりなく動作していると結論付けることができる。結晶は、内部クロックをロックするために内部クロック設計を参照するのに使用される。

＜電源オンでＩＣ ＤＵＴへの外部クロック源をイネーブルする＞
電力が依然としてイネーブルされ、ＲＦクローズエンドプローブが依然として完全な状態で、結晶、セラミック、及び／又はクロック生成ＩＣなどの外部クロック源からの短絡を設置及び／又は除去する。スペクトルアナライザ上の結果を観測する。内部可変レートクロック源は、ＩＣ ＤＵＴの１次クロック源を生成するために基準外部クロック源とロックするように試みる。これは、ＰＬＬ／ＤＬＬ状の回路設計と同様の制御フィードバック回路を介して実施される。

このイメージは、外部結晶が、ソニー（商標）チップセットデバイスに印加される電力と再接続されることを示す。結晶からの外部基準を印加することにより、マーカ１上に示されるように２７Ｍｈｚ内部クロックがロックされる。

＜内部自走変動クロック設計を有さないＩＣデバイス（デバイスパッケージ内に遮蔽がないと仮定）＞
以下に示す例は、チップセットデバイスパッケージから放射される周波数スペクトルを示さないチップセットデバイスである。マーカ１は実際のノイズフロアを示す。

＜スペクトル識別、概説＞
Ｉ／Ｏピン及びＩＣパッケージの外部環境で集積回路（ＩＣ）デバイスからの周波数スペクトルを測定するための手続きを提供する。スペクトルアナライザに接続されたクローズドエンドＲＦプローブを使用することにより、放射が疑われるＩ／Ｏピン及びＩＣパッケージの周りのＥＭＩ／ＲＦＩ放射を測定することができる。

観測
３０Ｍｈｚから１Ｇｈｚまでの帯域幅性能を有するクローズフィールドＲＦプローブに接続された、１Ｈｚから７Ｇｈｚの帯域幅能力を有するスペクトルアナライザは、以下の表内の測定値を観測することができる。

クロック送達構成要素
結晶構成要素
結晶デバイスは通常、２つ、時には３つの外部ピン（このピンは金属ケーシング上にはんだ付けされる）がケーシングの端部に突き出し、又は結晶デバイスの反対側に１つのピンが突き出た長方形金属ケーシング又はセラミックの形状である。デバイスの出力及び入力に関するピン構成を決定するために、高インピーダンスオシロスコーププローブ又はデジタル電圧計を使用して、ピン上の電圧レベルを測定する。ｄｃ電圧レベルがピン上で検出された場合、このピンは結晶のドライバ接続と見なされる。電圧レベルがピン上で検出されない場合、ピンが結晶の受信接続であると見なす。

結晶構成要素をディスエーブルする
ピンを互いに短絡してデバイスをディスエーブルすることはできない。ピンを互いに短絡することにより、ｄｕｔ（テスト下のデバイス）の入力及び出力ピンは、その内部ピンキャパシタンスからのヒステリシスを依然として有し、それはＰＬＬを動作状態に保つことがある。ＰＬＬを適切にディスエーブルするために、結晶ピン接続をｄｕｔピンから完全に切断する。ｄｕｔピンの結晶接続の受信ピン接続ポイントを、ボード上の最も近いグランド接続に可能な限り短く接続する。ｄｕｔピンの結晶接続のドライブピン接続ポイントを、最も近いＶＣＣ接続に可能な限り短く接続し、ｄｕｔピンに対するインダクタンス及びキャパシタンス負荷を最小限に抑える。

注：結晶構成要素を使用するＤＵＴデバイスは通常、ＤＵＴ ＰＬＬが指定の周波数にロックするための基準源である。基準クロック源がない場合、ＰＬＬは、変化する周波数範囲で引き続き動作する（自走）。この技法は、正しい基準クロック源を見つけてＰＬＬをその指定の周波数に「ロック」するためのハンティングと呼ばれる。

発振器構成要素
発振器構成要素は、金属ケーシング、セラミック、又はプラスチック内の正方形、時には長方形パッケージのように見え、パッケージの各コーナに１つのピンが位置する。４つ又は３つのピンに関する共通接続は以下の通りである。ＶＣＣ、ＧＮＤ、ＥＮＡＢＬＥ（任意選択）、及び出力。

発振器構成要素をディスエーブルする
インターネットウェブサイトからデータシートを取得し、ＥＮＡＢＬＥピンの極性を求める。発振器構成要素のイネーブルピンに対するトレースをカットする。インターネットデータシートから、発振器構成要素のイネーブルピンを結び付け、発振器構成要素の出力をディスエーブルする。このデバイスについてデータシートの位置を突き止めることができない場合、高インピーダンスオシロスコーププローブを使用して、発振器構成要素の３又は４ピンのうちの１つからの方形波信号を観測する。方形波信号を有するピンを識別した後、発振器出力ピンとｄｕｔへの接続ピンとの間のトレースをカットする。発振器構成要素の出力ピンをグランドに短絡することは、発振器構成要素への損傷を引き起こす可能性がある。

注：
１）発振器構成要素を使用するＤＵＴデバイスは通常、クロックの１次源である。ＰＬＬ及び乗算器はこれを発信クロック源として大いに利用する。
２）ＤＵＴデバイスは、ＰＬＬをイネーブル及びディスエーブルするための専用ピンと、その関連内部ハードウェアを有することができる。

システム観測
４．１ モジュール上の任意のＩＣをプローブする前に、シルクスクリーン指示子（ｓｉｌｋｓｃｒｅｅｎ ｄｅｓｉｇｎａｔｏｒ）Ｘｘ又はＹｘで任意の外部結晶又は発振器を視覚的に配置する。外部電力をモジュールから除去して、以下の作業を実施する。
４．２ オームメータとの発振器又は結晶接続をトレースし、ＩＣデバイス上のピン接点の位置を突き止める。

４．３ 発振器接点を後で参照するためにＩＣ上のピン位置をマークする。

結晶がＩＣピンに直接行かない場合、モジュール上のすべてのＩＣに接続するためのクロックツリーを供給することのできる相互接続ＩＣデバイスを求める。
４．４ クロックレポートに結晶周波数マーキングを記録する。

測定
上記のセクション２の表を使用して、３つの分離した周波数掃引中の周波数スプリアスを記録する。測定セクションは、スペクトルアナライザを使用してＲＦスペクトルを観測、測定、及び記録し、ＤＵＴのピン及びパッケージから放射される内部ＲＦ源の存在を取り込む。

クロックスペクトル測定
本節は、スペクトルアナライザを使用してＤＵＴのピン及びパッケージから放射されるＲＦスペクトルを測定することによってクロックスペクトルの存在を視覚的に記録するための手続き及びプロセスを説明する。

５．１．１ テスト下のモジュール（ＭＵＴ）に電力を印加する。
５．１．２ テスト下のＩＣデバイス（ＤＵＴ）上のピンに対して垂直にＲＦプローブを配置する。

５．１．３ 垂直位置のＲＦプローブで、プローブを左から右に水平に移動する。
５．１．４ プローブを水平に移動中に、スペクトルアナライザのノイズフロアよりも大きい、スペクトルアナライザ上の周波数スプリアスを観測し、クロックレポートに記録する。

注：スペクトルアナライザ画面上に周波数スプリアスが生じない場合、外部結晶はＤＵＴに対するクロックの１次源である。したがって、内部クロック生成回路はＤＵＴ内に存在しない。

５．１．５ ＭＵＴへの電力をオフにする。
５．１．６ 水晶発振器の外部ピンを除去又は短絡する。

５．１．７ ＭＵＴ上の電力をオンにする。
５．１．８ セクション４．２から４．４を反復し、クロックレポート「結晶表題なし（ｎｏ ｃｒｙｓｔａｌ ｈｅａｄｉｎｇ）」下に結果を記録する。

注：周波数スプリアスはスペクトルアナライザ上でランダムに移動すべきである。このことは、ＰＬＬ／ＤＬＬが実際のクロック周波数にロックすることを試みるためにハンティングすることを試みていることを示す。

５．１．９ ＤＵＴのピン上のＲＦプローブと共に、短絡水晶発振器ピンを接続及び／又は除去し、クロックレポートの「基本クロック」という表題の下に結果を記録する。

注：ランダム周波数スプリアスは前記パターンにロックする。外部結晶などの外部基準源はＰＬＬ／ＤＬＬに関する基準源を提供している。

ＣＰＵスペクトル観測
このサブセクションの目標は、業界で使用されている組込みＣＰＵに典型的な観測可能な特定の範囲内にあるＲＦスペクトルを記録することである。
５．２．１ ＭＵＴを電源オンする。
５．２．２ スペクトルアナライザ上のＲＦスパイクを記録し、測定値を以下の表の範囲と比較する。

５．２．３
測定したＲＦスパイクを上記の表と共に検討した後、測定値に合致するＣＰＵを記録する。
注：上記の表の周波数範囲内にあるＲＦスパイクを観測することにより、組込みＣＰＵがＤＵＴ内に存在すると結論付けることができる。

装置較正
任意の測定を実施する前に、スペクトルアナライザの内部５０Ｍｈｚ基準出力信号を使用して、スペクトルアナライザの自己較正を実施する。
６．１ 適切なケーブル及びコネクタを５０Ｍｈｚ出力源からスペクトルアナライザの入力に接続し、出力源が−２０ｄｂｍに等しいことを検証する。
注：ソース出力レベルが測定源に合致しない場合、使用前に、スペクトルアナライザを較正及び／又は修理するための適切な構成を行う。
６．２ 出力源とスペクトルアナライザの入力接続との間のケーブル接続を取り外す。
６．３ ＲＦクローズエンドプローブ外部増幅器から電力を除去して、外部増幅器入力接続をクローズエンドＲＦプローブに接続し、プローブの周波数帯域幅を増幅器の周波数帯域幅接続に整合させる。
６．４ 適切なケーブル及び接続を用いて、増幅器の出力接続をスペクトルアナライザの入力に接続する。
６．５ 外部プローブ増幅器を電源オンする。
６．６ スペクトルアナライザ上のノイズフロアを観測し、クロックレポートに記録する。

本発明の一実施形態による集積回路（ＩＣ）の試験装置を示す図である。 図１に示すコンピュータシステムをより詳細に示すブロック図である。 デバイスＥＭスペクトルデータに関する例示的データ構造を示す図である。 既知のデバイスデータの例示的データ構造を示す図である。 集積回路からの電磁放射を介してこの集積回路の内部動作を試験するための１つの特定の方法をフローチャートに示す図である。 ＥＭ放射走査のために集積回路を構成及び再構成する１つの例示的試験方法をフローチャートに示す図である。 外部クロック源なしのＥＭ放射走査のために集積回路を構成する１つの例示的試験方法をフローチャートに示す図である。 集積回路からのＥＭ放射を測定する１つの例示的試験方法をフローチャートに示す図である。 ＥＭ放射を分析して、既知の集積回路の内部クロックの適切な動作を試験するための１つの例示的試験方法をフローチャートに示す図である。 ＥＭ放射を分析して、未知の集積回路に関する内部クロックの存在及び特徴を求めるための１つの例示的試験方法をフローチャートに示す図である。 ＥＭ放射スペクトルを測定し、関連するデータをスペクトルファイルに書き込むための１つの例示的試験方法をフローチャートに示す図である。 図１に示すコンピュータのディスプレイ上に表示される例示的スペクトル分析グラフを示す図である。

Claims (33)

1. 集積回路からの電磁放射を測定するステップと、
   前記電磁放射を分析するステップと
   を有することを特徴とする集積回路の内部動作試験方法。
2. 前記集積回路からの電磁放射を測定するステップは、ＲＦプローブを使用することを特徴とする請求項１に記載の集積回路の内部動作試験方法。
3. 前記集積回路からの電磁放射を測定するステップは、ＲＦクローズエンドプローブを用いることを特徴とする請求項２に記載の集積回路の内部動作試験方法。
4. 前記電磁放射を測定するステップの前に、前記集積回路を構成（ｃｏｎｆｉｇｕｒｉｎｇ）するステップをさらに有することを特徴とする請求項１に記載の集積回路の内部動作試験方法。
5. 前記集積回路を構成するステップは、前記集積回路を通常動作モードにするステップを有することを特徴とする請求項４に記載の集積回路の内部動作試験方法。
6. 前記集積回路を通常動作モードにするステップは、電力及び任意の外部クロック信号を前記集積回路に供給するステップを有することを特徴とする請求項５に記載の集積回路の内部動作試験方法。
7. 前記電磁放射を測定するステップの前に、前記集積回路を構成するステップと、
   前記電磁放射を測定するステップの後に、前記集積回路を再構成するステップと、
   前記集積回路を再構成するステップの後に、前記集積回路からの前記電磁放射を再測定するステップと
   を有することを特徴とする請求項４に記載の集積回路の内部動作試験方法。
8. 前記集積回路を構成するステップは、
   前記集積回路に電力を供給するステップと、
   前記集積回路への任意の外部クロック信号をディスエーブルするステップと
   を有することを特徴とする請求項４に記載の集積回路の内部動作試験方法。
9. 前記集積回路への任意の外部クロック信号をディスエーブルするステップは、
   前記集積回路への電力を切断するステップと、
   前記集積回路への任意の外部クロック信号をディスエーブルするステップと、
   前記集積回路に電力を再接続するステップと
   を有することを特徴とする請求項８に記載の集積回路の内部動作試験方法。
10. 前記集積回路を構成するステップは、電力が前記集積回路に供給される間に、前記集積回路へのディスエーブルされた外部クロック信号を再イネーブルするステップを有することを特徴とする請求項４に記載の集積回路の内部動作試験方法。
11. 前記電磁放射を測定する前に電力及び任意の外部クロック信号を前記集積回路に供給することによって前記集積回路を構成するステップと、
    前記集積回路への電力を切断することにより、前記電磁放射を測定するステップの後に、前記集積回路を再構成するステップと、
    前記集積回路への任意の外部クロック信号をディスエーブルし、前記集積回路への電力を再接続するステップと、
    前記集積回路を再構成した後に、前記集積回路からの前記電磁放射を再測定するステップと
    を有することを特徴とする請求項４に記載の集積回路の内部動作試験方法。
12. 前記電磁放射を再測定するステップに続いて、前記集積回路に任意の外部クロック信号を再接続するステップと、
    任意の外部クロック信号を再接続するステップの後に、再度、前記集積回路からの前記電磁放射を再測定するステップと
    を有することを特徴とする請求項１１に記載の集積回路の内部動作試験方法。
13. 前記電磁放射を分析するステップは、前記電磁放射が所定のＲＦＩレベル未満であるかどうかを判定するステップを有することを特徴とする請求項１に記載の集積回路の内部動作試験方法。
14. 電磁放射を測定するステップは、周波数の範囲にわたって前記電磁放射の振幅を測定するステップを有し、
    前記電磁放射を分析するステップは、所定の振幅より広い振幅に対応する周波数を識別するステップを有する
    ことを特徴とする請求項１に記載の集積回路の内部動作試験方法。
15. 前記電磁放射を分析するステップは、前記識別した周波数を所定の１組の周波数と比較し、前記集積回路の１つ又は複数のクロックが適切に動作しているかどうかを判定するステップを有することを特徴とする請求項１４に記載の集積回路の内部動作試験方法。
16. 前記電磁放射を分析するステップは、前記識別した周波数を、既知のデバイスに関連する周波数の組と比較し、前記既知のデバイスのいずれかが前記集積回路に組み込まれているかどうかを判定するステップを有することを特徴とする請求項１に記載の集積回路の内部動作試験方法。
17. 前記集積回路からの前記電磁放射を測定するステップの後に、前記集積回路への任意の外部クロック信号をディスエーブルするステップと、
    前記外部クロック信号がディスエーブルされる間に、前記集積回路からの前記電磁放射を再測定するステップと、
    前記再測定した電磁放射中の、前記所定の振幅より広い振幅に対応する周波数を識別するステップと、
    前記測定した電磁放射の前記識別した周波数を、前記再測定した電磁放射の前記識別した周波数と比較するステップと
    を有することを特徴とする請求項１４に記載の集積回路の内部動作試験方法。
18. 前記電磁放射を測定するステップは、前記集積回路に対するいくつかの異なる場所で前記電磁放射を測定するステップを有することを特徴とする請求項１に記載の集積回路の内部動作試験方法。
19. 請求項１に記載の方法を電子デバイスに実行させるためのコードがその中に組み込まれていることを特徴とする電子可読媒体。
20. 前記集積回路からの電磁放射を感知するプローブと、
    前記プローブで感知した前記電磁放射を電子データに変換するように動作可能なスペクトル取込み装置と、
    前記電子データを処理して、前記集積回路の内部動作についての情報を提供するように動作可能であるスペクトルアナライザと
    を備えたことを特徴とする集積回路の内部動作試験装置。
21. 前記スペクトルアナライザからの前記データを示すディスプレイを備えたことを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
22. 前記スペクトルアナライザは、振幅と周波数のグラフの形で前記ディスプレイ上に前記データを示すように動作可能であることを特徴とする請求項２１に記載の集積回路の内部動作試験装置。
23. コードを実行してデータを処理する処理装置と、
    前記コードを格納し、該コードは前記スペクトル取込み装置及び前記スペクトルアナライザを含むメモリと
    を備えたことを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
24. 前記スペクトル取込み装置は、前記プローブの位置を制御するようにさらに動作可能であることを特徴とする請求項２３に記載の集積回路の内部動作試験装置。
25. 前記スペクトル取込み装置は、前記集積回路への電力を選択的に遮断するようにさらに動作可能であることを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
26. 前記スペクトル取込み装置は、前記集積回路への外部クロック信号を選択的にイネーブル及びディスエーブルするようにさらに動作可能であることを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
27. 前記スペクトル取込み装置は、前記集積回路によって放射された電磁スペクトルを示すレコードとして前記電子データを格納するように動作可能であることを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
28. 前記スペクトル取込み装置は、前記集積回路から第１の組のスペクトルデータを取り込み、前記集積回路から第２の組のスペクトルデータを取り込むように動作可能であり、
    前記スペクトルアナライザは、前記第１の組のスペクトルデータを前記第２の組のスペクトルデータと比較して、少なくとも１つの所定の差を識別するように動作可能である
    ことを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
29. 前記スペクトル取込み装置は、前記第１の組のスペクトルデータ及び前記第２の組のスペクトルデータの一方を取込み中に、前記集積回路への外部クロック信号を選択的にディスエーブルするように動作可能であることを特徴とする請求項２８に記載の集積回路の内部動作試験装置機器。
30. 前記スペクトルアナライザは、前記電子データを、適切に動作する前記集積回路の内部クロックを示す電子データと比較するように動作可能であることを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
31. 前記スペクトルアナライザは、前記電子データを、既知の電子デバイスに関連する電子データの組と比較して、前記既知電子デバイスのうちの１つ又は複数が前記集積回路に組み込まれているかどうかを判定するように動作可能であることを特徴とする請求項２０に記載の集積回路の内部動作試験装置。
32. 前記集積回路から電磁放射を感知するプローブと、
    前記プローブで感知した前記電磁放射を電子データに変換するように動作可能であるスペクトル取込み装置と、
    前記データを分析して、前記集積回路の内部動作についての情報を得る手段と
    を備えたことを特徴とする集積回路の内部動作試験装置。
33. データ構造が格納されたコンピュータ可読媒体であって、前記データ構造は、
    特定の電子デバイスを示すデータを含む第１フィールドと、
    前記特定の電子デバイスからの電磁放射を示すデータを含む第２フィールドと
    を含むことを特徴とするコンピュータ可読媒体。

Images