JP2009503959A - Ａｉｃｏマッピングにおけるビット操作による再配置ダイバーシチ - Google Patents

Ａｉｃｏマッピングにおけるビット操作による再配置ダイバーシチ Download PDF

Info

Publication number
JP2009503959A
JP2009503959A JP2008523126A JP2008523126A JP2009503959A JP 2009503959 A JP2009503959 A JP 2009503959A JP 2008523126 A JP2008523126 A JP 2008523126A JP 2008523126 A JP2008523126 A JP 2008523126A JP 2009503959 A JP2009503959 A JP 2009503959A
Authority
JP
Japan
Prior art keywords
bits
bit
quadruple
quad
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008523126A
Other languages
English (en)
Other versions
JP4668319B2 (ja
Inventor
エドラー フォン エルプバルト アレクサンダー ゴリチェク
クリスティアン ヴェンゲルター
勇 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2009503959A publication Critical patent/JP2009503959A/ja
Application granted granted Critical
Publication of JP4668319B2 publication Critical patent/JP4668319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

コンスタレーション再配置を使用する送信ダイバーシチシステム。両方のダイバーシチ信号は同じデータを含んでおり、いずれも１６−ＱＡＭであるが、コンスタレーション内のデータビットの位置が異なる。これにより、コンスタレーションの異なる信号点の異なる信頼性レベルが平均化される。１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデータ送信システムにおいて４連データビットを修正する方法であって、正反対反転コンスタレーション（Ａｉｃｏ）マッピングを使用し、連続するシンボル領域を選択するビットと、連続しないシンボル領域を選択するビットとを交換する。さらに、特定の定義済みのマッピングと、ビットの特定の並べ替えとに応じて、選択されるビットの反転を実行することができる。このようにして得られる４連ビットを、定義済みのＡＩＣＯマッピングに従って変調シンボルにマッピングする。シンボルを受信するための対応する方法においては、尤度値と、同じビットを表している別のシンボルからの尤度値とを合成する前に、ビットの並べ替えおよび反転に相補的な方法において、尤度値を交換および修正する。本方法では、合成後の受信データにおいて、ハミング距離とユークリッド距離とが必ず一対一に対応する。言い換えれば、本方法では、合成後、同じビット数だけ異なる（ハミング距離）すべての４ビットデータワードが、コンスタレーションにおいて同じ距離（ユークリッド距離）だけ離れている。
【選択図】図２７

Description

本発明はデジタル通信システムに関し、より詳細には、１６−ＱＡＭコンスタレーションと１６−ＱＡＭコンスタレーションのダイバーシチ再配置とを使用する通信システムにおいてデータビットストリームを送信および受信する方法に関する。さらに、本方法を実行する装置を提供する。
１６−ＱＡＭ
１６−ＱＡＭ（直交振幅変調）は、例えばＩＭＴ２０００ベースの移動通信システム（ＵＭＴＳ、ＣＤＭＡ２０００など）において一般に使用されているデジタル変調方式である。複素信号空間（一般に１６−ＱＡＭコンスタレーションが表現される）内の複数の異なる信号点によって、１６個の変調シンボルが定義される。これらの信号点のそれぞれが１つの１６−ＱＡＭシンボルを表している。
バイナリ情報伝送システムの場合、１６−ＱＡＭシンボルの１つを決定するのに、４個の異なるビットを使用することができる。従って、１つの１６−ＱＡＭシンボルは、４ビットのワードから成り（またはワードによって表すことができ）、送信において複素平面における複素数（すなわち搬送波の振幅および位相）によって表される。一般的には、変調シンボルの複素数は、複素平面内のＩ軸およびＱ軸に対する直交座標系の同相成分および直交成分（cartesian inphase- and quadrature-components）（Ｉ成分およびＱ成分）によって表すことができる。さらに、これらの軸により、複素平面が４つの象限に分割される。変調シンボルを複素平面における実部および虚部によって表すことは、極座標成分（すなわち半径および角度）によって代替的に表すことと同等である。
本発明を深く理解できるように、本明細書では、１６−ＱＡＭシンボルの特定のコンスタレーションとして、複素平面の象限内の信号点が、信号空間の２つの直交方向における４個の点による方形を形成するように配置されているコンスタレーションを前提としている。従って、このようなマッピングは、一般に方形１６−ＱＡＭまたは格子１６−ＱＡＭとして知られている。図１および図２は２つの例を示している。
本発明では、１６−ＱＡＭシンボルが平方１６−ＱＡＭマッピングを使用して配置されていることを前提とする。なお、例えば図２に示したような回転した１６−ＱＡＭコンスタレーションについても、回転した１６−ＱＡＭコンスタレーションが図１のコンスタレーションとしてみなすことができるように複素平面の軸を選択できることが、当業者には明らかであろう。
一般には、１６−ＱＡＭコンスタレーションにおける１６個の変調シンボルと、各シンボルにマッピングされる４連ビット（quadruple of bits）とを、いわゆるグレイマッピングを使用して関連付ける。このグレイマッピング方式によると、水平方向または垂直方向に隣接する変調シンボルは、１個のビットのみが異なる。
１６−ＱＡＭにおけるサブセットのパーティショニング
一般的には、特定のビットの論理値に対応するシンボル領域が定義されるように、コンスタレーションの中の一連のシンボルをサブセットにパーティショニングすることができる。１６−ＱＡＭコンスタレーションの場合、４ビットが一単位であるため、４つのサブセット（各ビットごとに１つのサブセット）が存在する。さらに、各サブセットを２つのシンボル領域（対応するサブセットにおける各ビットの２つの論理値に対応する）に分割することができる。
明らかに、さまざまなサブセットパーティションが存在する。しかしながら、サブセットパーティションのいくつかは、例えば誤り率のパフォーマンスの観点において等価である。しかしながら、特定のパーティショニング方式が他のパーティショニング方式よりも広く使用されている。例えば、非特許文献１と、図１２〜図１５には、いわゆるグレイマッピングの場合のサブセットのパーティショニング方式の４つの例が記載されている。
１６−ＱＡＭグレイマッピングの場合のコンスタレーション再配置（Constellation Rearrangement）
グレイマッピングの場合、同じワードの２つ以上のバージョンを送信するならば、コンスタレーション再配置方法によってパフォーマンスが向上することが判明している。グレイマッピングのコンスタレーション再配置方式は、コンスタレーションの中の選択される１６−ＱＡＭシンボルの位置によって、ビットの信頼性レベルが異なることに基づいている。従って、再配置規則は、信頼性レベルを平均化する効果が達成されるように、再配置後のバージョンにおける１６−ＱＡＭシンボルの位置を変更することを主たる目的としている。１６−ＱＡＭグレイマッピングのコンスタレーション再配置の詳細については、本出願人の特許文献１または特許文献２を参照されたい。
送信ダイバーシチ方式
いくつかの周知の送信ダイバーシチ手法が存在する。本文書において使用する用語「送信ダイバーシチ」は、同じデータに関連する１つ以上のバージョンを、いくつか（少なくとも２つ）のダイバーシチブランチにおいて送信することを意味する。例えば、以下の方式は送信ダイバーシチとしてみなされる（例えば、非特許文献２を参照）。
■サイトダイバーシチ：送信信号を、複数の異なる場所（例：セルラー環境における複数の異なる基地局）から発する。
■アンテナダイバーシチ：送信信号を、複数の異なるアンテナ（例：マルチアンテナ基地局の複数の異なるアンテナ）から発する。
■偏波ダイバーシチ：送信信号を複数の異なる偏波にマッピングする。
■周波数ダイバーシチ：送信信号を、例えば、複数の異なる搬送波周波数にマッピングする、あるいは複数の異なる周波数ホッピング系列にマッピングする。
■時間ダイバーシチ：送信信号を複数の異なるインターリービングシーケンスにマッピングする。このダイバーシチには、要求時にデータを再送信するＡＲＱ方式が含まれる。
■符号ダイバーシチ：送信信号を、例えばＣＤＭＡ（符号分割多元接続）システムにおける複数の異なる符号にマッピングする。
上に引用した本出願人の特許出願および特許には、コンスタレーション再配置方式と送信ダイバーシチとを組み合わせて使用することにより、移動通信環境において送信信号のビット誤り率を大幅に向上できることを示してある。１６−ＱＡＭグレイマッピングの場合には４つの異なるコンスタレーションを考慮することが最適であることを示してある。しかしながら、必要なコンスタレーションの数が低減するように、あるいは達成される誤りパフォーマンスが向上するように、通信、特に移動通信環境において使用される変調・符号化方式を最適化することが依然として求められている。
欧州特許第１，２９３，０５９号明細書 国際公開第２００４／０３６８１７号パンフレット Chindapol, A., Ritcey, J.A., "Design, analysis, and performance evaluation for BICM-ID with square QAM constellations in Rayleigh fading channels", IEEE Journal on Selected Areas in Communications, Volume 19, Issue 5, May 2001, p.944〜957 J.D. Gibson, "The Mobile Communications Handbook", IEEE Press, 1996, Chapter 12.2
本発明の目的は、１６−ＱＡＭおよび送信ダイバーシチを使用するデジタル送信システムにおいて、送信効率を維持しながら物理的な誤り率を向上させることである。本発明の目的は、送信システム内の個々の変調器／マッピングユニットの数を最小に維持するため、変調／マッピングの前にビットレベルでの送信ダイバーシチデータを生成することである。
この目的は、定義済みの正反対反転コンスタレーション（Ａｉｃｏ）マッピング（Antipodal Inverted Constellation Mapping）を使用することと、１つのシンボルにマッピングされている４連ビットの中のビットを、以下のように、並べ替えおよびオプションとしての反転を行うこととによって、達成される。
１．元のバージョンにおいて、ハミング距離が１であり、
ａ）平方ユークリッド距離が４Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が１６Ｄであるシンボルにマッピングされ、
ｂ）平方ユークリッド距離が１６Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が４Ｄであるシンボルにマッピングされ、
２．元のバージョンにおいて、ハミング距離が２であり、
ａ）平方ユークリッド距離が４Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が３６Ｄであるシンボルにマッピングされ、
ｂ）平方ユークリッド距離が３６Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が４Ｄであるシンボルにマッピングされ、
ｃ）平方ユークリッド距離が８Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が３２Ｄであるシンボルにマッピングされ、
ｄ）平方ユークリッド距離が３２Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が８Ｄであるシンボルにマッピングされ、
ｅ）平方ユークリッド距離が２０Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が２０Ｄであるシンボルにマッピングされ、
３．元のバージョンにおいて、ハミング距離が３であり、
ａ）平方ユークリッド距離が８Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が５２Ｄであるシンボルにマッピングされ、
ｂ）平方ユークリッド距離が５２Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が８Ｄであるシンボルにマッピングされ、
ｃ）平方ユークリッド距離が２０Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が４０Ｄであるシンボルにマッピングされ、
ｄ）平方ユークリッド距離が４０Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が２０Ｄであるシンボルにマッピングされ、
４．元のバージョンにおいて、ハミング距離が４であり、
ａ）平方ユークリッド距離が８Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が７２Ｄであるシンボルにマッピングされ、
ｂ）平方ユークリッド距離が７２Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が８Ｄであるシンボルにマッピングされ、
ｃ）平方ユークリッド距離が４０Ｄである変調シンボルにマッピングされている２つの４連ビットが、ビットの並べ替えおよび反転の後に、平方ユークリッド距離が４０Ｄであるシンボルにマッピングされる。
本発明の１つの側面においては、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデータ送信システムにおいて４連データビットを修正する方法であって、１６−ＱＡＭにおいては、４連データビットが、４連ビット内のビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされる、方法、を提供する。ビット値の組合せから複素変調状態への定義済みのマッピングにおいては、４連データビットにおける４個のビットは、ｉ）４個のビットの位置のうち最初の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、ｉｉ）４個のビットの位置のうち２番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、ｉｉｉ）４個のビットの位置のうち３番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、ｉｖ）４個のビットの位置のうち４番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、ように、変調シンボルにマッピングされる。この方法は、ａ）第１の４連データビットを受け取るステップと、ｂ）第１の４連データビットの中でデータビットの定義済みの並べ替えを実行して第２の４連データビットを得るステップであって、第１の４連ビットにおける位置のうち、連続するシンボル領域を選択する位置からのビットが、第２の４連ビットにおいて、連続しないシンボル領域を選択する位置にシフトされ、第１の４連ビットにおける位置のうち、連続しないシンボル領域を選択する位置からのビットが、第２の４連ビットにおいて、連続するシンボル領域を選択する位置にシフトされる、ステップと、ｃ）第２の４連ビットからのデータビットを、４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への定義済みのマッピングに従って変調シンボルにマッピングするステップと、を含んでいる。
本発明の別の側面においては、コンピュータ可読記憶媒体は命令を格納しており、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデジタルデータ送信器システムの少なくとも１つのプロセッサにおいてこの命令が実行されると、それに起因して、送信システムが第１の側面の方法を実行する。
本発明のさらに別の側面においては、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデータ送信システムにおいて４連データビットを修正する装置であって、１６−ＱＡＭにおいては、４連データビットが、４連ビット内のビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされる、装置、を提供する。ビット値の組合せから複素変調状態への定義済みのマッピングにおいては、４連データビットにおける４個のビットは、ｉ）４個のビットの位置のうち最初の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、ｉｉ）４個のビットの位置のうち２番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、ｉｉｉ）４個のビットの位置のうち３番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、ｉｖ）４個のビットの位置のうち４番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、ように、変調シンボルにマッピングされる。この装置は、第１の４連データビットの中でデータビットの定義済みの並べ替えを実行して第２の４連データビットを得るように構成されている並べ替えユニットであって、第１の４連ビットにおける位置のうち、連続するシンボル領域を選択する位置からのビットが、第２の４連ビットにおいて、連続しないシンボル領域を選択する位置にシフトされ、第１の４連ビットにおける位置のうち、連続しないシンボル領域を選択する位置からのビットが、第２の４連ビットにおいて、連続するシンボル領域を選択する位置にシフトされる、並べ替えユニットと、第２の４連ビットからのデータビットを、４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への定義済みのマッピングに従って変調シンボルにマッピングするように構成されているマッパーと、を備えている。
本発明のさらなる側面においては、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデータを受信するため、４連尤度値（quadruple of likelihood values）を修正する方法であって、１６−ＱＡＭにおいては、４連データビットが、４連ビット内のビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされる、方法、を提供する。ビット値の組合せから複素変調状態への定義済みのマッピングにおいては、４連データビットにおける４個のビットは、ｉ）４個のビットの位置のうち最初の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、ｉｉ）４個のビットの位置のうち２番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、ｉｉｉ）４個のビットの位置のうち３番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、ｉｖ）４個のビットの位置のうち４番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、ように、変調シンボルにマッピングされる。この方法は、ａ）４連ビットの中でのデータビットの定義済みの並べ替えによって第１の４連データビットから得られる第２の４連データビット、を表している第２のシンボルを受信するステップであって、一連の第２の４連ビットからのデータビットが、４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への定義済みのマッピングに従って変調シンボルにマッピングされている、ステップと、ｂ）受信した第２のシンボルから第２の４連尤度値を求めるステップであって、第２の４連尤度値における各尤度値が、第２の４連データビットにおける同じ位置を有するビットに対応する、ステップと、ｃ）第２の４連尤度値の中で尤度値の定義済みの並べ替えを実行して第３の４連尤度値を得るステップであって、第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置からの尤度値が、第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置にシフトされ、第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置からの尤度値が、第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置にシフトされる、ステップと、を含んでいる。
本発明のさらに別の側面においては、コンピュータ可読記憶媒体は命令を格納しており、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデジタルデータを受信するデジタルデータ受信器システムの少なくとも１つのプロセッサにおいてこの命令が実行されると、それに起因して、受信器システムが前段落の側面の方法を実行する。
本発明のさらに別の側面においては、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデジタルデータを受信するデジタル受信器システムを提供する。このデジタル受信器システムは、ａ）４連ビットの中でのデータビットの定義済みの並べ替えによって第１の４連データビットから得られる第２の４連データビット、を表している第２のシンボルを受信する受信手段であって、４連ビットからのデータビットが、４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への定義済みのマッピングに従って変調シンボルにマッピングされている、受信手段、を備えている。ビット値の組合せから複素変調状態への定義済みのマッピングにおいては、４連データビットにおける４個のビットは、ｉ）４個のビットの位置のうち最初の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、ｉｉ）４個のビットの位置のうち２番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、ｉｉｉ）４個のビットの位置のうち３番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、ｉｖ）４個のビットの位置のうち４番目の位置におけるビットが、１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、ように、変調シンボルにマッピングされる。このデジタル受信器システムは、ｂ）受信した第２のシンボルから第２の４連尤度値を求める尤度値計算ユニットであって、４連尤度値における各尤度値が、対応する４連データビットにおける同じ位置を有するビットに対応する、尤度値計算ユニットと、ｃ）第２の４連尤度値を受け取る入力と、出力とを有する並べ替えユニットであって、入力される４連尤度値の中で尤度値の定義済みの並べ替えを実行して第３の４連尤度値を得て出力するように構成されており、第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置からの尤度値が、第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置にシフトされ、第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置からの尤度値が、第２の４連データビットのうち複素変調状態の連続する領域を選択するビットに対応する位置にシフトされる、並べ替えユニットと、をさらに備えている。
添付の図面は、本発明の原理を説明する目的で、本明細書に組み込まれておりその一部を形成している。これらの図面は、本発明を構築および使用する方法の図解および説明した例に本発明を制限するようには解釈されないものとする。さらなる特徴および利点は、添付の図面に図解してある、本発明の以下のさらに具体的な説明から明らかになるであろう。
以下では、本発明の例示的な実施形態について図面を参照しながら説明する。同一・相当の要素および構造は、同一・相当の参照数字によって表してある。
ＡＩＣＯマッピング
本発明は、１６−ＱＡＭコンスタレーションのマッピング規則の定義を含んでいる。新しいマッピング（本文書においては「ＡＩＣＯマッピング」と称する）の特性に関する以下のさらに詳しい説明を正しく理解できるように、本文書において頻繁に使用するいくつかの用語の定義を最初に示しておく。
２進要素０および１（あるいは−１および１と表される）から成るシンボルのハミング重みは、２進要素から成るワードの中の０ではない（すなわち１である）要素の数である。従って、１６−ＱＡＭシンボルにマッピングされる４ビットワードのハミング重みは、整数０（すなわちワード「００００」）、整数１（例えばワード「００１０」）、整数２（例えばワード「１０１０」）、整数３（例えばワード「１１１０」）、整数４（すなわちワード「１１１１」）をとり得る。偶数のハミング重み値は「偶数ハミング重みパリティ」とも称し、奇数のハミング重み値は「奇数ハミング重みパリティ」とも称する。
２進数の１つ以上の桁から成る２個のシンボルの間のハミング距離は、桁値を位置ごとに比較したときに異なる桁の数である。従って、ワード「００００」とワード「１１１１」では、４つの桁すべての値が異なるためハミング距離は４である。ワード「１０００」とワード「００１０」では、左端と左から３番目の桁の値が異なるためハミング距離は２である。
提案するＡＩＣＯマッピングは、以下の特性を満たす（図３を参照）。
ａ''）第１のハミング重みパリティを有するすべてのワードを、図３における斜線の変調シンボルまたは白色の変調シンボルのいずれかに一義的にマッピングする。
ｂ''）第２のハミング重みパリティを有するすべてのワードを、図３における斜線の変調シンボルまたは白色の変調シンボルのいずれかに一義的にマッピングする。
ｃ''）上記の２つの特性は互いに相補的であり、すなわち、偶数ハミング重みのワードを破線の変調シンボルにマッピングする場合、奇数ハミング重みのワードを白色の変調シンボルにマッピングする。
ｄ''）第１のコンスタレーションシンボルを１８０度回転させると、第２のワードを伝える第２のコンスタレーションシンボルになり、第２のワードは、第１のコンスタレーションシンボルによって伝えられる第１のワードのビットを反転させたワード（binary complement）（「１の補数」）である。
図４から理解できるように、１６−ＱＡＭコンスタレーションにおけるシンボルのそれぞれは、２個、３個、または４個の最も近い隣接シンボルを持つ。従って、上記の最初の２つの特性は、以下のように言い換えることができる。
ａ'''）第１のハミング重みパリティを有するすべてのワードを、２個の最も近い隣接シンボル、または４個の最も近い隣接シンボルを有する変調シンボルのいずれかに一義的にマッピングする。
ｂ'''）第２のハミング重みパリティを有するすべてのワードを、３個の最も近い隣接シンボルを有する変調シンボルに一義的にマッピングする。
これらの特性の注目すべき結果として、最も近いいくつかの隣接シンボルにおいてグレイ原理に違反する。従って、本発明が提案するこのマッピングは、非グレイマッピングと称することもできる。上記のＡＩＣＯマッピング規則の最後の特性は、互いに正反対位置にあるコンスタレーションシンボルが、反転関係にある（binary inverted）ワードを運ぶことを意味する。従って、このマッピングは、本文書においては正反対反転コンスタレーションマッピング（Antipodal Inverted Constellation Mapping）、すなわちＡＩＣＯマッピングと称する。この非グレイ特性の結果として、特定のビットによって選択されるシンボル領域が異なる。
図７は、複素平面において１６−ＱＡＭコンスタレーションを表現したときの、４連データビットから変調状態への例示的なマッピングを示しており、このマッピングは上に示した規則を満たしている。図８〜図１１は、このマッピング例の場合の、データワード（すなわち４連データビット）の個々のビットからシンボル領域への対応、すなわち、データワードの中の各ビットの論理値に基づく各シンボル領域のうちの一方の選択、を示している。従って、図８〜図１１は、対応する変調シンボルにマッピングされている４連データビットの個々のビットによって、その論理値に基づいて異なるシンボル領域がどのように選択されるかを表している。本発明はこの特定のマッピングの例の場合について説明しているが、４連ビット内のビット位置からビット番号への実際の割当てと、ビット値から、選択される領域への割当ては、領域の構造が図８〜図１１に示したものである限りは、本明細書に以下に説明するマッピングの特性に影響しない。
図８には、４連ビットの最初のデータビットから、２つの垂直方向の連続するシンボル領域ｉ１＝０およびｉ１＝１のうちの一方への例示的な対応を示してある。データビットｉ１の論理値に基づいて、２つのシンボル領域のうちの一方が選択される。２つの連続するシンボル領域（ｉ１＝０およびｉ１＝１の場合に１つずつ）が存在する。これに相応して、図９は、４連ビットのうちの２番目のデータビットｑ１が、２つの水平方向の連続するシンボル領域ｑ１＝０およびｑ１＝１のうちの一方にどのようにマッピングされるかを示している。このように、４連ビット（データワード）のうちの２つのビットｉ１，ｑ１は、複素平面における１６−ＱＡＭコンスタレーションの表現における連続するシンボル領域を選択する。
さらに、図１０は、４連ビットの３番目のデータビットｉ２による、２つの垂直方向の連続しないシンボル領域ｉ２＝０およびｉ２＝１のうちの一方の例示的な選択を示しており、図１１は、４連ビットの４番目のデータビットｑ２による、２つの水平方向の連続しないシンボル領域ｑ２＝０およびｑ２＝１のうちの一方の例示的な選択を示している。このように、４連ビット（データワード）のうちの残りの２つのビットｉ２，ｑ２は、複素平面における１６−ＱＡＭコンスタレーションの表現における連続しないシンボル領域を選択する。
図８〜図１１において、図８で２つの連続するシンボル領域ｉ１＝０およびｉ１＝１のうちの一方を選択する「最初のデータビット」は、データワードの最上位ビットである必要はない。同様に、「２番目、３番目、および４番目のデータビット」は、それぞれ、データワードの２番目、３番目、または４番目のビットに必ずしも対応してなくてもよい。同様に、図８〜図１１におけるシンボル領域の例示的な選択は、図８および図９に示したようにデータワードの２つの最上位ビットが連続するシンボル領域のうちの一方を選択し、図１０および図１１に示したようにデータワードの２つの最下位ビットが２つの連続しないシンボル領域のうちの一方を選択するという方式に限定されるようには解釈されないものとする（ただしこの実施形態は確かに可能である）。
提案するＡＩＣＯマッピング方式と従来のグレイマッピング方式との違いを理解できるように、図１２〜図１５には、グレイ方式の場合の同等の対応するシンボル領域を示してある。図１２〜図１５から認識されるように、データワードの４個のビットのうちの２個のビットについては、グレイマッピングとＡＩＣＯマッピングとにおいてシンボル領域の違いは存在しない。しかしながら、残りの２個のビットについてはシンボル領域が異なる。すなわちグレイマッピングにおいては、論理ビット値に応じて、連続する領域からの変調シンボルまたは連続していない領域からの変調シンボルのいずれかが使用されるが、ＡＩＣＯマッピングにおいては、論理ビット値にかかわらず２つの連続していない領域からの変調シンボルが使用される。
前述したＣｈｉｎｄａｐｏｌらの「Design, analysis, and performance evaluation for BICM-ID with square QAM constellations in Rayleigh fading channels」には、グレイマッピングおよびその他のマッピングが、それぞれの領域マッピングを含めて提示されている。しかしながら、Ｃｈｉｎｄａｐｏｌらの論文に提示されているコンスタレーションは、この論文に提示されている反復復号化方式（iterative decoding scheme）において使用することが意図されている。これに対して、本発明は受信器における反復構造を必要としておらず、従って、送信器および受信器において単純なハードウェアを使用することができる。
図８〜図１１から理解できるように、変調シンボルの垂直方向の分離については、変調シンボルは１列あたり４個の変調シンボルを含む４列に配置されており、変調シンボルの水平方向の分離については、１行あたり４個の変調シンボルを含む４行に配置されている。図８〜図１１に示した１６−ＱＡＭコンスタレーションの例示的な図解に基づくなら、上記のａ''）〜ｄ''）に要約したマッピングは、以下のように言い換えることができる。
ａ）変調シンボルを表す４個のデータビットのうちの最初のデータビットが、１６−ＱＡＭコンスタレーションの２つの連続するシンボル領域のうちの一方を、その論理値に基づいて選択する。この場合、２つの連続するシンボル領域のそれぞれは、互いに隣接している２行によって形成されている。
ｂ）各変調シンボルを表す４個のデータビットのうちの２番目のデータビットが、１６−ＱＡＭコンスタレーションの２つの連続するシンボル領域のうちの一方を、その論理値に基づいて選択する。この場合、２つの連続するシンボル領域のそれぞれは、互いに隣接している２列によって形成されている。
ｃ）各変調シンボルを表す４個のデータビットのうちの３番目のデータビットが、１６−ＱＡＭコンスタレーションの２つの連続しないシンボル領域のうちの一方を、その論理値に基づいて選択する。この場合、２つの連続しないシンボル領域のそれぞれは、互いに隣接していない２行によって形成されている。
ｄ）各変調シンボルを表す４個のデータビットのうちの４番目のデータビットが、１６−ＱＡＭコンスタレーションの２つの連続しないシンボル領域のうちの一方を、その論理値に基づいて選択する。この場合、２つの連続しないシンボル領域のそれぞれは、互いに隣接していない２列によって形成されている。
上に簡単に説明したように、グレイマッピングのための送信ダイバーシチ構造（例えば時間領域におけるダイバーシチ（ＡＲＱ、ＨＡＲＱ））は、１６−ＱＡＭコンスタレーションの少なくとも２番目のバージョンが、ダイバーシチ送信を目的として第１のバージョンに対して信号空間内に再配置されているならば、恩恵がある。本発明のもう１つの主たる側面は、上に指定したＡＩＣＯマッピングによる送信ダイバーシチシナリオにおいて使用するためのコンスタレーション再配置規則を定義することである。
前述したように、１６−ＱＡＭコンスタレーションの各信号点は、２個、３個、または４個の最も近い隣接信号点を持つ（図４を参照：右上の象限の中のシンボルについて、シンボルを結ぶ線によって例示してある）。
以下の説明において、ｄは、図３に示したように、１６−ＱＡＭコンスタレーションにおける変調シンボルと、変調シンボルの同相成分および直交成分を定義している軸の一方との間の最小ユークリッド距離を表す。これに相応して、Ｄは、平方最小ユークリッド距離を表し、すなわち、ｄ２＝Ｄである。従って、２個の変調シンボルの間の最小平方ユークリッド距離は、（２ｄ）２または４Ｄである。第１のコンスタレーションバージョンが上記のＡＩＣＯマッピングの定義に従うものと想定すると、その場合のハミング距離と（平方）ユークリッド距離に関連する特性は、以下に説明するものとなる。
図５および図６は、ＡＩＣＯマッピングの１次元におけるハミング距離および平方ユークリッド距離、すなわち、２次元の複素信号空間の各行または各列における変調シンボルのハミング距離および平方ユークリッド距離を示している。この図は、単純化を目的としていることが当業者には理解されるであろう。これらの距離特性は、各次元のハミング距離および平方ユークリッド距離を加えることによって、２次元の１６−ＱＡＭの場合に容易に拡張することができる。図５および図６において、変数Ｄは、正規化を目的として使用している。１６−ＱＡＭコンスタレーションを使用する場合、通常では平均パワーが１となるようにコンスタレーションのシンボル間の距離を正規化する。従って、この例示的な実施形態においては、Ｄは１／１０に等しい。
次の表は、１つのグレイマッピングバージョンおよび１つのＡＩＣＯマッピングバージョンにおける距離の特性を示している（シンボルとそれ自身との間の自明な距離０を含む）。
Figure 2009503959
１６−ＱＡＭコンスタレーションのすべてのシンボルについて、特定のハミング距離を有するシンボル対の平方ユークリッド距離の発生頻度を数えて合計してある。従って、ハミング距離が０である場合は１６回生じ、なぜなら、１６−ＱＡＭコンスタレーションには１６個の相異なるシンボルが存在するためである。
コンスタレーションの再配置
（本出願の最初の部分において紹介したように）グレイマッピングのコンスタレーション再配置方式を使用して２つのバージョンを送信する場合において、シンボル対のそれぞれについて、両方のバージョンにおける距離を合成する。例えば、上の表から認識できるように、グレイマッピングの場合、ハミング距離が１である２個のシンボルの平方ユークリッド距離は、４Ｄまたは３６Ｄのいずれかである。両方のバージョンにおいてグレイマッピングを使用しているため、このことは第１および第２のバージョンについてあてはまり、従って、合成後の距離として生じうるのは、８Ｄ（＝４Ｄ＋４Ｄ）、４０Ｄ（＝４Ｄ＋３６Ｄ＝３６Ｄ＋４Ｄ）、７２Ｄ（＝３６Ｄ＋３６Ｄ）のいずれかである。しかしながら、グレイマッピングの場合のコンスタレーション再配置コンセプトを詳しく検討してみると、２つのバージョンを使用したときの生じうる合成距離は、８Ｄまたは４０Ｄのいずれかだけである。すべてのハミング距離について、すべてのシンボル対について両方のバージョンにおける距離を合成した結果としての距離特性は、次の表に示したとおりになる。
Figure 2009503959
上の表から認識できるように、グレイマッピングのコンスタレーション再配置方式を使用する場合、特定のハミング距離に対する結果としての平方ユークリッド距離がいくつか存在することがあるため、一義的な距離分布が存在しない。しかしながら、後から説明するようにＡＩＣＯマッピングを使用する場合、以下の一連のコンスタレーション再配置規則を使用するＡＩＣＯコンスタレーションの２つのバージョンを合成するとき、一義的な距離分布が可能である。
１．第１のバージョンにおいてハミング距離が１であり、
ａ）平方ユークリッド距離が４Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が１６Ｄである。
ｂ）平方ユークリッド距離が１６Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が４Ｄである。
２．第１のバージョンにおいてハミング距離が２であり、
ａ）平方ユークリッド距離が４Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が３６Ｄである。
ｂ）平方ユークリッド距離が３６Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が４Ｄである。
ｃ）平方ユークリッド距離が８Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が３２Ｄである。
ｄ）平方ユークリッド距離が３２Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が８Ｄである。
ｅ）平方ユークリッド距離が２０Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が２０Ｄである。
３．第１のバージョンにおいてハミング距離が３であり、
ａ）平方ユークリッド距離が８Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が５２Ｄである。
ｂ）平方ユークリッド距離が５２Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が８Ｄである。
ｃ）平方ユークリッド距離が２０Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が４０Ｄである。
ｄ）平方ユークリッド距離が４０Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が２０Ｄである。
４．第１のバージョンにおいてハミング距離が４であり、
ａ）平方ユークリッド距離が８Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が７２Ｄである。
ｂ）平方ユークリッド距離が７２Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が８Ｄである。
ｃ）平方ユークリッド距離が４０Ｄである２個の変調シンボルは、第２のバージョンにおいて平方ユークリッド距離が４０Ｄである。
本文書においては、上記の規則に従う、互いに関連するＡＩＣＯ（またはグレイ）マッピングの２つのバージョンを、ＡＩＣＯ（またはグレイ）ダイバーシチ配置マッピングまたはＡＩＣＯ（またはグレイ）ダイバーシチ配置バージョンと称する。ダイバーシチ配置バージョンにおいて、上記の規則に従ってシンボルがどのように再配置されるかを表したグラフィック表現を、以下では「再配置パターン」と称する。
これらの規則に従う再配置は以下の特性を持つ。
１．第１のバージョンにおいて２個の最も近い隣接シンボルを有する、１６−ＱＡＭコンスタレーションの変調シンボルは、第２のバージョンにおいて４個の最も近い隣接シンボルを持つように再配置される。
２．第１のバージョンにおいて３個の最も近い隣接シンボルを有する、１６−ＱＡＭコンスタレーションの変調シンボルは、第２のバージョンにおいて３個の最も近い隣接シンボルを持つように再配置される。
３．第１のバージョンにおいて４個の最も近い隣接シンボルを有する、１６−ＱＡＭコンスタレーションの変調シンボルは、第２のバージョンにおいて２個の最も近い隣接シンボルを持つように再配置される。
４．第１のバージョンにおいて、複素シンボルのコンスタレーションの同じ象限内に位置している、２つの最も近い隣接シンボルを有する変調シンボルと、４つの最も近い隣接シンボルを有する変調シンボルは、第２のバージョンにおいて反対の象限内に位置している。
例示的な再配置パターンは、２つの信号点が第１のバージョンと第２のバージョンの間で、例えば図１９に示した例のようにそれぞれの位置が入れ替わるパターンとすることができる。図１９において、４個の変調シンボルは、再配置後のコンスタレーションにおいてそれぞれの位置が変わらない、すなわち、自身と位置が入れ替わる。あるいは、再配置パターンは図１７に示したような方向性（directional）とすることができる。
第１および第２の送信用のＡＩＣＯ １６−ＱＡＭコンスタレーションの２つのダイバーシチ配置バージョンとして、上に定義した再配置規則に従うバージョンを使用すると、コンスタレーションが正反対性を持つため、再配置パターンが原点に対して対称であることに気付く。
コンピュータを利用しての探索により、上記の一連の再配置規則から８つの異なる可能な再配置パターンが見つかった。図１７〜図２４は、これらのパターンを示している。図１７〜図２４における矢印は、各矢印の起点にあるシンボルが、ＡＩＣＯ １６−ＱＡＭコンスタレーションの第１のバージョンにおいて、ある元のデータワードに対して送信される場合に、その同じデータワードに対して第２の再配置されたバージョンにおいてＡＩＣＯ １６−ＱＡＭコンスタレーションのどのシンボルが送信されるかを示している。これらの８つの例示的な使用可能パターンのそれぞれは、上に定義した再配置の特性の必要条件を満たす。従って、これらの８つの使用可能パターンは、パフォーマンスの観点において同等である。
次の表は、２つのグレイバージョンと２つのＡＩＣＯバージョンの場合について、２つのダイバーシチ配置バージョンにおける距離を合成したときの結果をまとめてある。
Figure 2009503959
上の表は、１６−ＱＡＭコンスタレーションのすべての信号点について、第１および第２のコンスタレーションバージョンにおける、特定のハミング距離を有するシンボル対の平方ユークリッド距離の発生頻度を数えて合計したものである。
提案する構造の恩恵は、モンテカルロ式の数値シミュレーションによって証明された。図１６に示したシミュレーション結果は、異なるコンスタレーションによってデータワードを２回送信する方式を使用する場合として、グレイマッピングおよびＡＩＣＯマッピングを使用し、符号化されていない信号を加法的白色ガウス雑音（ＡＷＧＮ）環境において用いた場合のビット誤り率パフォーマンスの比較を示している。この図に示した結果は、変調シンボルの各ビットに対して極めて単純な単段ＬＬＲ計算器を適用した後、ダイバーシチ送信／受信における対応するビットのＬＬＲを合成し、その結果としての合成後のＬＬＲの符号に応じた硬判定によって得られたものである。
次の表は、上述したように４つのグレイコンスタレーションマッピングと４つのＡＩＣＯコンスタレーションバージョンとを使用するダイバーシチ送信の場合の距離の統計値の例を示している。
Figure 2009503959
 本文書に示したいくつかの距離特性表には、２個の変調シンボルの間の異なるハミング距離に対して特定の平方ユークリッド距離が生じる頻度を示してある。このため、すべての信号点に対するすべての信号点の差を評価してある。従って、合計で１６×１６＝２５６個の距離値が存在し、この２５６という値は、リストされている頻度すべてを合計することによっても得られる。信号点とそれ自身との間のハミング距離および平方ユークリッド距離はいずれも０であり、コンスタレーションには合計で１６個の相異なる変調シンボルが存在するため、ユークリッド距離およびハミング距離の値０は、正確に１６回得られる。同様に、頻度の合計は、ハミング距離が１である場合には必ず６４であり、ハミング距離が２である場合には必ず９６であり、ハミング距離が３である場合には必ず６４であり、ハミング距離が４である場合には必ず１６である。
ビットの再配置
例えば図２５のようなシステムにおいては、ダイバーシチ再配置の効果は、４個のビットと、変調シンボルを表す対応する複素数との間の複数の異なるマッピング規則を使用することによって達成することができる。複素数ｓが、形式、
Figure 2009503959
 によって表されるものとすると（ｊは虚数単位（−１の平方根）、ｘは実部、ｙは虚部）、マッピングユニットは、４個のビット（ｉ１，ｑ１，ｉ２，ｑ２）と複素シンボルｓとの間の関係を提供する。これらのビット（ｉ１，ｑ１，ｉ２，ｑ２）を、以下では「マッピングユニットに入力される４連ビット」と称する。
図から理解できるように、ソースビット（αβγδ）と、マッピングユニットに入力される４連ビットとの間の関係はいずれも同じであり、従って、入力ビット（ｉ１，ｑ１，ｉ２，ｑ２）は、いずれのマッピングユニットにおいても同じである。再配置ダイバーシチの効果を達成するためには、入力されるビットと出力される複素シンボルとの間の複数の関係が互いに異なっていなければならない。２つの異なるマッピングユニットを実施することなくダイバーシチ再配置の効果を達成する目的で、本発明は、ソースビットと、マッピングユニットに入力されるビットとの間の関係を修正することを提案する。言い換えれば、マッピングの前に４連ビットの中でビットを再配置する、すなわち並べ替える。図２７は、この解決方法の例を示している。ソースビットは２本のブランチを通り、第２のブランチにおいてソースビットが並べ替えユニット２７０１によって修正される。次いで、選択器２７０２によってワードを多重化してマッパー／変調器２７０３に入力し、マッパー／変調器２７０３が、データ源からの４ビットのソースワードのそれぞれに対して２つのシンボルを効率的に生成する。マッパー／変調器の出力は、送信手段２７０４に入力されるベースバンド信号とすることができる。２つの送信シンボルにマッピングできるように４連ビットを複製するには、ワード反復器２７０５を使用することができる。ワード反復器２７０５と選択器２７０２との間の同期は、制御ユニット２７０６によって得ることができる。
得られた２つの送信シンボルは、図２８に示したようにデマルチプレクサ２８０３によって２つの送信チャネル２８０１および２８０２（例：２本の異なるアンテナブランチ）に逆多重化することができ、結果として、適切な受信器によって利用することのできるＡＩＣＯ再配置ダイバーシチの効果が得られる。あるいは、図２９に示したように、マッパー２９０３が、両方の４連ビットを（同じマッピングに従って）送信シンボルに同時にマッピングできるように、２つの入力と２つの出力とを有することができる。両方のシンボルを個別の送信器（図示していない）から送信する場合、一方の送信器が第１のシンボルを送信し、さらに、第１の４連データビットを第２の送信器に送る。第２の送信器は、並べ替えと、該当する場合にはビット反転とを実行して第２の４連データビットを得て、それを第２のシンボルにマッピングした後に送信する。この場合、２つの個別のマッパーを使用することができる。
第２のブランチにおいては、ソースビットとマッピングユニットに入力されるビットとの間の関係が並べ替えユニットの動作によって修正され、以下ではこの動作についてさらに詳しく説明する。
並べ替えユニットの必要な特性を定義するときには、４連ビットから変調シンボルへの２種類のＡＩＣＯマッピングが存在することに注意しなければならない。図７ａおよび図７ｂのマッピングは、列と行の間に、ある対称性を持つ。
外側の両列では、ビット値の組合せとして、列を選択するビットの両方が同じ値を持つ。例えば、図７ａにおいて、左側の外側列についてはｉ１およびｉ２の両方が０であり、右側の外側列についてはｉ１およびｉ２の両方が１である。同様に、外側の両行は、ビット値の組合せとして、行を選択するビットの両方が同じ値を持つ。図７ａにおいて、上側の行についてはｑ１およびｑ２の両方が０であり、下側の行についてはｑ１およびｑ２の両方が１である。
図７ｂに示したように、外側の列において、列を選択する両ビットの値が異なり、外側の行において、行を選択する両ビットの値が異なるマッピングも、この対称性の特性を有する。
逆に、外側の列において、列を選択する両ビットの値が同じであり、外側の行において、行を選択する両ビットの値が異なるマッピングと、外側の列において、列を選択する両ビットの値が異なり、外側の行において、行を選択する両ビットの値が同じであるマッピングは、この対称性の特性を持たない。図７ｃおよび図７ｄは、そのようなＡＩＣＯマッピングの例を示している。
次に、必要な動作について図８〜図１１を参照しながら開示する。これらの図は、４連ビットのうちの特定のビットにより、その論理値に応じて選択される領域を示している。図から認識できるように、２つのビットは連続する領域を選択し（図８および図９）、２つのビットは連続していない領域を選択する（図１０および図１１）。図８および図１０における領域の特性から、対応するビットｉ１，ｉ２を「同相ビット」と称し、図９および図１１における領域に対応するビットｑ１，ｑ２を「直交ビット（co-phase bits）」と称する。明らかに、各シンボルに２つの同相ビットおよび２つの直交ビットが存在する。
図１７〜図２４における、上記に指定した再配置を達成するためには、第１の送信において、連続する領域のいずれかを選択する位置において送信されるビットを、第２の送信用に、連続していない領域のいずれかを選択する位置にシフトし、かつ、この逆にシフトしなければならない。さらに、オプションとして、行を選択するビットと、列を選択するビットとを交換する、およびこの逆に交換することができる。
さらに、場合によっては、４連ビットのうちのサブセットを反転させなければならない。この反転の規則は、上述したようにマッピングが行と列の間の対称性を示すかに依存する。この理由は、非対称性の場合、行を選択するビットと列を選択するビットとの間で交換することにより、列を選択する１つのビットと行を選択する１つのビットとを反転させることと同等の追加のビット反転効果が本質的に生じるためである。
対称性の場合（例：図７ａまたは図７ｂのマッピング）には、ただ１つの同相ビットとただ１つの直交ビットとを反転させなければならない。この反転は、並べ替えの前、または並べ替えの後に実施することができる。どちらの代替形態においても、同じセットの再配置が得られる。このビット反転により、外側の列／行が内側の列／行とが交換され、これにより、４つの最も近い隣接シンボルを持つシンボルと、２つの最も近い隣接シンボルを持つシンボルとが交換される。連続する領域を選択するビットと連続していない領域を選択するビットとの間での並べ替えについては、これにより、マッピングに応じて、内側の列がいずれも内側の行と交換される、または外側の列がいずれも外側の行と交換される。この交換の効果として、第１のバージョンにおいて変調状態の複素コンスタレーションの同じ象限内にあるシンボル対の両方のシンボルが３つの最も近い隣接シンボルを持つ、あるいは、一方のシンボルが２つの最も近い隣接シンボルを持ち他方のシンボルが４つの最も近い隣接シンボルを持つ場合、これらのシンボル対は、再配置後の各バージョンにおいて互いに反対の象限にマッピングされる。
非対称性の場合（例：図７ｃまたは図７ｄ）においては、並べ替えによって、行を選択するビットと列を選択するビットとが交換されないならば、すなわち第１の４連ビットにおいて行を選択するビットの両方が第２の４連ビットにおいて行を選択する位置にシフトされ、かつ第１の４連ビットにおいて列を選択するビットの両方が第２の４連ビットにおいて列を選択する位置にシフトされるならば、ただ１つの同相ビットとただ１つの直交ビットとを反転させなければならない。行を選択するビットが列を選択するビットと交換されるならば、すなわち行を選択するビットの両方が列を選択する位置にシフトされ、かつ列を選択するビットの両方が行を選択する位置にシフトされるならば、追加のビット反転は必須ではない。しかしながら、ビットを反転させる場合、列を選択するビットの両方、または行を選択するビットの両方、またはすべてのビットを同時に反転させなければならない。
以下では、一般性を失うことなく、第１のバージョンにおけるソースビットα，β，γ，δが、マッパーの入力におけるビットｉ１，ｑ１，ｉ２，ｑ２に以下のように対応するものと想定する。
α←→ｉ１
β←→ｑ１
γ←→ｉ２
δ←→ｑ２
この場合、以下の４つの表は、対称性の場合と非対称性の場合における可能な対応関係を示している。
どのビットを反転させるかに関してと、第１のバージョンにおける同相ビットが第２のバージョンにおいても同相ビットであるか否かに関しては、ある程度の自由度がある。従って、問題のソリューションがいくつか存在し、これらは、ダイバーシチ再配置の効果の達成に関する限り、特性的に同等である。完全な説明とするため、すべてのソリューションを図２６にグラフィカルに表してある。例えば図７ａにおけるように、外側の行を選択するビットが同じ値を持ち、外側の列を選択するビットが同じ値を持つ対称性のマッピングの場合、対応する関係は以下のとおりである。
Figure 2009503959
 例えば図７ｂにおけるように、内側の行を選択するビットが同じ値を持ち、内側の列を選択するビットが同じ値を持つ対称性のマッピングの場合、対応する関係は以下のとおりである。
Figure 2009503959
 どちらの対称性の場合も、並べ替え動作および反転動作は同じであるが、特定の並べ替えおよび反転によって、図１７〜図２４に示したうちのどの再配置効果が生じるかが異なる。
例えば図７ｃに示したように、内側の行を選択するビットが同じ値を持ち、内側の列を選択するビットが異なる値を持つ非対称性のマッピングの場合、並べ替えおよび反転の以下の組合せが可能である。
Figure 2009503959
 例えば図７ｄに示したように、内側の行を選択するビットが異なる値を持ち、内側の列を選択するビットが同じ値を持つ非対称性のマッピングの場合、並べ替えおよび反転の以下の組合せが可能である。
Figure 2009503959
 どちらの非対称性の場合にも、並べ替え動作および反転動作は同じであるが、特定の並べ替えおよび反転によって、図１７〜図２４に示したうちのどの再配置効果が生じるかが異なる。
３つ以上のバージョン（同じビットα，β，γ，δの３回以上の送信）が要求される場合、第３のバージョンは、第１のバージョンまたは第２のバージョンとの特殊な関係を持つ必要はない。しかしながら、第３のバージョンおよび第４のバージョンにおけるビットの間の関係は、上に示したものと同じ規則に従うべきである。しかしながら、重要な点として、第１のバージョンと第２のバージョンとの間の関係は、第３のバージョンと第４のバージョンとの間の関係と同じでなくてもよい。
ここまでの説明では、図１に示したように１６−ＱＡＭコンスタレーションを表現するのに、ＡＩＣＯマッピングの実軸および虚軸に基づいていることが、当業者には明らかであろう。例えば図２に示したような回転したコンスタレーションを考慮する場合、直交軸も同様に回転させなければならない。具体的には、ここまでの説明において使用した用語「行」および「列」は、それぞれ、回転した「行」および回転した「列」と解釈する必要がある。
図３０は、送信器側における本方法のステップ群を要約したものであり、この方法は、例えば、図２７〜図２９におけるマッパー／変調器ユニット２７０３または２９０３と連動して並べ替えユニット２７０１において使用することができる。Ｓ３００１において、同じ装置内から、または別の装置から、第１の４連データビットを受け取る。Ｓ３００２において、上に詳しく指定した特性の定義済みの並べ替えを実行する。Ｓ３００３においては、並べ替えによって、行を選択するビットと列を選択するビットとが交換されるか否かを問い合わせる。交換されない場合、Ｓ３００４において、列によって形成されている領域を選択するただ１つのビットと、行によって形成されている領域を選択するただ１つのビットとを反転させる。Ｓ３００３に戻って、「ＹＥＳ」の場合、Ｓ３００５〜Ｓ３００７において、定義済みのマッピングが、変調状態の複素コンスタレーションの外側の列において、列を選択する両方のビットが同じ値を持つマッピングであるかと、外側の行において、行を選択する両方のビットが同じ値を持つマッピングであるかとを問い合わせる。いずれも「ＹＥＳ」である、またはいずれも「ＮＯ」である場合、本方法は、上述したＳ３００４から続行する。一方が「ＹＥＳ」であり他方が「ＮＯ」である場合、Ｓ３００８において、列を選択する両方のビットを反転させる、または行を選択する両方のビットを反転させる、またはすべてのビットを反転させる、またはビットを反転させない。最後に、Ｓ３００９において、このようにして第１の４連データビットから得られた第２の４連データビットを、定義済みのＡＩＣＯマッピングに従って変調シンボルにマッピングする。
本発明の利点を利用するには、同じ第１の４連データビットに対応する複数の送信されたシンボルを、４個のデータビットの値の検出精度が向上するように、受信時に合成する。
データワードの中の個々のビットに関連付けられるメトリックは、受信器装置の方式に応じて異なる定義および異なる値範囲を持つことができる。例えば、軟判定を使用して復号化を実行する場合、メトリックは、個々のデータビットの論理値が０または１である確率を示す１つ以上の尤度値とすることができる。この目的の場合、メトリックは、例えば、次式によって定義される対数尤度比（ＬＬＲ）とすることができる。
Figure 2009503959
 この式において、ｐ（ｘｉ＝１）は、ビットｘｉが論理値１に等しい確率であり、ｐ（ｘｉ＝０）は、ビットｘｉが論理値０に等しい確率である。このように、ＬＬＲの符号がビットｘｉの論理値を直接示し、ＬＬＲの絶対値が、その決定の確からしさを示す。受信装置においてＬＬＲを用いるときには、例えば、データビット対のデータビットのＬＬＲを単純に加えることによって、データビット対（２つのダイバーシチブランチによるデータビットとその反復）から再構築後のデータビットを再構築することができ、再構築後のデータビットの論理値は、ＬＬＲの合計の符号に基づいて決定することができる。
図３１は、受信したシンボルからデータビットストリームを再構築する構造を示している。すべてのアンテナと、ＲＦおよびＩＦ回路は、２つの送信シンボルを受信する受信手段３１０１にまとめてある。本発明は無線送信に限定されないため、ツイストペアケーブル、同軸ケーブル、または光ファイバからシンボルを受信することもでき、その場合には受信手段３１０１を適切に適合させる。尤度計算ユニット３１０２は、４連尤度値（シンボルを構成している受信データビットのそれぞれに対して１つの尤度値）を求める。この計算では、定義済みのＡＩＣＯマッピングを考慮する。第２および第３以上のシンボルのデータビットは並べ替えられており場合によっては一部が反転されているため、４連ビット内の同じ位置からの尤度値を直接的に合成することはできない。代わりに、第２の受信シンボルから得られる第２の４連ビットの中の尤度値に対して、並べ替えユニット３１０３において特定の並べ替えおよび修正を行わなければならない。この並べ替えおよび修正は、送信器において（例：ユニット２７０１において）使用されているデータビットの並べ替えおよび反転に相補的な（complementary to）ものでなければならない。並べ替え規則は対称性であるため、尤度値に使用可能な並べ替えは、データビットについて上述した規則と同じ規則に従う。ビット反転の代わりに、相補値（complementary value）が得られるように尤度値を修正しなければならない。例えば、尤度値が、受信ビットの値が「１」である尤度を表しており、各データビットがマッピングの前に反転されていることが既知である場合、その尤度値を、ビット値「０」の各尤度値に置き換えなければならない。ＬＬＲの場合、この結果を得るためには符号を反転させなければならない。尤度値が線形確率である場合、ビットの値が「０」であることの尤度値ｐ０は１−ｐ１である（ｐ１はビットの値が「１」である確率）。尤度値の修正は、並べ替えの前または後に行うことができる。しかしながら、目的の結果を得るために並べ替えの後に修正しなければならないのは、４連ビット内の位置のうち、並べ替えの前の位置とは異なる位置の尤度値であることが理解されるであろう。
正しい並べ替えおよび修正の後、同じデータビットに関連する尤度値は、各４連尤度値において同じ位置にある。従って、合成器／検出器３１０４において同じ位置からの尤度値を合成することによって、ビットの値を検出することが可能であり、合成器／検出器３１０４は、正しく検出した時点で、さらに処理できるように元の４連データビットを出力する。
送信器において追加のＦＥＣ符号化段を使用しており、受信器において追加のＦＥＣ復号化段を使用しているシステムでは、合成器／検出器３１０４は、適切な尤度値を合成し、ビット値の硬判定を実行せずにこれらを出力に転送するのみであることが好ましい。
制御ユニット３１０５は、第１の４連尤度値が合成器／検出器３１０４に直接入力され、第２の４連尤度値が並べ替えユニット３１０３を経てルーティングされるように、および同じシンボルに対する４連尤度値のみが合成されるように、適切にデマルチプレクサ３１０６と合成器／検出器３１０４とを制御する。
図３２に示したように、第１および第２のシンボルを異なる送信チャネル３２０１，３２０２から受信することができる。この場合、制御ユニット３１０５は、さらにマルチプレクサ３２０３をデマルチプレクサ３１０６と同期させながら制御する。あるいは、図３３に示したように、２つの入力と２つの出力とを有する尤度計算ユニット３３０２を使用して、両方のシンボルを同時に処理することができる。両方のシンボルを異なるエンティティにおいて受信する場合、一方のエンティティは、受信チャネル２のための受信手段と、個別の尤度計算ユニットと、上述したような並べ替えユニットとを備えていることができる。そのような装置は、４連尤度値を、個別の装置の中に配置されている合成器に送ることができる。さらに別の方法でユニットを複数の装置に分けることも可能である。
受信装置において硬判定を用いるときには、メトリックは各データビットの論理値を直接示すことができる。さらに、この場合、（送信された）データビットストリームを再構築するためデータビット対を合成するステップでは、ビット対のデータビットのメトリックを単純に加算することができる。さらに、軟判定の使用と組み合わせる、すなわち、データビット対のデータビットの論理値を合計する前に、各論理値を検出するときの確からしさを示す確率値を使用して論理値に加重することも可能である。
本発明の別の実施形態は、上述したさまざまな実施形態をハードウェアおよびソフトウェアを使用して実施することに関する。上述したさまざまな方法と、上述したさまざまな論理ブロック、モジュール、あるいは回路は、コンピューティングデバイスを使用して、例えば、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはその他のプログラマブルロジックデバイスを使用して、実施または実行できることを認識されたい。さらに、本発明のさまざまな実施形態は、これらのデバイスの組合せによって実行する、あるいは具体化することもできる。
さらに、本発明のさまざまな実施形態は、プロセッサによって実行されるソフトウェアモジュールによって実施する、あるいはハードウェアに直接実装することもできる。また、ソフトウェアモジュールとハードウェア実装とを組み合わせることも可能である。ソフトウェアモジュールは、任意の種類のコンピュータ可読媒体（例：ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、レジスタ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ）に格納することができる。
本発明のさまざまな実施形態は、１６−ＱＡＭおよび送信ダイバーシチを使用するデジタルデータ送信システムにおいて送信されるデータの物理的なビット信頼性を有利に向上させる。さらなる利点として、この向上は、さらなる送信を行うことなく、かつ送信チャネル自体（すなわち帯域幅、送信パワーなど）を変更することなく達成されるため、送信効率が維持される。もう１つの利点として、本方法は非常に単純なビット操作によって実施することができ、従って、要求される処理パワーの増大は非常にわずかである。
本発明の可能な用途としては、移動通信システム、衛星通信、有線デジタル加入者回線用のモデムが挙げられる（ただしこれらに限定されない）。
本発明について、本発明に従って構築される実施形態に関連して説明してきたが、上記の教示内容に鑑み、本発明の概念および意図した範囲から逸脱することなく請求項の範囲の中で、本発明のさまざまな修正、変更、および改良を行うことができることが、当業者には明らかであろう。さらに、本明細書では、本明細書に説明する本発明が不必要にあいまいになることがないように、この技術分野における通常の技能を有する者が精通していると考えられる技術領域については説明していない。従って、本発明は特定の説明上の実施形態によって限定されるのではなく、請求項の範囲によってのみ限定されることを理解されたい。
平方１６−ＱＡＭの変調状態を示している。 回転した１６−ＱＡＭコンスタレーションの例を示している。 変調状態の間のユークリッド距離を示している。 １６−ＱＡＭ変調状態の隣接関係を示している。 ＡＩＣＯマッピング原理を使用したときの、１６−ＱＡＭコンスタレーションのコンスタレーションシンボル間に生じるハミング距離および平方ユークリッド距離を１次元について示している。 ＡＩＣＯマッピング原理を使用したときの、１６−ＱＡＭコンスタレーションのコンスタレーションシンボル間に生じるハミング距離および平方ユークリッド距離を１次元について示している。 ＡＩＣＯマッピング原理を使用したときの、ワードからコンスタレーション信号点へのマッピングの４つの例を示している。 ＡＩＣＯマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの例示的な領域マッピングを示している。 ＡＩＣＯマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの例示的な領域マッピングを示している。 ＡＩＣＯマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの例示的な領域マッピングを示している。 ＡＩＣＯマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの例示的な領域マッピングを示している。 グレイマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの領域マッピングを示している。 グレイマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの領域マッピングを示している。 グレイマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの領域マッピングを示している。 グレイマッピングを使用したときの、方形１６−ＱＡＭコンスタレーションにおける４個の構成ビット（データワード）から各シンボルへの領域マッピングを示している。 グレイ１６−ＱＡＭマッピングとＡＩＣＯ １６−ＱＡＭマッピングについて、１つの元のマッピングバージョンと１つの再配置マッピングバージョンとを使用し、加法的白色ガウス雑音（ＡＷＧＮ）環境において符号化せずに送信した場合のモンテカルロシミュレーションの結果を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 指定した再配置規則を満たす８つの再配置関係を示している。 ２つのブランチを使用する送信アンテナダイバーシチのための送信装置構造の例示的なブロック図を示している。 並べ替えユニットの内部構造を示している。 例示的な送信器の構造を示している。 例示的な送信器の構造を示している。 例示的な送信器の構造を示している。 開示した方法のステップ群の流れ図を示している。 例示的な受信器の構造を示している。 例示的な受信器の構造を示している。 例示的な受信器の構造を示している。

Claims (30)

  1. １６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデータ送信システムにおいて４連データビットを修正する方法であって、前記１６−ＱＡＭにおいては、４連データビットが、前記４連ビット内の前記ビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされ、ビット値の組合せから複素変調状態への前記定義済みのマッピングにおいて、４連データビットにおける４個のビットが、
    ｉ）前記４個のビットの位置のうち最初の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、
    ｉｉ）前記４個のビットの位置のうち２番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、
    ｉｉｉ）前記４個のビットの位置のうち３番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、
    ｉｖ）前記４個のビットの位置のうち４番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、
    ように、変調シンボルにマッピングされ、
    前記方法が、
    ａ）第１の４連データビットを受け取るステップと、
    ｂ）前記第１の４連データビットの中でデータビットの定義済みの並べ替えを実行して第２の４連データビットを得るステップであって、前記第１の４連ビットにおける位置のうち、連続するシンボル領域を選択する位置からのビットが、前記第２の４連ビットにおいて、連続しないシンボル領域を選択する位置にシフトされ、前記第１の４連ビットにおける位置のうち、連続しないシンボル領域を選択する位置からのビットが、前記第２の４連ビットにおいて、連続するシンボル領域を選択する位置にシフトされる、前記ステップと、
    ｃ）前記第２の４連ビットからのデータビットを、前記４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への前記定義済みのマッピングに従って変調シンボルにマッピングするステップと、
    を含んでいる、方法。
  2. データビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択するビットの両方が前記第２の４連ビットにおいて行を選択する位置にシフトされる、または、前記第１の４連ビットにおいて行を選択するビットの両方が前記第２の４連ビットにおいて列を選択する位置にシフトされる、請求項１記載の方法。
  3. ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて行を選択する位置にシフトされる場合に、
    ステップｃ）の前に、
    ｄ）列によって形成されている領域を選択するただ１つのビットを反転させ、行によって形成されている領域を選択するただ１つのビットを反転させるステップ、
    をさらに含んでいる、請求項２記載の方法。
  4. ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて列を選択する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合に、
    ステップｃ）の前に、
    ｄ）列によって形成されている領域を選択するただ１つのビットを反転させ、行によって形成されている領域を選択するただ１つのビットを反転させるステップ、
    をさらに含んでいる、請求項２または請求項３記載の方法。
  5. ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて列を選択する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合に、
    ステップｃ）の前に、
    ｅ）列によって形成されている領域を選択する２つのビットを反転させる、または、行によって形成されている領域を選択する２つのビットを反転させる、または４個のビットのすべてを反転させるステップ、
    をさらに含んでいる、請求項２から請求項４のいずれかに記載の方法。
  6. 前記第１の４連データビットを前記定義済みのマッピングに従って第１の変調シンボルにマッピングするステップと、
    前記第１の変調シンボルと前記第２の変調シンボルとを送信するステップであって、前記第１の変調シンボルの前記送信と、前記第２の変調シンボルの前記送信とが、物理チャネル、送信媒体、送信周波数、送信時間、送信符号、送信波の極性、アンテナの位置、のうちの少なくとも１つにおいて異なっている、前記ステップと、
    をさらに含んでいる、請求項１から請求項５のいずれかに記載の方法。
  7. 命令を格納しているコンピュータ可読記憶媒体であって、前記命令が、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデジタルデータ送信器システムの少なくとも１つのプロセッサにおいて実行されたとき、それに起因して、前記送信器システムが、請求項１から請求項６のいずれかに記載の方法を実行する、コンピュータ可読媒体。
  8. １６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用するデータ送信システムにおいて４連データビットを修正する装置であって、前記１６−ＱＡＭにおいては、４連データビットが、前記４連ビット内の前記ビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされ、ビット値の組合せから複素変調状態への前記定義済みのマッピングにおいて、４連データビットにおける４個のビットが、
    ｉ）前記４個のビットの位置のうち最初の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、
    ｉｉ）前記４個のビットの位置のうち２番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、
    ｉｉｉ）前記４個のビットの位置のうち３番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、
    ｉｖ）前記４個のビットの位置のうち４番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、
    ように、変調シンボルにマッピングされ、
    前記装置が、
    前記第１の４連データビットの中でデータビットの定義済みの並べ替えを実行して第２の４連データビットを得るように構成されている並べ替えユニットであって、前記第１の４連ビットにおける位置のうち、連続するシンボル領域を選択する位置からのビットが、前記第２の４連ビットにおいて、連続しないシンボル領域を選択する位置にシフトされ、前記第１の４連ビットにおける位置のうち、連続しないシンボル領域を選択する位置からのビットが、前記第２の４連ビットにおいて、連続するシンボル領域を選択する位置にシフトされる、前記並べ替えユニットと、
    前記第２の４連ビットからのデータビットを、前記４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への前記定義済みのマッピングに従って変調シンボルにマッピングするように構成されているマッパーと、
    を備えている、装置。
  9. 前記並べ替えユニットが、
    前記第１の４連ビットにおいて行を選択する両方のビットを、前記第２の４連ビットにおいて行を選択する位置にシフトし、前記第１の４連ビットにおいて列を選択する両方のビットを、前記第２の４連ビットにおいて列を選択する位置にシフトする、
    または、
    前記第１の４連ビットにおいて行を選択する両方のビットを、前記第２の４連ビットにおいて列を選択する位置にシフトし、前記第１の４連ビットにおいて列を選択する両方のビットを、前記第２の４連ビットにおいて行を選択する位置にシフトする、
    ようにさらに構成されている、請求項８に記載の装置。
  10. 前記並べ替えユニットが、
    ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて行を選択する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からの両方のビットが、前記第２の４連ビットにおいて列を選択する位置にシフトされる場合に、
    列によって形成されている領域を選択するただ１つのビットを反転させ、行によって形成されている領域を選択するただ１つのビットを反転させる、
    ようにさらに構成されている、請求項９記載の装置。
  11. 前記並べ替えユニットが、
    ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて列を選択する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からの両方のビットが、前記第２の４連ビットにおいて行を選択する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合に、
    列によって形成されている領域を選択するただ１つのビットを反転させ、行によって形成されている領域を選択するただ１つのビットを反転させる、
    ようにさらに構成されている、請求項９または請求項１０記載の装置。
  12. 前記並べ替えユニットが、
    ビットの前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からの両方のビットが、前記第２の４連ビットにおいて列を選択する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からの両方のビットが、前記第２の４連ビットにおいて行を選択する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合に、
    列によって形成されている領域を選択する２つのビットを反転させる、または、行によって形成されている領域を選択する２つのビットを反転させる、または、４個のビットのすべてを反転させる、
    ようにさらに構成されている、請求項９から請求項１１のいずれかに記載の装置。
  13. 前記マッパーが、前記第１の４連データビットを前記定義済みのマッピングに従って第１の変調シンボルにマッピングするようにさらに構成されており、
    前記装置が、
    前記第１の変調シンボルと前記第２の変調シンボルとを送信するように構成されている送信手段であって、前記第１の変調シンボルの前記送信と、前記第２の変調シンボルの前記送信とが、物理チャネル、送信媒体、送信周波数、送信時間、送信符号、送信波の極性、アンテナの位置、のうちの少なくとも１つにおいて異なっている、前記送信手段、
    をさらに備えている、
    請求項８から請求項１２のいずれかに記載の装置。
  14. １６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデータを受信するため、４連尤度値を修正する方法であって、前記１６−ＱＡＭにおいては、４連データビットが、前記４連ビット内の前記ビットの論理値および位置に従って、定義済みのマッピングに従って変調シンボルにマッピングされ、ビット値の組合せから複素変調状態への前記定義済みのマッピングにおいて、４連データビットにおける４個のビットが、
    ｉ）前記４個のビットの位置のうち最初の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、
    ｉｉ）前記４個のビットの位置のうち２番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、
    ｉｉｉ）前記４個のビットの位置のうち３番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、
    ｉｖ）前記４個のビットの位置のうち４番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、
    ように、変調シンボルにマッピングされ、
    前記方法が、
    ａ）前記４連ビットの中での前記データビットの定義済みの並べ替えによって第１の４連データビットから得られる第２の４連データビット、を表している第２のシンボルを受信するステップであって、一連の前記第２の４連ビットからのデータビットが、前記４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への前記定義済みのマッピングに従って変調シンボルにマッピングされている、前記ステップと、
    ｂ）前記受信した第２のシンボルから第２の４連尤度値を求めるステップであって、前記第２の４連尤度値における各尤度値が、前記第２の４連データビットにおける同じ位置を有するビットに対応する、前記ステップと、
    ｃ）前記第２の４連尤度値の中で前記尤度値の定義済みの並べ替えを実行して第３の４連尤度値を得るステップであって、前記第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置からの尤度値が、前記第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置にシフトされ、前記第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置からの尤度値が、前記第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置にシフトされる、前記ステップと、
    を含んでいる、方法。
  15. 尤度値の前記定義済みの並べ替えにおいて、
    前記第１の４連ビットにおいて行を選択するビットに対応する両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択するビットに対応する両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされる、
    または、
    前記第１の４連ビットにおいて行を選択するビットに対応する両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択するビットに対応する両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされる、
    請求項１４記載の方法。
  16. 尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択するビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択するビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされる場合、
    ステップｂ）の後に、
    ｄ）列によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正し、行によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正して、それぞれの相補尤度値を得るステップ、
    をさらに含んでいる、
    請求項１５記載の方法。
  17. 尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合、
    ステップｂ）の後に、
    ｄ）列によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正し、行によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正して、それぞれの相補尤度値を得るステップ、
    をさらに含んでいる、
    請求項１５または請求項１６記載の方法。
  18. 尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合、
    ステップｂ）の後に、
    ｅ）列によって形成されている領域を選択するビットに対応する２つの尤度値を修正する、または、行によって形成されている領域を選択するビットに対応する２つの尤度値を修正する、または、４つの尤度値のすべてを修正して、それぞれの相補尤度値を得るステップ、
    をさらに含んでいる、
    請求項１５から請求項１７のいずれかに記載の方法。
  19. 前記尤度値が線形確率を有し、１から元の各尤度値を減算することによって相補尤度値が得られる、請求項１４から請求項１８のいずれかに記載の方法。
  20. 前記尤度値が対数尤度比を有し、元の各尤度値の符号を反転させることによって相補尤度値が得られる、請求項１４〜１８のいずれか１項に記載の方法。
  21. ｆ）第１の４連データビットを表す第１のシンボルを受信するステップと、
    ｇ）前記受信した第１のシンボルから第１の４連尤度値を求めるステップであって、前記第１の４連尤度値における各尤度値が、前記第１の４連データビットにおける同じ位置を有するビットに対応する、前記ステップと、
    ｈ）前記第１および前記第３の４連尤度値の対応する位置からの尤度値を合成して、前記第１の４連データビットの値の合成を検出するステップと、
    をさらに含んでいる、請求項１４から請求項２０のいずれかに記載の方法。
  22. 命令を格納しているコンピュータ可読記憶媒体であって、前記命令が、１６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデジタルデータを受信するデジタルデータ受信器システムの少なくとも１つのプロセッサにおいて実行されたとき、それに起因して、前記受信器システムが、請求項１４〜２１のいずれか１項に記載の方法を実行する、コンピュータ可読媒体。
  23. １６個の異なる変調状態を有する直交振幅変調１６−ＱＡＭを使用して送信されるデジタルデータを受信するデジタル受信器システムであって、
    ａ）前記４連ビットの中での前記データビットの定義済みの並べ替えによって第１の４連データビットから得られる第２の４連データビット、を表している第２のシンボルを受信する受信手段であって、前記４連ビットからのデータビットが、前記４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への前記定義済みのマッピングに従って変調シンボルにマッピングされており、ビット値の組合せから複素変調状態への前記定義済みのマッピングにおいて、４連データビットにおける４個のビットが、
    ｉ）前記４個のビットの位置のうち最初の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２行によって形成されており、
    ｉｉ）前記４個のビットの位置のうち２番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続する領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続する領域のそれぞれが、互いに隣接している２列によって形成されており、
    ｉｉｉ）前記４個のビットの位置のうち３番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２行によって形成されており、
    ｉｖ）前記４個のビットの位置のうち４番目の位置におけるビットが、前記１６−ＱＡＭ変調状態の２つの連続していない領域のうちの一方を、その論理値に基づいて選択し、前記２つの連続していない領域のそれぞれが、互いに隣接していない２列によって形成されている、
    ように、変調シンボルにマッピングされる、
    前記受信手段と、
    ｂ）前記受信した第２のシンボルから第２の４連尤度値を求める尤度値計算ユニットであって、前記４連尤度値における各尤度値が、前記対応する４連データビットにおける同じ位置を有するビットに対応する、前記尤度値計算ユニットと、
    ｃ）前記第２の４連尤度値を受け取る入力と、出力とを有する並べ替えユニットであって、入力される４連尤度値の中で前記尤度値の定義済みの並べ替えを実行して第３の４連尤度値を得て出力するように構成されており、前記第２の４連ビットのうち複素変調状態の連続する領域を選択するビットに対応する位置からの尤度値が、前記第２の４連データビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置にシフトされ、前記第２の４連ビットのうち複素変調状態の連続していない領域を選択するビットに対応する位置からの尤度値が、前記第２の４連データビットのうち複素変調状態の連続する領域を選択するビットに対応する位置にシフトされる、前記並べ替えユニットと、
    を備えている、デジタル受信器システム。
  24. 前記並べ替えユニットが、
    前記第１の４連ビットにおいて行を選択するビットに対応する両方の尤度値を、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトし、前記第１の４連ビットにおいて列を選択するビットに対応する両方の尤度値を、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトする、
    または、
    前記第１の４連ビットにおいて行を選択するビットに対応する両方の尤度値を、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトし、前記第１の４連ビットにおいて列を選択するビットに対応する両方の尤度値を、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトする、
    ように、さらに構成されている、
    請求項２３記載のデジタル受信器システム。
  25. 前記並べ替えユニットが、
    尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択するビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択するビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされる場合に、
    列によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正し、行によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正して、それぞれの相補尤度値を得る、
    ように、さらに構成されている、
    請求項２４記載のデジタル受信器システム。
  26. 前記並べ替えユニットが、
    尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合に、
    列によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正し、行によって形成されている領域を選択するビットに対応するただ１つの尤度値を修正して、それぞれの相補尤度値を得る、
    ように、さらに構成されている、
    請求項２４または請求項２５記載のデジタル受信器システム。
  27. 前記並べ替えユニットが、
    尤度値の前記定義済みの並べ替えにおいて、前記第１の４連ビットにおいて行を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて列を選択するビットに対応する位置にシフトされ、前記第１の４連ビットにおいて列を選択する位置からのビットに対応する位置からの両方の尤度値が、前記第２の４連ビットにおいて行を選択するビットに対応する位置にシフトされ、
    かつ、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において同じ値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において異なる値を有するものである場合、
    または、
    前記定義済みのマッピングが、列によって形成されている領域を選択する両方のビットが、外側の列において異なる値を有し、行によって形成されている領域を選択する両方のビットが、外側の行において同じ値を有するものである場合に、
    列によって形成されている領域を選択するビットに対応する２つの尤度値を修正する、または、行によって形成されている領域を選択するビットに対応する２つの尤度値を修正する、または、４つの尤度値のすべてを修正して、それぞれの相補尤度値を得る、
    ように、さらに構成されている、
    請求項２４から請求項２６のいずれかに記載のデジタル受信器システム。
  28. 前記尤度値が線形確率を有し、
    前記並べ替えユニットが、１から元の各尤度値を減算することによって相補尤度値を得るように構成されている、
    請求項２３から請求項２７のいずれかに記載のデジタル受信器システム。
  29. 前記尤度値が対数尤度比を有し、
    前記並べ替えユニットが、元の各尤度値の符号を反転させることによって相補尤度値を得るように構成されている、
    請求項２３から請求項２７のいずれかに記載のデジタル受信器システム。
  30. 前記受信手段が、前記第１の４連データビットを表す第１のデータシンボルを受信するようにさらに構成されており、前記第１の４連ビットからのデータビットが、前記４連ビットにおけるそれらの位置に従って、ビット値の組合せから複素変調状態への前記定義済みのマッピングに従って前記第１の変調シンボルにマッピングされており、
    前記尤度値計算ユニットが、前記受信した第１のシンボルから第１の４連尤度値を求めるようにさらに構成されており、前記第１の４連尤度値における各尤度値が、前記対応する４連データビットにおける同じ位置を有するビットに対応しており、
    前記デジタル受信器システムが、少なくとも２つの入力を有する合成器であって、前記入力に供給される４連ビットの対応する位置からの尤度値を合成して、前記第１の４連データビットの値の合成を検出する、前記合成器、をさらに備えており、前記合成器の第１の入力が、前記第１の４連尤度値を受け取るように構成されており、前記合成器の第２の入力が、前記第３の４連尤度値を受け取るために前記並べ替えユニットの前記出力に接続されている、
    請求項２３から請求項２９のいずれかに記載のデジタル受信器システム。
JP2008523126A 2005-07-26 2005-07-26 Ａｉｃｏマッピングにおけるビット操作による再配置ダイバーシチ Expired - Fee Related JP4668319B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2005/008111 WO2007012339A1 (en) 2005-07-26 2005-07-26 Bit-operated rearrangement diversity for aico mapping

Publications (2)

Publication Number Publication Date
JP2009503959A true JP2009503959A (ja) 2009-01-29
JP4668319B2 JP4668319B2 (ja) 2011-04-13

Family

ID=36011016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008523126A Expired - Fee Related JP4668319B2 (ja) 2005-07-26 2005-07-26 Ａｉｃｏマッピングにおけるビット操作による再配置ダイバーシチ

Country Status (6)

Country Link
US (1) US7957482B2 (ja)
EP (1) EP1908244B1 (ja)
JP (1) JP4668319B2 (ja)
CN (1) CN101228761B (ja)
AT (1) ATE553580T1 (ja)
WO (1) WO2007012339A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553811B2 (en) 2009-06-03 2013-10-08 Nec Corporation Likelihood value calculation device, likelihood value calculation method, and radio system
JP7469365B2 (ja) 2016-05-12 2024-04-16 インターデイジタル パテント ホールディングス インコーポレイテッド ミリ波の変調およびプリアンブル設計のための方法および装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565001B2 (en) * 2007-06-01 2017-02-07 Texas Instruments Incorporated Guard subcarrier placement in an OFDM symbol used for synchronization
FR2927754B1 (fr) * 2008-02-19 2010-03-26 Get Enst Bretagne Groupe Des E Procede de transmission, dispositif, produit programme d'ordinateur et signal correspondants.
KR100963410B1 (ko) * 2008-03-11 2010-06-14 한국전자통신연구원 릴레이 시스템에서 신호점 재배열 또는 중첩 변조를 기반으로 하는 협력 수신 다이버시티 장치 및 방법
CN101453221B (zh) * 2008-11-28 2012-02-08 西安电子科技大学 基于比特交织编码调制系统的映射器及其映射方法
EP2366239B1 (en) * 2008-12-17 2013-03-27 Telefonaktiebolaget L M Ericsson (publ) Handling discontinuous transmission indication bits
CN101753256B (zh) * 2008-12-22 2013-09-11 中兴通讯股份有限公司 星座图映射方法和装置
ES2376686B1 (es) * 2009-06-30 2013-01-29 Vodafone España S.A.U. Método y sistema para reducir el consumo de potencia en redes móviles.
WO2011068119A1 (ja) * 2009-12-01 2011-06-09 日本電気株式会社 データ伝送方法、データ受信方法、データ変調装置及びデータ復調装置
JP5052639B2 (ja) * 2010-03-31 2012-10-17 株式会社東芝 送信装置および受信装置
AU2011203186A1 (en) 2010-07-01 2012-01-19 Aristocrat Technologies Australia Pty Limited A method of gaming, a gaming system, and a game controller
WO2012112872A1 (en) 2011-02-17 2012-08-23 Massachusetts Institute Of Technology Rateless and rated coding using spinal codes
KR20120132994A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 소프트 디맵핑 장치 및 방법
KR20130001013A (ko) * 2011-06-24 2013-01-03 삼성전자주식회사 통신 시스템의 데이터 송수신 방법 및 장치
US9160399B2 (en) 2012-05-24 2015-10-13 Massachusetts Institute Of Technology System and apparatus for decoding tree-based messages
US9325427B1 (en) 2012-10-31 2016-04-26 Ciena Corporation Maximum likelihood decoding
KR101995804B1 (ko) * 2013-01-28 2019-07-03 삼성전자주식회사 무선 통신 시스템에서 시간-직각 진폭 변조를 지원하기 위한 방법 및 장치
EP2807777B1 (en) * 2013-04-04 2016-01-20 Huawei Technologies Co., Ltd. Methods and nodes in a wireless communication network for joint iterative detection/estimation
US9112653B2 (en) * 2013-06-19 2015-08-18 Mitsubishi Electric Research Laboratories, Inc. Method and system for modulating optical signals as high-dimensional lattice constellation points to increase tolerance to noise
US9270412B2 (en) * 2013-06-26 2016-02-23 Massachusetts Institute Of Technology Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization
JP2017134638A (ja) * 2016-01-28 2017-08-03 株式会社東海理化電機製作所 操作検出装置
US10727951B2 (en) * 2016-07-20 2020-07-28 Nokia Of America Corporation Low-complexity constellation shaping
CN109565348B (zh) * 2016-08-12 2021-08-10 松下电器（美国）知识产权公司 发送装置、接收装置、发送方法和接收方法
US10813111B1 (en) * 2017-07-07 2020-10-20 Sprint Spectrum L.P. Scheduling low-priority transmissions
GB201818076D0 (en) * 2018-11-06 2018-12-19 Sec Dep For Foreign And Commonwealth Affairs Improved device and method for modualating information
US11196594B2 (en) 2019-02-28 2021-12-07 Nokia Solutions And Networks Oy Probabilistic signal shaping using multiple codebooks
US11706066B2 (en) * 2019-11-26 2023-07-18 Kymeta Corporation Bandwidth adjustable euclidean modulation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338852A (ja) * 2003-05-02 2003-11-28 Matsushita Electric Ind Co Ltd データ再送装置
JP2003348058A (ja) * 2001-11-16 2003-12-05 Matsushita Electric Ind Co Ltd データ送信装置
JP2004519172A (ja) * 2001-02-21 2004-06-24 松下電器産業株式会社 コンスタレーションリアレンジメントを用いたデータ送信装置
JP2005229319A (ja) * 2004-02-12 2005-08-25 Fujitsu Ltd 送信装置、ビット配置方法
JP2005533462A (ja) * 2002-10-18 2005-11-04 松下電器産業株式会社 送信ダイバーシチ方式のためのコンスタレーションリアレンジメント

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114419B2 (ja) * 1989-04-12 1995-12-06 株式会社東芝 Ｑａｍ通信システム
FR2742611B1 (fr) * 1995-12-19 1998-01-16 Alcatel Telspace Systeme de codage/decodage utilisant la modulation maq-16 codee en blocs a multiniveaux
KR100231876B1 (ko) * 1996-09-21 1999-12-01 유기범 정진폭특성을 갖는 직교진폭변조방법 및 그 장치
EP0884879A3 (en) * 1997-06-13 1999-03-17 Canon Kabushiki Kaisha QAM transmission using spread spectrum and sequence estimation
BR0213283A (pt) * 2001-10-15 2004-10-26 Siemens Ag Método de transmissão
EP1313248B1 (en) * 2001-11-16 2005-08-31 Matsushita Electric Industrial Co., Ltd. Hybrid ARQ method for packet data transmission
US7920645B2 (en) 2005-05-04 2011-04-05 Panasonic Corporation Data transmissions in a mobile communication system employing diversity and constellation rearrangement of a 16 QAM scheme

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519172A (ja) * 2001-02-21 2004-06-24 松下電器産業株式会社 コンスタレーションリアレンジメントを用いたデータ送信装置
JP2003348058A (ja) * 2001-11-16 2003-12-05 Matsushita Electric Ind Co Ltd データ送信装置
JP2005533462A (ja) * 2002-10-18 2005-11-04 松下電器産業株式会社 送信ダイバーシチ方式のためのコンスタレーションリアレンジメント
JP2003338852A (ja) * 2003-05-02 2003-11-28 Matsushita Electric Ind Co Ltd データ再送装置
JP2005229319A (ja) * 2004-02-12 2005-08-25 Fujitsu Ltd 送信装置、ビット配置方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553811B2 (en) 2009-06-03 2013-10-08 Nec Corporation Likelihood value calculation device, likelihood value calculation method, and radio system
JP7469365B2 (ja) 2016-05-12 2024-04-16 インターデイジタル パテント ホールディングス インコーポレイテッド ミリ波の変調およびプリアンブル設計のための方法および装置

Also Published As

Publication number Publication date
CN101228761A (zh) 2008-07-23
US20080232510A1 (en) 2008-09-25
JP4668319B2 (ja) 2011-04-13
EP1908244A1 (en) 2008-04-09
EP1908244B1 (en) 2012-04-11
WO2007012339A1 (en) 2007-02-01
US7957482B2 (en) 2011-06-07
CN101228761B (zh) 2011-04-20
ATE553580T1 (de) 2012-04-15

Similar Documents

Publication Publication Date Title
JP4668319B2 (ja) Ａｉｃｏマッピングにおけるビット操作による再配置ダイバーシチ
JP4719795B2 (ja) ダイバーシチと１６ｑａｍ方式のコンスタレーション再配置とを使用する移動通信システムのデータ送信
JP4575982B2 (ja) １６ｑａｍ方式の信号空間拡張
KR101321023B1 (ko) 코딩 전송을 위한 다차원 성상도들
JP4700107B2 (ja) 変調シンボルを生成する方法および送信装置、ならびに変調シンボルを生成させる命令を格納するコンピュータ可読媒体
CA2964353C (en) Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 2/15 code rate
US20120033752A1 (en) Wireless communication device and wireless communication method
CN102148796A (zh) 使用16-qam星座发送和接收数据比特流的方法、发送装置及接收装置
JP5113897B2 (ja) データワードから１６ｑａｍコンスタレーションの変調シンボルへのマッピングを生成する方法および装置、ならびにこれを実行させる命令を格納するコンピュータ可読媒体
US9942080B2 (en) Communication techniques exploiting spiral-based waveform design flexibility
JP2014183532A (ja) 無線通信システム、無線通信装置および無線通信方法
Nour Spectrally efficient coded transmissions for wireless and satellite applications

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4668319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees