JP2009302627A - 周波数ホッピング送信機 - Google Patents

Abstract

【課題】メモリの容量の合計を縮小して、サイズを小型化するとともに、コストダウンを実現することができる周波数ホッピング送信機を提供する。
【解決手段】周波数ホッピングされた変調データを送信する周波数ホッピング送信機であって、変調前の送信データをデジタル信号として生成する送信データ生成回路１と、送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成するホッピングパターン生成回路２と、送信データとホッピングパターンとを合成し、合成データとして出力する合成回路３と、合成データに基づいて、周波数ホッピングされた変調データを出力するデジタルシンセサイザとを備え、デジタルシンセサイザは、合成データと、送信データを変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリ４４を含むものである。
【選択図】図１

Description

この発明は、周波数ホッピング通信を行う周波数ホッピング送信機に関する。

スペクトル拡散方式の１つである周波数ホッピング方式は、例えば干渉に強い、秘話性に優れている、測距を行うことができるといった優れた機能を有し、無線ＬＡＮや携帯電話等のデジタル通信や、レーダ装置等に広く用いられている。

従来の周波数ホッピング送信機は、ホッピングパターン生成回路の出力に応じて周波数が切り換わるデジタルシンセサイザの出力に基づいて、入力された送信データを変調する変調回路の出力をＲＦ信号に周波数変換し、アンテナから送信している（例えば、特許文献１参照）。
以下、図面を参照しながら、特許文献１に示された従来の周波数ホッピング送信機について説明する。

図１３は、従来の周波数ホッピング送信機を示すブロック構成図である。
図１３において、この周波数ホッピング送信機は、変調回路１０１と、ホッピングパターン生成回路１０２と、デジタルシンセサイザ１０３（以下、「ＤＤＳ１０３」と称する）と、ミクサ１０４とを備えている。

変調回路１０１は、入力された送信データを変調し、変調データとしてミクサ１０４に出力する。ホッピングパターン生成回路１０２は、送信するデータを周波数ホッピングさせるためのホッピングパターンを生成し、ＤＤＳ１０３に出力する。ＤＤＳ１０３は、ホッピングパターン生成回路１０２からのホッピングパターンに応じて周波数が変化する信号を、ホッピングデータとして出力する。ミクサ１０４は、ＤＤＳ１０３からのホッピングデータをＬＯ信号として、変調回路１０１からの変調データをＲＦ信号に周波数変換して出力する。

ここで、変調回路１０１は、アナログ信号として入力された送信データに対するアナログ処理によって、変調データを生成している。そのため、デジタル処理と比較して、処理速度が遅いという問題点があった。
そこで、この問題点を解決して処理速度を向上させるために、変調回路１０１をＤＤＳに置き換え、デジタル信号として入力された送信データに対するデジタル処理によって、変調データを生成することが考えられる。

図１４は、図１３に示した周波数ホッピング送信機において、変調回路１０１をＤＤＳ１０５に置き換えたものを示すブロック構成図である。また、図１５は、図１４のＤＤＳ１０５を詳細に示すブロック構成図である。なお、図１５の構成は、例えば特許文献２に示されている。
図１４および図１５において、この周波数ホッピング送信機は、図１３に示した変調回路１０１に代えて、ＤＤＳ１０５を備えている。また、ＤＤＳ１０５には、送信データ生成回路１０６から送信データが入力される。

ＤＤＳ１０５は、位相アキュムレータ１０７と、位相振幅変換回路１０８と、Ｄ／Ａ変換回路１０９とを含んでいる。また、位相振幅変換回路１０８は、正弦波の振幅データが記憶されたメモリ１１０を有している。また、位相アキュムレータ１０７およびＤ／Ａ変換回路１０９には、基準クロック１１１からクロック信号が入力される。
なお、ＤＤＳ１０３とＤＤＳ１０５とは、互いに同様の構成を有している。

送信データ生成回路１０６は、送信データを生成し、デジタル信号としてＤＤＳ１０５に出力する。
位相アキュムレータ１０７は、送信データを累算し、累算結果の上位所定ビットを位相データとして出力する。位相振幅変換回路１０８は、メモリ１１０の記憶内容に基づいて、位相データを正弦波の振幅データに変換する。Ｄ／Ａ変換回路１０９は、正弦波の振幅データをアナログ信号に変換し、変調データとして出力する。以上のデジタル処理は、クロック信号に同期して実行される。

なお、ＤＤＳ１０３においても、ＤＤＳ１０５と同様に、デジタル処理によってホッピングパターンからホッピングデータが生成される。
このように、アナログ処理を実行する変調回路に代えて、デジタル処理を実行するＤＤＳを用いることにより、処理速度を向上させることができる。

特開２００１−１０２９６７号公報 特開平１１−３１９２４号公報

しかしながら、従来技術には、次のような問題点があった。
特許文献１に記載された従来の周波数ホッピング送信機において、変調回路をＤＤＳに置き換えた場合には、変調データを生成するためのＤＤＳと、ホッピングデータを生成するためのＤＤＳとの合計２個のＤＤＳが必要になる。このとき、それぞれのＤＤＳには、正弦波の振幅データが格納されたメモリが設けられているので、メモリの容量の合計は、特許文献１のものと比較して倍増することになる。

ここで、ＤＤＳのチップサイズについては、一般的にメモリの容量が支配的となる。
そのため、メモリの容量が大きくなるにつれて、ＤＤＳのチップサイズが大きくなり、周波数ホッピング送信機のサイズが大きくなるとともに、コストが高くなるという問題点があった。

この発明は、上記のような課題を解決するためになされたものであって、その目的は、メモリの容量を縮小して、サイズを小型化するとともに、コストダウンを実現することができる周波数ホッピング送信機を提供することにある。

この発明に係る周波数ホッピング送信機は、周波数ホッピングされた変調データを送信する周波数ホッピング送信機であって、変調前の送信データをデジタル信号として生成する送信データ生成回路と、送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成するホッピングパターン生成回路と、送信データとホッピングパターンとを合成し、合成データとして出力する合成回路と、合成データに基づいて、周波数ホッピングされた変調データを出力するデジタルシンセサイザとを備え、デジタルシンセサイザは、合成データと、送信データを変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリを含むものである。

また、この発明に係る周波数ホッピング送信機は、周波数ホッピングされた変調データを送信する周波数ホッピング送信機であって、変調前の送信データに基づいてＩチャンネル変調データおよびＱチャンネル変調データを生成し、Ｉチャンネル変調データおよびＱチャンネル変調データを出力する変調データ生成回路と、送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成するホッピングパターン生成回路と、ホッピングパターンに応じて周波数が変化するホッピングデータを出力するデジタルシンセサイザと、ホッピングデータを用いて、Ｉチャンネル変調データおよびＱチャンネル変調データを直交変調し、周波数ホッピングされた変調データを出力する直交変調器とを備え、デジタルシンセサイザは、ホッピングパターンとホッピングデータとの対応関係が記憶されたメモリを含むものである。

この発明の周波数ホッピング送信機によれば、送信データとホッピングパターンとを合成した合成データに基づいて、周波数ホッピングされた変調データを出力するデジタルシンセサイザは、合成データと、送信データを変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリを含んでいる。
または、ホッピングパターンに応じて周波数が変化するホッピングデータを出力するデジタルシンセサイザと、ホッピングデータを用いて、Ｉチャンネル変調データおよびＱチャンネル変調データを直交変調し、周波数ホッピングされた変調データを出力する直交変調器とが設けられている。
そのため、メモリの容量を縮小して、周波数ホッピング送信機のサイズを小型化するとともに、コストダウンを実現することができる。

以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。

実施の形態１．
図１は、この発明の実施の形態１に係る周波数ホッピング送信機を示すブロック構成図である。
図１において、この周波数ホッピング送信機は、送信データ生成回路１と、ホッピングパターン生成回路２と、合成回路３と、デジタルシンセサイザ４（以下、「ＤＤＳ４」と称する）とを備えている。

また、ＤＤＳ４は、位相アキュムレータ４１と、位相振幅変換回路４２と、Ｄ／Ａ変換回路４３とを含んでいる。また、位相振幅変換回路４２は、正弦波の振幅データが格納されたメモリ４４を有している。また、位相アキュムレータ４１およびＤ／Ａ変換回路４３には、基準クロック５からクロック信号が入力される。
ここで、メモリ４４には、合成回路３から出力される合成データと、送信データをＦＭ変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が、正弦波の振幅データとして記憶されている。なお、送信データをＦＭ変調したものに限られず、ＰＭ変調したものであってもよい。

以下、この周波数ホッピング送信機の機能について説明する。
送信データ生成回路１は、変調前の送信データをデジタル信号として生成し、合成回路３に出力する。ホッピングパターン生成回路２は、送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成し、合成回路３に出力する。合成回路３は、送信データとホッピングパターンとを合成し、合成データとしてＤＤＳ４に出力する。

位相アキュムレータ４１は、合成回路３からの合成データを累算し、累算結果の上位所定ビットを位相データとして出力する。位相振幅変換回路４２は、メモリ４４の記憶内容に基づいて、位相データを正弦波の振幅データに変換する。Ｄ／Ａ変換回路４３は、正弦波の振幅データをアナログ信号に変換し、周波数ホッピングされたＦＭ変調データ（周波数ホッピング出力）として出力する。以上のデジタル処理は、クロック信号に同期して実行される。

この発明の実施の形態１に係る周波数ホッピング送信機によれば、送信データとホッピングパターンとを合成した合成データに基づいて、周波数ホッピングされたＦＭ変調データを出力するデジタルシンセサイザ４は、合成データと、送信データをＦＭ変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリ４４を含んでいる。
そのため、ＦＭ変調と周波数ホッピングとを同時に実行することにより、ＦＭ変調および周波数ホッピングにそれぞれ別々のＤＤＳを用いる場合と比較して、メモリ容量を半減させることができる。
したがって、メモリ４４の容量を縮小して、周波数ホッピング送信機のサイズを小型化し、コストダウンを実現するとともに、消費電力を低減することができる。
また、ＦＭ変調と周波数ホッピングとを同時に実行することにより、同期が取れないという問題が生じることを防止することができる。

なお、上記実施の形態１において、図２に示すように、ＤＤＳ４の後段に外部信号源６と、ミクサ７とを設けてもよい。なお、図２において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
外部信号源６は、固定周波数の高周波信号を出力する。ミクサ７は、ＤＤＳ４からの周波数ホッピングされたＦＭ変調データと外部信号源６からの高周波信号とを合成して、周波数ホッピングされたＦＭ変調データを、より高い周波数に周波数変換する。
この場合には、ＤＤＳ４の周波数以上の周波数ホッピング出力を得ることができる。

また、上記実施の形態１において、図３に示すように、ＤＤＳ４の後段に、複数（例えば２個）の外部信号源６ａ、６ｂと、ミクサ７とを設けてもよい。なお、図３において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
外部信号源６ａ、６ｂは、互いに異なる周波数を有する高周波信号を出力する。ミクサ７は、ＤＤＳ４からの周波数ホッピングされたＦＭ変調データと外部信号源６ａまたは外部信号源６ｂからの高周波信号とを合成して、周波数ホッピングされたＦＭ変調データを、より高い周波数に周波数変換する。
この場合には、１個の外部信号源６を設けたものと比較して、広い周波数帯域で周波数ホッピング出力を得ることができる。

また、上記実施の形態１において、図４に示すように、ＤＤＳ４の後段に逓倍器８を設けてもよい。なお、図４において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
逓倍器８は、ＤＤＳ４からの周波数ホッピングされたＦＭ変調データを逓倍して出力する。
この場合には、外部信号源６およびミクサ７を用いて周波数変換するものと比較して、周波数ホッピング送信機のサイズを小型化し、コストダウンを実現するとともに、消費電力を低減することができる。

実施の形態２．
図５は、この発明の実施の形態２に係る周波数ホッピング送信機を示すブロック構成図である。
図５において、この周波数ホッピング送信機は、送信データ生成回路１と、ホッピングパターン生成回路２と、合成回路３と、ＤＤＳ４と、振幅変調器９とを備えている。なお、図５において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
ここで、ＤＤＳ４のメモリ４４には、合成回路３から出力される合成データと、送信データをＰＭ変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が、正弦波の振幅データとして記憶されている。なお、送信データをＰＭ変調したものに限られず、ＦＭ変調したものであってもよい。

以下、この周波数ホッピング送信機の機能について説明する。なお、前述の実施の形態１と同様の機能については、説明を省略する。
位相振幅変換回路４２は、メモリ４４の記憶内容に基づいて、位相データを正弦波の振幅データに変換する。Ｄ／Ａ変換回路４３は、正弦波の振幅データをアナログ信号に変換し、周波数ホッピングされたＰＭ変調データとして出力する。
振幅変調器９は、ＤＤＳ４からの周波数ホッピングされたＰＭ変調データを振幅変調して、周波数ホッピングされた位相振幅変調データ（周波数ホッピング出力）として出力する。

ここで、振幅変調器９を用いることにより、例えばＱＡＭ変調（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）の周波数ホッピング出力を得ることができる。また、振幅変調器９を用いない場合には、ＱＰＳＫ変調（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）の周波数ホッピング出力を得ることができる。

この発明の実施の形態２に係る周波数ホッピング送信機によれば、送信データとホッピングパターンとを合成した合成データに基づいて、周波数ホッピングされたＰＭ変調データを出力するデジタルシンセサイザ４は、合成データと、送信データをＰＭ変調してホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリ４４を含んでいる。
そのため、ＰＭ変調と周波数ホッピングとを同時に実行することにより、ＰＭ変調および周波数ホッピングにそれぞれ別々のＤＤＳを用いる場合と比較して、メモリ容量を半減させることができる。
したがって、メモリ４４の容量を縮小して、周波数ホッピング送信機のサイズを小型化し、コストダウンを実現するとともに、消費電力を低減することができる。
また、ＰＭ変調と周波数ホッピングとを同時に実行することにより、同期が取れないという問題が生じることを防止することができる。

なお、上記実施の形態２において、図６に示すように、振幅変調器９の後段に外部信号源６と、ミクサ７とを設けてもよい。なお、図６において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
外部信号源６は、固定周波数の高周波信号を出力する。ミクサ７は、振幅変調器９からの周波数ホッピングされた位相振幅変調データと外部信号源６からの高周波信号とを合成して、周波数ホッピングされた位相振幅変調データを、より高い周波数に周波数変換する。
この場合には、ＤＤＳ４の周波数以上の周波数ホッピング出力を得ることができる。

また、上記実施の形態２において、図７に示すように、振幅変調器９の後段に、複数（例えば２個）の外部信号源６ａ、６ｂと、ミクサ７とを設けてもよい。なお、図７において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
外部信号源６ａ、６ｂは、互いに異なる周波数を有する高周波信号を出力する。ミクサ７は、振幅変調器９からの周波数ホッピングされた位相振幅変調データと外部信号源６ａまたは外部信号源６ｂからの高周波信号とを合成して、周波数ホッピングされた位相振幅変調データを、より高い周波数に周波数変換する。
この場合には、１個の外部信号源６を設けたものと比較して、広い周波数帯域で周波数ホッピング出力を得ることができる。

また、上記実施の形態２において、図８に示すように、振幅変調器９の後段に逓倍器８を設けてもよい。なお、図８において、ＤＤＳ４の内部構成および基準クロック５は、図１と同様なので図示を省略する。
逓倍器８は、振幅変調器９からの周波数ホッピングされた位相振幅変調データを逓倍して出力する。
この場合には、外部信号源６およびミクサ７を用いて周波数変換するものと比較して、周波数ホッピング送信機のサイズを小型化し、コストダウンを実現するとともに、消費電力を低減することができる。

実施の形態３．
図９は、この発明の実施の形態３に係る周波数ホッピング送信機を示すブロック構成図である。
図９において、この周波数ホッピング送信機は、ホッピングパターン生成回路２と、ＤＤＳ４Ａと、変調データ生成回路１０と、直交変調器１１とを備えている。

また、ＤＤＳ４Ａは、位相アキュムレータ４１Ａと、位相振幅変換回路４２Ａと、Ｄ／Ａ変換回路４３Ａとを含んでいる。また、位相振幅変換回路４２Ａは、正弦波の振幅データが格納されたメモリ４４Ａを有している。また、位相アキュムレータ４１ＡおよびＤ／Ａ変換回路４３Ａには、基準クロック５からクロック信号が入力される。
ここで、メモリ４４Ａには、ホッピングパターン生成回路２から出力されるホッピングパターンと、ホッピングパターンに応じて周波数が変化するホッピングデータとの対応関係が、正弦波の振幅データとして記憶されている。

以下、この周波数ホッピング送信機の機能について説明する。なお、前述の実施の形態１と同様の機能については、説明を省略する。
位相アキュムレータ４１Ａは、ホッピングパターン生成回路２からのホッピングパターを累算し、累算結果の上位所定ビットを位相データとして出力する。位相振幅変換回路４２Ａは、メモリ４４Ａの記憶内容に基づいて、位相データを正弦波の振幅データに変換する。Ｄ／Ａ変換回路４３Ａは、正弦波の振幅データをアナログ信号に変換し、ホッピングデータとして出力する。以上のデジタル処理は、クロック信号に同期して実行される。

変調データ生成回路１０は、変調前の送信データに基づいてＩチャンネル変調データおよびＱチャンネル変調データを生成し、Ｉチャンネル変調データおよびＱチャンネル変調データを出力する。直交変調器１１は、ＤＤＳ４Ａからのホッピングデータを用いて、Ｉチャンネル変調データおよびＱチャンネル変調データを直交変調し、周波数ホッピングされた変調データ（周波数ホッピング出力）を出力する。

この発明の実施の形態３に係る周波数ホッピング送信機によれば、ホッピングパターンに応じて周波数が変化するホッピングデータを出力するＤＤＳ４Ａと、ホッピングデータを用いて、Ｉチャンネル変調データおよびＱチャンネル変調データを直交変調し、周波数ホッピングされた変調データを出力する直交変調器１１とが設けられている。
そのため、周波数ホッピングのみをＤＤＳ４Ａで実行することにより、変調および周波数ホッピングにそれぞれ別々のＤＤＳを用いる場合と比較して、メモリ容量を半減させることができる。
したがって、メモリ４４Ａの容量を縮小して、周波数ホッピング送信機のサイズを小型化するとともに、コストダウンを実現することができる。

なお、上記実施の形態３において、図１０に示すように、ＤＤＳ４Ａの後段に外部信号源６と、ミクサ７とを設けてもよい。なお、図１０において、ＤＤＳ４Ａの内部構成および基準クロック５は、図９と同様なので図示を省略する。
外部信号源６は、固定周波数の高周波信号を出力する。ミクサ７は、ＤＤＳ４Ａからのホッピングデータと外部信号源６からの高周波信号とを合成して、ホッピングデータを、より高い周波数に周波数変換する。
この場合には、ＤＤＳ４Ａの周波数以上の周波数ホッピング出力を得ることができる。

また、上記実施の形態３において、図１１に示すように、ＤＤＳ４Ａの後段に、複数（例えば２個）の外部信号源６ａ、６ｂと、ミクサ７とを設けてもよい。なお、図１１において、ＤＤＳ４Ａの内部構成および基準クロック５は、図９と同様なので図示を省略する。
外部信号源６ａ、６ｂは、互いに異なる周波数を有する高周波信号を出力する。ミクサ７は、ＤＤＳ４Ａからのホッピングデータと外部信号源６ａまたは外部信号源６ｂからの高周波信号とを合成して、ホッピングデータを、より高い周波数に周波数変換する。
この場合には、１個の外部信号源６を設けたものと比較して、広い周波数帯域で周波数ホッピング出力を得ることができる。
なお、図１０および図１１において、直交変調器１１の後段に外部信号源６およびミクサ７を設けてもよい。

また、上記実施の形態３において、図１２に示すように、ＤＤＳ４Ａの後段に逓倍器８を設けてもよい。なお、図１２において、ＤＤＳ４Ａの内部構成および基準クロック５は、図９と同様なので図示を省略する。
逓倍器８は、ＤＤＳ４Ａからのホッピングデータを逓倍して出力する。
この場合には、外部信号源６およびミクサ７を用いて周波数変換するものと比較して、周波数ホッピング送信機のサイズを小型化し、コストダウンを実現するとともに、消費電力を低減することができる。
なお、図１２において、直交変調器１１の後段に逓倍器８を設けてもよい。

この発明の実施の形態１に係る周波数ホッピング送信機を示すブロック構成図である。 この発明の実施の形態１に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態１に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態１に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態２に係る周波数ホッピング送信機を示すブロック構成図である。 この発明の実施の形態２に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態２に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態２に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態３に係る周波数ホッピング送信機を示すブロック構成図である。 この発明の実施の形態３に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態３に係る周波数ホッピング送信機を示す別のブロック構成図である。 この発明の実施の形態３に係る周波数ホッピング送信機を示す別のブロック構成図である。 従来の周波数ホッピング送信機を示すブロック構成図である。 図１３に示した周波数ホッピング送信機において、変調回路をＤＤＳに置き換えたものを示すブロック構成図である。 図１４のＤＤＳを詳細に示すブロック構成図である。

符号の説明

１ 送信データ生成回路、２ ホッピングパターン生成回路、３ 合成回路、４、４Ａ ＤＤＳ（デジタルシンセサイザ）、６、６ａ、６ｂ 外部信号源、７ ミクサ、８ 逓倍器、９ 振幅変調器、１０ 変調データ生成回路、１１ 直交変調器、４４、４４Ａ メモリ。

Claims (6)

1. 周波数ホッピングされた変調データを送信する周波数ホッピング送信機であって、
   変調前の送信データをデジタル信号として生成する送信データ生成回路と、
   送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成するホッピングパターン生成回路と、
   前記送信データと前記ホッピングパターンとを合成し、合成データとして出力する合成回路と、
   前記合成データに基づいて、前記周波数ホッピングされた変調データを出力するデジタルシンセサイザと、を備え、
   前記デジタルシンセサイザは、
   前記合成データと、前記送信データを変調して前記ホッピングパターンで周波数ホッピングさせたデータとの対応関係が記憶されたメモリを含むことを特徴とする周波数ホッピング送信機。
2. 前記デジタルシンセサイザからの出力を振幅変調する振幅変調器をさらに備えたことを特徴とする請求項１に記載の周波数ホッピング送信機。
3. 周波数ホッピングされた変調データを送信する周波数ホッピング送信機であって、
   変調前の送信データに基づいてＩチャンネル変調データおよびＱチャンネル変調データを生成し、前記Ｉチャンネル変調データおよび前記Ｑチャンネル変調データを出力する変調データ生成回路と、
   送信するデータを周波数ホッピングさせるためのホッピングパターンをデジタル信号として生成するホッピングパターン生成回路と、
   前記ホッピングパターンに応じて周波数が変化するホッピングデータを出力するデジタルシンセサイザと、
   前記ホッピングデータを用いて、前記Ｉチャンネル変調データおよび前記Ｑチャンネル変調データを直交変調し、前記周波数ホッピングされた変調データを出力する直交変調器と、を備え、
   前記デジタルシンセサイザは、
   前記ホッピングパターンと前記ホッピングデータとの対応関係が記憶されたメモリを含むことを特徴とする周波数ホッピング送信機。
4. 固定周波数の高周波信号を出力する外部信号源と、
   前記デジタルシンセサイザからの出力と前記高周波信号とを合成するミクサと、
   をさらに備えたことを特徴とする請求項１から請求項３までの何れか１項に記載の周波数ホッピング送信機。
5. 前記外部信号源を複数備え、それぞれの外部信号源は、出力する前記高周信号の周波数が互いに異なることを特徴とする請求項４に記載の周波数ホッピング送信機。
6. 前記デジタルシンセサイザからの出力を逓倍する逓倍器をさらに備えたことを特徴とする請求項１から請求項３までの何れか１項に記載の周波数ホッピング送信機。

Images