JP2009302315A - Muliti-layer substrate and gps communication apparatus equipped with the same - Google Patents
Muliti-layer substrate and gps communication apparatus equipped with the same Download PDFInfo
- Publication number
- JP2009302315A JP2009302315A JP2008155425A JP2008155425A JP2009302315A JP 2009302315 A JP2009302315 A JP 2009302315A JP 2008155425 A JP2008155425 A JP 2008155425A JP 2008155425 A JP2008155425 A JP 2008155425A JP 2009302315 A JP2009302315 A JP 2009302315A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal layer
- opening
- conductive metal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
この発明は、複層基板およびそれを備えたGPS(Global Positioning System)通信装置に関し、特に、プリント基板上に電子基板を搭載した複層基板に関するものである。 The present invention relates to a multilayer substrate and a GPS (Global Positioning System) communication apparatus including the multilayer substrate, and more particularly to a multilayer substrate having an electronic substrate mounted on a printed circuit board.
プリント基板上に、電子基板を搭載することがある。電子基板には、プリント基板あるいは周波数フィルタなどのモジュール基板がある。この電子基板は、電子基板の断面スルーホール部に、はんだ付けを行なうことによって、プリント基板上に接続される。 An electronic board may be mounted on the printed board. Electronic boards include printed circuit boards or module boards such as frequency filters. The electronic board is connected to the printed board by soldering the cross-sectional through-hole portion of the electronic board.
図5(A)は、従来の複層基板の一例であって、第2基板の反りを考慮しない理想的な状態を示す断面図であり、図5(B)は、同上面図である。図5(A)および図5(B)に示すように、複層基板1は、下層から順に、プリント基板などの第1基板11と、導電金属層13と、ソルダーマスク12と、モジュール基板などの第2基板14から構成されている。第2基板14の端部には、端子15が設けられている。端子15は、はんだ部Hによって、導電金属層13と接続されている。
FIG. 5A is an example of a conventional multilayer substrate, and is a cross-sectional view showing an ideal state in which the warpage of the second substrate is not considered, and FIG. 5B is a top view thereof. As shown in FIGS. 5A and 5B, the
第1基板11は、回路設計に基づいて、部品間を接続するために必要な導体パターンを導電金属層13によって、絶縁基板の表面または表面とその内部とに形成されている。ソルダーマスク12は、たとえば、熱硬化性エポキシ樹脂皮膜などのレジストインキから構成されている。はんだ付けが必要な部分の導電金属層は露出させ、はんだ付けが不要な部分には、はんだが付かないように、導電金属層上に形成される。よって、はんだ部Hが設けられる位置に、開口部16が形成されている。第2基板14としては、プリント基板単体あるいは周波数フィルタなどのモジュール基板が対象となる。
The
図6は、従来の複層基板であって、第2基板24をリフローにてはんだ付けする際、反りが発生している状態を示した図である。図6に示すように、第2基板24が下方へ凸状に反っている。そのため、端子25がソルダーマスク22の開口部26から離れてしまっている。この状態で、はんだ付けを行なった場合には、第2基板25と導電金属層23とを接続できないか、仮に接続できたとしても、はんだ接合強度が弱いために、使用中に外れてしまい動作不良の原因となる。第2基板24が上方へ凸状に反る場合もあるが、この場合は、端子25が導電金属層23に接するため、第2基板24の接合不良は起こらない。
FIG. 6 is a view showing a state in which a warp is generated when the
さらに、第2基板上に金属シールドを配置した従来の複層基板の一例を図7に示す。図7(A)は、断面図であり、図7(B)は、同上面図である。図7は、図5と同様に、第2基板および金属シールドの反りを考慮しない理想的な状態を示している。金属シールド59の他は、図5と同様であるため、説明を省略する。金属シールド59は、電磁波の漏出を防ぐため、電磁波防止効果を有する複層基板が得られる。
Furthermore, FIG. 7 shows an example of a conventional multilayer substrate in which a metal shield is disposed on the second substrate. FIG. 7A is a cross-sectional view, and FIG. 7B is a top view thereof. FIG. 7 shows an ideal state in which the warpage of the second substrate and the metal shield is not taken into account, as in FIG. Other than the
このようなモジュール基板の接続方法を開示した先行文献として、特許文献1がある。特許文献1には、複数個の個片部品を搭載したモジュール基板を、電気的かつ機械的にマザー基板に接続する方法が開示されている。また、接合不良が生じにくい、半田バンプの配置方法を開示した先行文献として、特許文献2があり、半田バンプの再生方法を開示した先行文献として、特許文献3がある。
モジュール基板をリフローすることによってはんだ付けを行なう際、モジュール基板に反りまたはねじれが発生する場合がある。その場合、モジュール基板の断面スルーホール部は、プリント基板上の端子と接続することができない。その結果、接合不良または動作不良が発生する。また、電子基板上に金属シールドが取り付けられる場合は、電子基板の線膨張係数の方が、金属シールドの線膨張係数よりも大きいため、下方へ凸状により反りやすくなる。 When soldering is performed by reflowing the module substrate, the module substrate may be warped or twisted. In that case, the cross-sectional through-hole portion of the module board cannot be connected to the terminal on the printed board. As a result, bonding failure or operation failure occurs. Further, when the metal shield is attached on the electronic board, the linear expansion coefficient of the electronic board is larger than the linear expansion coefficient of the metal shield, so that it tends to warp downward.
特許文献1に記載された、モジュール基板の接続方法は、モジュール基板の反りを抑えるために、半導体チップを封止する封止樹脂の量を必要最小限にしている。しかしながら、この方法では、モジュール基板に発生する反りの影響を十分になくすことができない。特許文献2に記載された、半田バンプの配置方法は、モジュール基板の反りを抑えるために、半田バンプの配置に粗密をつけている。しかしながら、この方法でも、モジュール基板に発生する反りの影響を十分になくすことができない。
The connection method of the module substrate described in
特許文献3に記載された半田バンプの再生方法においては、不良半導体素子の該当箇所のみ半田バンプを再形成させている。この場合、モジュール基板は、半田バンプの形成または新たな半導体素子を搭載する際に、複数回の加熱を受けることになる。そのため、モジュール基板は、熱の影響を受けて、反りが発生しやすい。 In the method for regenerating solder bumps described in Patent Document 3, solder bumps are re-formed only at the corresponding locations of defective semiconductor elements. In this case, the module substrate is heated a plurality of times when forming solder bumps or mounting a new semiconductor element. Therefore, the module substrate is easily warped due to the influence of heat.
この発明は上記課題を解決するためになされたものであり、電子基板とその上に搭載する電子基板とを安定して接続することができる、複層基板およびそれを備えたGPS通信装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a multilayer substrate and a GPS communication apparatus including the multilayer substrate that can stably connect the electronic substrate and the electronic substrate mounted thereon. The purpose is to do.
本発明に係る複層基板は、第1基板と、上記第1基板の上面に設けられた導電金属層と、上記導電金属層の上方に配置され、端部に端子を有する第2基板と、上記導電金属層と上記第2基板との間に設けられ、上記第2基板に対向する領域に形成される第1開口部および、上記端子に対応する位置に形成される第2開口部とを有するソルダーマスクと、上記ソルダーマスクの第2開口部に設けられ、上記第2基板の端子と上記導電金属層とを接続するはんだ部とを備えている。 A multilayer substrate according to the present invention includes a first substrate, a conductive metal layer provided on an upper surface of the first substrate, a second substrate disposed above the conductive metal layer and having a terminal at an end, A first opening provided between the conductive metal layer and the second substrate and formed in a region facing the second substrate; and a second opening formed at a position corresponding to the terminal. And a solder part that is provided in the second opening of the solder mask and connects the terminal of the second substrate and the conductive metal layer.
この複層基板によると、第2基板に対向する領域のソルダーマスクに開口部を設けている。そのため、下方へ凸状の反りが第2基板に発生した場合は、反った部分がこの開口部に収まる。その結果、第2基板の端子と導電金属層との間の隙間を小さくすることができ、反りの影響を緩和して、接合不良を軽減することができる。 According to this multilayer substrate, the opening is provided in the solder mask in the region facing the second substrate. Therefore, when the downward convex warpage occurs in the second substrate, the warped portion is accommodated in the opening. As a result, the gap between the terminal of the second substrate and the conductive metal layer can be reduced, the influence of warpage can be reduced, and poor bonding can be reduced.
上記導電金属層は、上記ソルダーマスクの上記第1開口部に対向する領域に、開口部を有するようにしてもよい。この複層基板によると、第2基板の取付位置の直下に位置するソルダーマスクおよび導電金属層に開口部を設けている。そのため、下方へ凸状の反りが第2基板に発生した場合は、反った部分がこの開口部に収まる。上記のソルダーマスクのみに開口部を設けた場合よりも、さらに基板の反りの影響を緩和することができる。その結果、第2基板の端子と導電金属層との間の隙間をさらに小さくすることができ、反りの影響を緩和するとともに、半田接合強度の増加を図ることができる。 The conductive metal layer may have an opening in a region facing the first opening of the solder mask. According to this multilayer substrate, openings are provided in the solder mask and the conductive metal layer located immediately below the mounting position of the second substrate. Therefore, when the downward convex warpage occurs in the second substrate, the warped portion is accommodated in the opening. The influence of the warp of the substrate can be further reduced as compared with the case where the opening is provided only in the solder mask. As a result, the gap between the terminal of the second substrate and the conductive metal layer can be further reduced, the influence of warpage can be reduced, and the solder joint strength can be increased.
本発明に係る複層基板は、上記第2基板の上面に金属シールドをさらに備えるようにしてもよい。この場合には、金属シールドにより電磁波の漏出を防ぎ、電磁波防止効果を有する複層基板が得られる。また、上記第1基板がプリント基板であるようにしてもよい。 The multilayer substrate according to the present invention may further include a metal shield on the upper surface of the second substrate. In this case, leakage of electromagnetic waves is prevented by the metal shield, and a multilayer substrate having an electromagnetic wave preventing effect is obtained. The first substrate may be a printed circuit board.
本発明に係る複層基板は、上記第2基板がモジュール基板であるようにしてもよい。さらにモジュール基板の中でも、GPSモジュール基板であるようにしてもよい。また、本発明に係る複層基板をGPS通信装置に利用してもよい。 In the multilayer substrate according to the present invention, the second substrate may be a module substrate. Further, among the module substrates, a GPS module substrate may be used. Moreover, you may utilize the multilayer substrate concerning this invention for a GPS communication apparatus.
本発明によると、電子基板とその上に搭載する電子基板とを安定して接続することができる複層基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer substrate which can connect the electronic substrate and the electronic substrate mounted on it stably can be provided.
以下、この発明に基づいた実施の形態における複層基板について、図を参照しながら説明する。 Hereinafter, a multilayer substrate in an embodiment based on the present invention will be described with reference to the drawings.
実施の形態1
図1は、本発明の実施の形態1に係る複層基板の断面図を示したものである。図1に示すように、本発明の複層基板3は、下層から順に、プリント基板などの第1基板31と、導電金属層33と、ソルダーマスク32と、モジュール基板などの第2基板34から構成されている。第2基板34の端部には、端子35が設けられている。端子35は、はんだ部Hによって、導電金属層33と接続されている。導電金属層33は、たとえば、膜厚0.018mmの銅箔、膜厚0.015mm以上の銅メッキ、膜厚2.55〜6.35μmのニッケルメッキ、膜厚0.05〜0.20μmの金メッキなどを管理値としてもよい。ソルダーマスク32には、第2基板34と対向する領域に第1開口部37と、端子35に対応する位置に第2開口部36とが形成されている。開口部の形成方法は、例えば、印刷法によるパターニングにより行なってもよい。
FIG. 1 shows a cross-sectional view of a multilayer substrate according to
第2開口部36にはんだ付けする際に発生する、第2基板34の反りは、第1開口部37に収まる。そのため、第1開口部37を設けなかった場合と比べて、端子35と導電金属層32との隙間を小さくすることができる。その結果、はんだ付けにおいて発生する接合不良または使用中の動作不良の発生を低減することができる。
Warpage of the
実施の形態2
図2は、発明の実施の形態2に係る、複層基板の断面図を示したものである。図2に示すように、本発明の複層基板4は、下層から順に、プリント基板などの第1基板41と、導電金属層43と、ソルダーマスク42と、モジュール基板などの第2基板44から構成されている。第2基板44の端部には、端子45が設けられている。端子45は、はんだ部Hによって、導電金属層43と接続されている。導電金属層43は、たとえば、膜厚0.018mmの銅箔、膜厚0.015mm以上の銅メッキ、膜厚2.55〜6.35μmのニッケルメッキ、膜厚0.05〜0.20μmの金メッキなどを管理値としてもよい。
FIG. 2 is a sectional view of a multilayer substrate according to the second embodiment of the invention. As shown in FIG. 2, the multilayer substrate 4 according to the present invention includes, in order from the lower layer, a
第2基板44と対向する領域に第1開口部47と、端子45に対応する位置に第2開口部46とが、ソルダーマスク42に形成されている。さらに、第1開口部47に対向する領域に開口部48が、導電金属層43に形成されている。ソルダーマスクの開口部の形成方法は、たとえば、印刷法によるパターニングで行なってもよい。導電金属層の開口部の形成方法は、たとえば、塩化第二鉄(FeCl3)を使用して、エッチングを行なってもよい。
A
はんだ付けする際に発生する、第2基板44の反りは、ソルダーマスク42の第1開口部47および導電金属層43の開口部48に収まる。この場合、ソルダーマスク42にのみ開口部を設けた場合よりも、さらに反りを収めることができる。そのため、端子45と導電金属層42との隙間をさらに小さくすることができる。その結果、はんだ付けにおいて発生する接合不良または使用中の動作不良の発生をさらに低減することができる。また、端子45とはんだ部Hとの接する長さが確保できるため、はんだ接合強度を増加させることができる。
Warpage of the
実施の形態3
図3は、発明の実施の形態3に係る複層基板の断面図を示したものである。図3に示すように、本発明の複層基板6は、下層から順に、プリント基板などの第1基板61と、導電金属層63と、ソルダーマスク62と、モジュール基板などの第2基板64と、金属シールド69から構成されている。第2基板64の端部には、端子65が設けられている。端子65は、はんだ部Hによって、導電金属層63と接続されている。導電金属層63は、たとえば、膜厚0.018mmの銅箔、膜厚0.015mm以上の銅メッキ、膜厚2.55〜6.35μmのニッケルメッキ、膜厚0.05〜0.20μmの金メッキなどを管理値としてもよい。
Embodiment 3
FIG. 3 shows a cross-sectional view of a multilayer substrate according to Embodiment 3 of the invention. As shown in FIG. 3, the multilayer substrate 6 of the present invention includes, in order from the lower layer, a
第2基板64と対向する領域に第1開口部67と、端子65に対応する位置に第2開口部66とが、ソルダーマスク62に形成されている。開口部の形成方法は、たとえば印刷法によるパターニングで行なってもよい。金属シールド69は、電磁波の漏出を防ぐため、電磁波防止効果を有する複層基板が得られる。
A
一般に、第2基板64の線膨張係数は、金属シールド69の線膨張係数よりも大きい。そのため、第2基板64は、反りが発生しやすくなり、下方へ凸状に反った場合には、端子65と導電金属層62との隙間は、大きくなる。よって、第2開口部66にはんだ付けする際に発生する、第2基板64の反りは、金属シールド69が配置されないときに比べて大きくなる。この反りは、第1開口部67に収まる。そのため、第1開口部67を設けなかった場合と比べて、端子65と導電金属層62との隙間を小さくすることができる。その結果、はんだ付けにおいて発生する接合不良または使用中の動作不良の発生を低減することができる。
In general, the linear expansion coefficient of the
実施の形態4
図4は、発明の実施の形態4に係る複層基板の断面図を示したものである。図4に示すように、本発明の複層基板7は、下層から順に、プリント基板などの第1基板71と、導電金属層73と、ソルダーマスク72と、モジュール基板などの第2基板74と、金属シールド79から構成されている。第2基板74の端部には、端子75が設けられている。端子75は、はんだ部Hによって、導電金属層73と接続されている。導電金属層73は、たとえば、膜厚0.018mmの銅箔、膜厚0.015mm以上の銅メッキ、膜厚2.55〜6.35μmのニッケルメッキ、膜厚0.05〜0.20μmの金メッキなどを管理値としてもよい。
Embodiment 4
FIG. 4 shows a cross-sectional view of a multilayer substrate according to Embodiment 4 of the present invention. As shown in FIG. 4, the
第2基板74と対向する領域に第1開口部77と、端子75に対応する位置に第2開口部76とが、ソルダーマスク72に形成されている。さらに、第1開口部77と対向する領域に開口部78が、導電金属層73に形成されている。ソルダーマスクの開口部の形成方法は、たとえば、印刷法によるパターニングで行なってもよい。導電金属層の開口部の形成方法は、たとえば、塩化第二鉄(FeCl3)を使用して、エッチングを行なってもよい。金属シールド79は、電磁波の漏出を防ぐため、電磁波防止効果を有する複層基板が得られる。
A
一般に、第2基板74の線膨張係数は、金属シールド79の線膨張係数よりも大きい。そのため、第2基板74は、反りが発生しやすくなり、下方へ凸状に反った場合には、端子75と導電金属層72との隙間は大きくなる。よって、第2開口部76にはんだ付けする際に発生する、第2基板74の反りは、金属シールド79が配置されないときに比べて大きくなる。
In general, the linear expansion coefficient of the
この反りは、ソルダーマスク72の第1開口部77および導電金属層73の開口部78に収まる。この場合、ソルダーマスク72にのみ開口部を設けた場合よりも、さらに反りを収めることができる。そのため、端子75と導電金属層72との隙間をさらに小さくすることができる。その結果、はんだ付けにおいて発生する接合不良または使用中の動作不良の発生をさらに低減することができる。また、端子75とはんだ部Hとの接する長さが確保できるため、はんだ接合強度を増加させることができる。
This warpage is contained in the
上記の実施の形態のおいて、例えば、モジュール基板にGPSモジュール基板を使用してもよい。また、上記の実施の形態における複層基板をGPS通信装置に使用しても本発明の効果が得られる。 In the above embodiment, for example, a GPS module substrate may be used as the module substrate. The effects of the present invention can also be obtained by using the multilayer substrate in the above embodiment for a GPS communication device.
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 In addition, the said embodiment disclosed this time is an illustration in all the points, Comprising: It does not become the basis of limited interpretation. Therefore, the technical scope of the present invention is not interpreted only by the above-described embodiment, but is defined based on the description of the scope of claims. Further, all modifications within the meaning and scope equivalent to the scope of the claims are included.
1,2,3,4,5,6,7 複層基板、11,21,31,41,51,61,71 プリント基板、12,22,32,42,52,62,72 ソルダーマスク、13,23,33,43,53,63,73 導電金属層、14,24,34,44,54,64,74 電子基板、15,25,35,45,55,65,75 端子、16,26,36,46,56,66,76 第2開口部、37,47,67,77 第1開口部、48,78 開口部、59,69,79 金属シールド、H はんだ部。 1, 2, 3, 4, 5, 6, 7 Multi-layer substrate, 11, 21, 31, 41, 51, 61, 71 Printed circuit board, 12, 22, 32, 42, 52, 62, 72 Solder mask, 13 , 23, 33, 43, 53, 63, 73 Conductive metal layer, 14, 24, 34, 44, 54, 64, 74 Electronic substrate, 15, 25, 35, 45, 55, 65, 75 Terminal, 16, 26 36, 46, 56, 66, 76 Second opening, 37, 47, 67, 77 First opening, 48, 78 opening, 59, 69, 79 Metal shield, H solder part.
Claims (7)
前記第1基板の上面に設けられた導電金属層と、
前記導電金属層の上方に配置され、端部に端子を有する第2基板と、
前記導電金属層と前記第2基板との間に設けられ、前記第2基板に対向する領域に形成される第1開口部および、前記端子に対応する位置に形成される第2開口部とを有するソルダーマスクと、
前記ソルダーマスクの第2開口部に設けられ、前記第2基板の端子と前記導電金属層とを接続するはんだ部と
を備える、複層基板。 A first substrate;
A conductive metal layer provided on an upper surface of the first substrate;
A second substrate disposed above the conductive metal layer and having a terminal at an end;
A first opening formed between the conductive metal layer and the second substrate and formed in a region facing the second substrate; and a second opening formed at a position corresponding to the terminal. A solder mask having,
A multilayer substrate comprising a solder portion provided in a second opening of the solder mask and connecting a terminal of the second substrate and the conductive metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008155425A JP2009302315A (en) | 2008-06-13 | 2008-06-13 | Muliti-layer substrate and gps communication apparatus equipped with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008155425A JP2009302315A (en) | 2008-06-13 | 2008-06-13 | Muliti-layer substrate and gps communication apparatus equipped with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302315A true JP2009302315A (en) | 2009-12-24 |
Family
ID=41548911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008155425A Withdrawn JP2009302315A (en) | 2008-06-13 | 2008-06-13 | Muliti-layer substrate and gps communication apparatus equipped with the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302315A (en) |
-
2008
- 2008-06-13 JP JP2008155425A patent/JP2009302315A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9148958B2 (en) | Circuit board and electronic device | |
JP2009004744A (en) | Printed-circuit board | |
JP2010067989A (en) | Module component | |
JP2008210993A (en) | Printed wiring board and method of manufacturing the same | |
KR100890217B1 (en) | Method for manufacturing pcb | |
JP4267660B2 (en) | Multilayer wiring board and element mounting apparatus | |
US8102664B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2009267149A (en) | Part built-in wiring board, and method for manufacturing part built-in wiring board | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
KR101138469B1 (en) | Printed Circuit Board for Chip Mount | |
JP2013211497A (en) | Component joint structure | |
JP2011155199A (en) | Circuit mounting substrate | |
JP2009302315A (en) | Muliti-layer substrate and gps communication apparatus equipped with the same | |
JP2013115110A (en) | Printed wiring board of step structure | |
JP2011249457A (en) | Wiring board having embedded component, and manufacturing method for the same | |
JP2016162813A (en) | Printed circuit board and soldering method | |
JP2006216842A (en) | Memory card and printed wiring board | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure | |
US20150282315A1 (en) | Printed circuit board and method of manufacturing the same | |
US20070089901A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
WO2023209902A1 (en) | Component mounting substrate | |
JP2009081153A (en) | Semiconductor device and circuit device mounting the same | |
TW551020B (en) | Structure of bonding pads of printed circuit board (PCB) | |
JP2021174975A (en) | Printed circuit board and printed circuit board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |