JP2021174975A - Printed circuit board and printed circuit board manufacturing method - Google Patents
Printed circuit board and printed circuit board manufacturing method Download PDFInfo
- Publication number
- JP2021174975A JP2021174975A JP2020080695A JP2020080695A JP2021174975A JP 2021174975 A JP2021174975 A JP 2021174975A JP 2020080695 A JP2020080695 A JP 2020080695A JP 2020080695 A JP2020080695 A JP 2020080695A JP 2021174975 A JP2021174975 A JP 2021174975A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- solder
- substrate body
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、小型化及び部品実装密度の高度化に寄与することができるプリント基板及びプリント基板の製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing a printed circuit board, which can contribute to miniaturization and an increase in component mounting density.
この種のプリント基板として特許文献1及び2に示される技術が知られている。
特許文献1に示されるプリント配線板では、絶縁基板に形成された複数層の導体パターンと、絶縁基板に貫通形成され異なる導体パターン同士を導通した複数のメッキスルーホールとを備えている。
メッキスルーホールは、コネクタがハンダ付けで実装される導体パターンのパッド近くに配置され、かつその上面がシルク印刷層からなる絶縁層で覆われている。
また、このプリント配線板では、メッキスルーホールの開口周縁部で、かつシルク印刷層からなる絶縁層上にソルダレジスト層がさらに積層されている。
そして、このようなソルダレジスト層では、パッドの近傍に設けられたメッキスルーホールの開口周縁部を覆うことで、ハンダかす、ハンダボール等による配線の短絡を防止する。
The techniques shown in
The printed wiring board shown in Patent Document 1 includes a plurality of layers of conductor patterns formed on an insulating substrate and a plurality of plated through holes formed through the insulating substrate and conducting different conductor patterns.
The plated through holes are arranged near the pads of the conductor pattern in which the connectors are mounted by soldering, and the upper surface thereof is covered with an insulating layer made of a silk printing layer.
Further, in this printed wiring board, a solder resist layer is further laminated on the insulating layer made of the silk printed layer at the peripheral edge of the opening of the plated through hole.
Then, in such a solder resist layer, by covering the peripheral portion of the opening of the plating through hole provided in the vicinity of the pad, a short circuit of the wiring due to solder residue, a solder ball, or the like is prevented.
特許文献2に示される電子装置のマザーボードでは、SOP(Small Outline Package)やチップ部品が搭載される電極パッドに近接して設けられた上面側スルーホールランドがSMD(Solder Mask Defined)構造とされている。
そして、このようなマザーボードでは、スルーホールランドが絶縁膜でほぼ覆われることで、リフローやフロー時にハンダが飛散しても電極パッドとスルーホールランド間、及びスルーホールランド同士でのハンダブリッジやハンダショートの発生を低減又は防止することができる。
In the motherboard of an electronic device shown in
In such a motherboard, the through-hole land is almost covered with an insulating film, so that even if the solder scatters during reflow or flow, the solder bridge or solder between the electrode pad and the through-hole land, and between the through-hole lands The occurrence of short circuits can be reduced or prevented.
特許文献1及び2に示されるプリント基板では、スルーホールの開口周縁部を覆うことで、ハンダが飛散した際のハンダかす等による配線の短絡を防止するための構成が示されている。
しかしながら、このような対策は限定的であり、例えば、部品実装の際にクリームハンダを使用した際には、当該クリームハンダがスルーホールに流れ込み、大きなトラブルに発展する恐れがある。
The printed circuit boards shown in
However, such measures are limited, and for example, when cream solder is used when mounting parts, the cream solder may flow into the through hole and lead to a big trouble.
具体的には、上述したようなプリント基板では、表面実装部品(チップタイプ)の小型化が進んでいるが、配線設計観点で見た場合に、パッドにスルーホールを隣接させた設計にはなっていなかった。
これは、パッドとスルーホール間が近い設計であると、部品実装に使用するクリームハンダがスルーホールに流れ込みハンダ不良になるといった製造面からのリスクを配慮した結果である。
今後、さらに部品の小型化が進んだ場合でも上記の製造面でのリスクを考慮してパッドからスルーホールを一定長さ離す必要があるため、例えば1005サイズから0603サイズ(JIS略称(mm表記))へ変更した場合、チップサイズは64%削減できるが、スルーホールビアとパターンを含めると21%だけしか削減出来ず、配線パターン長も10%程度の改善に留まっていた。
Specifically, in printed circuit boards as described above, surface mount components (chip types) are becoming smaller, but from the viewpoint of wiring design, the design is such that through holes are adjacent to the pads. I wasn't.
This is a result of considering the risk from the manufacturing side that the cream solder used for component mounting flows into the through hole and the solder is defective if the design is such that the pad and the through hole are close to each other.
In the future, even if the parts are further miniaturized, it is necessary to separate the through holes from the pads by a certain length in consideration of the above manufacturing risks. Therefore, for example, 1005 size to 0603 size (JIS abbreviation (mm notation)). ), The chip size can be reduced by 64%, but when the through-hole vias and patterns are included, it can be reduced by only 21%, and the wiring pattern length is also improved by about 10%.
すなわち、これまでのプリント基板では、部品のダウンサイジングの恩恵を十分に享受できておらず、現状の配線基準を変更し、パッドとスルーホール間を近付けて実装面積のさらなる効率化が必要な状況になっている。
さらにパッドに近接してスルーホールを作成した場合には、リフロー工程においてパッドに塗布されるクリームハンダがスルーホールに流れ込み、ハンダ不良が発生する危険性があるため、単純にこれらを隣接させるのは容易ではない。
In other words, conventional printed circuit boards have not fully enjoyed the benefits of component downsizing, and it is necessary to change the current wiring standards and bring the pads and through-holes closer together to further improve the efficiency of the mounting area. It has become.
Furthermore, if through holes are created in close proximity to the pads, there is a risk that the cream solder applied to the pads will flow into the through holes in the reflow process, causing solder defects. It's not easy.
この発明は、上述した事情に鑑みてなされたものであって、基板上のパットへの部品実装に使用するクリームハンダがスルーホールに流れ込むことを未然に防止することができ、同時に部品の高密度実装も可能とするプリント基板及びプリント基板の製造方法を提供する。 The present invention has been made in view of the above circumstances, and can prevent cream solder used for mounting components on a pad on a substrate from flowing into through holes, and at the same time, have a high density of components. Provided are a printed circuit board that can be mounted and a method for manufacturing a printed circuit board.
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第1態様に示すプリント基板では、絶縁基板に形成された複数層の導体パターンを有する基板本体と、該基板本体に設けられたパッド上にクリームハンダを介して実装された表面実装部品とを具備し、前記基板本体に形成されたスルーホールビアのランドは、前記クリームハンダの流入を防止するハンダ流入防止用ソルダレジストで被覆されることを特徴とする。
In order to solve the above problems, the present invention proposes the following means.
In the printed circuit board shown in the first aspect of the present invention, a substrate body having a plurality of layers of conductor patterns formed on an insulating substrate and a surface mount component mounted on a pad provided on the substrate body via cream solder. The through-hole via land formed on the substrate body is covered with a solder resist for preventing the inflow of the cream solder.
本発明の第2態様に示すプリント基板の製造方法では、絶縁基板に形成された複数層の導体パターンを有する基板本体と、該基板本体に設けられたパッド上にクリームハンダを介して実装された表面実装部品と、を具備するプリント基板において、前記基板本体に形成されたスルーホールビアのランドを、前記クリームハンダの流入を防止するハンダ流入防止用ソルダレジストで被覆するレジスト工程を有することを特徴とする。 In the method for manufacturing a printed circuit board shown in the second aspect of the present invention, the printed circuit board is mounted on a substrate body having a plurality of layers of conductor patterns formed on an insulating substrate and a pad provided on the substrate body via cream solder. The printed circuit board including the surface mount component is characterized by having a resist step of coating the lands of through-hole vias formed on the substrate body with a solder inflow prevention solder resist that prevents the inflow of cream solder. And.
本発明によれば、基板上のパッドへの部品実装に使用されるクリームハンダがスルーホールビアに流れ込むことが未然に防止され、これにより基板上への部品の高密度実装を可能とする。 According to the present invention, cream solder used for mounting components on a pad on a substrate is prevented from flowing into through-hole vias, which enables high-density mounting of components on a substrate.
本発明のプリント基板10に係る最小構成について図1を参照して説明する。
プリント基板10は、導体パターン1を有する基板本体2と、基板本体2上に実装された表面実装部品Cとを具備する。
The minimum configuration according to the printed
The printed
基板本体2は、絶縁基板(図示略)に複数層の導体パターン1を有するものであって、図1には、表面に位置する一部の導体パターン1のみが示されている。
表面実装部品Cは、基板本体2に設けられたパッド3上にクリームハンダ4を介して実装される。
The substrate
The surface mount component C is mounted on the pad 3 provided on the substrate
基板本体2に形成されたスルーホールビア5のランド6の全体には、クリームハンダ4の流入を防止するハンダ流入防止用ソルダレジスト7が被覆されている。
The
以上説明した本発明のプリント基板10によれば、基板本体2に形成されたスルーホールビア5のランド6が、クリームハンダ4の流入を防止するハンダ流入防止用ソルダレジスト7で被覆される。
これにより、上記プリント基板10では、プリント基板10上のパッド3への部品実装に使用するクリームハンダ4をリフロー処理した場合に、当該クリームハンダ4がスルーホールビア5に流れ込むことを未然に防止することができる。
その結果、上記プリント基板10では、スルーホールビア5と表面実装部品Cとを近接した位置に配置することができ、基板上への部品実装を高密度で行うことが可能となる。
According to the printed
As a result, in the printed
As a result, in the printed
(実施形態)
本発明の実施形態に係るプリント基板100について、表面側から視た図2を参照して説明する。
プリント基板100は、導体パターン配線11を有する基板本体12と、基板本体12上に実装された表面実装部品C1とを具備する。
(Embodiment)
The printed
The printed
なお、表面実装部品C1としては、チップ部品や、BGA(ball grid array)などのハンダボールを格子状に並べた電極形状を有するパッケージ基板が使用される。
また、本例の表面実装部品C1としては平面視、長方形状に形成されたものが使用されている。
また、図示の導体パターン配線11は、基板本体12の表面に位置して、表面実装部品C1とスルーホールビア15のランド16(後述する)とを接続する部分のみが示されている。
As the surface mount component C1, a chip component or a package substrate having an electrode shape in which solder balls such as BGA (ball grid array) are arranged in a grid pattern is used.
Further, as the surface mount component C1 of this example, a surface mount component C1 formed in a rectangular shape in a plan view is used.
Further, the illustrated
基板本体12は、絶縁基板(図示略)に複数層の導体パターン配線11を有する積層体である。
表面実装部品C1は、基板本体12に設けられたパッド13上にクリームハンダ14を介して実装される。
なお、本例のパッド13は、1つの表面実装部品C1に対して2つのパッド片13Aを有し、これら2つのパッド片13Aは、表面実装部品C1の長さ方向(図中、上下方向)に互いに間隔を有するように配置されている。
The substrate
The surface mount component C1 is mounted on the
The
基板本体12にはスルーホールビア15が形成されている。
スルーホールビア15は基板本体12に積層された導体パターン配線11を上下に接続するものであって、表面実装部品C1の近傍に設けられる。
なお、図示のスルーホールビア15は2つのみが示されており、これ以外のスルーホールビア15は図示略とされている。
A through-hole via 15 is formed on the
The through-hole via 15 connects the conductor pattern wiring 11 laminated on the substrate
Only two through-
スルーホールビア15のランド16には、クリームハンダ14の流入を防止するハンダ流入防止用ソルダレジスト17が被覆されている。
ハンダ流入防止用ソルダレジスト17は、基板本体12のパッド13上に塗布されたクリームハンダ14がスルーホールビア15に流れ込まないように、当該スルーホールビア15及びランド16とその周辺に塗布される。
また、ハンダ流入防止用ソルダレジスト17は複数のスルーホールビア15及びランド16を一体に覆うように配置されかつ平面視、長方形状に形成された表面実装部品C1の長辺側に配置されている。
さらに、このハンダ流入防止用ソルダレジスト17では、2つ(又はそれ以上の数)からなる複数のスルーホールビア15のランド16を一体に覆うように設けられている。
The
The solder resist 17 for preventing solder inflow is applied to the through-
Further, the solder resist 17 for preventing solder inflow is arranged so as to integrally cover the plurality of through-
Further, the solder resist 17 for preventing the inflow of solder is provided so as to integrally cover the
そして、このようなプリント基板100では、基板本体12への表面実装部品C1の実装工程において、パッド13にクリームハンダ14を塗布した後のリフロー工程でスルーホールビア15にクリームハンダ14が流れ込むことを防止できる。
Then, in such a printed
具体的には、プリント基板100の製造工程では、積層プレス後のスルーホールビア15の穴あけ加工工程、メッキ処理工程、外層パターン形成工程、エッチング工程、レジスト工程(レジスト塗布/露光/現像)と進む。このとき、レジスト工程において図2のようにパッド13近傍のスルーホールビア15及びランド16の周辺にソルダレジスト17を塗布する。
これにより、プリント基板100の製造工程では、通常のレジスト工程時にパッド13近傍に位置するスルーホールビア15のランド16周辺に、ソルダレジスト17を残すように塗布パターンを変更するだけであるため、工程が増えることによるコストアップは無い。
Specifically, in the manufacturing process of the printed
As a result, in the manufacturing process of the printed
以上詳細に説明した本実施形態のプリント基板100によれば、基板本体12に形成されたスルーホールビア15のランド16が、クリームハンダ14の流入を防止するハンダ流入防止用ソルダレジスト17で被覆されている。
これにより、上記プリント基板100では、プリント基板100上のパッド13への部品実装に使用するクリームハンダ14をリフロー処理した場合に、当該クリームハンダ14がスルーホールビア15に流れ込むことを未然に防止することができる。
その結果、上記プリント基板100では、スルーホールビア15と表面実装部品C1とを近接した位置に配置することができ、基板上への部品実装を高密度で行うことが可能となる。
According to the printed
As a result, in the printed
As a result, in the printed
より具体的な効果としては、本実施形態のプリント基板100では、スルーホールビア15と表面実装部品C1とをより近接させることで、一例として、導体パターン配線11の長さを以前の2/3とし、かつそのインダクタンスを5/8と半分近くまで減少させることができる。
このことは、キャパシタの高周波域での性能アップにつながり、さらには0603サイズのチップの実装面積で比較した場合、25%程度削減でき、表面実装部品C1の高密度実装に寄与することが可能となる。
As a more specific effect, in the printed
This leads to an improvement in the performance of the capacitor in the high frequency range, and when compared with the mounting area of a 0603 size chip, it can be reduced by about 25%, which can contribute to high-density mounting of the surface mount component C1. Become.
上記実施形態は以下のように変形しても良い。
〔変形例1〕
図2のハンダ流入防止用ソルダレジスト17は複数のスルーホールビア15及びランド16を一体に覆い、かつ平面視、長方形状に形成された表面実装部品C1の長辺側に配置されている。
しかしこれに限定されず、変形例1では、図3に示すように各スルーホールビア15及びランド16を個別に覆い、かつ平面視、長方形状に形成された表面実装部品C1の短辺側(図中上下)にハンダ流入防止用ソルダレジスト17を配置しても良い。これにより変形例1では、スルーホールビア15と表面実装部品C1とをより近接させることができ、導体パターン配線11の長さ及びインダクタンスを低減させることが可能となる。
The above embodiment may be modified as follows.
[Modification 1]
The solder resist 17 for preventing solder inflow of FIG. 2 integrally covers a plurality of through-
However, the present invention is not limited to this, and in the modified example 1, each through-hole via 15 and the
〔変形例2〕
変形例1では、図3のように表面実装部品C1の短辺側(図中上下)にスルーホールビア15を作成する場合に、パッド13のすぐ近くにソルダレジスト17が塗布されることになり、リフロー工程で表面実装部品C1のハンダ付けが失敗する可能性がある。
その場合には、変形例2として示した図4のようにパッド13を構成するパッド片13Aの周囲に、表面実装部品C1が実装されない余白部13a(本例では図中の左右側に)設けることで、リフロー工程での表面実装部品C1のハンダ付けを円滑に行うようにしても良い。
[Modification 2]
In the first modification, when the through-
In that case, as shown in FIG. 4 shown as the second modification, a
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and design changes and the like within a range not deviating from the gist of the present invention are also included.
本発明は、小型化及び実装密度の高度化に寄与することができるプリント基板及びプリント基板の製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing a printed circuit board, which can contribute to miniaturization and an increase in mounting density.
1 導体パターン
2 基板本体
3 パッド
4 クリームハンダ
5 スルーホールビア
6 ランド
7 ハンダ流入防止用ソルダレジスト
10 プリント基板
11 導体パターン配線
12 基板本体
13 パッド
13A パッド片
13a 余白部
14 クリームハンダ
15 スルーホールビア
16 ランド
17 ハンダ流入防止用ソルダレジスト
100 プリント基板
C 表面実装部品
C1 表面実装部品
1
Claims (7)
前記基板本体に形成されたスルーホールビアのランドは、前記クリームハンダの流入を防止するハンダ流入防止用ソルダレジストで被覆されることを特徴とするプリント基板。 A printed circuit board comprising a substrate body having a plurality of layers of conductor patterns formed on an insulating substrate, and surface mount components mounted on a pad provided on the substrate body via cream solder.
A printed circuit board characterized in that the through-hole via land formed on the substrate body is covered with a solder resist for preventing the inflow of the cream solder.
前記基板本体に形成されたスルーホールビアのランドを、前記クリームハンダの流入を防止するハンダ流入防止用ソルダレジストで被覆するレジスト工程を有することを特徴とするプリント基板の製造方法。 In a printed circuit board including a substrate body having a plurality of layers of conductor patterns formed on an insulating substrate and a surface mount component mounted on a pad provided on the substrate body via cream solder.
A method for manufacturing a printed circuit board, which comprises a resist step of coating a land of through-hole vias formed on the substrate body with a solder resist for preventing the inflow of the cream solder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020080695A JP2021174975A (en) | 2020-04-30 | 2020-04-30 | Printed circuit board and printed circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020080695A JP2021174975A (en) | 2020-04-30 | 2020-04-30 | Printed circuit board and printed circuit board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021174975A true JP2021174975A (en) | 2021-11-01 |
Family
ID=78281907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020080695A Pending JP2021174975A (en) | 2020-04-30 | 2020-04-30 | Printed circuit board and printed circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021174975A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101469U (en) * | 1977-12-28 | 1979-07-17 | ||
JPS60130194A (en) * | 1983-12-16 | 1985-07-11 | 日立化成工業株式会社 | Method of producing circuit board |
JPH0184468U (en) * | 1987-11-26 | 1989-06-05 | ||
JPH028173U (en) * | 1988-06-30 | 1990-01-19 |
-
2020
- 2020-04-30 JP JP2020080695A patent/JP2021174975A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101469U (en) * | 1977-12-28 | 1979-07-17 | ||
JPS60130194A (en) * | 1983-12-16 | 1985-07-11 | 日立化成工業株式会社 | Method of producing circuit board |
JPH0184468U (en) * | 1987-11-26 | 1989-06-05 | ||
JPH028173U (en) * | 1988-06-30 | 1990-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1126919A (en) | Printed wiring board | |
JP2020035848A (en) | Printed wiring board and method of forming solder resist | |
JP2006165003A (en) | Printed circuit board, method of designing same, method of designing connecting terminals of ic package and method of connecting ic package | |
US20120152606A1 (en) | Printed wiring board | |
JP2005012088A (en) | Multilayered circuit board and electronic equipment | |
JP2001230513A (en) | Printed board and its manufacturing method | |
US7911056B2 (en) | Substrate structure having N-SMD ball pads | |
JP2014045190A (en) | Method for manufacturing printed-circuit board | |
JP2015056561A (en) | Printed wiring board and manufacturing method of the same | |
WO2023109048A1 (en) | Pcb and manufacturing method therefor | |
JP2021174975A (en) | Printed circuit board and printed circuit board manufacturing method | |
JPH07288375A (en) | Circuit board | |
KR20160084666A (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
US8399801B2 (en) | Method of manufacturing printed circuit board | |
JP2001189539A (en) | Printed substrate and method of mounting electric component thereon | |
JP2013211497A (en) | Component joint structure | |
KR101292594B1 (en) | Embedded printed circuit board with metal dam and method for manufacturing the same | |
JP5067283B2 (en) | Component mounting method | |
JP2000174410A (en) | Structure and method for mounting electronic component | |
JP2006013029A (en) | Semiconductor package | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure | |
JP2005032931A (en) | Substrate, manufacturing method thereof, and electronic circuit device | |
US20090097220A1 (en) | Printed circuit board | |
JP7472478B2 (en) | Printed Wiring Boards | |
US20040007386A1 (en) | Structure of printed circuit board (PCB) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211214 |