JP2009295759A - 表面実装型インダクタ及び表面実装型インダクタの製造方法 - Google Patents

表面実装型インダクタ及び表面実装型インダクタの製造方法 Download PDF

Info

Publication number
JP2009295759A
JP2009295759A JP2008147511A JP2008147511A JP2009295759A JP 2009295759 A JP2009295759 A JP 2009295759A JP 2008147511 A JP2008147511 A JP 2008147511A JP 2008147511 A JP2008147511 A JP 2008147511A JP 2009295759 A JP2009295759 A JP 2009295759A
Authority
JP
Japan
Prior art keywords
electrode
manufacturing
surface mount
mount inductor
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008147511A
Other languages
English (en)
Inventor
Shichiro Funakoshi
七郎 船越
Masaki Oshima
正樹 大島
Katsuya Ikeda
克弥 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008147511A priority Critical patent/JP2009295759A/ja
Publication of JP2009295759A publication Critical patent/JP2009295759A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】電極分離工程に起因して信頼性が低下することのない構造を有する表面実装型インダクタを提供する。
【解決手段】
コイル20を内包した状態で絶縁磁性体粉末MPをプレス成形することにより形成され、コイル20の2本のリード端末22,24が電極形成面SFから外部に突出した磁性体層10と、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30が配設された状態で電極形成面SF上に供給された導電性粉末CPをプレス成形することにより形成され、2本のコイル端末22,24のそれぞれに接続された、第1電極42及び第2電極44を有する電極層40とを備える表面実装型インダクタ1であって、第1電極42及び第2電極44は、電極分離用部材30が露出するまで電極層40を研削・研磨することにより、電気的に分離された状態で形成されてなる表面実装型インダクタ。
【選択図】図1

Description

本発明は表面実装型インダクタ及び表面実装型インダクタの製造方法に関する。
従来、絶縁磁性粉末を加圧することにより製造された表面実装型インダクタが知られている(例えば、特許文献1参照。)。
図12は、従来の表面実装型インダクタ901を製造するための製造方法を説明するために示す図である。図12(a)〜図12(j)は各工程図である。
従来の表面実装型インダクタの製造方法は、以下のとおりである。
すなわち、プレス金型内で、コイル920を内包した状態で絶縁磁性粉末MPを予備プレス成形することにより、コイル920の2本のリード端末922,924が電極形成面から外部に突出した磁性体層910を形成する(以下、この工程を「磁性体層形成工程」という。図12(a)〜図12(c)参照。)。
次に、電極形成面の全面に導電性粉末CPを供給した状態で磁性体層910と導電性粉末CPとを一体的に予備プレス成形して予備圧縮体PPを形成する(以下、この工程を「第2予備プレス工程」という。図12(d)及び図12(e)参照。)。
次に、磁性体層910から突出する2本のリード端末922,924の整形(切断及び折り曲げ。図12(f)参照。)を行った後、第2予備プレス工程における圧力よりも高いプレス圧力で予備圧縮体PPを本プレス成形して、磁性体層と導電性粉末CPを圧縮してなる電極層とが一体的に成形された磁性体ブロックPKを形成する(以下、この工程を「本プレス工程」という。図12(g)参照。)。
次に、プレス金型から磁性体ブロックPKを取り出した後、磁性体ブロックPKの電極層の所定部分を、磁性体層910が露出するまで研削・研磨することにより除去し、電極層940を第1電極942,944に分離する(以下、この工程を「電極分離工程」という。図12(h)〜図12(j)参照。)。
従来の表面実装型インダクタめの製造方法によれば、プレス金型内にコイルを配置するとともに絶縁磁性粉末と導電性粉末とを順次供給しながら、これらを順次プレスすることによって、表面実装型インダクタを容易に製造することが可能となる。
なお、この明細書において、予備プレス成型とは、粉末状態の物質を比較的低い圧力でプレス成形して表面を平坦化するための成型方法をいう。また、本プレス成型とは、粉末状態の物質又は予備プレス成形により形成された予備圧縮体を比較的高い圧力でプレス成型して磁性体ブロックを形成するための成形方法をいう。
特開2007−13176号公報
しかしながら、従来の表面実装型インダクタを製造するためには、図12(j)に示すように、磁性体層が露出するまで電極層を研削・研磨することが必要となる。このため、磁性体層が損傷を受け、結果として表面実装型インダクタの信頼性が低下するという問題がある。
そこで、本発明は、上記問題を解決するためになされたもので、表面実装型インダクタを製造する過程で、磁性体層が露出するまで電極層を研削・研磨する必要がなく、その結果、電極分離工程に起因して信頼性が低下することのない構造を有する表面実装型インダクタを提供することを目的とする。また、そのような表面実装型インダクタを製造するための表面実装型インダクタの製造方法を提供することを目的とする。
(1)本発明の表面実装型インダクタは、コイルを内包した状態で絶縁磁性体粉末をプレス成形することにより形成され、前記コイルの2本のリード端末が一の面(以下、「電極形成面」という。)から外部に突出した磁性体層と、前記電極形成面の所定位置に絶縁材料からなる電極分離用部材が配設された状態で前記電極形成面上に供給された導電性粉末をプレス成形することにより形成され、前記2本のリード端末のそれぞれに接続された、第1電極及び第2電極を有する電極層とを備える表面実装型インダクタであって、前記第1電極及び前記第2電極は、前記電極分離用部材が露出するまで前記電極層を研削・研磨することにより、電気的に分離された状態で形成されてなることを特徴とする。
このため、本発明の表面実装型インダクタによれば、電極形成面の全面に形成しておいた電極層の所定部分を磁性体層が露出するまで研削・研磨することによってではなく、電極形成面の所定位置に絶縁材料からなる電極分離用部材を配設した状態で電極形成面の全面に電極層を形成した後、電極層を電極分離用部材が露出するまで研削・研磨することによって第1電極及び第2電極が形成されているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
(2)本発明の表面実装型インダクタの製造方法は、コイルを内包した状態で絶縁磁性粉末を予備プレス成形することにより、前記コイルの2本のリード端末が一の面(以下、「電極形成面」という。)から外部に突出した磁性体層を形成する磁性体層形成工程と、前記電極形成面の所定位置に絶縁材料からなる電極分離用部材が配設された状態で、前記磁性体層と前記電極形成面上に供給された導電性粉末とが一体化された磁性体ブロックをプレス成形法により形成する磁性体ブロック形成工程と、前記電極分離用部材が露出するまで電極層を研削・研磨することにより、前記2本のリード端末のそれぞれに接続される第1電極及び第2電極に分離する電極分離工程とをこの順序で含むことを特徴とする。
このため、本発明の表面実装型インダクタの製造方法によれば、電極形成面の所定位置に絶縁材料からなる電極分離用部材を配設した状態で電極形成面の全面に電極層を形成した後、当該電極層を電極分離用部材が露出するまで研削・研磨して第1電極及び第2電極を形成することとしているため、磁性体層が露出するまで電極層を研削・研磨する必要がなくなり、その結果、電極分離工程に起因して信頼性が低下することがなくなる。
また、本発明の表面実装型インダクタの製造方法によれば、電極形成面の所定位置に絶縁材料からなる電極分離用部材を配設した状態で電極形成面の全面に電極層を形成した後、当該電極層を電極分離用部材が露出するまで研削・研磨して第1電極及び第2電極を形成することとしているため、電極分離用部材の形状を適宜設計することにより、1回の研削・研磨により電極層を3以上の電極に分離することも可能となる。
(3)本発明の表面実装型インダクタの製造方法においては、前記電極分離用部材は、セラミックス材料からなることが好ましい。
このように、電極分離用部材がセラミックス材料からなるため、温度、湿度に影響され難い高信頼性の表面実装型インダクタを製造することが可能となる。
(4)本発明の表面実装型インダクタの製造方法においては、前記電極分離用部材は、樹脂材料からなることが好ましい。
このように、電極分離用部材が樹脂材料からなるため、製造コストの安価な表面実装型インダクタを製造することが可能となる。
(5)本発明の表面実装型インダクタの製造方法においては、前記電極分離用部材は、射出成形法により前記磁性体層の上に形成されてなることが好ましい。
このような方法とすることにより、電極分離用部材を別途準備して電極形成層に配設する作業を行う必要がなくなるため、電極分離用部材を正確な位置に配設してより形状精度の高い第1電極及び第2電極を有する表面実装型インダクタを製造することが可能となる。
(6)本発明の表面実装型インダクタの製造方法において、前記磁性体層形成工程においては、前記電極形成面の所定位置に前記電極分離用部材配設用の凹部を有する磁性体層を形成することが好ましい。
このような方法とすることにより、電極分離用部材を正確な位置に配設して、より形状精度の高い第1電極及び第2電極を有する表面実装型インダクタを製造することが可能となる。
(7)本発明の表面実装型インダクタの製造方法においては、前記磁性体ブロック形成工程は、前記電極形成面の所定位置に前記電極分離用部材を配設した後、前記電極分離用部材の上方から前記電極形成面の全面に導電性粉末を供給した状態で前記磁性体層と前記導電性粉末とを一体的に予備プレス成形して予備圧縮体を形成する第2予備プレス工程と、前記第2予備プレス工程における圧力よりも高いプレス圧力で前記予備圧縮体を本プレス成形して前記磁性体ブロックを形成する本プレス工程とをこの順序で含むことが好ましい。
このような方法とすることにより、磁性体ブロック形成工程を2回のプレス工程(第2予備プレス工程、本プレス工程)に分けて行うことにより、それぞれ最適なプレス条件のもとでプレス工程を実施することができる。このため、例えば、磁性体層との密着性の高い電極層を形成することもできるし、密度が高く強度の高い磁性体ブロックを形成することもできる。その結果、より信頼性の高い表面実装型インダクタを製造することが可能となる。
(8)本発明の表面実装型インダクタの製造方法においては、前記磁性体層形成工程と前記第2予備プレス工程との間又は前記第2予備プレス工程と前記本プレス工程との間に前記電極形成面から突出する前記2本のリード端末を整形するリード端末整形工程をさらに含むことが好ましい。
このような方法とすることにより、電極層中に埋め込まれるリード端末の長さを長くすることが可能となり、リード端末と電極層との接続の信頼性をより高くすることができる。
(9)本発明の表面実装型インダクタの製造方法においては、前記磁性体ブロック形成工程は、前記電極形成面の所定位置に電極分離用部材を配設した後、前記電極分離用部材の上方から前記電極形成面の全面に導電性粉末を供給した状態で、前記磁性体層と前記導電性粉末とを一体的に本プレス成形して前記磁性体ブロックを形成する本プレス工程を含むことが好ましい。
このような方法とすることにより、磁性体ブロック形成工程を1回のプレス工程(本プレス工程)で行うことにより、製造工程が簡略化され、工程時間の短縮化及び製造コストの低減化に資するものとなる。
(10)本発明の表面実装型インダクタの製造方法においては、前記磁性体層形成工程と前記本プレス工程との間に前記電極形成面から突出する前記2本のリード端末を整形するリード端末整形工程をさらに含むことが好ましい。
このような方法とすることにより、電極層中に埋め込まれるリード端末の長さを長くすることが可能となり、リード端末と電極層との接続の信頼性をより高くすることができる。
(11)本発明の表面実装型インダクタの製造方法においては、前記絶縁磁性粉末は、絶縁体の薄層で覆われた鉄粒子からなることが好ましい。
このような方法とすることにより、高い電気的絶縁信頼性及び低い高周波損失を有する表面実装型インダクタを製造することが可能となる。
(12)本発明の表面実装型インダクタの製造方法においては、前記導電性粉末は、銅粉末であることが好ましい。
このような方法とすることにより、銅の持つ良好な電気伝導性により、低い直流抵抗を有する表面実装型インダクタを製造することが可能となる。
(13)本発明の表面実装型インダクタの製造方法においては、前記電極分離工程の後、前記第1電極及び前記第2電極の表面を半田コーティングする半田コーティング層形成工程をさらに含むことが好ましい。
このような方法とすることにより、電極面の半田濡れ性を改善して、基板等への実装が容易な表面実装型インダクタを製造することが可能となる。
以下、本発明の表面実装型インダクタ及び表面実装型のインダクタの製造方法について、図に示す形態に基づいて説明する。
[実施形態1]
実施形態1は、請求項1に記載の表面実装型インダクタ並びに請求項2及び3に記載の表面実装型インダクタの製造方法を説明するための実施形態である。
図1は、実施形態1に係る表面実装型インダクタ1を説明するために示す図である。図1(a)は表面実装型インダクタ1の斜視図であり、図1(b)は表面実装型インダクタ1の断面図である。
実施形態1に係る表面実装型インダクタ1は、図1に示すように、コイル20を内包した状態で絶縁磁性粉末をプレス成形することにより形成され、コイル20の2本のリード端末22,24が一の面(以下、「電極形成面SF」という。)から外部に突出した磁性体層10と、電極形成面の所定位置にセラミックス材料からなる電極分離用部材30が配設された状態で電極形成面上に供給された導電性粉末をプレス成形することにより形成され、2本のコイル端末22,24のそれぞれに接続された、第1電極42及び第2電極44を有する電極層40とを備える。
次に、実施形態1に係る表面実装型インダクタ1を製造するための表面実装型インダクタの製造方法について説明する。
図2は、実施形態1に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。
図3及び図4は、実施形態1に係る表面実装型インダクタの製造方法を説明するために示す図である。図3(a)〜図3(g)及び図4(a)〜図4(g)は各工程を模式的に示す図である。なお、図3(e)は図3(d)に示す磁性体層10を拡大した斜視図である。
図5は、実施形態1に係る表面実装型インダクタの製造方法に用いるプレス成形型を説明するために示す図である。図5(a)は第1成形型110の斜視図であり、図5(b)は第2成形型120の斜視図であり、図5(c)は第3成形型130の斜視図であり、図5(d)は第4成形型140の斜視図であり、図5(e)は第5成形型150の斜視図である。
なお、図3〜図5においては、発明の理解を容易にするため、電極層40の厚み、リード端末22,24の太さ、成形型に設けられた孔124,144などは誇張して図示している。
実施形態1に係る表面実装型インダクタの製造方法は、図2に示すように、成形型準備工程S110、磁性体層形成工程S120、磁性体ブロック形成工程S130、研削・研磨工程S140及び半田コーティング層形成工程S150が順次実施される。
磁性体ブロック形成工程S130においては、電極分離用部材配設工程S132、第2予備プレス工程S134、リード端末整形工程S136及び本プレス工程S138がこの順序で実施される。
以下、これら各工程を詳細に説明する。
1.成形型準備工程S110
まず、プレス成形型として、図5に示すように、第1〜第5成形型110〜150を準備する。
第1成形型110は、図5(a)に示すように、平面からなる成形面112を有する。
第2成形型120は、第1成形型110に対向して配置される成形型であり、図5(b)に示すように、平面からなる成形面122を有する。成形面122には、コイル20のリード端末22,24を挿入可能な2本の挿入孔124が形成されている。
第3成形型130は、成形空間における側方を覆うように配置される成形型であり、図5(c)に示すように、内側に成形面132を有する。
第4成形型140は、第1成形型110に対向して配置される成形型であり、第2成形型120と交換可能に構成されている。第4成形型140は、図5(d)に示すように、平面からなる成形面142を有する。成形面142には、コイル20のリード端末22,24を挿入可能な2本の挿入孔144が形成されている。第4成形型140は第2成形型120と似た形状となっている。
第5成形型150は、第1成形型110に対向して配置される成形型であり、第4成形型140と交換可能に構成されている。第5成形型150は、図5(e)に示すように、平面からなる成形面152を有する。
2.磁性体層形成工程S120
まず、図3(a)に示すように、第1成形型110と第2成形型120と第3成形型130とを用い、第1成形型110が下型となり、第2成形型120が上型となるように、第1〜第3成形型110〜130を配置した状態で成形空間を構成する。
次に、図3(b)に示すように、成形空間にコイル20を配置した状態で絶縁磁性粉末MPを供給し、さらに第2成形型120の挿入孔124にリード端末22,24を挿入した後、所定の加圧力で予備プレス成型することにより、コイル20を内包した磁性体層10を形成する(図3(c)参照。)。磁性体層10の大きさは、一辺の長さが5〜10mmの直方体形状であることが好ましい。予備プレス成形は、比較的低い圧力(例えば、0.01〜0.05GPa。)で行う。
絶縁磁性粉末MPとしては、絶縁体の薄層で覆われた鉄粒子を用いる。また、この際、作業性及び結合強度向上等を目的として、公知のバインダー材料を絶縁磁性粉末MPに混合してもよい。
予備プレスは、絶縁磁性粉末の表面を平坦にすることを主な目的として、比較的低い圧力(たとえば0.01〜0.05ギガパスカル)で実施される。
3.磁性体ブロック形成工程S130
続いて、電極分離用部材配設工程S130の各工程を順に実施する。
3.1 電極分離用部材配設工程S132
まず、図3(d)及び図3(e)に示すように、磁性体層10の表面のうちリード端末22,24が突出する電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30を配設する。電極分離用部材30は、セラミックス材料からなる。セラミックス材料としては、例えば窒化ホウ素(ボロンナイトライド)を用いることができる。窒化ホウ素は機械加工が容易であるからである。電極分離用部材30の厚さは、0.3mmである。
電極分離用部材30は平面視矩形状であり、図3(e)に示すように、電極分離用部材30を平面的に見たときの電極分離用部材30の長辺の長さが磁性体層10の電極形成面SFの一辺の長さと等しい。電極分離用部材30は、リード端末22,24をつなぐ仮想直線に対して電極分離用部材30の長辺方向が略直交するように磁性体層10の電極形成面に配置される。これにより、リード端末22を含む領域と、リード端末24を含む領域との2つの領域に分割されることとなる。
3.2 第2予備プレス工程S134
次に、図3(f)及び図3(g)に示すように、電極分離用部材30の上方から電極形成面SFの全面に導電性粉末CPを供給した状態で磁性体層10と導電性粉末CPとを一体的に予備プレス成形して予備圧縮体PPを形成する。導電性粉末CPを供給する際には、導電性粉末CPを、電極分離用部材30を覆いつくすように供給することが好ましい。
なお、第2予備プレス工程S134は、図3(g)に示すように、磁性体層10から突出するコイル20のリード端末22,24を第4成形型140の挿入孔144に挿入した状態で行う。第2予備プレス工程S134は、比較的低い圧力(例えば、0.01〜0.05GPa。)で行う。
導電性粉末CPとしては、銅粉末を用いる。また、この際、作業性及び結合強度向上等を目的として公知のバインダー材料を導電性粉末CPに混合してもよい。
3.3 リード端末整形工程S136
次に、図4(a)に示すように、予備圧縮体PPをプレス成形型から取り出した後、図4(b)に示すように、リード端末22,24を適切な長さに切断し、続いて、図4(c)に示すように、リード端末22,24を予備圧縮体PPの表面近くでほぼ直角に折り曲げる。なお、あらかじめリード端末の長さを適切にしておくことにより、リード端末の切断を省略することも可能である。
なお、リード端末整形工程S136は、磁性体層形成工程S120と電極分離用部材配設工程S132との間において実施することも可能である。
3.4 本プレス工程S138
次に、図4(d)に示すように、予備圧縮体PPを、第2予備プレス工程S134における圧力よりも高いプレス圧力(たとえば0.05〜1ギガパスカル)で本プレス成形して磁性体ブロックPKを形成する。本プレス工程S138により、絶縁磁性粉末MPからなる磁性体層10及び導電性粉末CPからなる電極層40が一体成型され、最終的な硬度及び強度を備えた磁性体ブロックPKが形成される。なお、このとき、リード端末22,24は、図4(e)に示すように、電極層40の中に埋め込まれた状態となる。このときの電極層40の厚さは、例えば、0.5mmである。本プレス成形は、第2予備プレス工程S134における圧力よりも高いプレス圧力(例えば、0.65〜1.05GPa。)で行う。
なお、この後、内部応力の緩和、経時変化の低減等を目的として、磁性体ブロックPKを所定温度(例えば200°C)で所定時間加熱することも可能である。
4.研削・研磨工程S140
続いて、研削・研磨工程S140を実施する。研削・研磨工程S140では、図4(f)に示すように、電極層40を、電極分離用部材30が露出するまで、電極層40の全面にわたって研削・研磨することにより、電極層40を第1電極42及び第2電極44に分離する。これにより、第1電極42及び第2電極44の厚みは、例えば、0.2mmとなる。
電極層40を研削・研磨する方法としては、例えば、グラインダ等を用いて研削・研磨する方法や、フライス盤のような刃具を使う方法を用いる。
5.半田コーティング層形成工程S150
次に、図4(g)に示すように、第1電極42及び第2電極44の表面を半田コーティングすることにより、半田コーティング層52,54を形成する。
以上により、実施形態1に係る表面実装型インダクタ1を製造することができる。
実施形態1に係る表面実装型インダクタ1によれば、電極形成面の全面に形成しておいた電極層の所定部分を磁性体層が露出するまで研削・研磨することによってではなく、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30を配設した状態で電極形成面SFの全面に電極層40を形成した後、電極層40を電極分離用部材30が露出するまで研削・研磨することによって第1電極42及び第2電極44が形成されているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30を配設した状態で電極形成面SFの全面に電極層40を形成した後、当該電極層40を電極分離用部材30が露出するまで研削・研磨して第1電極42及び第2電極44を形成することとしているため、磁性体層が露出するまで電極層を研削・研磨する必要がなくなり、その結果、電極分離工程に起因して信頼性が低下することがなくなる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、電極分離用部材30がセラミックス材料からなるため、温度、湿度に影響され難い高信頼性の表面実装型インダクタを製造することが可能となる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、磁性体ブロック形成工程S130を2回のプレス工程(第2予備プレス工程S134、本プレス工程S138)に分けて行うこととしているため、それぞれ最適なプレス条件のもとでプレス工程を実施することができる。このため、例えば、磁性体層との密着性の高い電極層を形成することもできるし、密度が高く強度の高い磁性体ブロックを形成することもできる。その結果、より信頼性の高い表面実装型インダクタを製造することが可能となる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、第2予備プレス工程S134と本プレス工S138との間にリード端末整形工程S136をさらに含むため、電極層中に埋め込まれるリード端末の長さを長くすることが可能となり、リード端末と電極層との接続の信頼性をより高くすることができる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、絶縁磁性粉末MPが絶縁体の薄層で覆われた鉄粒子からなるため、高い電気的絶縁信頼性及び低い高周波損失を有する表面実装型インダクタを製造することが可能となる。
また、実施形態1に係る表面実装型インダクタの製造方法によれば、導電性粉末CPが銅粉末であるため、銅の持つ良好な電気伝導性により、低い直流抵抗を有する表面実装型インダクタを製造することが可能となる。
さらにまた、実施形態1に係る表面実装型インダクタの製造方法によれば、第1電極42及び第2電極44の表面を半田コーティングする半田コーティング層形成工程S150をさらに含むため、電極面の半田濡れ性を改善して、基板等への実装が容易な表面実装型インダクタを製造することが可能となる。
[実施形態2]
実施形態2は、請求項4に記載の表面実装型インダクタの製造方法を説明するための実施形態である。
実施形態2に係る表面実装型インダクタの製造方法は、基本的には実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むが、電極分離用部材の材料が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なる。すなわち、実施形態2に係る表面実装型インダクタの製造方法においては、電極分離用部材30の材料として樹脂材料を用いることとしている。
このように、実施形態2に係る表面実装型インダクタは、電極分離用部材の材料が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なるが、実施形態1に係る表面実装型インダクタの製造方法の場合と同様に、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30を配設した状態で電極形成面SFの全面に電極層40を形成した後、電極層40を電極分離用部材30が露出するまで研削・研磨して第1電極42及び第2電極44を形成することとしているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
また、実施形態2に係る表面実装型インダクタの製造方法によれば、電極分離用部材30の材料として樹脂材料を用いることとしているため、製造コストの安価な表面実装型インダクタを製造することが可能となる。
なお、実施形態2に係る表面実装型インダクタの製造方法は、電極分離用部材の材料が異なる点以外は実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むため、実施形態1に係る表面実装型インダクタの製造方法が有する効果のうち該当する効果をそのまま有する。
[実施形態3]
実施形態3は、請求項6に記載の表面実装型インダクタの製造方法を説明するための実施形態である。
図6及び図7は、実施形態3に係る表面実装型インダクタの製造方法を説明するために示す図である。図6(a)〜図6(g)及び図7(a)〜図7(g)は各工程を模式的に示す図である。なお、図6(d)は図6(c)に示す磁性体層12を拡大した斜視図である。
実施形態3に係る表面実装型インダクタの製造方法は、基本的には実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むが、磁性体層形成工程の内容が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なる。
すなわち、実施形態3に係る表面実装型インダクタの製造方法においては、図6(a)及び図6(b)に示すように、凸部を有する成形面を有する第2成形型160を用いて磁性体層形成工程S120を実施する。これにより、図6(c)及び図6(d)に示すように、電極形成面SFの所定位置に電極分離用部材配設用の凹部26が形成されることとなり、この後の電極分離用部材配設工程S132においては、図6(e)に示すように、当該凹部26にはめ込むように電極分離用部材32を配設する。なお、電極分離用部材32は、図6(g)及び図7(a)〜図7(g)に示すように、最後まで凹部26にはめ込まれた状態のままとなる。
このため、実施形態3に係る表面実装型インダクタの製造方法によれは、電極分離用部材32を正確な位置に配設して、より形状精度の高い第1電極及び第2電極を有する表面実装型インダクタを製造することが可能となる。
なお、実施形態3に係る表面実装型インダクタは、磁性体層形成工程の内容が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なるが、実施形態1に係る表面実装型インダクタの製造方法の場合と同様に、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材を配設した状態で電極形成面SFの全面に電極層40を形成した後、電極層40を電極分離用部材32が露出するまで研削・研磨して第1電極42及び第2電極44を形成することとしているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
実施形態3に係る表面実装型インダクタの製造方法は、磁性体層形成工程の内容が異なる点以外は、実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むため、実施形態1に係る表面実装型インダクタの製造方法が有する効果のうち該当する効果をそのまま有する。
[実施形態4]
実施形態4は、請求項5に記載の表面実装型インダクタの製造方法を説明するための実施形態である。
図8は、実施形態4に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。
図9は、実施形態4に係る表面実装型インダクタの製造方法を説明するために示す図である。図9(a)〜図9(g)は各工程を模式的に示す図である。なお、図9(b)は磁性体層形成工程S220終了後における磁性体層12の拡大斜視図であり、図9(e)は電極分離用部材射出成形後工程S232終了後における磁性体層12の拡大斜視図である。
実施形態4に係る表面実装型インダクタの製造方法は、基本的には実施形態3に係る表面実装型インダクタの製造方法と同様の工程を含むが、磁性体ブロック形成工程の内容が実施形態3に係る表面実装型インダクタの製造方法の場合とは異なる。
すなわち、実施形態4に係る表面実装型インダクタの製造方法においては、磁性体ブロック形成工程S230において、電極分離用部材配設工程の代わりに、電極分離用部材射出成形工程S232を実施することとしている。なお、電極分離用部材射出成形工程S232は、図9(c)〜図9(e)に示すように、磁性体層12と射出成形型170との間に形成される成形空間(キャビティー)に注入管172を介して液体状の樹脂材料を高圧注入することにより磁性体層12の所定位置に電極分離用部材を形成する工程である。
このため、実施形態4に係る表面実装型インダクタの製造方法によれば、電極分離用部材を別途準備して電極形成層に配設する作業を行う必要がなくなるため、電極分離用部材を正確な位置に配設してより形状精度の高い第1電極及び第2電極を有する表面実装型インダクタを製造することが可能となる。
なお、実施形態4に係る表面実装型インダクタの製造方法は、磁性体ブロック形成工程の内容が実施形態3に係る表面実装型インダクタの製造方法の場合とは異なるが、実施形態3に係る表面実装型インダクタの製造方法の場合と同様に、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材34を配設した状態で電極形成面SFの全面に電極層40を形成した後、電極層40を電極分離用部材が露出するまで研削・研磨して第1電極42及び第2電極44を形成することとしているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
なお、実施形態4に係る表面実装型インダクタの製造方法は、磁性体ブロック形成工程の内容が異なる点以外は実施形態3に係る表面実装型インダクタの製造方法と同様の工程を含むため、実施形態3に係る表面実装型インダクタの製造方法が有する効果のうち該当する効果をそのまま有する。
[実施形態5]
実施形態5は、請求項7に記載の表面実装型インダクタの製造方法を説明するための実施形態である。
図10は、実施形態5に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。
図11は、実施形態5に係る表面実装型インダクタの製造方法を説明するために示す図である。図11(a)〜図11(f)は、磁性体ブロック形成工程S330の各段階を模式的に示す図である。
実施形態5に係る表面実装型インダクタの製造方法は、基本的には実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むが、磁性体ブロック形成工程の内容が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なる。すなわち、実施形態5に係る表面実装型インダクタの製造方法においては、電極分離用部材配設工程S332を実施した後、第2予備プレス工程を実施することなく本プレス工程S338を実施することにより磁性体ブロック形成工程S330を実施することとしている。
このため、実施形態5に係る表面実装型インダクタの製造方法によれは、第2予備プレス工程を実施することなく本プレス工程S338を実施することとしているため、磁性体ブロックPKの成形を1回のプレス工程で行うことが可能となり、製造工程が簡略化され、工程時間の短縮化及び製造コストの低減化に資するものとなる。
なお、実施形態5に係る表面実装型インダクタは、磁性体ブロック形成工程の内容が実施形態1に係る表面実装型インダクタの製造方法の場合とは異なるが、実施形態1に係る表面実装型インダクタの製造方法の場合と同様に、電極形成面SFの所定位置に絶縁材料からなる電極分離用部材30を配設した状態で電極形成面SFの全面に電極層40を形成した後、電極層40を電極分離用部材30が露出するまで研削・研磨して第1電極42及び第2電極44を形成することとしているため、電極分離工程に起因して信頼性が低下するという問題がなくなる。
なお、実施形態5に係る表面実装型インダクタの製造方法は、磁性体ブロック形成工程の内容が異なる点以外は実施形態1に係る表面実装型インダクタの製造方法と同様の工程を含むため、実施形態1に係る表面実装型インダクタの製造方法が有する効果のうち該当する効果をそのまま有する。
なお、実施形態5に係る表面実装型インダクタの製造方法においては、図11(b)〜図11(e)に示すように、電極分離用部材配設工程S332と本プレス工S338との間にリード端末整形工程S336をさらに含む。このため、電極層40中に埋め込まれるリード端末22,24の長さを長くすることが可能となり、リード端末と電極層との接続の信頼性をより高くすることができる。
以上、本発明の表面実装型インダクタの製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記実施形態1においては、電極分離用部材としてセラミックス材料を用いており、上記実施形態2においては、電極分離用部材として樹脂材料を用いているが、本発明はこれに限定されるものではない。電極分離用部材として、例えば、エボナイト、雲母など他の絶縁性材料を用いることができる。
(2)上記実施形態4においては、予備プレス成形のプレス成形型中で電極分離用部材を射出成形しているが、本発明はこれに限定されるものではない。例えば、予備プレス成形のプレス成形型から磁性体層12を取り出するとともに別の金型中で電極分離用部材を形成してもよい。
(3)上記各実施形態においては、電極層を第1電極及び第2電極の2つの領域に分離することとしているが、本発明はこれに限定されるものではない。例えば、Y字状の形状を有する電極分離用部材、十字状の形状を有する電極分離用部材などを用いて電極層を3つ以上の領域に分離することも可能である。
(4)上記各実施形態においては、表面実装型インダクタの形状は直方体であるが、本発明はこれに限定されるものではない。表面実装型インダクタの形状は、例えば、電極形成面を底面とする円筒形状であってもよい。
(5)上記各実施形態においては、導電性粉末として、銅粉末を用いたが、本発明はこれに限定されるものではない。例えば、銀粉末、ニッケル粉末、アルミニウム粉末、スズ粉末、これらの金属の合金などからなる粉末などを用いることができる。
(6)上記各実施形態においては、絶縁磁性粉末として、絶縁体の薄層で覆われた鉄粒子からなる絶縁性粉末を用いたが、本発明はこれに限定されるものではない。例えば、鉄とニッケルとの合金、フェライトなどからなる磁性粒子を絶縁体の薄層で覆ったものを用いることができる。
(7)上記各実施形態においては、磁性体層の中に1個のコイルを埋め込んだ場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、磁性体層の中に2個以上のコイルを埋め込んでもよい。
(8)上記各実施形態においては、プレス成形法により表面実装型インダクタを1個ずつ製造することとしているが、本発明はこれに限定されるものではない。プレス成形法により表面実装型インダクタを複数個ずつまとめて製造することとしてもよい。
実施形態1に係る表面実装型インダクタ1を説明するために示す図である。 実施形態1に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。 実施形態1に係る表面実装型インダクタの製造方法を説明するために示す図である。 実施形態1に係る表面実装型インダクタの製造方法を説明するために示す図である。 実施形態1に係る表面実装型インダクタの製造方法に用いるプレス成形型を説明するために示す図である。 実施形態3に係る表面実装型インダクタの製造方法を説明するために示す図である。 実施形態3に係る表面実装型インダクタの製造方法を説明するために示す図である。 実施形態4に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。 実施形態4に係る表面実装型インダクタの製造方法を説明するために示す図である。 実施形態5に係る表面実装型インダクタの製造方法を説明するために示すフローチャートである。 実施形態5に係る表面実装型インダクタの製造方法を説明するために示す図である。 従来の表面実装型インダクタ901を製造するための方法を説明するために示す図である。
符号の説明
1,901…表面実装型インダクタ、10,910…磁性体層、20,920…コイル、22,24,922,924…リード端末、26…凹部、30,32,34…電極分離用部材、40,940…電極層、42,942…第1電極、44,944…第2電極、
52,54…半田コーティング層、110…第1成形型、112…(第1成形型の)成形面、120,160…第2成形型、122…(第2成形型の)成形面、124…(第2成形型の)挿入孔、130…第3成形型、132…(第3成形型の)成形面、140…第4成形型、142…(第4成形型の)成形面、144…(第4成形型の)挿入孔、150,156…第5成形型、152…(第5成形型の)成形面、170…射出成形型、172…注入管、946…電極層が除去された部分、CP…導電性粉末、M1〜M5…プレス金型、MP…絶縁磁性粉末、PK…磁性体ブロック、PP…予備圧縮体、SF…電極形成面

Claims (13)

  1. コイルを内包した状態で絶縁磁性体粉末をプレス成形することにより形成され、前記コイルの2本のリード端末が一の面(以下、「電極形成面」という。)から外部に突出した磁性体層と、
    前記電極形成面の所定位置に絶縁材料からなる電極分離用部材が配設された状態で前記電極形成面上に供給された導電性粉末をプレス成形することにより形成され、前記2本のコイル端末のそれぞれに接続された、第1電極及び第2電極を有する電極層とを備える表面実装型インダクタであって、
    前記第1電極及び前記第2電極は、前記電極分離用部材が露出するまで前記電極層を研削・研磨することにより、電気的に分離された状態で形成されてなることを特徴とする表面実装型インダクタ。
  2. コイルを内包した状態で絶縁磁性粉末を予備プレス成形することにより、前記コイルの2本のリード端末が一の面(以下、「電極形成面」という。)から外部に突出した磁性体層を形成する磁性体層形成工程と、
    前記電極形成面の所定位置に絶縁材料からなる電極分離用部材が配設された状態で、前記磁性体層と前記電極形成面上に供給された導電性粉末とが一体化された磁性体ブロックをプレス成形法により形成する磁性体ブロック形成工程と、
    前記電極分離用部材が露出するまで、前記導電性粉末をプレス成形することにより形成された電極層を研削・研磨することにより、前記2本のリード端末のそれぞれに接続される第1電極及び第2電極とに分離する電極分離工程とをこの順序で含むことを特徴とする、請求項1に記載の表面実装型インダクタの製造方法。
  3. 請求項2に記載の表面実装型インダクタの製造方法において、
    前記電極分離用部材は、セラミックス材料からなることを特徴とする表面実装型インダクタの製造方法。
  4. 請求項2に記載の表面実装型インダクタの製造方法において、
    前記電極分離用部材は、樹脂材料からなることを特徴とする表面実装型インダクタの製造方法。
  5. 請求項4に記載の表面実装型インダクタの製造方法において、
    前記電極分離用部材は、射出成形法により前記磁性体層の上に形成されてなることを特徴とする表面実装型インダクタの製造方法。
  6. 請求項2〜5に記載の表面実装型インダクタの製造方法において、
    前記磁性体層形成工程においては、前記電極形成面の所定位置に前記電極分離用部材配設用の凹部を有する磁性体層を形成することを特徴とする表面実装型インダクタの製造方法。
  7. 請求項2〜6のいずれかに記載の表面実装型インダクタの製造方法において、
    前記磁性体ブロック形成工程は、
    前記電極形成面の所定位置に前記電極分離用部材を配設した後、前記電極分離用部材の上方から前記電極形成面の全面に導電性粉末を供給した状態で前記磁性体層と前記導電性粉末とを一体的に予備プレス成形して予備圧縮体を形成する第2予備プレス工程と、
    前記第2予備プレス工程における圧力よりも高いプレス圧力で前記予備圧縮体を本プレス成形して前記磁性体ブロックを形成する本プレス工程とをこの順序で含むこと特徴とする表面実装型インダクタの製造方法。
  8. 請求項7に記載の表面実装型インダクタの製造方法において、
    前記磁性体層形成工程と前記第2予備プレス工程との間又は前記第2予備プレス工程と前記本プレス工程との間に前記電極形成面から突出する前記2本のリード端末を整形するリード端末整形工程をさらに含むことを特徴とする表面実装型インダクタの製造方法。
  9. 請求項2〜6のいずれかに記載の表面実装型インダクタの製造方法において、
    前記磁性体ブロック形成工程は、前記電極形成面の所定位置に電極分離用部材を配設した後、前記電極分離用部材の上方から前記電極形成面の全面に導電性粉末を供給した状態で、前記磁性体層と前記導電性粉末とを一体的に本プレス成形して前記磁性体ブロックを形成する本プレス工程を含むことを特徴とする表面実装型インダクタの製造方法。
  10. 請求項9に記載の表面実装型インダクタの製造方法において、
    前記磁性体層形成工程と前記本プレス工程との間に前記電極形成面から突出する前記2本のリード端末を整形するリード端末整形工程をさらに含むことを特徴とする表面実装型インダクタの製造方法。
  11. 請求項2〜10のいずれかに記載の表面実装型インダクタの製造方法において、
    前記絶縁磁性粉末は、絶縁体の薄層で覆われた鉄粒子からなることを特徴とする表面実装型インダクタの製造方法。
  12. 請求項2〜11のいずれかに記載の表面実装型インダクタの製造方法において、
    前記導電性粉末は、銅粉末であることを特徴とする表面実装型インダクタの製造方法。
  13. 請求項2〜12のいずれかに記載の表面実装型インダクタの製造方法において、
    前記電極分離工程の後、前記第1電極及び前記第2電極の表面を半田コーティングする半田コーティング層形成工程をさらに含むことを特徴とする表面実装型インダクタの製造方法。
JP2008147511A 2008-06-04 2008-06-04 表面実装型インダクタ及び表面実装型インダクタの製造方法 Withdrawn JP2009295759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008147511A JP2009295759A (ja) 2008-06-04 2008-06-04 表面実装型インダクタ及び表面実装型インダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008147511A JP2009295759A (ja) 2008-06-04 2008-06-04 表面実装型インダクタ及び表面実装型インダクタの製造方法

Publications (1)

Publication Number Publication Date
JP2009295759A true JP2009295759A (ja) 2009-12-17

Family

ID=41543692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008147511A Withdrawn JP2009295759A (ja) 2008-06-04 2008-06-04 表面実装型インダクタ及び表面実装型インダクタの製造方法

Country Status (1)

Country Link
JP (1) JP2009295759A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238775A (ja) * 2010-05-11 2011-11-24 Denso Corp リアクトル、及び、リアクトルの製造方法
KR20130140431A (ko) 2012-06-14 2013-12-24 삼성전기주식회사 고주파 인덕터의 제조방법
WO2017188102A1 (ja) * 2016-04-27 2017-11-02 パナソニックIpマネジメント株式会社 インダクタ部品およびその製造方法
US11657955B2 (en) 2018-04-10 2023-05-23 Murata Manufacturing Co., Ltd. Surface mount inductor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238775A (ja) * 2010-05-11 2011-11-24 Denso Corp リアクトル、及び、リアクトルの製造方法
KR20130140431A (ko) 2012-06-14 2013-12-24 삼성전기주식회사 고주파 인덕터의 제조방법
US9009950B2 (en) 2012-06-14 2015-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing high frequency inductor
WO2017188102A1 (ja) * 2016-04-27 2017-11-02 パナソニックIpマネジメント株式会社 インダクタ部品およびその製造方法
CN109074942A (zh) * 2016-04-27 2018-12-21 松下知识产权经营株式会社 电感器部件及其制造方法
JPWO2017188102A1 (ja) * 2016-04-27 2019-03-07 パナソニックIpマネジメント株式会社 インダクタ部品およびその製造方法
US10991500B2 (en) 2016-04-27 2021-04-27 Panasonic Intellectual Property Management Co., Ltd. Inductor component and method for manufacturing same
CN109074942B (zh) * 2016-04-27 2021-07-16 松下知识产权经营株式会社 电感器部件及其制造方法
US11657955B2 (en) 2018-04-10 2023-05-23 Murata Manufacturing Co., Ltd. Surface mount inductor

Similar Documents

Publication Publication Date Title
JP5874133B2 (ja) インダクタンス素子の製造方法
CN100440395C (zh) 芯片式电容及其制造方法以及模制模具
EP2704165B1 (en) Surface-mount inductor and production method thereof
CN104051130B (zh) 电感元件
CN106165035B (zh) 线圈部件及线圈部件的制造方法
CN102290208B (zh) 线圈封入压粉磁芯及其制造方法
TW201126551A (en) Flux concentrator and method of making a magnetic flux concentrator
CN109285651A (zh) 电子元件以及电子元件的制造方法
WO2015136909A1 (ja) コイル部品およびその製造方法
JP2009295759A (ja) 表面実装型インダクタ及び表面実装型インダクタの製造方法
KR101807785B1 (ko) 전자 부품의 제조 방법 및 전자 부품
CN104616878A (zh) 一种微型模压电感元件及其制造方法
JP5824495B2 (ja) 端子製造方法、並びに端子及び電子部品コアの製造方法
CN105719787B (zh) 表面贴装电感器及其制造方法
JP2015002228A (ja) 面実装インダクタの製造方法
KR100663241B1 (ko) 인덕터의 단자 형성용 주형 및 그 형성 방법
JP2009290076A (ja) 表面実装型インダクタの製造方法
JP3181451U (ja) インダクタ
JP6519989B2 (ja) インダクタ素子
CN112242223B (zh) 电感器
JPWO2009051057A1 (ja) フェライトコア
TWI629699B (zh) Electronic component manufacturing method, electronic component
JP2009290146A (ja) 表面実装型インダクタの製造方法
JP6579269B2 (ja) コイル部品の製造方法、コイル部品、並びにdc−dcコンバータ
CN205542250U (zh) 电感构造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906