JP2009289837A

JP2009289837A - Semiconductor device

Info

Publication number: JP2009289837A
Application number: JP2008138744A
Authority: JP
Inventors: Hiroshi Shiragasawa; 宏史白ヶ澤
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-05-27
Filing date: 2008-05-27
Publication date: 2009-12-10

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the degradation of electric characteristics by noise from the outside while improving the heat radiation characteristics of a MOS transistor formed on an SOI substrate. <P>SOLUTION: The semiconductor device includes: a substrate having an insulating substrate and a semiconductor layer formed on the insulating substrate; a field effect transistor having a source region and a drain region formed on the semiconductor layer and a gate electrode formed through the gate electrode on the semiconductor layer; an element isolation layer formed on the substrate, for electrically isolating the field effect transistor; a heat radiation film formed on the drain region; an inter-layer insulating layer formed on the semiconductor layer, the gate electrode and the heat radiation film; a first contact plug formed on the inter-layer insulating layer and connected with the drain region; and a second contact plug formed on the inter-layer insulating layer, electrically insulated from the first contact plug and connected with the heat radiation film. The heat radiation film is the insulating film of heat conductivity higher than that of the insulating substrate and the inter-layer insulating layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置に関し、特に、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板に形成されたＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有する半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a MOS (Metal Oxide Semiconductor) transistor formed on an SOI (Silicon On Insulator) substrate.

ＭＯＳトランジスタを有する半導体装置において、製造プロセスの微細化に伴い、ＭＯＳトランジスタの自己発熱による電気的特性の劣化が問題になる。この自己発熱は、チャネル領域のドレイン端近傍においてインパクトイオン化が起こることにより発生する。チャネル領域に熱が発生するとチャネル領域の電荷移動度が低下することにより、ＭＯＳトランジスタの電気的特性が劣化することになる。 In a semiconductor device having a MOS transistor, with the miniaturization of the manufacturing process, deterioration of electrical characteristics due to self-heating of the MOS transistor becomes a problem. This self-heating occurs due to impact ionization occurring near the drain end of the channel region. When heat is generated in the channel region, the charge mobility in the channel region is lowered, so that the electrical characteristics of the MOS transistor are deteriorated.

特に、ＳＯＩ基板に形成されたＭＯＳトランジスタにおいては、酸化シリコンなど半導体層として用いられるシリコンよりも熱伝導率の低い絶縁部材、例えば酸化シリコンで構成された絶縁部材がチャネル領域の直下に形成されている。このため、ＳＯＩ基板に形成されたＭＯＳトランジスタにおいては、チャネル領域で発生した熱はチャネル領域の直下には逃げにくくなり電気的特性がより劣化することになる（例えば、特許文献１参照）。 In particular, in a MOS transistor formed on an SOI substrate, an insulating member having a lower thermal conductivity than silicon used as a semiconductor layer such as silicon oxide, for example, an insulating member made of silicon oxide is formed immediately below the channel region. Yes. For this reason, in the MOS transistor formed on the SOI substrate, the heat generated in the channel region is difficult to escape immediately below the channel region, and the electrical characteristics are further deteriorated (see, for example, Patent Document 1).

一方、ＳＯＩ基板に形成されたＭＯＳトランジスタの放熱性を向上させるために、信号伝送用の接続孔及び金属配線層とは異なる経路であってドレイン領域から半導体基板の上層側に延びる熱伝導部を設けることにより半導体装置の上層側に放熱する構成が知られている（特許文献２参照）。 On the other hand, in order to improve the heat dissipation of the MOS transistor formed on the SOI substrate, a heat conduction portion extending from the drain region to the upper layer side of the semiconductor substrate is different from the signal transmission connection hole and the metal wiring layer. A structure in which heat is dissipated to the upper layer side of the semiconductor device by providing is known (see Patent Document 2).

特開２００２−１８５００７号公報JP 2002-185007 A 特開２００４−０７２０１７号公報JP 2004-072017 A

しかしながら、特許文献２の構成では、熱伝導部がドレイン領域と電気的に接続しているため、外部から熱伝導部にノイズが入るとドレイン領域にまでノイズが入ることになるため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こす恐れがあった。 However, in the configuration of Patent Document 2, since the heat conducting portion is electrically connected to the drain region, noise enters the drain region when noise enters the heat conducting portion from the outside. There was a risk of deterioration of electrical characteristics, particularly high frequency characteristics and RC delay.

請求項１に記載の半導体装置は、絶縁基板と前記絶縁基板上に形成された半導体層を有する基板と、前記半導体層に形成されたソース領域及びドレイン領域と、前記半導体層上にゲート電極を介して形成されたゲート電極を有する電界効果トランジスタと、前記基板に形成され、前記電界効果トランジスタを電気的に分離するための素子分離層と、前記ドレイン領域上に形成された放熱膜と、前記半導体層上と前記ゲート電極上と前記放熱膜上とに形成された層間絶縁層と、前記層間絶縁層に形成され、前記ドレイン領域と接続する第１コンタクトプラグと、前記層間絶縁層に形成され、前記第１コンタクトプラグと電気的に絶縁され前記放熱膜と接続する第２コンタクトプラグと、を有し、前記放熱膜は、前記絶縁基板及び前記層間絶縁層よりも熱伝導率の高い絶縁膜であることを特徴とする。 The semiconductor device according to claim 1, wherein an insulating substrate, a substrate having a semiconductor layer formed on the insulating substrate, a source region and a drain region formed on the semiconductor layer, and a gate electrode on the semiconductor layer are provided. A field effect transistor having a gate electrode formed therebetween, an element isolation layer formed on the substrate for electrically isolating the field effect transistor, a heat dissipation film formed on the drain region, An interlayer insulating layer formed on the semiconductor layer, the gate electrode, and the heat dissipation film, a first contact plug formed on the interlayer insulating layer and connected to the drain region, and formed on the interlayer insulating layer. A second contact plug electrically insulated from the first contact plug and connected to the heat dissipation film, wherein the heat dissipation film comprises the insulating substrate and the interlayer insulating layer. Wherein the Rimonetsu a high conductivity insulating film.

本発明の半導体装置によれば、ＳＯＩ基板に形成されたＭＯＳトランジスタの放熱特性を向上しつつ外部からのノイズによる電気的特性の劣化を防止することができる。 According to the semiconductor device of the present invention, it is possible to prevent deterioration of electrical characteristics due to external noise while improving the heat dissipation characteristics of the MOS transistor formed on the SOI substrate.

以下に、本発明の実施例について、図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

本発明の半導体装置１００について、図１〜図３を用いて説明する。図１は、実施例１の半導体装置１００の上面図である。なお、説明のため、図１には、層間絶縁層１４０、第１パッド１５０、第２パッド１５１を図示していない。図２は、図１のＡ−Ａ’切断線における断面図である。図３は、図１のＢ−Ｂ’切断線における断面図である。 A semiconductor device 100 of the present invention will be described with reference to FIGS. FIG. 1 is a top view of the semiconductor device 100 according to the first embodiment. For the sake of explanation, the interlayer insulating layer 140, the first pad 150, and the second pad 151 are not shown in FIG. FIG. 2 is a cross-sectional view taken along the line A-A ′ of FIG. 1. 3 is a cross-sectional view taken along the line B-B ′ of FIG. 1.

図１〜図３に示すように、半導体装置１００は、絶縁基板１１１に半導体層１１２が形成されたＳＯＩ基板１１０を有している。絶縁基板１１１は、例えば石英基板で構成されている。半導体層１１２は、例えばシリコンで構成されている。また、絶縁基板１１１は、必ずしも単層である必要はなく、例えばシリコン基板とシリコン基板上に形成された絶縁層とで構成されていてもよい。このとき、シリコン基板上に形成された絶縁層は例えば酸化シリコンで構成されており、半導体層１１２は例えばシリコンで構成されている。 As shown in FIGS. 1 to 3, the semiconductor device 100 includes an SOI substrate 110 in which a semiconductor layer 112 is formed on an insulating substrate 111. The insulating substrate 111 is made of, for example, a quartz substrate. The semiconductor layer 112 is made of, for example, silicon. The insulating substrate 111 is not necessarily a single layer, and may be composed of, for example, a silicon substrate and an insulating layer formed on the silicon substrate. At this time, the insulating layer formed on the silicon substrate is made of, for example, silicon oxide, and the semiconductor layer 112 is made of, for example, silicon.

ＳＯＩ基板１１０には、ＭＯＳトランジスタ（電界効果トランジスタ）が形成されている。ＭＯＳトランジスタは、半導体層１１２に形成されたソース領域１２０及びドレイン領域１２１と、半導体層１１２に形成されソース領域１２０及びドレイン領域１２１の間に設けられたチャネル領域１２２、半導体層１１２上にゲート絶縁膜１２３を介して形成されたゲート電極１２４とを有している。また、ゲート電極１２４の側壁には、サイドウォール１２５が形成されている。サイドウォール１２５下の半導体層１１２には、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域１２６が形成されている。ＭＯＳトランジスタは、ＳＯＩトランジスタであり、完全空乏型ＳＯＩトランジスタであってもよい。ゲート電極１２４は、タングステンシリサイドで構成されていることが好ましい。タングステンシリサイドは、ゲート電極１２４で用いられるポリシリコンよりも熱導電率が高いため、チャネル領域１２２で発生した熱をタングステンシリサイドで構成されたゲート電極１２４を介して効率よく放熱することができるからである。 A MOS transistor (field effect transistor) is formed on the SOI substrate 110. The MOS transistor includes a source region 120 and a drain region 121 formed in the semiconductor layer 112, a channel region 122 formed in the semiconductor layer 112 and provided between the source region 120 and the drain region 121, and gate insulation on the semiconductor layer 112. And a gate electrode 124 formed with a film 123 interposed therebetween. A side wall 125 is formed on the side wall of the gate electrode 124. In the semiconductor layer 112 under the sidewall 125, an LDD (Lightly Doped Drain) region 126 is formed. The MOS transistor is an SOI transistor, and may be a fully depleted SOI transistor. The gate electrode 124 is preferably made of tungsten silicide. Since tungsten silicide has higher thermal conductivity than polysilicon used for the gate electrode 124, heat generated in the channel region 122 can be efficiently radiated through the gate electrode 124 made of tungsten silicide. is there.

半導体層１１２には、ＭＯＳトランジスタを囲む素子分離層１１３が形成されている。すなわち、素子分離層１１３は、ＭＯＳトランジスタとなるソース領域１２０、ドレイン領域１２１、及びチャネル領域１２２の周囲に形成されている。素子分離層１１３は、各ＭＯＳトランジスタを電気的に分離している。素子分離層１１３は、例えば酸化シリコンで構成されている。 In the semiconductor layer 112, an element isolation layer 113 surrounding the MOS transistor is formed. That is, the element isolation layer 113 is formed around the source region 120, the drain region 121, and the channel region 122 that are to be MOS transistors. The element isolation layer 113 electrically isolates each MOS transistor. The element isolation layer 113 is made of, for example, silicon oxide.

半導体層１１２に形成されたドレイン領域１２１上には、放熱膜１３０が形成されている。放熱膜１３０の詳細については後述する。 A heat dissipation film 130 is formed on the drain region 121 formed in the semiconductor layer 112. Details of the heat dissipation film 130 will be described later.

半導体層１１２上、ゲート電極１２４上、及び放熱膜１３０上には、層間絶縁層１４０が形成されている。すなわち、層間絶縁層１４０は、ＭＯＳトランジスタと素子分離層１１３と放熱膜１３０とを覆うように形成されている。層間絶縁層１４０は、例えば酸化シリコンで形成されている。なお、図示しないが、層間絶縁層１４０内には、配線層が複数形成されていてもよい。 An interlayer insulating layer 140 is formed on the semiconductor layer 112, the gate electrode 124, and the heat dissipation film 130. That is, the interlayer insulating layer 140 is formed so as to cover the MOS transistor, the element isolation layer 113, and the heat dissipation film 130. The interlayer insulating layer 140 is made of, for example, silicon oxide. Although not shown, a plurality of wiring layers may be formed in the interlayer insulating layer 140.

層間絶縁層１４０には、第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とが形成されている。第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とは、例えばタングステンで構成されている。第１コンタクトプラグ１４１は、半導体層１１２のソース領域１２０、ドレイン領域１２１、及びゲート電極１２４と接続している。第１コンタクトプラグ１４１とドレイン領域１２１とは、放熱膜１３０に設けられた開口部１３１を介して接続している。第２コンタクトプラグ１４２は、第１コンタクトプラグ１４１とは電気的に絶縁されており、放熱膜１３０と接続している。なお、第２コンタクトプラグ１４２の本数は、図示した本数に限られず、放熱特性に応じて適宜設定される。また、第１コンタクトプラグ１４１と第２コンタクトプラグ１４２とは、複数のプラグと複数の配線から構成されていてもよい。すなわち、第１コンタクトプラグ１４１は、層間絶縁層１４０の露出する表面からソース領域１２０、ドレイン領域１２１、及びゲート電極１２４に亘って形成されていればよく、第２コンタクトプラグ１４２は、層間絶縁層１４０の露出する表面から放熱膜１３０に亘って形成されていればよい。 A first contact plug 141 and a second contact plug 142 are formed in the interlayer insulating layer 140. The first contact plug 141 and the second contact plug 142 are made of, for example, tungsten. The first contact plug 141 is connected to the source region 120, the drain region 121, and the gate electrode 124 of the semiconductor layer 112. The first contact plug 141 and the drain region 121 are connected through an opening 131 provided in the heat dissipation film 130. The second contact plug 142 is electrically insulated from the first contact plug 141 and is connected to the heat dissipation film 130. Note that the number of second contact plugs 142 is not limited to the illustrated number, and is appropriately set according to the heat dissipation characteristics. Further, the first contact plug 141 and the second contact plug 142 may be composed of a plurality of plugs and a plurality of wirings. That is, the first contact plug 141 may be formed from the exposed surface of the interlayer insulating layer 140 to the source region 120, the drain region 121, and the gate electrode 124, and the second contact plug 142 may be formed of the interlayer insulating layer. What is necessary is just to be formed ranging from the exposed surface of 140 to the heat dissipation film 130.

層間絶縁層１４０上（層間絶縁層１４０の表面）には、第１パッド１５０と第２パッド１５１とが形成されている。第１パッド１５０と第２パッド１５１は、例えばアルミニウムで構成されている。第１パッド１５０と第２パッド１５１とは、電気的に絶縁されている。第１パッド１５０は、第１コンタクトプラグ１４１を介して、ソース領域１２０、ドレイン領域１２１、及びゲート電極１２４と接続している。第１パッド１５０には、ＭＯＳトランジスタの動作に必要な所定の電圧が印加されることになる。第２パッド１５１は、第２コンタクトプラグ１４２を介して、放熱膜１３０と接続している。第２パッド１５１の電位は、ＭＯＳトランジスタ動作時にフローティング状態となる。ただし、第２パッド１５１の電位は、ＭＯＳトランジスタ動作時に必ずしもフローティング状態である必要はなく、例えば接地されていてもよい。 A first pad 150 and a second pad 151 are formed on the interlayer insulating layer 140 (the surface of the interlayer insulating layer 140). The first pad 150 and the second pad 151 are made of, for example, aluminum. The first pad 150 and the second pad 151 are electrically insulated. The first pad 150 is connected to the source region 120, the drain region 121, and the gate electrode 124 through the first contact plug 141. A predetermined voltage necessary for the operation of the MOS transistor is applied to the first pad 150. The second pad 151 is connected to the heat dissipation film 130 via the second contact plug 142. The potential of the second pad 151 is in a floating state when the MOS transistor is operating. However, the potential of the second pad 151 does not necessarily need to be in a floating state when the MOS transistor operates, and may be grounded, for example.

次に、放熱膜１３０について詳細に説明する。放熱膜１３０は、半導体層１１２に形成されたドレイン領域１２１上に形成されている。放熱膜１３０は、絶縁基板１１１及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜により構成されている。放熱膜１３０は、例えば酸化アルミニウムで構成されている。酸化アルミニウムは、ＳＯＩ基板１１０の絶縁基板１１１に用いられる石英基板、層間絶縁層１４０に用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。また、放熱膜１３０は、絶縁基板１１１及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜であればよいので、例えば、ダイヤモンド・ライク・カーボン、フルオロカーボン、シリコンカーバイドで構成されていてもよい。なお、絶縁基板１１１がシリコン基板とシリコン基板上に形成された絶縁層で構成されている場合には、放熱膜１３０は、絶縁基板１１１の絶縁層及び層間絶縁層１４０よりも熱伝導率の高い絶縁膜により構成されることになる。放熱膜１３０として用いられる酸化アルミニウムは、絶縁基板１１１の絶縁層に用いられる酸化シリコン及び層間絶縁層１４０に用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。 Next, the heat dissipation film 130 will be described in detail. The heat dissipation film 130 is formed on the drain region 121 formed in the semiconductor layer 112. The heat dissipation film 130 is configured by an insulating film having higher thermal conductivity than the insulating substrate 111 and the interlayer insulating layer 140. The heat dissipation film 130 is made of, for example, aluminum oxide. Aluminum oxide has higher thermal conductivity and insulation than the quartz substrate used for the insulating substrate 111 of the SOI substrate 110 and the silicon oxide used for the interlayer insulating layer 140. Further, since the heat dissipation film 130 may be an insulating film having higher thermal conductivity than the insulating substrate 111 and the interlayer insulating layer 140, it may be made of, for example, diamond-like carbon, fluorocarbon, or silicon carbide. When the insulating substrate 111 is composed of a silicon substrate and an insulating layer formed on the silicon substrate, the heat dissipation film 130 has higher thermal conductivity than the insulating layer of the insulating substrate 111 and the interlayer insulating layer 140. It is constituted by an insulating film. Aluminum oxide used as the heat dissipation film 130 has higher thermal conductivity and insulation than silicon oxide used for the insulating layer of the insulating substrate 111 and silicon oxide used for the interlayer insulating layer 140.

放熱膜１３０には、開口部（第１開口部）１３１が設けられている。この開口部１３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。放熱膜１３０上には、第２コンタクトプラグ１４２が形成される。 An opening (first opening) 131 is provided in the heat dissipation film 130. The drain region 121 and the first contact plug 141 are connected through the opening 131. A second contact plug 142 is formed on the heat dissipation film 130.

次に、本実施例の半導体装置１００の放熱原理について説明する。一般に、ＭＯＳトランジスタでは、チャネル領域のドレイン端近傍においてインパクトイオン化が起こることにより自己発熱が発生する。チャネル領域に熱が発生するとチャネル領域の電荷移動度が低下することにより、ＭＯＳトランジスタの電気的特性が劣化することになる。つまり、ＭＯＳトランジスタの電気的特性を劣化させないためには、チャネル領域に発生した熱をチャネル領域以外に効率よく逃がす必要がある。絶縁基板上に形成されたＭＯＳトランジスタにおいては、チャネル領域に発生した熱は、ゲート電極やドレイン領域を介してコンタクトプラグに逃げるものの、層間絶縁層や絶縁基板には逃げにくい。酸化シリコンで構成された層間絶縁層や絶縁基板の熱伝導率がシリコンで構成された半導体層の熱伝導率よりも小さいからである。しかしながら、本発明の半導体装置１００では、チャネル領域１２２に発生した熱は、ゲート電極１２４やドレイン領域１２１を介して第１コンタクトプラグ１４１に伝わるだけでなく、ドレイン領域１２１を介してドレイン領域１２１上に形成された放熱膜１３０に伝わることになる。そして、放熱膜１３０に伝わった熱は、放熱膜１３０と接続している第２コンタクトプラグ１４２に伝わることになる。つまり、ＭＯＳトランジスタのチャネル領域１２２のドレイン端近傍で発生した熱は、第１コンタクトプラグ１４１により層間絶縁層１４０の上層側に逃げるだけでなく、放熱膜１３０と接続する第２コンタクトプラグ１４２により層間絶縁層１４０の上層側に逃げることになる。これにより、ＭＯＳトランジスタの温度上昇を低減することができ、ＭＯＳトランジスタの自己発熱による電気的特性の劣化を低減することができる。 Next, the heat radiation principle of the semiconductor device 100 of the present embodiment will be described. In general, in a MOS transistor, self-heating occurs due to impact ionization occurring near the drain end of the channel region. When heat is generated in the channel region, the charge mobility in the channel region is lowered, so that the electrical characteristics of the MOS transistor are deteriorated. That is, in order not to deteriorate the electrical characteristics of the MOS transistor, it is necessary to efficiently release the heat generated in the channel region to other than the channel region. In the MOS transistor formed on the insulating substrate, the heat generated in the channel region escapes to the contact plug through the gate electrode and the drain region, but hardly escapes to the interlayer insulating layer and the insulating substrate. This is because the thermal conductivity of the interlayer insulating layer and the insulating substrate made of silicon oxide is smaller than the thermal conductivity of the semiconductor layer made of silicon. However, in the semiconductor device 100 of the present invention, the heat generated in the channel region 122 is not only transmitted to the first contact plug 141 via the gate electrode 124 and the drain region 121 but also on the drain region 121 via the drain region 121. It is transmitted to the heat dissipation film 130 formed in the above. The heat transmitted to the heat dissipation film 130 is transmitted to the second contact plug 142 connected to the heat dissipation film 130. That is, the heat generated in the vicinity of the drain end of the channel region 122 of the MOS transistor not only escapes to the upper layer side of the interlayer insulating layer 140 by the first contact plug 141 but also from the second contact plug 142 connected to the heat dissipation film 130 to the interlayer. It escapes to the upper layer side of the insulating layer 140. Thereby, the temperature rise of the MOS transistor can be reduced, and the deterioration of the electrical characteristics due to the self-heating of the MOS transistor can be reduced.

さらに、第２パッド１５１が層間絶縁層１４０上に形成されているため、放熱膜１３０を介して第２コンタクトプラグ１４２に伝わった熱は、第２コンタクトプラグ１４２を介して第２パッド１５１に伝わることになる。そして、第２パッド１５１に伝わった熱は、半導体装置１００の外部に逃げることになる。つまり、ＭＯＳトランジスタのチャネル領域１２２に発生した熱は、第２コンタクトプラグ１４２と接続する第２パッド１５１により半導体装置１００の外部に逃げることになる。これにより、ＭＯＳトランジスタの温度上昇をさらに低減することができる。 Furthermore, since the second pad 151 is formed on the interlayer insulating layer 140, the heat transferred to the second contact plug 142 via the heat dissipation film 130 is transferred to the second pad 151 via the second contact plug 142. It will be. Then, the heat transmitted to the second pad 151 escapes to the outside of the semiconductor device 100. That is, the heat generated in the channel region 122 of the MOS transistor escapes to the outside of the semiconductor device 100 by the second pad 151 connected to the second contact plug 142. Thereby, the temperature rise of the MOS transistor can be further reduced.

ＭＯＳトランジスタが完全空乏型のＭＯＳトランジスタである場合には、部分空乏型のＭＯＳトランジスタと比べてチャネル領域と絶縁基板との距離が短いためにチャネル領域に発生した熱がチャネル領域からより逃げづらい構成であることから、本発明の構成を採用することは特に有効である。 When the MOS transistor is a fully depleted MOS transistor, the heat generated in the channel region is more difficult to escape from the channel region because the distance between the channel region and the insulating substrate is shorter than that of the partially depleted MOS transistor. Therefore, it is particularly effective to adopt the configuration of the present invention.

また、本発明の半導体装置１００は、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて放熱特性が優れている。ドレイン領域に第２コンタクトプラグを直接接続した構造では、ドレイン領域と第２コンタクトプラグとの接触面積はコンタクトプラグの断面積とほぼ同じ面積である。一方、本発明の半導体装置１００は、ドレイン領域１２１上に放熱膜１３０が形成され放熱膜１３０上に第２コンタクトプラグ１４２が形成されているため、ドレイン領域が第２コンタクトプラグと直接接続する場合のドレイン領域と第２コンタクトプラグとの接触面積に比べてドレイン領域１２１と放熱膜１３０との接触面積のほうが大きくなる。つまり、ドレイン領域１２１の接触面積が大きくなるために、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べてドレイン領域１２１の熱を効率よくドレイン領域１２１以外に逃がすことができる。これにより、チャネル領域１２２に発生した熱をドレイン領域１２１を介してより効率よく逃がすことができることから、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べてＭＯＳトランジスタの自己発熱による電気的特性の劣化をより低減することができる。 In addition, the semiconductor device 100 of the present invention has excellent heat dissipation characteristics compared to a structure in which the second contact plug is directly connected to the drain region. In the structure in which the second contact plug is directly connected to the drain region, the contact area between the drain region and the second contact plug is substantially the same as the cross-sectional area of the contact plug. On the other hand, in the semiconductor device 100 of the present invention, since the heat dissipation film 130 is formed on the drain region 121 and the second contact plug 142 is formed on the heat dissipation film 130, the drain region is directly connected to the second contact plug. The contact area between the drain region 121 and the heat dissipation film 130 is larger than the contact area between the drain region and the second contact plug. That is, since the contact area of the drain region 121 is increased, the heat of the drain region 121 can be efficiently released to other than the drain region 121 as compared with the structure in which the second contact plug is directly connected to the drain region. As a result, the heat generated in the channel region 122 can be released more efficiently through the drain region 121, so that the electrical characteristics due to self-heating of the MOS transistor are compared with the structure in which the second contact plug is directly connected to the drain region. Can be further reduced.

さらに、本発明の半導体装置１００は、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて電気的特性についても優れている。ドレイン領域に第２コンタクトプラグを直接接続した構造では、第２コンタクトプラグが導電性を有しているため、ドレイン領域と第２コンタクトプラグとが電気的に接続することになる。この構成では、第２コンタクトプラグにノイズが入るとドレイン領域にまでノイズが入ることになるため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こす恐れがある。一方、本発明の半導体装置１００では、ドレイン領域１２１と第２コンタクトプラグ１４２とは絶縁性を有する放熱膜１３０を介して接続しているため、ドレイン領域１２１と第２コンタクトプラグ１４２とは電気的に絶縁されている。よって、第２コンタクトプラグ１４２にノイズが入ったとしてもドレイン領域１２１にまでノイズが入ることはないため、ＭＯＳトランジスタの電気的特性の劣化、特に、高周波特性の劣化やＲＣ遅延を引き起こすことはない。 Furthermore, the semiconductor device 100 of the present invention is excellent in electrical characteristics as compared with the structure in which the second contact plug is directly connected to the drain region. In the structure in which the second contact plug is directly connected to the drain region, since the second contact plug has conductivity, the drain region and the second contact plug are electrically connected. In this configuration, when noise enters the second contact plug, noise enters the drain region, which may cause deterioration of the electrical characteristics of the MOS transistor, particularly deterioration of the high frequency characteristics and RC delay. On the other hand, in the semiconductor device 100 of the present invention, since the drain region 121 and the second contact plug 142 are connected via the insulating heat dissipation film 130, the drain region 121 and the second contact plug 142 are electrically connected. Is insulated. Therefore, even if noise enters the second contact plug 142, noise does not enter the drain region 121, so that deterioration of the electrical characteristics of the MOS transistor, in particular, deterioration of the high frequency characteristics and RC delay are not caused. .

次に、本実施例の半導体装置１００の製造方法について、図４〜図７を用いて簡単に説明する。図４〜図７は、図１のＡ−Ａ’切断線における断面図である。 Next, a method for manufacturing the semiconductor device 100 according to the present embodiment will be briefly described with reference to FIGS. 4 to 7 are cross-sectional views taken along the line A-A 'of FIG.

まず、図４に示すように、素子分離層１１３が形成されたＳＯＩ基板１１０上にゲート絶縁膜１２３を形成し、ゲート絶縁膜１２３上にゲート電極１２４を形成する。その後、不純物を注入して、ＬＤＤ領域１２６を形成するとともにソース領域１２０、ドレイン領域１２１となる不純物領域を形成する。次に、ゲート電極１２４の側壁にサイドウォール１２５を形成した後、不純物を注入して、ソース領域１２０、ドレイン領域１２１を形成する。 First, as illustrated in FIG. 4, the gate insulating film 123 is formed over the SOI substrate 110 on which the element isolation layer 113 is formed, and the gate electrode 124 is formed over the gate insulating film 123. After that, impurities are implanted to form an LDD region 126 and impurity regions to be the source region 120 and the drain region 121. Next, after forming the side wall 125 on the side wall of the gate electrode 124, impurities are implanted to form the source region 120 and the drain region 121.

次に、図５に示すように、ドレイン領域１２１上に開口部１３１を有する放熱膜１３０を形成する。放熱膜１３０形成工程は、例えば、酸化アルミニウム膜を堆積した後、パターニングによりドレイン領域１２１上に酸化アルミニウム膜を残すことで行われる。このパターニングは、エッチングにより行われる。また、このエッチング時に、開口部１３１についても同時に形成される。 Next, as shown in FIG. 5, a heat dissipation film 130 having an opening 131 is formed on the drain region 121. The step of forming the heat dissipation film 130 is performed, for example, by depositing an aluminum oxide film and then leaving the aluminum oxide film on the drain region 121 by patterning. This patterning is performed by etching. Further, at the time of this etching, the opening 131 is also formed at the same time.

次に、図６に示すように、半導体層１１２、ゲート電極１２４及び放熱膜１３０上に、層間絶縁層１４０を形成する。その後、ソース領域１２０、ゲート電極１２４、及び開口部１３１を介してドレイン領域１２１を露出させる第１コンタクトホール１４３を形成する。また、放熱膜１３０を露出させる第２コンタクトホール１４４を形成する。第１コンタクトホール１４３と第２コンタクトホール１４４とは、エッチングにより同時に形成される。 Next, as illustrated in FIG. 6, the interlayer insulating layer 140 is formed over the semiconductor layer 112, the gate electrode 124, and the heat dissipation film 130. Thereafter, a first contact hole 143 exposing the drain region 121 through the source region 120, the gate electrode 124, and the opening 131 is formed. In addition, a second contact hole 144 that exposes the heat dissipation film 130 is formed. The first contact hole 143 and the second contact hole 144 are simultaneously formed by etching.

次に、図７に示すように、第１コンタクトホール１４３及び第２コンタクトホール１４４に例えばタングステン等の導電部材を埋め込むことにより、第１コンタクトプラグ１４１及び第２コンタクトプラグ１４２を形成する。その後、第１コンタクトプラグ１４１上及び第２コンタクトプラグ１４２上に第１パッド１５０、第２パッド１５１をそれぞれ形成する。第１パッド１５０、第２パッド１５１の形成工程は、例えば、層間絶縁層１４０上にアルミニウムを堆積した後、パターニングにより第１パッド１５０と第２パッド１５１が形成される。以上の工程により、本実施例の半導体装置１００が形成される。 Next, as shown in FIG. 7, the first contact plug 141 and the second contact plug 142 are formed by embedding a conductive member such as tungsten in the first contact hole 143 and the second contact hole 144, for example. Thereafter, the first pad 150 and the second pad 151 are formed on the first contact plug 141 and the second contact plug 142, respectively. In the step of forming the first pad 150 and the second pad 151, for example, after depositing aluminum on the interlayer insulating layer 140, the first pad 150 and the second pad 151 are formed by patterning. Through the above steps, the semiconductor device 100 of this example is formed.

本発明の半導体装置２００について、図８〜図１１を用いて説明する。図８は、本実施例の半導体装置２００の上面図である。図９は、図８のＡ−Ａ’切断線における断面図である。図１０は、図８のＢ−Ｂ’切断線における断面図である。また、図１１は、本実施例の変形例を示す上面図である。なお、説明のため、図８、図１１では、層間絶縁層１４０、第１パッド１５０、第２パッド１５１を図示していない。また、実施例１と同様の構成については同様の符号を付与し説明を省略する。 A semiconductor device 200 of the present invention will be described with reference to FIGS. FIG. 8 is a top view of the semiconductor device 200 of this embodiment. FIG. 9 is a cross-sectional view taken along the line A-A ′ of FIG. 8. 10 is a cross-sectional view taken along the line B-B ′ of FIG. 8. FIG. 11 is a top view showing a modification of the present embodiment. For the sake of explanation, the interlayer insulating layer 140, the first pad 150, and the second pad 151 are not shown in FIGS. Moreover, about the structure similar to Example 1, the same code | symbol is provided and description is abbreviate | omitted.

図８〜図１０に示すように、半導体層１１２に形成されたドレイン領域１２１上及び素子分離層１１３上には、放熱膜２３０が形成されている。すなわち、放熱膜２３０は、ドレイン領域１２１上から素子分離層１１３上に亘って形成されている。放熱膜２３０は、絶縁基板１１１、層間絶縁層１４０及び素子分離層１１３よりも熱伝導率の高い絶縁膜により構成されている。放熱膜２３０は、例えば酸化アルミニウムで構成されている。酸化アルミニウムは、絶縁基板１１１、層間絶縁層１４０、及び素子分離層１１３で用いられる酸化シリコンよりも熱伝導率が高くかつ絶縁性を有している。また、放熱膜２３０は、絶縁基板１１１、層間絶縁層１４０、及び素子分離層１１３よりも熱伝導率の高い絶縁膜であればよいので、例えば、ダイヤモンド・ライク・カーボン、フルオロカーボン、シリコンカーバイドで構成されていてもよい。 As shown in FIGS. 8 to 10, a heat dissipation film 230 is formed on the drain region 121 and the element isolation layer 113 formed in the semiconductor layer 112. That is, the heat dissipation film 230 is formed from the drain region 121 to the element isolation layer 113. The heat dissipation film 230 is configured by an insulating film having a higher thermal conductivity than the insulating substrate 111, the interlayer insulating layer 140, and the element isolation layer 113. The heat dissipation film 230 is made of, for example, aluminum oxide. Aluminum oxide has higher thermal conductivity and insulation than silicon oxide used in the insulating substrate 111, the interlayer insulating layer 140, and the element isolation layer 113. The heat dissipation film 230 may be any insulating film having a higher thermal conductivity than the insulating substrate 111, the interlayer insulating layer 140, and the element isolation layer 113. For example, the heat dissipation film 230 is composed of diamond-like carbon, fluorocarbon, or silicon carbide. May be.

ドレイン領域１２１上に位置する放熱膜２３０には、開口部（第２開口部）２３１が設けられている。この開口部２３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。また、ドレイン領域１２１上に位置する放熱膜２３０上及び素子分離層１１３上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されている。これにより、素子分離層１１３に位置する放熱膜２３０上に第２コンタクトプラグ１４２を形成することができるため、半導体装置２００のドレイン領域１２１の面積によらずに所定数の第２コンタクトプラグ１４２を形成することができる。 An opening (second opening) 231 is provided in the heat dissipation film 230 located on the drain region 121. The drain region 121 and the first contact plug 141 are connected through the opening 231. A second contact plug 142 is formed on the heat dissipation film 230 located on the drain region 121 and on the heat dissipation film 230 located on the element isolation layer 113. As a result, the second contact plug 142 can be formed on the heat dissipation film 230 located in the element isolation layer 113, so that a predetermined number of second contact plugs 142 can be formed regardless of the area of the drain region 121 of the semiconductor device 200. Can be formed.

次に、本実施例の変形例について、図１１を用いて説明する。なお、本変形例の断面図は、図９、図１０と同様である。図１１に示すように、放熱膜２３０に設けられた開口部２３１を介してドレイン領域１２１と第１コンタクトプラグ１４１とが接続される。素子分離層１１３上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されている。一方、ドレイン領域１２１上に位置する放熱膜２３０上には、第２コンタクトプラグ１４２が形成されていない。すなわち、第２コンタクトプラグ１４２は、ドレイン領域１２１上に位置する放熱膜２３０上には形成されず、素子分離層１１３上に位置する放熱膜２３０上にのみ形成されている。ＭＯＳトランジスタの微細化に伴うドレイン領域１２１の面積縮小により、ドレイン領域１２１上に位置する放熱膜２３０上に第２コンタクトプラグ１４２を配置することができない場合も想定されうるが、このような場合でも、第２コンタクトプラグ１４２をドレイン領域１２１上に位置する放熱膜２３０上には形成せず素子分離層１１３上に位置する放熱膜２３０上にのみ形成することができるため、ＭＯＳトランジスタの放熱性を向上させることができる。 Next, a modification of the present embodiment will be described with reference to FIG. Note that the cross-sectional views of this modification are the same as those shown in FIGS. As shown in FIG. 11, the drain region 121 and the first contact plug 141 are connected through an opening 231 provided in the heat dissipation film 230. A second contact plug 142 is formed on the heat dissipation film 230 located on the element isolation layer 113. On the other hand, the second contact plug 142 is not formed on the heat dissipation film 230 located on the drain region 121. That is, the second contact plug 142 is not formed on the heat dissipation film 230 located on the drain region 121, but is formed only on the heat dissipation film 230 located on the element isolation layer 113. It may be assumed that the second contact plug 142 cannot be disposed on the heat dissipation film 230 located on the drain region 121 due to the area reduction of the drain region 121 accompanying the miniaturization of the MOS transistor. Since the second contact plug 142 can be formed only on the heat dissipation film 230 positioned on the element isolation layer 113 without being formed on the heat dissipation film 230 positioned on the drain region 121, the heat dissipation of the MOS transistor can be improved. Can be improved.

また、本実施例及びその変形例の放熱膜２３０は、ドレイン領域１２１上及び素子分離層１１３上だけでなく、ゲート電極１２４上及びソース領域１２０上に亘って形成されていてもよい。この場合、ドレイン領域１２１上、素子分離層１１３上、ゲート電極１２４上、及びソース領域１２０上に放熱膜２３０が形成されることになる。そして、第２コンタクトプラグ１４２は、放熱膜２３０上に形成されることになる。これにより、ＭＯＳトランジスタの微細化に伴うドレイン領域１２１の面積縮小の影響を受けることなく、ＭＯＳトランジスタの放熱性を向上させることができる。 In addition, the heat dissipation film 230 of this embodiment and its modification may be formed not only on the drain region 121 and the element isolation layer 113 but also on the gate electrode 124 and the source region 120. In this case, the heat dissipation film 230 is formed on the drain region 121, the element isolation layer 113, the gate electrode 124, and the source region 120. The second contact plug 142 is formed on the heat dissipation film 230. Thereby, the heat dissipation of the MOS transistor can be improved without being affected by the area reduction of the drain region 121 due to the miniaturization of the MOS transistor.

本発明の半導体装置２００の放熱原理は、実施例１の半導体装置１００と同様である。また、本発明の半導体装置２００は、実施例１の半導体装置１００と同様に、ドレイン領域に第２コンタクトプラグを直接接続した構造と比べて放熱特性及び電気的特性が優れている。 The heat dissipation principle of the semiconductor device 200 of the present invention is the same as that of the semiconductor device 100 of the first embodiment. Further, like the semiconductor device 100 of the first embodiment, the semiconductor device 200 of the present invention is superior in heat dissipation characteristics and electrical characteristics as compared with the structure in which the second contact plug is directly connected to the drain region.

また、本発明の半導体装置２００は、素子分離層に第２コンタクトプラグを直接接続した構造と比べても放熱特性が優れている。素子分離層に第２コンタクトプラグを直接接続した構造では、チャネル領域に発生した熱は、ドレイン領域から素子分離層には逃げにくい。酸化シリコンで構成された層間絶縁層や絶縁基板の熱伝導率がシリコン層の熱伝導率よりも小さいからである。一方、本発明の半導体装置２００では、チャネル領域１２２に発生した熱は、ドレイン領域１２１を介してドレイン領域１２１上及び素子分離層１１３上に形成された放熱膜２３０に伝わることになる。そして、放熱膜２３０に伝わった熱は、放熱膜２３０に接続している第２コンタクトプラグ１４２に伝わることになる。つまり、本発明の半導体装置２００では、素子分離層１１３よりも熱伝導率の高い放熱膜２３０を介して第２コンタクトプラグ１４２に逃がしているため、素子分離層に第２コンタクトプラグを直接接続した構造よりも効率よく放熱することができる。 In addition, the semiconductor device 200 of the present invention has excellent heat dissipation characteristics compared to the structure in which the second contact plug is directly connected to the element isolation layer. In the structure in which the second contact plug is directly connected to the element isolation layer, heat generated in the channel region is unlikely to escape from the drain region to the element isolation layer. This is because the thermal conductivity of the interlayer insulating layer and the insulating substrate made of silicon oxide is smaller than the thermal conductivity of the silicon layer. On the other hand, in the semiconductor device 200 of the present invention, heat generated in the channel region 122 is transmitted to the heat dissipation film 230 formed on the drain region 121 and the element isolation layer 113 via the drain region 121. The heat transmitted to the heat dissipation film 230 is transmitted to the second contact plug 142 connected to the heat dissipation film 230. That is, in the semiconductor device 200 of the present invention, the second contact plug is directly connected to the element isolation layer because it escapes to the second contact plug 142 through the heat dissipation film 230 having a higher thermal conductivity than the element isolation layer 113. Heat can be radiated more efficiently than the structure.

次に、本実施例の半導体装置２００の製造方法について、図１２〜図１５を用いて簡単に説明する。図１２〜図１５は、図８のＡ−Ａ’切断線における断面図である。 Next, a method for manufacturing the semiconductor device 200 according to the present embodiment will be briefly described with reference to FIGS. 12 to 15 are cross-sectional views taken along the line A-A ′ of FIG. 8.

まず、図１２に示すように、素子分離層１１３が形成されたＳＯＩ基板１１０上にゲート絶縁膜１２３を形成し、ゲート絶縁膜１２３上にゲート電極１２４を形成する。その後、不純物を注入して、ＬＤＤ領域１２６を形成するとともにソース領域１２０、ドレイン領域１２１となる不純物領域を形成する。次に、ゲート電極１２４の側壁にサイドウォール１２５を形成した後、不純物を注入して、ソース領域１２０、ドレイン領域１２１を形成する。 First, as illustrated in FIG. 12, the gate insulating film 123 is formed over the SOI substrate 110 on which the element isolation layer 113 is formed, and the gate electrode 124 is formed over the gate insulating film 123. After that, impurities are implanted to form an LDD region 126 and impurity regions to be the source region 120 and the drain region 121. Next, after forming the side wall 125 on the side wall of the gate electrode 124, impurities are implanted to form the source region 120 and the drain region 121.

次に、図１３に示すように、ドレイン領域１２１上及び素子分離層１１３上に開口部２３１を有する放熱膜２３０を形成する。開口部２３１は、ドレイン領域１２１上に位置する放熱膜２３０に設けられている。放熱膜２３０形成工程は、例えば、酸化アルミニウム膜を堆積した後、パターニングによりドレイン領域１２１上及び素子分離層１１３上に酸化アルミニウム膜を残すことで行われる。このパターニングは、エッチングにより行われる。また、このエッチング時に、開口部２３１についても同時に形成される。 Next, as shown in FIG. 13, a heat dissipation film 230 having an opening 231 is formed on the drain region 121 and the element isolation layer 113. The opening 231 is provided in the heat dissipation film 230 located on the drain region 121. The step of forming the heat dissipation film 230 is performed, for example, by depositing an aluminum oxide film and then leaving the aluminum oxide film on the drain region 121 and the element isolation layer 113 by patterning. This patterning is performed by etching. Further, at the time of this etching, the opening 231 is also formed at the same time.

次に、図１４に示すように、半導体層１１２、ゲート電極１２４及び放熱膜２３０上に、層間絶縁層１４０を形成する。その後、ソース領域１２０、ゲート電極１２４、及び開口部２３１を介してドレイン領域１２１を露出させる第１コンタクトホール１４３を形成する。また、放熱膜２３０を露出させる第２コンタクトホール１４４を形成する。第１コンタクトホール１４３及び第２コンタクトホール１４４は、エッチングにより同時に形成される。 Next, as illustrated in FIG. 14, the interlayer insulating layer 140 is formed over the semiconductor layer 112, the gate electrode 124, and the heat dissipation film 230. Thereafter, a first contact hole 143 that exposes the drain region 121 through the source region 120, the gate electrode 124, and the opening 231 is formed. Also, a second contact hole 144 that exposes the heat dissipation film 230 is formed. The first contact hole 143 and the second contact hole 144 are simultaneously formed by etching.

次に、図１５に示すように、第１コンタクトホール１４３及び第２コンタクトホール１４４に例えばタングステン等の導電部材を埋め込むことにより、第１コンタクトプラグ１４１及び第２コンタクトプラグ１４２を形成する。その後、第１コンタクトプラグ１４１上及び第２コンタクトプラグ１４２上に第１パッド１５０、第２パッド１５１をそれぞれ形成する。第１パッド１５０、第２パッド１５１の形成工程は、例えば、層間絶縁層１４０上にアルミニウムを堆積した後、パターニングにより第１パッド１５０と第２パッド１５１とが形成される。以上の工程により、本実施例の半導体装置２００が形成される。 Next, as shown in FIG. 15, the first contact plug 141 and the second contact plug 142 are formed by embedding a conductive member such as tungsten in the first contact hole 143 and the second contact hole 144. Thereafter, the first pad 150 and the second pad 151 are formed on the first contact plug 141 and the second contact plug 142, respectively. In the step of forming the first pad 150 and the second pad 151, for example, after depositing aluminum on the interlayer insulating layer 140, the first pad 150 and the second pad 151 are formed by patterning. Through the above steps, the semiconductor device 200 of this embodiment is formed.

実施例１の半導体装置１００の構造を説明する図である。1 is a diagram illustrating the structure of a semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の構造を説明する図である。1 is a diagram illustrating the structure of a semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の構造を説明する図である。1 is a diagram illustrating the structure of a semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の製造方法を説明する図である。6 is a diagram illustrating a method for manufacturing the semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の製造方法を説明する図である。6 is a diagram illustrating a method for manufacturing the semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の製造方法を説明する図である。6 is a diagram illustrating a method for manufacturing the semiconductor device 100 of Example 1. FIG. 実施例１の半導体装置１００の製造方法を説明する図である。6 is a diagram illustrating a method for manufacturing the semiconductor device 100 of Example 1. FIG. 実施例２の半導体装置２００の構造を説明する図である。It is a figure explaining the structure of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の構造を説明する図である。It is a figure explaining the structure of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の構造を説明する図である。It is a figure explaining the structure of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の変形例の構造を説明する図である。It is a figure explaining the structure of the modification of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device 200 of Example 2. FIG. 実施例２の半導体装置２００の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device 200 of Example 2. FIG.

Explanation of symbols

１００、２００半導体装置
１１０ＳＯＩ基板
１１１絶縁基板
１１２半導体層
１１３素子分離層
１２０ソース領域
１２１ドレイン領域
１２２チャネル領域
１２３ゲート絶縁膜
１２４ゲート電極
１２５サイドウォール
１２６ＬＤＤ領域
１３０、２３０放熱膜
１３１、２３１開口部
１４０層間絶縁層
１４１第１コンタクトプラグ
１４２第２コンタクトプラグ
１４３第１コンタクトホール
１４４第２コンタクトホール
１５０第１パッド
１５１第２パッド 100, 200 Semiconductor device 110 SOI substrate 111 Insulating substrate 112 Semiconductor layer 113 Element isolation layer 120 Source region 121 Drain region 122 Channel region 123 Gate insulating film 124 Gate electrode 125 Side wall 126 LDD region 130, 230 Heat dissipation film 131, 231 Opening 140 Interlayer insulating layer 141 First contact plug 142 142 Second contact plug 143 First contact hole 144 Second contact hole 150 First pad 151 Second pad

Claims

A substrate having an insulating substrate and a semiconductor layer formed on the insulating substrate;
A field effect transistor having a source region and a drain region formed in the semiconductor layer, and a gate electrode formed on the semiconductor layer via a gate electrode;
An element isolation layer formed on the substrate for electrically isolating the field effect transistor;
A heat dissipation film formed on the drain region;
An interlayer insulating layer formed on the semiconductor layer, the gate electrode, and the heat dissipation film;
A first contact plug formed in the interlayer insulating layer and connected to the drain region;
A second contact plug formed in the interlayer insulating layer and electrically insulated from the first contact plug and connected to the heat dissipation film;
The semiconductor device according to claim 1, wherein the heat dissipation film is an insulating film having a higher thermal conductivity than the insulating substrate and the interlayer insulating layer.

The heat dissipation film is provided with a first opening,
The semiconductor device according to claim 1, wherein the first contact plug is connected to the drain region through the first opening.

The semiconductor device according to claim 1, wherein the heat dissipation film is formed over the element isolation layer.

The heat radiation film located on the drain region is provided with a second opening,
4. The semiconductor device according to claim 3, wherein the first contact plug is connected to the drain region through the second opening.

5. The semiconductor device according to claim 3, wherein the second contact plug is formed only on a heat dissipation film located on the element isolation layer. 6.

The semiconductor device according to claim 3, wherein the heat dissipation film is formed over the gate electrode and the source region.

The insulating substrate is composed of a quartz substrate;
The semiconductor device according to claim 1, wherein the semiconductor layer is made of silicon.

The insulating substrate is composed of a silicon substrate and an insulating layer formed on the silicon substrate,
The semiconductor device according to claim 1, wherein the semiconductor layer is made of silicon.

The semiconductor device according to claim 7, wherein the insulating layer is made of silicon oxide.

The semiconductor device according to claim 1, wherein the gate electrode is made of tungsten silicide.

The semiconductor device according to claim 1, wherein the interlayer insulating layer is made of silicon oxide.

The semiconductor device according to claim 1, wherein the first contact plug and the second contact plug are made of tungsten.

The semiconductor device according to claim 1, wherein the heat dissipation film is made of aluminum oxide.

A first pad formed on the interlayer insulating layer and connected to the first contact plug;
13. The semiconductor device according to claim 1, further comprising: a second pad formed on the interlayer insulating layer, electrically insulated from the first pad and connected to the second contact plug. The semiconductor device according to one item.

The semiconductor device according to claim 1, wherein the field effect transistor is a fully depleted field effect transistor.