JP2009288030A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009288030A5 JP2009288030A5 JP2008140100A JP2008140100A JP2009288030A5 JP 2009288030 A5 JP2009288030 A5 JP 2009288030A5 JP 2008140100 A JP2008140100 A JP 2008140100A JP 2008140100 A JP2008140100 A JP 2008140100A JP 2009288030 A5 JP2009288030 A5 JP 2009288030A5
- Authority
- JP
- Japan
- Prior art keywords
- source
- transistor
- unipolar
- drain
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (31)
上記各センサ回路内に設けられる増幅回路がそれぞれ、
ゲートを当該増幅回路の入力端子とする増幅ユニポーラトランジスタと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化ユニポーラトランジスタを有限個（０個を含む）だけ直並列接続して構成された、上記増幅ユニポーラトランジスタのソース側に接続される負帰還ソースインピーダンス用ダイオード化トランジスタブロックと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化ユニポーラトランジスタを有限個だけ直並列接続して構成された、上記増幅ユニポーラトランジスタのドレイン側に接続される負荷用ダイオード化トランジスタブロックと、
上記負荷用ダイオード化トランジスタブロックの、上記増幅ユニポーラトランジスタのドレイン側端に接続された電圧出力端子とを備え、
上記増幅ユニポーラトランジスタのソースインピーダンスと上記負帰還ソースインピーダンス用ダイオード化トランジスタブロックのインピーダンスとの和のインピーダンスと、上記負荷用ダイオード化トランジスタブロックのインピーダンスとの比により電圧利得が決定される構成とした
ことを特徴とするセンサ基板。 A sensor substrate that is arranged in a matrix and is in contact with a target substrate that can be driven one column at a time and that is electromagnetically coupled to each other. In a sensor substrate having a sensor circuit corresponding to each sensor electrode for at least amplifying a captured signal,
Each of the amplifier circuits provided in each of the sensor circuits,
An amplification unipolar transistor having a gate as an input terminal of the amplifier circuit;
A negative connected to the source side of the amplifying unipolar transistor, in which a finite number (including 0) of diode-formed unipolar transistors having a gate and drain connected and a diode between the drain and source are connected in series and parallel. A diodeized transistor block for feedback source impedance; and
A diode-connected transistor block for load connected to the drain side of the amplifying unipolar transistor, comprising a finite number of diode-connected unipolar transistors having a gate and drain connected and a diode between the drain and source connected in series and parallel; ,
A voltage output terminal connected to the drain side end of the amplification unipolar transistor of the load diodeized transistor block;
The voltage gain is determined by the ratio of the impedance of the sum of the source impedance of the amplifying unipolar transistor and the impedance of the dioded transistor block for the negative feedback source impedance and the impedance of the diodeized transistor block for the load. A sensor substrate characterized by.
上記増幅ユニポーラトランジスタのソースと、正電源又は負電源の一方である第１の第２極性電源との間に、上記負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記増幅ユニポーラトランジスタのドレインと、正電源又は負電源の他方である第１の第１極性電源との間に、上記負荷用ダイオード化トランジスタブロックを接続し、
上記負荷用ダイオード化トランジスタブロックの、上記増幅ユニポーラトランジスタのドレイン接続端を上記増幅回路の電圧出力端子としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 1,
The negative feedback source impedance diodeized transistor block is connected between the source of the amplification unipolar transistor and the first second polarity power source which is one of a positive power source or a negative power source,
The load diode-ized transistor block is connected between the drain of the amplification unipolar transistor and the first first polarity power supply which is the other of the positive power supply or the negative power supply,
A sensor substrate, wherein a drain connection end of the amplification unipolar transistor of the load diode-ized transistor block is used as a voltage output terminal of the amplification circuit.
コモン端子を、正電源又は負電源の一方である第１の第１極性電源に接続する電流ミラー回路を有し、
上記電流ミラー回路の入力に上記増幅ユニポーラトランジスタのドレインを接続し、
上記電流ミラー回路の出力と、正電源又は負電源の他方である第２の第２極性電源との間に、上記負荷用ダイオード化トランジスタブロックを接続し、
上記負荷用ダイオード化トランジスタブロックの上記電流ミラー回路接続端を、上記増幅回路の電圧出力端子としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 1,
A current mirror circuit for connecting the common terminal to the first first polarity power source which is one of a positive power source or a negative power source;
Connecting the drain of the amplification unipolar transistor to the input of the current mirror circuit;
The load diode-ized transistor block is connected between the output of the current mirror circuit and the second second polarity power supply which is the other of the positive power supply or the negative power supply,
The sensor substrate characterized in that the current mirror circuit connection end of the load diode-ized transistor block is used as a voltage output terminal of the amplifier circuit.
カスコードゲートバイアス電源にゲートを接続するカスコード接続ユニポーラトランジスタを有し、
上記カスコード接続ユニポーラトランジスタのドレインに上記電圧出力端子を接続し、上記カスコード接続ユニポーラトランジスタのソースを上記増幅ユニポーラトランジスタのドレインに接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 1,
It has a cascode connection unipolar transistor that connects the gate to the cascode gate bias power supply,
The sensor substrate, wherein the voltage output terminal is connected to the drain of the cascode-connected unipolar transistor, and the source of the cascode-connected unipolar transistor is connected to the drain of the amplification unipolar transistor.
上記負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子とグランド間に高域補償容量（容量０を含む）を接続し、
上記負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子とグランド間に高域カット容量（容量０を含む）を接続している
ことを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 1 to 4,
A high-frequency compensation capacitor (including a capacitor 0) is connected between the terminal of any diode-ized transistor in the diode-connected transistor block for negative feedback source impedance and the ground,
A sensor substrate, wherein a high-frequency cut capacitor (including a capacitor 0) is connected between a terminal of any diode-ized transistor in the diode-configured transistor block for load and the ground.
上記電圧出力端子に、ソースフォロワ回路及び整流回路として機能するソースフォロワ・整流回路を接続していることを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 1 to 5,
A sensor substrate, wherein a source follower circuit and a rectifier circuit functioning as a rectifier circuit are connected to the voltage output terminal.
上記電圧出力端子に、リセット付ピークホールド回路を接続していることを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 1 to 5,
A sensor substrate, wherein a peak hold circuit with reset is connected to the voltage output terminal.
上記各センサ回路内に設けられる増幅回路がそれぞれ、
一方のゲートを当該増幅回路の正相入力端子とすると共に、他方のゲートを当該増幅回路の負相入力端子とする第１及び第２の差動増幅ユニポーラトランジスタと、
上記第１及び第２の差動増幅ユニポーラトランジスタのソース電流和を定電流とさせる吸い込み定電流源と、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個（０個を含む）だけ直並列接続して構成された、上記第１及び第２の差動増幅ユニポーラトランジスタのソース側に接続される第１及び第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロックと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された、上記第１及び第２の差動増幅ユニポーラトランジスタのドレイン側に接続される第１及び第２の負荷用ダイオード化トランジスタブロックと、
上記第１及び第２の負荷用ダイオード化トランジスタブロックの上記第１及び第２の差動増幅ユニポーラトランジスタのドレイン側端の一方である正相出力端子及び他方である負相出力端子とを備え、
上記第１及び第２の差動増幅ユニポーラトランジスタの各ソースインピーダンスと上記第１及び第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロックの各インピーダンスとの各和のインピーダンスと、上記第１及び第２の負荷用ダイオード化トランジスタブロックの各インピーダンスとの比により電圧利得が決定される構成とした
ことを特徴とするセンサ基板。 A sensor substrate that is arranged in a matrix and is in contact with a target substrate that can be driven one column at a time and that is electromagnetically coupled to each other. In a sensor substrate having a sensor circuit corresponding to each sensor electrode for at least amplifying a captured signal,
Each of the amplifier circuits provided in each of the sensor circuits,
First and second differential amplification unipolar transistors having one gate as a positive phase input terminal of the amplifier circuit and the other gate as a negative phase input terminal of the amplifier circuit;
A suction constant current source for making the source current sum of the first and second differential amplification unipolar transistors constant;
The first and second differential amplifying unipolar transistors configured by connecting a finite number (including zero) of diode-formed transistors having a gate and drain connected and a diode between the drain and source connected in series and parallel. First and second negative feedback source impedance diodeized transistor blocks connected to the source side;
Connected to the drain side of the first and second differential amplification unipolar transistors configured by connecting a finite number of diode-connected transistors having a gate and drain connected and a diode between the drain and source connected in series and parallel. First and second load diodeized transistor blocks;
A positive phase output terminal that is one of drain ends of the first and second differential amplification unipolar transistors of the first and second diode-connected transistor blocks for loading, and a negative phase output terminal that is the other,
Impedances of the sum of the source impedances of the first and second differential amplification unipolar transistors and the impedances of the first and second diode feedback transistor blocks for negative feedback source impedance, and the first and second A sensor substrate characterized in that a voltage gain is determined by a ratio to each impedance of a diode-formed transistor block for a load.
ゲートを当該増幅回路の正相入力端子とする上記第１の差動増幅ユニポーラトランジスタのソースと上記吸い込み定電流源との間に上記第１の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記第１の差動増幅ユニポーラトランジスタのドレインと正電源又は負電源の一方である第１の第１極性電源との間に上記第１の負荷用ダイオード化トランジスタブロックを接続し、
ゲートを当該増幅回路の負相入力端子とする上記第２の差動増幅ユニポーラトランジスタのソースと上記吸い込み定電流源との間に上記第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記第２の差動増幅ユニポーラトランジスタのドレインと上記第１の第１極性電源との間に上記第２の負荷用ダイオード化トランジスタブロックを接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 8, wherein
Connecting the first negative feedback source impedance diodeized transistor block between the source of the first differential amplification unipolar transistor whose gate is the positive phase input terminal of the amplifier circuit and the sink constant current source;
Connecting the first load diode-ized transistor block between the drain of the first differential amplification unipolar transistor and the first first polarity power supply which is one of a positive power supply or a negative power supply;
Connecting the second negative feedback source impedance diodeized transistor block between the source of the second differential amplification unipolar transistor whose gate is the negative phase input terminal of the amplifier circuit and the sink constant current source;
The sensor substrate, wherein the second load diode-ized transistor block is connected between the drain of the second differential amplification unipolar transistor and the first first polarity power source.
上記第１の第１極性電源にコモン端子を接続する第１及び第２の電流ミラー回路を有し、
上記第１の電流ミラー回路の入力に上記第１の増幅ユニポーラトランジスタのドレインを接続し、
上記第１の電流ミラー回路の出力と、正電源又は負電源の他方である第２の第２極性電源との間に、上記第２の負荷用ダイオード化トランジスタブロックを接続し、
上記第２の負荷用ダイオード化トランジスタブロックの、上記第１の電流ミラー回路との接続端を正相出力端子とし、
上記第２の電流ミラー回路の入力に上記第２の増幅ユニポーラトランジスタのドレインを接続し、
上記第２の電流ミラー回路の出力と上記第２の第２極性電源との間に、上記第１の負荷用ダイオード化トランジスタブロックを接続し、
上記第１の負荷用ダイオード化トランジスタブロックの、上記第２の電流ミラー回路との接続端を負相出力端子としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 8, wherein
A first and second current mirror circuit for connecting a common terminal to the first first polarity power source;
Connecting the drain of the first amplifying unipolar transistor to the input of the first current mirror circuit;
The second load diode-ized transistor block is connected between the output of the first current mirror circuit and the second second polarity power supply which is the other of the positive power supply or the negative power supply,
The connection terminal of the second load diode-ized transistor block with the first current mirror circuit is a positive phase output terminal,
Connecting the drain of the second amplifying unipolar transistor to the input of the second current mirror circuit;
Connecting the first load diodeized transistor block between the output of the second current mirror circuit and the second second polarity power supply;
The sensor board, wherein a connection terminal of the first load diode-ized transistor block with the second current mirror circuit is a negative phase output terminal.
カスコードゲートバイアス電源にゲートを接続する第１及び第２のカスコードユニポーラトランジスタを有し、
上記第１のカスコードユニポーラトランジスタのドレインに負相出力端子を接続し、
上記第１のカスコードユニポーラトランジスタのソースに上記第１の増幅ユニポーラトランジスタのドレインを接続し、
上記第２のカスコードユニポーラトランジスタのドレインに正相出力端子を接続し、
上記第２のカスコードユニポーラトランジスタのソースに上記第２の増幅ユニポーラトランジスタのドレインを接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 8, wherein
First and second cascode unipolar transistors connecting the gate to a cascode gate bias power supply;
A negative phase output terminal is connected to the drain of the first cascode unipolar transistor;
Connecting the drain of the first amplification unipolar transistor to the source of the first cascode unipolar transistor;
A positive phase output terminal is connected to the drain of the second cascode unipolar transistor;
A sensor substrate, wherein the drain of the second amplification unipolar transistor is connected to the source of the second cascode unipolar transistor.
上記第１の負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子と上記第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子との間に高域補償容量（容量０を含む）を接続し、
上記第１の負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子と上記第２の負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子との間に高域カット容量（容量０を含む）を接続している
ことを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 8 to 11,
Between any of the diodeized transistors in the first negative feedback source impedance diodeized transistor block and any of the diodeized transistors in the second negative feedback source impedance diodeized transistor block. Connect a high frequency compensation capacitor (including zero) to
A high-frequency cut capacitance (between a terminal of any diode-ized transistor in the first load diode-ized transistor block and a terminal of any diode-ized transistor in the second load diode-ized transistor block) A sensor board characterized in that a capacitor 0 is included.
上記各センサ回路内に設けられる増幅回路がそれぞれ、
一方のゲートを当該増幅回路の正相入力端子とすると共に、他方のゲートを当該増幅回路の負相入力端子とする第１及び第２の差動増幅ユニポーラトランジスタと、上記第１及び第２の差動増幅ユニポーラトランジスタのソース側に接続する第１及び第２の負帰還用ソース抵抗と、上記第１及び第２の差動増幅ユニポーラトランジスタのドレイン側に接続する第１及び第２の負荷抵抗と、上記第１及び第２の負荷抵抗の、上記第１及び第２の差動増幅ユニポーラトランジスタのドレイン側端の一方である正相出力端子及び他方である負相出力端子とを有する差動増幅部と、
上記正相出力端子及び上記負相出力端子のそれぞれにゲートが接続された第１及び第２のソースフォロワユニポーラトランジスタを有する第１及び第２のソースフォロワ回路でなる付加回路と、
上記第１及び第２の差動増幅ユニポーラトランジスタのソース電流和を定電流とさせる吸い込み定電流源と、
上記差動増幅部への電源レベルをシフトさせる電源レベルシフトダイオード化トランジスタとを備え、
上記差動増幅部、並びに、上記付加回路内のユニポーラトランジスタの閾値電圧の変動に対する出力直流バイアス電圧補償の機能を、上記吸い込み定電流源及び上記電源レベルシフトダイオード化トランジスタに付加させている
ことを特徴とするセンサ基板。 A sensor substrate that is arranged in a matrix and is in contact with a target substrate that can be driven one column at a time and that is electromagnetically coupled to each other. In a sensor substrate having a sensor circuit corresponding to each sensor electrode for at least amplifying a captured signal,
Each of the amplifier circuits provided in each of the sensor circuits,
First and second differential amplification unipolar transistors having one gate as a positive phase input terminal of the amplifier circuit and the other gate as a negative phase input terminal of the amplifier circuit, and the first and second First and second negative feedback source resistors connected to the source side of the differential amplification unipolar transistor, and first and second load resistors connected to the drain side of the first and second differential amplification unipolar transistors And a positive-phase output terminal that is one of drain ends of the first and second differential amplification unipolar transistors and a negative-phase output terminal that is the other of the first and second load resistors. An amplification unit;
An additional circuit composed of first and second source follower circuits having first and second source follower unipolar transistors each having a gate connected to each of the positive phase output terminal and the negative phase output terminal;
A suction constant current source for making the source current sum of the first and second differential amplification unipolar transistors constant;
A power supply level shift diode-ized transistor for shifting the power supply level to the differential amplifier section,
The function of compensating the output DC bias voltage against the fluctuation of the threshold voltage of the differential amplifier and the unipolar transistor in the additional circuit is added to the suction constant current source and the power supply level shift diode transistor. A characteristic sensor substrate.
ゲートを当該増幅回路の正相入力端子とする上記第１の差動増幅ユニポーラトランジスタのソースと吸い込み定電流源端子との間に、上記第１の負帰還用ソース抵抗を接続し、
上記第１の差動増幅ユニポーラトランジスタのドレインと第１極性電源端子との間に、上記第１の負荷抵抗を接続し、
ゲートを当該増幅回路の負相入力端子とする上記第２の差動増幅ユニポーラトランジスタのソースと吸い込み定電流源端子との間に、上記第２の負帰還用ソース抵抗を接続し、
上記第２の差動増幅ユニポーラトランジスタのドレインと上記第１極性電源端子との間に、上記第２の負荷抵抗を接続し、
上記第１の負荷抵抗の、上記第１の差動増幅ユニポーラトランジスタのドレイン接続端を上記差動増幅部の負相出力端子とし、
上記第２の負荷抵抗の、上記第２の差動増幅ユニポーラトランジスタのドレイン接続端を上記差動増幅部の正相出力端子とし、
ドレインを第２の第１極性電源に接続する上記第１のソースフォロワユニポーラトランジスタのゲートを、上記差動増幅部の負相出力端子に接続し、
上記付加回路の第１の出力端子となる上記第１のソースフォロワユニポーラトランジスタのソースに、上記付加回路の要素である第１のソースフォロワ負荷定電流源を接続し、
ドレインを上記第２の第１極性電源に接続する上記第２のソースフォロワユニポーラトランジスタのゲートを、上記差動増幅部の正相出力端子に接続し、
上記付加回路の第２の出力端子となる上記第２のソースフォロワユニポーラトランジスタのソースに、上記付加回路の要素である第２のソースフォロワ負荷定電流源を接続し、
第１の第１極性電源と上記差動増幅部の上記第１極性電源端子との間に、ゲートとドレインを接続した電源レベルシフトダイオード化ユニポーラトランジスタを順方向バイアスとなるように接続し、
上記吸い込み定電流源は、定電流源出力ユニポーラトランジスタ、定電流設定抵抗、定電流源レベルシフトユニポーラトランジスタ及び定電流源レベルシフトトランジスタバイアス定電流源を有し、
上記差動増幅部の吸い込み定電流源端子にドレインを接続する上記定電流源出力ユニポーラトランジスタのソースと第１の第２極性電源との間に上記定電流設定抵抗を接続し、
上記定電流源出力ユニポーラトランジスタのゲートと上記定電流源レベルシフトユニポーラトランジスタのソースとを上記定電流源レベルシフトトランジスタバイアス定電流源に接続し、
上記定電流源レベルシフトユニポーラトランジスタのゲートに定電流源回路ゲートバイアス電源を接続し、
上記定電流源レベルシフトユニポーラトランジスタのドレインに第３の第１極性電源を接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 13, wherein
Connecting the first negative feedback source resistance between the source of the first differential amplification unipolar transistor whose gate is the positive phase input terminal of the amplifier circuit and the suction constant current source terminal;
Connecting the first load resistor between the drain of the first differential amplification unipolar transistor and a first polarity power supply terminal;
Connecting the second negative feedback source resistance between the source of the second differential amplification unipolar transistor whose gate is the negative phase input terminal of the amplifier circuit and the suction constant current source terminal;
Connecting the second load resistor between the drain of the second differential amplification unipolar transistor and the first polarity power supply terminal;
The drain connection end of the first differential amplification unipolar transistor of the first load resistor is a negative phase output terminal of the differential amplification section,
The drain connection end of the second differential amplification unipolar transistor of the second load resistor is used as a positive phase output terminal of the differential amplification section,
Connecting the gate of the first source follower unipolar transistor connecting the drain to the second first polarity power supply to the negative phase output terminal of the differential amplifier;
A first source follower load constant current source, which is an element of the additional circuit, is connected to a source of the first source follower unipolar transistor serving as a first output terminal of the additional circuit;
A gate of the second source follower unipolar transistor connecting a drain to the second first polarity power supply is connected to a positive phase output terminal of the differential amplifier;
A second source follower load constant current source, which is an element of the additional circuit, is connected to a source of the second source follower unipolar transistor serving as a second output terminal of the additional circuit;
A power level shift diode-ized unipolar transistor having a gate and a drain connected between the first first polarity power source and the first polarity power source terminal of the differential amplifier is connected to be a forward bias.
The suction constant current source has a constant current source output unipolar transistor, a constant current setting resistor, a constant current source level shift unipolar transistor, and a constant current source level shift transistor bias constant current source,
The constant current setting resistor is connected between the source of the constant current source output unipolar transistor that connects the drain to the suction constant current source terminal of the differential amplifier, and the first second polarity power source,
Connecting the gate of the constant current source output unipolar transistor and the source of the constant current source level shift unipolar transistor to the constant current source level shift transistor bias constant current source;
A constant current source circuit gate bias power supply is connected to the gate of the constant current source level shift unipolar transistor,
A sensor substrate, wherein a third first polarity power source is connected to a drain of the constant current source level shift unipolar transistor.
上記差動増幅部は、上記第１及び第２の負帰還用ソース抵抗に代えて、上記第１及び第２の差動増幅ユニポーラトランジスタのソース間に接続されているソース抵抗を有すると共に、上記第１及び第２の差動増幅ユニポーラトランジスタのソースを第１及び第２の吸い込み定電流源端子としており、
上記吸い込み定電流源は、第１及び第２の定電流源出力ユニポーラトランジスタ、第１及び第２の定電流設定抵抗、定電流源レベルシフトユニポーラトランジスタ及び定電流源レベルシフトトランジスタバイアス定電流源を有し、
上記第１の吸い込み定電流源端子にドレインを接続する上記第１の定電流源出力ユニポーラトランジスタのソースと第１の第２極性電源との間に上記第１の定電流設定抵抗を接続し、
上記第２の吸い込み定電流源端子にドレインを接続する上記第２の定電流源出力ユニポーラトランジスタのソースと上記第１の第２極性電源との間に第２の定電流設定抵抗を接続し、
上記第１及び第２の定電流源出力ユニポーラトランジスタの各ゲートと上記定電流源レベルシフトユニポーラトランジスタのソースとを上記定電流源レベルシフトトランジスタバイアス定電流源に接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 13, wherein
The differential amplifier section has a source resistance connected between the sources of the first and second differential amplification unipolar transistors instead of the first and second negative feedback source resistances. The sources of the first and second differential amplification unipolar transistors are the first and second suction constant current source terminals,
The suction constant current source includes first and second constant current source output unipolar transistors, first and second constant current setting resistors, a constant current source level shift unipolar transistor, and a constant current source level shift transistor bias constant current source. Have
Connecting the first constant current setting resistor between a source of the first constant current source output unipolar transistor connecting a drain to the first suction constant current source terminal and a first second polarity power supply;
A second constant current setting resistor is connected between the source of the second constant current source output unipolar transistor connecting a drain to the second sink constant current source terminal and the first second polarity power supply;
The gates of the first and second constant current source output unipolar transistors and the source of the constant current source level shift unipolar transistor are connected to the constant current source level shift transistor bias constant current source. Sensor board.
上記吸い込み定電流源は、定電流源レベルシフトユニポーラトランジスタ、第２の基準定電流設定抵抗、定電流設定ダイオード化ユニポーラトランジスタ及び第１の電流ミラー電流出力ユニポーラトランジスタを有し、
上記付加回路は、上記第１及び第２のソースフォロワユニポーラトランジスタ、並びに、第２及び第３の電流ミラー電流出力ユニポーラトランジスタを有し、
上記定電流源レベルシフトユニポーラトランジスタのソースに上記第２の基準定電流設定抵抗の一端を接続し、
上記第２の基準定電流設定抵抗の他端に、電流ミラー回路の入力端子となる上記定電流設定ダイオード化ユニポーラトランジスタのゲート及びドレインを接続すると共に、第１の第２極性電源に、上記電流ミラー回路のコモン端子となる上記定電流設定ダイオード化ユニポーラトランジスタのソースを接続し、
上記差動増幅部の吸い込み定電流源端子に上記第１の電流ミラー電流出力ユニポーラトランジスタのドレインを接続し、上記第１の電流ミラー電流出力ユニポーラトランジスタのゲートを上記電流ミラー回路の入力端子に接続し、上記第１の電流ミラー電流出力ユニポーラトランジスタのソースを上記電流ミラー回路のコモン端子に接続し、
上記第１のソースフォロワユニポーラトランジスタのソースに上記第２の電流ミラー電流出力ユニポーラトランジスタのドレインを接続し、上記第２の電流ミラー電流出力ユニポーラトランジスタのゲートを上記電流ミラー回路の入力端子に接続し、上記第２の電流ミラー電流出力ユニポーラトランジスタのソースを上記電流ミラー回路のコモン端子に接続し、
上記第２のソースフォロワユニポーラトランジスタのソースに上記第３の電流ミラー電流出力ユニポーラトランジスタのドレインを接続し、上記第３の電流ミラー電流出力ユニポーラトランジスタのゲートを上記電流ミラー回路の入力端子に接続し、上記第３の電流ミラー電流出力ユニポーラトランジスタのソースを上記電流ミラー回路のコモン端子に接続している
ことを特徴とするセンサ基板。 The sensor substrate according to claim 13, wherein
The suction constant current source includes a constant current source level shift unipolar transistor, a second reference constant current setting resistor, a constant current setting diode-formed unipolar transistor, and a first current mirror current output unipolar transistor,
The additional circuit includes the first and second source follower unipolar transistors, and the second and third current mirror current output unipolar transistors,
One end of the second reference constant current setting resistor is connected to the source of the constant current source level shift unipolar transistor,
The other end of the second reference constant current setting resistor is connected to the gate and drain of the constant current setting diode-formed unipolar transistor that is the input terminal of the current mirror circuit, and the current is connected to the first second polarity power source. Connect the source of the above-mentioned constant current setting diode-ized unipolar transistor that becomes the common terminal of the mirror circuit,
The drain of the first current mirror current output unipolar transistor is connected to the suction constant current source terminal of the differential amplifier, and the gate of the first current mirror current output unipolar transistor is connected to the input terminal of the current mirror circuit. And connecting the source of the first current mirror current output unipolar transistor to the common terminal of the current mirror circuit,
The drain of the second current mirror current output unipolar transistor is connected to the source of the first source follower unipolar transistor, and the gate of the second current mirror current output unipolar transistor is connected to the input terminal of the current mirror circuit. , Connecting the source of the second current mirror current output unipolar transistor to the common terminal of the current mirror circuit;
The drain of the third current mirror current output unipolar transistor is connected to the source of the second source follower unipolar transistor, and the gate of the third current mirror current output unipolar transistor is connected to the input terminal of the current mirror circuit. A sensor substrate, wherein a source of the third current mirror current output unipolar transistor is connected to a common terminal of the current mirror circuit.
第１及び第２のソースフォロワ回路を有する上記付加回路に代え、上記差動増幅部の正相出力端子及び負相出力端子のそれぞれに第１及び第２の入力端子が接続されている全波整流回路でなる付加回路を適用したことを特徴とするセンサ基板。 The sensor substrate according to any one of claims 13 to 16,
Instead of the additional circuit having the first and second source follower circuits, all waves in which the first and second input terminals are connected to the positive phase output terminal and the negative phase output terminal of the differential amplifier, respectively. A sensor substrate characterized by applying an additional circuit comprising a rectifier circuit.
第１及び第２のソースフォロワ回路を有する上記付加回路に代え、上記差動増幅部の正相出力端子及び負相出力端子のそれぞれに第１及び第２の入力端子が接続されているリセット付ピークホールド回路でなる付加回路を適用したことを特徴とするセンサ基板。 The sensor substrate according to any one of claims 13 to 16,
In place of the additional circuit having the first and second source follower circuits, the first and second input terminals are connected to the positive phase output terminal and the negative phase output terminal of the differential amplifier, respectively. A sensor substrate characterized by applying an additional circuit comprising a peak hold circuit.
上記第２のソースフォロワ回路の第２のソースフォロワ負荷定電流源を除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続して全波整流出力端子とし、上記全波整流出力端子とグランド間に電圧保持容量を接続し、
上記付加回路を全波整流回路としている
ことを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 13 to 15,
Removing the second source follower load constant current source of the second source follower circuit;
Connecting the sources of the first and second source follower unipolar transistors to form a full-wave rectified output terminal; connecting a voltage holding capacitor between the full-wave rectified output terminal and ground;
A sensor substrate, wherein the additional circuit is a full-wave rectifier circuit.
上記第３の電流ミラー電流出力ユニポーラトランジスタを除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続して全波整流出力端子とし、上記全波整流出力端子とグランド間に電圧保持容量を接続し、
上記付加回路を全波整流回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 16, wherein
Removing the third current mirror current output unipolar transistor;
Connecting the sources of the first and second source follower unipolar transistors to form a full-wave rectified output terminal; connecting a voltage holding capacitor between the full-wave rectified output terminal and ground;
A sensor substrate, wherein the additional circuit is a full-wave rectifier circuit.
上記第１及び第２のソースフォロワ回路の第１及び第２のソースフォロワ負荷定電流源を除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続してピークホールド出力端子とし、上記ピークホールド出力端子とグランド間に電圧保持容量を接続すると共に、
スイッチ駆動パルス信号源の駆動により、上記ピークホールド出力端子を間欠的にピークホールドリセットバイアス電圧に接続するスイッチを有し、
上記付加回路をリセット付ピークホールド回路としている
ことを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 13 to 15,
Removing the first and second source follower load constant current sources of the first and second source follower circuits;
Connecting the sources of the first and second source follower unipolar transistors as a peak hold output terminal, connecting a voltage holding capacitor between the peak hold output terminal and the ground, and
A switch for intermittently connecting the peak hold output terminal to the peak hold reset bias voltage by driving a switch drive pulse signal source;
A sensor substrate, wherein the additional circuit is a peak hold circuit with reset.
上記第２及び第３の電流ミラー電流出力ユニポーラトランジスタを除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続してピークホールド出力端子とし、上記ピークホールド出力端子とグランド間に電圧保持容量を接続すると共に、
スイッチ駆動パルス信号源の駆動により、上記ピークホールド出力端子を間欠的にピークホールドリセットバイアス電圧に接続するスイッチを有し、
上記付加回路をリセット付ピークホールド回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 16, wherein
Removing the second and third current mirror current output unipolar transistors;
Connecting the sources of the first and second source follower unipolar transistors as a peak hold output terminal, connecting a voltage holding capacitor between the peak hold output terminal and the ground, and
A switch for intermittently connecting the peak hold output terminal to the peak hold reset bias voltage by driving a switch drive pulse signal source;
A sensor substrate, wherein the additional circuit is a peak hold circuit with reset.
一部又は全ての上記抵抗素子に代え、それぞれの機能に対応する、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個（０個を含む）だけ直並列接続して構成されたダイオード化トランジスタブロックを適用したことを特徴とするセンサ基板。 In the sensor substrate according to any one of claims 13 to 22,
In place of some or all of the above resistive elements, only a finite number (including 0) of diode-connected transistors with gates and drains connected and diodes between the drains and sources corresponding to the respective functions are connected in series and parallel. A sensor substrate characterized by applying a diode transistor block configured as described above.
上記第１及び第２の負帰還用ソース抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個（０個を含む）だけ直並列接続して構成された第１及び第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを適用し、
上記第１及び第２の負荷抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された第１及び第２の負荷用ダイオード化トランジスタブロックを適用し、
上記各定電流設定抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された吸い込み定電流設定用ダイオード化トランジスタブロックを適用した
ことを特徴とするセンサ基板。 The sensor substrate according to claim 14, wherein
Instead of the first and second negative feedback source resistors, a finite number (including zero) of diode-connected transistors having a gate and drain connected and a diode between the drain and source are connected in series and parallel. Applying the first and second diode feedback transistor blocks for negative feedback source impedance;
Instead of the first and second load resistors, the first and second loads are configured by connecting a finite number of diode-connected transistors in which the gate and the drain are connected and the drain and the source are diodes connected in series and parallel. Apply a diodeized transistor block,
Instead of the above constant current setting resistors, a dioded transistor block for suction constant current setting is applied, consisting of a finite number of diode-connected transistors that connect the gate and drain and have a diode between the drain and source. A sensor board characterized by this.
上記第１及び第２の負帰還用ソース抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個（０個を含む）だけ直並列接続して構成された第１及び第２の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを適用し、
上記第１及び第２の負荷抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された第１及び第２の負荷用ダイオード化トランジスタブロックを適用し、
上記第２の基準定電流設定抵抗に代え、ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された基準定電流設定用ダイオード化トランジスタブロックを適用した
ことを特徴とするセンサ基板。 The sensor substrate according to claim 16, wherein
Instead of the first and second negative feedback source resistors, a finite number (including zero) of diode-connected transistors having a gate and drain connected and a diode between the drain and source are connected in series and parallel. Applying the first and second diode feedback transistor blocks for negative feedback source impedance;
Instead of the first and second load resistors, the first and second loads are configured by connecting a finite number of diode-connected transistors in which the gate and the drain are connected and the drain and the source are diodes connected in series and parallel. Apply a diodeized transistor block,
Instead of the second reference constant current setting resistor, a reference constant current setting diode-ized transistor constituted by connecting a finite number of diode-connected transistors having a gate and drain connected and a diode between the drain and source connected in series and parallel. A sensor board characterized by applying blocks.
上記電源レベルシフトダイオード化ユニポーラトランジスタを、第１及び第２の電源レベルシフトダイオード化ユニポーラトランジスタに分け、それぞれを負荷素子として、上記第１及び第２の負荷インピーダンス用ダイオード化トランジスタブロックのそれぞれに接続したことを特徴とするセンサ基板。 The sensor substrate according to claim 24 or 25,
The power supply level shift diode-ized unipolar transistor is divided into first and second power supply level shift diode-ized unipolar transistors, each connected as a load element to each of the first and second load impedance diode-ized transistor blocks. A sensor substrate characterized by that.
上記第２のソースフォロワ回路の第２のソースフォロワ負荷定電流源を除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続して全波整流出力端子とし、上記全波整流出力端子とグランド間に電圧保持容量を接続し、
上記付加回路を全波整流回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 24,
Removing the second source follower load constant current source of the second source follower circuit;
Connecting the sources of the first and second source follower unipolar transistors to form a full-wave rectified output terminal; connecting a voltage holding capacitor between the full-wave rectified output terminal and ground;
A sensor substrate, wherein the additional circuit is a full-wave rectifier circuit.
上記第３の電流ミラー電流出力ユニポーラトランジスタを除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続して全波整流出力端子とし、上記全波整流出力端子とグランド間に電圧保持容量を接続し、
上記付加回路を全波整流回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 25,
Removing the third current mirror current output unipolar transistor;
Connecting the sources of the first and second source follower unipolar transistors to form a full-wave rectified output terminal; connecting a voltage holding capacitor between the full-wave rectified output terminal and ground;
A sensor substrate, wherein the additional circuit is a full-wave rectifier circuit.
上記第１及び第２のソースフォロワ回路の第１及び第２のソースフォロワ負荷定電流源を除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続してピークホールド出力端子とし、上記ピークホールド出力端子とグランド間に電圧保持容量を接続すると共に、
スイッチ駆動パルス信号源の駆動により、上記ピークホールド出力端子を間欠的にピークホールドリセットバイアス電圧に接続するスイッチを有し、
上記付加回路をリセット付ピークホールド回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 24,
Removing the first and second source follower load constant current sources of the first and second source follower circuits;
Connecting the sources of the first and second source follower unipolar transistors as a peak hold output terminal, connecting a voltage holding capacitor between the peak hold output terminal and the ground, and
A switch for intermittently connecting the peak hold output terminal to the peak hold reset bias voltage by driving a switch drive pulse signal source;
A sensor substrate, wherein the additional circuit is a peak hold circuit with reset.
上記第２及び第３の電流ミラー電流出力ユニポーラトランジスタを除去し、
上記第１及び第２のソースフォロワユニポーラトランジスタのソース間を接続してピークホールド出力端子とし、上記ピークホールド出力端子とグランド間に電圧保持容量を接続すると共に、
スイッチ駆動パルス信号源の駆動により、上記ピークホールド出力端子を間欠的にピークホールドリセットバイアス電圧に接続するスイッチを有し、
上記付加回路をリセット付ピークホールド回路としている
ことを特徴とするセンサ基板。 The sensor substrate according to claim 25,
Removing the second and third current mirror current output unipolar transistors;
Connecting the sources of the first and second source follower unipolar transistors as a peak hold output terminal, connecting a voltage holding capacitor between the peak hold output terminal and the ground, and
A switch for intermittently connecting the peak hold output terminal to the peak hold reset bias voltage by driving a switch drive pulse signal source;
A sensor substrate, wherein the additional circuit is a peak hold circuit with reset.
上記センサ基板として、請求項１〜３０のいずれかに記載のものを適用したことを特徴とする検査装置。 A sensor substrate having aligned sensor electrodes and a sensor circuit corresponding to each sensor electrode that at least amplifies a captured signal of each sensor electrode, the inspection target electrodes being arranged in a matrix and one column at a time The non-contact and electromagnetic coupling is possible to oppose the drivable inspection target substrate, and the inspection target electrodes in any row of the inspection target substrate and the sensor electrodes on the sensor substrate are electromagnetically coupled to each other. In an inspection device for inspecting a substrate to be inspected,
An inspection apparatus to which the sensor substrate according to any one of claims 1 to 30 is applied.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008140100A JP5269482B2 (en) | 2008-05-28 | 2008-05-28 | Sensor substrate and inspection device |
| TW98108947A TWI412759B (en) | 2008-05-28 | 2009-03-19 | Sensor substrate and inspection apparatus |
| KR1020090042366A KR101065300B1 (en) | 2008-05-28 | 2009-05-15 | Sensor Substrate and Inspection Apparatus |
| CN2009101423318A CN101592696B (en) | 2008-05-28 | 2009-05-27 | Sensor base plate and checking device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008140100A JP5269482B2 (en) | 2008-05-28 | 2008-05-28 | Sensor substrate and inspection device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013082281A Division JP5486715B2 (en) | 2013-04-10 | 2013-04-10 | Sensor substrate and inspection device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009288030A JP2009288030A (en) | 2009-12-10 |
| JP2009288030A5 true JP2009288030A5 (en) | 2011-03-31 |
| JP5269482B2 JP5269482B2 (en) | 2013-08-21 |
Family
ID=41407461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008140100A Expired - Fee Related JP5269482B2 (en) | 2008-05-28 | 2008-05-28 | Sensor substrate and inspection device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5269482B2 (en) |
| KR (1) | KR101065300B1 (en) |
| CN (1) | CN101592696B (en) |
| TW (1) | TWI412759B (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012010008A (en) * | 2010-06-23 | 2012-01-12 | Sony Corp | Imaging element and imaging device |
| CN103308817B (en) * | 2013-06-20 | 2015-11-25 | 京东方科技集团股份有限公司 | Array base palte line detection apparatus and detection method |
| US10024153B2 (en) * | 2013-12-16 | 2018-07-17 | Sondex Wireline Limited | Wide temperature range peak hold circuit |
| CN107426514B (en) * | 2017-08-28 | 2019-09-27 | 电子科技大学 | A kind of cmos image sensor reading circuit |
| JP7115630B2 (en) * | 2019-03-18 | 2022-08-09 | 三菱電機株式会社 | Phase shifter, manufacturing method of phase shifter |
| CN110497936B (en) * | 2019-08-30 | 2021-04-02 | 郑州铁路职业技术学院 | Signal processing circuit for indicating rod notch of switch machine |
| TWI830414B (en) * | 2022-09-30 | 2024-01-21 | 華邦電子股份有限公司 | Evaluation circuit, semiconductor device and evaluation method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669140B2 (en) * | 1982-11-19 | 1994-08-31 | 株式会社東芝 | Level shift circuit |
| US5113147A (en) * | 1990-09-26 | 1992-05-12 | Minnesota Mining And Manufacturing Company | Wide-band differential amplifier using gm-cancellation |
| JPH06132738A (en) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | Fet amplifier circuit |
| JP3235253B2 (en) * | 1993-03-15 | 2001-12-04 | 松下電器産業株式会社 | amplifier |
| JP3500544B2 (en) * | 1994-10-21 | 2004-02-23 | 富士通株式会社 | Amplifier circuit |
| JP2002156417A (en) * | 2000-11-17 | 2002-05-31 | Oht Inc | Apparatus and method for inspecting circuit board |
| JP2002156399A (en) | 2000-11-17 | 2002-05-31 | Oht Inc | Device and method for inspecting circuit board |
| JP4586124B2 (en) * | 2003-07-10 | 2010-11-24 | 奇美電子股▲ふん▼有限公司 | Non-contact inspection method and non-contact inspection device for electrical connection |
| JP2006194786A (en) * | 2005-01-14 | 2006-07-27 | Oht Inc | Sensor, inspection device, and inspection method |
| JP5276774B2 (en) * | 2005-11-29 | 2013-08-28 | 株式会社日本マイクロニクス | Inspection method and apparatus |
| JP2007248202A (en) * | 2006-03-15 | 2007-09-27 | Micronics Japan Co Ltd | Sensor substrate used for inspection of display substrate, and inspection method of display substrate using it |
-
2008
- 2008-05-28 JP JP2008140100A patent/JP5269482B2/en not_active Expired - Fee Related
-
2009
- 2009-03-19 TW TW98108947A patent/TWI412759B/en active
- 2009-05-15 KR KR1020090042366A patent/KR101065300B1/en active IP Right Grant
- 2009-05-27 CN CN2009101423318A patent/CN101592696B/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009288030A5 (en) | ||
| US11726193B2 (en) | Transmit/receive system for imaging devices | |
| JP2006325096A5 (en) | ||
| US8878612B2 (en) | Accurate bias tracking for process variation and supply modulation | |
| WO2007059429A3 (en) | Displaced electrode amplifier | |
| US7449958B1 (en) | Open loop DC control for a transimpedance feedback amplifier | |
| JP2009290490A (en) | Amplifier circuit | |
| TWI412759B (en) | Sensor substrate and inspection apparatus | |
| JP2005528838A (en) | Device for detecting the envelope of an RF power signal | |
| ATE447257T1 (en) | DYNAMIC BIASED AMPLIFIER | |
| Raiteri et al. | A tunable transconductor for analog amplification and filtering based on double-gate organic TFTs | |
| ATE508531T1 (en) | POWER AMPLIFIER | |
| DE60313621D1 (en) | SYSTEM AND METHOD FOR CONSTRUCTING THE INPUT SIMPEDANCE OF A STACKED AMPLIFIER ASSEMBLY | |
| TWI357207B (en) | Amplifier circuit | |
| EP0664609B1 (en) | Buffer for sensor | |
| Gift et al. | A novel circuit element and its application in signal amplification | |
| US7518447B1 (en) | Transimpedance amplifier | |
| TW202114347A (en) | Amplifier device | |
| US20160134238A1 (en) | Class AB Amplifier With Programmable Quiescent Current | |
| JP6934530B2 (en) | Self-conducting n-channel output stage field effect transistor drive, integrated circuit and amplifier | |
| JP5486715B2 (en) | Sensor substrate and inspection device | |
| TW201325077A (en) | Low noise amplifier with back-to-back connected diodes and back-to-back connected diodes with high impedance thereof | |
| Gu et al. | Low-power area-efficient high-voltage linear amplifier for driving integrated 2-D ultrasound transducer array | |
| KR101109199B1 (en) | Amplifier for Microphone | |
| RU2438233C1 (en) | Strip active piezoelectric filter with constant input resistance |