JP2009284538A - 送信装置、ビット配置方法 - Google Patents
送信装置、ビット配置方法 Download PDFInfo
- Publication number
- JP2009284538A JP2009284538A JP2009199742A JP2009199742A JP2009284538A JP 2009284538 A JP2009284538 A JP 2009284538A JP 2009199742 A JP2009199742 A JP 2009199742A JP 2009199742 A JP2009199742 A JP 2009199742A JP 2009284538 A JP2009284538 A JP 2009284538A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- data block
- transmission
- systematic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 11
- 230000009897 systematic effect Effects 0.000 claims description 90
- 230000005540 biological transmission Effects 0.000 claims description 68
- 238000012545 processing Methods 0.000 claims description 29
- 238000012937 correction Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 12
- 238000013507 mapping Methods 0.000 abstract description 4
- 230000007480 spreading Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000008707 rearrangement Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 108010003272 Hyaluronate lyase Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】 第1データブロックに含まれるビットと第2データブロックに含まれるビットとを用いて、複数のビット列を生成し、該複数のビット列をそれぞれ位相平面上の各信号点に対応させ、各信号点に応じた振幅位相変調を行って得られた信号を送信する送信装置において、前記ビット列内における所定のビット位置について、該第1データブロックに含まれる所定のビットが占める占有率と、該第2データブロックに含まれる所定のビットが占める占有率が近くなるように前記生成を制御するビット列生成手段、を備えたことを特徴とする送信装置を用いる。
【選択図】 図7
Description
その他、基地局からの受信信号の受信品質(例えばSIR)を測定し、その結果をCQI(Channel Quality Indicator)として基地局に送信するためにも用いられる。尚、基地局は、受信したCQIにより、下り方向の無線環境の良否を判断し、良好であれば、より高速にデータを送信可能な変調方式に切りかえ、逆に良好でなければ、より低速にデータを送信する変調方式に切りかえる(即ち、適応変調を行う)。
・「チャネル構造」
次に、HSDPAにおけるチャネル構成について説明する。
図1は、HSDPAにおけるチャネル構成を示すための図である。尚、W−CDMAは、符号分割多重方式を採用するため、各チャネルは符号により分離されている。
CPICH(Common Pilot Channel)、P−CCPCH(Primary Common Control Channel)は、それぞれ下り方向の共通チャネルである。
図のように、各チャネルは、15個のスロットにより1フレーム(10ms)を構成している。先に説明したように、CPICHは他のチャネルの基準として用いられるため、P−CCPCH及びHS−SCCHのフレームの先頭はCPICHのフレームの先頭と一致している。ここで、HS−PDSCHのフレームの先頭は、HS−SCCH等に対して2スロット遅延しているが、移動局がHS−SCCHを介して変調タイプ情報を受信してから、受信した変調タイプに対応する復調方式でHS−PDSCHの復調を行うことを可能にするためである。また、HS−SCCH、HS−PDSCHは、3スロットで1サブフレームを構成している。
HS−DPCCHは、CPICHに同期していないが、上り方向のチャネルであるためであり、移動局において生成されたタイミングに基づくためである。
・「基地局の構成」
図2は、HSDPAをサポートする基地局の構成を示す。
次に各ブロックの動作について説明する。
HS―PDSCHを介して送信される送信データ(図1におけるHS−PDSCHの1サブフレーム内に収められるデータ)は、まず、1のCRC付加部においてCRC演算処理がなされ、演算結果が送信データの最後尾に付加される。そして、CRC演算結果の付加された送信データは、符号ブロック分割部2に入力されて、複数のブロックに分割される。これは、受信側における復号処理負荷を考慮して、誤り訂正符号化を行う単位のデータ長を短くするためであり、所定長を超える場合には、複数のブロックに等分するのである。分割数は2以上の整数を取り得るが、以下、説明を簡単にするため分割数が2であった場合について説明する。
ここで、ターボ符号化について簡単に説明する。ターボ符号化は、符号化の対象となるデータをUとすると、Uに基づいて、Uそのものと、Uを畳み込み符号化して得られたU'と、Uをインタリーブ(並び替え処理)してから同様に畳み込み符号化して得られたU''とを出力することとなる。ここで、Uは、組織ビットと称され、ターボ復号において、2つの要素復号器の双方で用いられるデータであり、利用頻度が高いため重要度が高いデータであると解することができる。他方、U'、U''は冗長ビットであり、それぞれ2つの要素復号器の1方で用いられるデータであり、利用頻度が低いため重要度はUより低いものと解することができる。
即ち、組織ビットの方が冗長ビットよりも重要度が高く、組織ビットがより正しく受信されることで、ターボ復号器により正しい復号結果を得ることができるともいえる。
レートマッチング部5は、HS−PDSCHの3スロットで構成されるサブフレーム内に収まるように、所定のアルゴリズムによりビットを削除するパンクチャ―処理等を行ったり、ビットを繰り返すことによるレピテッション処理を行う。
変調部7は、入力されたビット列により示される信号点に対応する振幅、位相となるように16値QAM変調された信号を出力して、周波数変換により無線周波数に変換してから不図示のアンテナ側へ送出する。
・「配置方法」
ここで、ビット収集部の処理について更に詳述する。
図3において、Nr(4)×Nc(10)で示したビット列全体が結合された組織ビット、冗長ビットに相当し、第1列目のS1、S2、S3、P2−1で示した領域が、16値QAM変調を行う際の1つの信号点に対応するビット列であり、図3によれば、ビット列は10列あるため、10個の信号点用の10個のビット列が表されている。
まず、符号ブロック分割部2において、2分割された各ブロックの組織ビットの総数Nsys(レートマッチング処理後における、第1ブロックの組織ビット数と第2ブロックの組織ビット数との和)を求める。
3G TS 25.213(3rd Generation Partnership Project: Technical Specification Group Radio Access Network ; Spreading and modulation(FDD))
先に説明したように、組織ビットは重要な情報と位置付けることができるが、先に説明した配置方法によれば、組織ビットの配置に起因して各ブロック間で無線伝送中における位相、振幅変動に対する耐久力が異なることとなる。
また、組織ビットが少ない場合には、図8のように、分割された第1ブロック、第2ブロックを比較すると、第1ブロックの冗長ビットは、上位ビットに割当てられていないのに対し、第2ブロックの冗長ビットは、上位ビットに4つ割当てられ、やはり先に説明した配置方法によれば、冗長ビットの配置に起因して各ブロック間で無線伝送中における位相、振幅変動に対する耐久力が異なることとなる。
従って、組織ビット、冗長ビットのいずれにせよ、ブロック間で同じ種類のビットであるにもかかわらず、信号点の配置に起因したブロック間の耐久力の差が発生しており、属するブロックによって、受信品質がそもそも異なるものとなってしまい、ブロック間での品質の公平性が失われてしまうという問題がある。
本発明の目的の1つは、ブロック間の誤りに対する耐久力の均一化を図ることである。
また、ターボ符号等の誤り訂正処理を行う場合、誤り訂正により、耐久力の強い方は更なる誤りも許容できる余裕があるが、耐久力の弱い方は誤り訂正能力を超えてしまうほど誤りが発生してしまうといった状況が発生しやすく、効率的でないという問題もある。
本発明の目的の1つは、ターボ符号等の誤り訂正処理を行う場合に、ブロック間の誤りに対する耐久力の均一化を図ることで、誤り訂正の効率を高めることでもある。
また、複数のブロックのうちいずれが誤っているかを特定できない方式を採用している場合に、双方のブロックが同時に誤るか、同時に誤らないこととなる確率を高めることで、実際には誤りの無い側のブロックについても再送をすることにより、不要な信号を伝送する機会を減らすことを他の目的とする。
(2)本発明においては、更に、前記送信は同じ無線フレーム内で送信することを特徴とする(1)記載の送信装置を用いる。
(4)本発明においては、前記第1データブロック、前記第2データブロックは、それぞれ組織ビットと冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであり、前記ビット列生成手段は、前記制御にあわせて、前記第1ビット位置に該組織ビットを優先して配置するように制御を行う、ことを特徴とする(3)記載の送信装置。
(5)本発明においては、前記振幅位相変調は、16値QAM変調であり、前記第1ビット位置は、上位ビット(1ビット目と2ビット目)であり、前記第2ビット位置は、下位ビット(3ビット目と4ビット目)であることを特徴とする(3)記載の送信装置を用いる。
(8)本発明においては、データと該データに対する1つの誤り検出符号とをN個のブロックに分割する分割部と、 該N個のブロックのそれぞれについて誤り訂正符号化処理を施す誤り訂正符号化部と、 該誤り訂正処理後に得られるN種類の組織ビットと冗長ビットを複数のビット列に配置する配置手段と、 該配置された各ビット列が示す位相平面上の各信号点に対応する振幅位相変調を行ってから送信を行う送信部とを備え、前記配置手段は、前記配置に際して、前記ビット列と前記信号点との対応関係に起因して、1つのビット列内に誤り易さの異なる第1のビットと第2のビットとが存在する場合に、N種類の組織ビットのそれぞれが誤り易い側のビットに配置される数を均一化する、ことを特徴とする送信装置を用いる。
(<(X+Y)÷L>+1)×(X+Y−<(X+Y)÷L>×L)≦X、
2≦(X+Y−<(X+Y)÷L>×L)
の場合、第2ビット位置に配置する第1ビット群に含まれるビットの数を
X+Y−<(X+Y)÷L>×L
より小さくし、
第2ビット位置に配置する第2ビット群に含まれるビットの数を
1以上とする、ことを特徴とするビット配置装置におけるビット配置方法を用いる。
(11)また、本発明においては、HSDPAに対応した無線基地局において、レートマッチング処理が施されたデータを並び替えて、16値QAM用の4×Ncのビット列を生成するビットコレクション部を備え、前記データは、符号ブロック分割部における分割により、少なくとも第1データブロックと、第2データブロックとを含み、<N>をN以下の最大の整数と定義し、A=<Nsys÷Nc>、B=Nsys−A×Ncと定義すると、前記ビットコレクション部は、第1行目から第A行目については、第1列目から第Nc列目まで連続して組織ビットを配置し、第A+1行目については、第1列目から第Nc列目まで連続しないでB個の組織ビットを配置可能とした、ことを特徴とする無線基地局を用いる。
また、双方のブロックが同時に誤るか、同時に誤らないこととなる確率を高めることで、実際には誤りの無い側のブロックについても再送をすることにより、不要な信号を伝送する機会を減らすことができる。
図5は、本発明に係る送信装置を示す図である。
11は、順次入力される伝送データ(同じ無線フレーム内で送信するデータ)に対してCRC演算を行い、この伝送データの最後尾にCRC演算結果を付加するCRC付加(CRC attachment)部、12は、CRC演算結果が付加された伝送データに対して、ビット単位でスクランブルをかけることで、送信データにランダム性を与えるビットスクランブル(Bit scrambling)部を示す。
13は、次に行うチャネル符号化において、符号化の対象とするデータ長が長くなりすぎることで、受信側の復号器の演算量が増大することを防止する等の目的から、入力されたビットスクランブル後の伝送データが、所定のデータ長を超える場合に、分割(例えば、略等分)する符号ブロック分割(Code block segmentation)部を示す。図では、入力データ長が所定のデータ長を超えており、2等分(第1データブロック、第2データブロックに分割)した場合の出力を示している。もちろん分割数として2以外の分割数とする例も考えられるし、また、等分ではなく、異なるデータ長に分割する例も考えられる。
14は、分割された各データについてそれぞれ、別個に誤り訂正符号化処理を施すチャネル符号化(Channel coding)部を示す。尚、チャネル符号化部14としては、前述のターボ符号器を用いることが望ましく、ここでもターボ符号器を用いることとする。
従って、その第1の出力は、先に説明したように、第1ブロックについて、符号化対象のデータと同じデータである重要な組織ビット(U)と、組織ビット(U)を畳み込み符号化して得られる第1冗長ビット(U')と、組織ビットをインタリーブ処理してから同様に畳み込み符号化して得られる第2冗長ビット(U'')とが含まれる。同様に、第2の出力には、第2ブロックについての組織ビット(U)、第1冗長ビット(U')、第2冗長ビット(U'')が含まれる。
15は、チャネル符号化部14(ターボ符号器)からシリアル入力された第1ブロック及び第2ブロックの各組織ビット(U)、第1冗長ビット(U')、第2冗長ビット(U'')をそれぞれ分離して出力するビット分離(Bit separation)部を示す。尚、第2ブロックについても同様のため、第1ブロックに対応する出力だけ図示している。
16は、後段のバッファ部17の所定の領域に収まるように、パンクチャ処理(間引き)等のレートマッチング処理を行う第1レートマッチング(1st rate matching)部を示す。
17は、制御部10により、送信対象の移動局の受信処理能力に応じた領域を設定され、設定された領域内に、第1レートマッチング部16により、レートマッチング処理されたデータを格納するバッファ(Buffer)部を示す。
18は、制御部10により、指定された1サブフレーム内に収納可能なデータ長に調整するための第2レートマッチング(2nd rate matching)部を示し、パンクチャ処理(間引き)、レピテション処理(繰り返し)を施すことで、指定されたデータ長となるように、入力されたデータのデータ長を調整する。
尚、HS−PDSCHにおいては、変調方式、拡散率、コード数(チャネル数)等のパラメータが可変なため、同じ長さのサブフレームであっても、収納できるビット数は一定ではなく、制御部10は、パラメータに応じたビット数を1サブフレームに収納可能なデータ長として第2レートマッチング部18に通知する。
19は、第2レートマッチング部19からデータを複数のビット列に配置するビット収集(Bit collection)部を示す。即ち、第1ブロックのデータと、第2ブロックのデータとを後述するビット配置方法により配置することで、それぞれ位相平面上における信号点を示すための複数のビット列を出力する。尚、この実施例では、16値QAM変調方式を用いるため、ビット列は4ビットで構成される。もちろん他の多値変調方式(例えば8相PSK等)を用いる例も考えられる。
・「ビット配置方法」
次に、ビット列生成手段、配置手段の1例としてのビット収集部19におけるビット配置方法について詳細に説明する。
次に、余りBを第1ブロック、第2ブロックに均等に割当てるべく、Bを分割ブロック数2で割り、商B1を求める。
これにより、第1ブロックについては、図7のように、A+1行目の第1列から行方向に順にB1個の領域を組織ビット用の領域と定義する。
そして、第2ブロックについては、図7のように、A+1行目の第6列(第2ブロックの領域となる列番号が最小の列)から行方向に順にB2(B−B1)個の領域を組織ビット用の領域と定義する。
図4のようなビット列の信号点への割当てを行う場合には、4ビットのビット系列のうち上位ビットに対して下位ビットは、無線伝送中における位相、振幅の変動により、受信側における信号点判定により、誤り易いという傾向があるが、図7を参照すると、誤り易いビットである下位ビット(ここでは、第3ビット、第4ビット)に割当てられている重要なビットである組織ビットの数は第1ブロック、第2ブロックともにその2つづつであり、ブロック間で均等化されている。尚、第1ブロック、第2ブロックの組織ビットの数が数ビット相異するなど、厳密には同一でない場合も考えられるが、そのようなビットの相異はないものとして、全体として均等化を図ることもできるし、場合によっては、そのビット差を考慮して組織ビットが多い側になるべく上位ビットが割当てられるように、重み付けをすることもできる。
いいかえれば、ビット列内における所定のビット位置(例えば、第3、第4ビット等の誤り易い下位ビット位置)について第1データブロックに含まれる所定のビット(例えば、組織ビット)の占有率と、第2データブロックに含まれる所定のビット(例えば、組織ビット)の占有率は、近づくように制御されている。
図9を参照しても明らかなように、本実施例における配置方法によれば、ビット列内における所定のビット位置(例えば、第1、第2ビット等の誤りにくい上位ビット位置)について第1データブロックに含まれる所定のビット(例えば、冗長ビット)の占有率と、第2データブロックに含まれる所定のビット(例えば、冗長ビット)の占有率は、近づくように制御されている。
従って、少なくとも第1ブロックのビットと、第2ブロックのビットについての耐久力(例えば、同一種類のビットの耐久力)が均一化されるため、一方は耐久力が高く、他方は低いといった偏りが少なくなり、全体的な誤りの発生確率を下げることができる。
また、重要な情報である組織ビットについて、各ブロック間で無線伝送中における位相、振幅変動に対する耐久力が近づき、ターボ符号等の誤り訂正処理により、耐久力の強い方は更なる誤りも許容できるにもかかわらず、耐久力の弱い方は誤り訂正能力を超えるほどの誤りが発生するといった事情が緩和されることとなる。
また、この実施例では、余り検出のための符号である、CRC演算結果は、冗長ビット削減のため、第1ブロックと第2ブロックで共通して1つ付加されており、受信側では、第1ブロック、第2ブロックのデータを受信し、CRC演算チェックを行うことで、エラーを検出した場合に、再送要求を行って再送を行う。
この時、従来のごとく第1ブロック、第2ブロックで誤りに対する耐久力の相異について配慮がないと、耐久力の弱い方のブロックだけ誤る確率が高く、再送が頻発することとなる。誤り検出符号を各ブロック毎に付加していれば、ブロック毎に誤りを検出できるため、再送も誤ったブロックだけとすることもできるが、複数ブロックで共通して誤り検出符号を付加する場合には、誤ったブロックを特定できず、誤っていない符号ブロックを含む複数のブロック全体を再送しなければならない。
しかし、この実施例では、第1ブロック、第2ブロックで誤りに対する耐久力を近づけるようにしているので、第1ブロック、第2ブロックについての誤りの有無が異なるといったことが少なくなり、複数のブロックについて共通に誤り検出符号を付加することと調和がとれることとなる。
・「まとめ」
第1実施例のまとめとして、ブロックの分割数がMの場合の一般化したビットの整列で用いる各値の算出方法について説明する。尚、<N>は、N以下の最大の整数を意味するものとする。
A=<Nsys÷Nc>
B1=<(Nsys−A×Nc)÷M>
B2=<(Nsys−A×Nc−B1)÷(M−1)>
…
BL=<{(Nsys−A×Nc−(B1+B2+…+B(L−1)))
÷(M−(L−1))>
…
BM=Nsys−A×Nc−(B1+B2+…+B(M−1))
尚、[N]をN以上の最小の整数を表すものとして、
A=<Nsys÷Nc>
B1=[(Nsys−A×Nc)÷M]
B2=[(Nsys−A×Nc−B1)÷(M−1)]
…
BL=[{(Nsys−A×Nc−(B1+B2+…+B(L−1)))
÷M−(L−1)}]
…
BM=Nsys−A×Nc−(B1+B2+…+B(M−1))
とすることも考えられる。
以上のように、本実施例によれば、伝送データをX個ビットを含む第1ビット群と、Y個のビットを含む第2ビット群とを含む2以上のビット群に分割し、第1ビット群のビットと第2ビット群のビットとを、第1ビット位置と、該第1ビット位置より誤り易い第2ビット位置とを有する所定長のビット列の各ビット位置に配置してL個のビット列を生成するビット列生成装置におけるビット配置方法において、前記第1ビット群に含まれるビットと、前記第2ビット群に含まれるビットを該第1ビット位置に優先して配置するとともに、<N>をN以下の最大の整数と定義するとき、
(<(X+Y)÷L>+1)×(X+Y−<(X+Y)÷L>×L)≦X…(1)
2≦(X+Y−<(X+Y)÷L>×L)…(2)
の場合、第2ビット位置に配置する第1ビット群に含まれるビットの数を
X+Y−<(X+Y)÷L>×L…(3)
より小さくし、
第2ビット位置に配置する第2ビット群に含まれるビットの数を
1以上とする、
方法の1実施例が示される。
また、別の表現を用いると、この実施例のように、HSDPAに対応した無線基地局において、レートマッチング処理が施されたデータを並び替えて、16値QAM用の4×Ncのビット列を生成するビットコレクション部を備え、前記データは、符号ブロック分割部における分割により、少なくとも第1データブロックと、第2データブロックとを含み、<N>をN以下の最大の整数と定義し、A=<Nsys÷Nc>、B=Nsys−A×Ncと定義すると、前記ビットコレクション部は、第1行目から第A行目については、第1列目から第Nc列目まで連続して組織ビットを配置し、第A+1行目については、第1列目から第Nc列目まで連続しないでB個の組織ビットを配置可能としたので、従来のように、第A+1行目について第1列目から第B列目まで連続して組織ビットを配置しなければならないのに対して、第1列目から第Nc列目まで連続しないで組織ビットを配置できるので、ブロック間の耐久力を調整することができるのである。
次にビット収集部におけるビット配置方法について別の方法を詳細に説明する。
具体的には、余りのビットBをA+1行目に配置するものの、組織ビットを配置する列は、
1+<Nc×(k−1)÷(Nsys−A×Nc)>
とするのである。ここで、k=1、2、…、Nsys−A×Ncである。
例えば、Nsys=24とし、冗長ビット数=16、Nr=4、Nc=10とすると、
Nr=<24÷10>=2、
組織ビットを配置する列1=1+<10×(1−1)÷(24−2×10)>=1、
組織ビットを配置する列2=1+<10×(2−1)÷(24−2×10)>=3、
組織ビットを配置する列3=1+<10×(3−1)÷(24−2×10)>=6、
組織ビットを配置する列4=1+<10×(4−1)÷(24−2×10)>=8、
となる。
2 符号ブロック分割部
3 チャネル符号化部
4 ビット分離部
5 レートマッチング部
6 ビット収集部
7 変調部
10 制御部
11 CRC付加部
12 ビットスクランブル部
13 符号分割部
14 チャネル符号化部
15 ビット分離部
16 第1レートマッチング部
17 バッファ部
18 第2レートマッチング部
19 ビット収集部
20 物理チャネル分割部
21 インタリーブ処理部
22 コンスタレーション再配置部
23 物理チャネルマッピング部
24 拡散処理部
25 変調部
26 電圧変換部
Claims (22)
- 第1データブロックに含まれるビットと第2データブロックに含まれるビットとを用いて、複数のビット列を生成し、該複数のビット列をそれぞれ位相平面上の各信号点に対応させ、各信号点に応じた多値変調を行って得られた信号を送信する送信装置において、
前記複数のビット列の各々は、前記第1データブロックに含まれるビットと、前記第2データブロックに含まれるビットとが、1つのビット列内に混合しないように形成され、
前記対応に起因して生ずる前記ビット列内における誤り易さの程度により区分される、所定のビット位置について、該第1データブロックに含まれる所定のビットが占める占有率と、該第2データブロックに含まれる所定のビットが占める占有率が近くなるように前記生成を制御するビット列生成手段、
を備えたことを特徴とする送信装置。 - 前記送信は同じ無線フレーム内で送信することを特徴とする請求項1記載の送信装置。
- 前記ビット系列は、前記対応に起因して、第1ビット位置と、該第1のビット位置よりも誤り易い第2ビット位置とを備え、
前記所定のビット位置は、該第1ビット位置又は該第2ビット位置である、
ことを特徴とする請求項1記載の送信装置。 - 前記第1データブロック、前記第2データブロックは、それぞれ組織ビットと冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであり、
前記ビット列生成手段は、前記制御にあわせて、前記第1ビット位置に該組織ビットを優先して配置するように制御を行う、
ことを特徴とする請求項3記載の送信装置。 - 前記多値変調は、16値QAM変調であり、前記第1ビット位置は、上位ビット(1ビット目と2ビット目)であり、前記第2ビット位置は、下位ビット(3ビット目と4ビット目)であることを特徴とする請求項3記載の送信装置。
- 前記第1データブロック、前記第2データブロックは、それぞれ組織ビットと冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであるか、または、共に冗長ビットである、ことを特徴とする請求項1記載の送信装置。
- 前記第1データブロック、前記第2データブロックは、ターボ符号化により得られた組織ビットと、第1冗長ビットと、第2冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであるか、または、共に冗長ビットであるか、または、共に第1冗長ビットであるか、または、共に第2冗長ビットである、
ことを特徴とする請求項1記載の送信装置。 - 該送信装置から送信された信号を受信する受信装置が、誤り検出符号を用いて行った誤り検出結果に基づいて、再送制御を行う、
ことを特徴とする請求項1記載の送信装置。 - 誤り検出符号が付加されたデータをN個のブロックに分割する分割部と、
該N個のブロックのそれぞれについて誤り訂正符号化処理を施す誤り訂正符号化部と、
該誤り訂正処理後に得られるN種類の組織ビットと冗長ビットを複数のビット列に配置する配置手段と、
該配置された各ビット列が示す位相平面上の各信号点に対応する振幅位相変調を行ってから送信を行う送信部とを備え、
前記配置手段は、前記配置に際して、前記ビット列と前記信号点との対応関係に起因して、1つのビット列内に誤り易さの異なる第1のビットと第2のビットとが存在する場合に、N種類の組織ビットのそれぞれが誤り易い側のビットに配置される数を均一化し、
更に、前記複数のビット列の各々について、異なるデータブロックに含まれるビットが、1つのビット列内に混合しないようにする、
ことを特徴とする送信装置。 - 前記配置手段は、前記複数のビット列を前記第1ブロックに含まれるビットから、前記第Nブロックに含まれるビットまで略順に用いて配置し、
前記均一化は、前記誤り易い側のビットに組織ビットを配置することを許容する列を分散させることで実現する、
ことを特徴とする請求項9記載の送信装置。 - 該送信装置から送信された信号を受信する受信装置が、前記誤り検出符号を用いて行った誤り検出結果に基づいて、再送制御を行う、
ことを特徴とする請求項9記載の送信装置。 - 第1データブロックに含まれるビットと第2データブロックに含まれるビットとを用いて、複数のビット列を生成し、該複数のビット列をそれぞれ位相平面上の各信号点に対応させ、各信号点に応じた多値変調を行って得られた信号を送信する送信装置と該信号を受信する受信装置との間の送受信方法において、
前記複数のビット列の各々は、前記第1データブロックに含まれるビットと、前記第2データブロックに含まれるビットとが、1つのビット列内に混合しないように形成され、
前記送信装置は、前記対応に起因して生ずる前記ビット列内における誤り易さの程度により区分される、所定のビット位置について、該第1データブロックに含まれる所定のビットが占める占有率と、該第2データブロックに含まれる所定のビットが占める占有率が近くなるように制御を行い、
前記受信装置は、前記制御が施され、該送信装置から送信される信号を受信する、
ことを特徴とする送受信方法。 - 前記第1データブロックと前記第2データブロックは同じ無線フレーム内で送信される、
ことを特徴とする請求項12記載の送受信方法。 - 前記ビット系列は、前記対応に起因して、第1ビット位置と、該第1のビット位置よりも誤り易い第2ビット位置とを備え、
前記所定のビット位置は、該第1ビット位置又は該第2ビット位置である、
ことを特徴とする請求項12記載の送受信方法。 - 前記第1データブロック、前記第2データブロックは、それぞれ組織ビットと冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであり、
前記制御にあわせて、前記第1ビット位置に該組織ビットを優先して配置するように制御を行う、
ことを特徴とする請求項14記載の送受信方法。 - 前記多値変調は、16値QAM変調であり、前記第1ビット位置は、上位ビット(1ビット目と2ビット目)であり、前記第2ビット位置は、下位ビット(3ビット目と4ビット目)であることを特徴とする請求項14記載の送受信方法。
- 前記第1データブロック、前記第2データブロックは、それぞれ組織ビットと冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであるか、または、共に冗長ビットである、ことを特徴とする請求項12記載の送受信方法。
- 前記第1データブロック、前記第2データブロックは、ターボ符号化により得られた組織ビットと、第1冗長ビットと、第2冗長ビットとを含み、前記第1データブロックに含まれる所定のビットと、前記第2データブロックに含まれる所定のビットとは、共に組織ビットであるか、または、共に冗長ビットであるか、または、共に第1冗長ビットであるか、または、共に第2冗長ビットである、
ことを特徴とする請求項12記載の送受信方法。 - 前記受信装置は、前記送信装置から送信された誤り検出符号を用いた誤り検出により、誤りを検出した場合に、前記送信装置に再送を要求する、
ことを特徴とする請求項12記載の送受信方法。 - 誤り検出符号が付加されたデータをN個のブロックに分割し、
該N個のブロックのそれぞれについて誤り訂正符号化処理を施し、
該誤り訂正処理後に得られるN種類の組織ビットと冗長ビットを複数のビット列に配置し、
該配置された各ビット列が示す位相平面上の各信号点に対応する振幅位相変調を行ってから、送信装置から無線信号の送信を行い、
前記配置に際して、前記ビット列と前記信号点との対応関係に起因して、1つのビット列内に誤り易さの異なる第1のビットと第2のビットとが存在する場合に、N種類の組織ビットのそれぞれが誤り易い側のビットに配置される数を均一化し、また、前記複数のビット列の各々について、異なるデータブロックに含まれるビットとが、1つのビット列内に混合しないようにし、
該送信装置から送信された前記無線信号を、受信装置によって、受信して、誤り訂正復号に用いる、
ことを特徴とする送受信方法。 - 前記複数のビット列を前記第1ブロックに含まれるビットから、前記第Nブロックに含まれるビットまで略順に用いて配置し、
前記均一化は、前記誤り易い側のビットに組織ビットを配置することを許容する列を分散させることで実現する、
ことを特徴とする請求項20記載の送受信方法。 - 前記受信装置は、前記送信装置から送信された前記誤り検出符号を用いた誤り検出により、誤りを検出した場合に、前記送信装置に再送を要求する、
ことを特徴とする請求項20記載の送受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199742A JP4569706B2 (ja) | 2009-08-31 | 2009-08-31 | 送信装置、ビット配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199742A JP4569706B2 (ja) | 2009-08-31 | 2009-08-31 | 送信装置、ビット配置方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004035768A Division JP4539107B2 (ja) | 2004-02-12 | 2004-02-12 | 送信装置、ビット配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284538A true JP2009284538A (ja) | 2009-12-03 |
JP4569706B2 JP4569706B2 (ja) | 2010-10-27 |
Family
ID=41454413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199742A Expired - Fee Related JP4569706B2 (ja) | 2009-08-31 | 2009-08-31 | 送信装置、ビット配置方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569706B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022080332A1 (ja) * | 2020-10-12 | 2022-04-21 | シャープ株式会社 | 端末装置、および基地局装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164948A (ja) * | 2000-09-14 | 2002-06-07 | Texas Instruments Inc | 高次変調シンボルマッピングにおける情報保護の優先度を決定するための方法および装置 |
JP2002171298A (ja) * | 2000-09-21 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 無線送信装置及び送信信号マッピング方法 |
JP2003023373A (ja) * | 2001-04-04 | 2003-01-24 | Samsung Electronics Co Ltd | 符号分割多重接続移動通信システムでのデータ送/受信装置及び方法 |
JP2005506756A (ja) * | 2001-10-15 | 2005-03-03 | シーメンス アクチエンゲゼルシヤフト | 伝送方法 |
JP2005522936A (ja) * | 2002-04-08 | 2005-07-28 | アイピーワイヤレス,インコーポレイテッド | 無線通信システムにおけるチャネルマッピングのためのシステム及び方法 |
-
2009
- 2009-08-31 JP JP2009199742A patent/JP4569706B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164948A (ja) * | 2000-09-14 | 2002-06-07 | Texas Instruments Inc | 高次変調シンボルマッピングにおける情報保護の優先度を決定するための方法および装置 |
JP2002171298A (ja) * | 2000-09-21 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 無線送信装置及び送信信号マッピング方法 |
JP2003023373A (ja) * | 2001-04-04 | 2003-01-24 | Samsung Electronics Co Ltd | 符号分割多重接続移動通信システムでのデータ送/受信装置及び方法 |
JP2005506756A (ja) * | 2001-10-15 | 2005-03-03 | シーメンス アクチエンゲゼルシヤフト | 伝送方法 |
JP2005522936A (ja) * | 2002-04-08 | 2005-07-28 | アイピーワイヤレス,インコーポレイテッド | 無線通信システムにおけるチャネルマッピングのためのシステム及び方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022080332A1 (ja) * | 2020-10-12 | 2022-04-21 | シャープ株式会社 | 端末装置、および基地局装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4569706B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4539107B2 (ja) | 送信装置、ビット配置方法 | |
JP4722179B2 (ja) | 高次変調方式のレピティション依存型マッピング | |
KR101569598B1 (ko) | 업링크 제어 정보 전송 방법과 단말기, 코드 심볼 개수 확정 방법과 장치 | |
US20030088822A1 (en) | Transmission/reception apparatus and method for packet retransmission in a CDMA mobile communication system | |
RU2658666C2 (ru) | Оперирование категориями пользовательского оборудования с поддержкой 256-позиционной квадратурной амплитудной модуляции | |
WO2015144250A1 (en) | Transmitter and receiver devices and methods thereof | |
US11251813B2 (en) | System and method for processing control information | |
US8923449B2 (en) | Radio communication device and radio communication method | |
JP4622263B2 (ja) | 送信装置、受信装置、再送制御方法 | |
CN108289009B (zh) | 一种被用于信道编码的ue、基站中的方法和设备 | |
JP4569706B2 (ja) | 送信装置、ビット配置方法 | |
WO2011150760A1 (zh) | 信息比特的发送方法、装置及系统 | |
JPWO2009037788A1 (ja) | 送信方法および送信装置 | |
JP4418522B2 (ja) | データ送信装置、データ送信方法および無線通信システム | |
JP4482347B2 (ja) | データ送信装置 | |
JP4482609B2 (ja) | データ送信装置、データ送信方法、データ受信装置、データ受信方法および無線通信システム | |
JP4418523B2 (ja) | データ送信装置、データ送信方法および無線通信システム | |
Mahasukhon et al. | HARQ performance modelling and evaluation of mobile WiMAX for network simulators | |
JP2011229175A (ja) | 送信方法および送信装置 | |
JP2004080819A (ja) | データ送信装置 | |
JP2010035207A (ja) | 送信装置、受信装置、再送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4569706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |