JP2009283806A - Production process of semiconductor device - Google Patents
Production process of semiconductor device Download PDFInfo
- Publication number
- JP2009283806A JP2009283806A JP2008136287A JP2008136287A JP2009283806A JP 2009283806 A JP2009283806 A JP 2009283806A JP 2008136287 A JP2008136287 A JP 2008136287A JP 2008136287 A JP2008136287 A JP 2008136287A JP 2009283806 A JP2009283806 A JP 2009283806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- semiconductor device
- semiconductor layer
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は半導体装置たとえば光半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device such as an optical semiconductor device.
一般に、光半導体装置(発光ダイオードLED)は、成長基板に、n層、活性層、p層等よりなる半導体層を成長させ、成長基板及び半導体層にn側電極及びp側電極をそれぞれ形成する。この場合、成長基板が絶縁性の場合、反応性イオンエッチング法等のドライエッチング法により成長基板の一部を除去して半導体層のn層及びp層にn側電極及びp側電極をそれぞれ形成する。 In general, in an optical semiconductor device (light emitting diode LED), a semiconductor layer composed of an n layer, an active layer, a p layer, and the like is grown on a growth substrate, and an n-side electrode and a p-side electrode are formed on the growth substrate and the semiconductor layer, respectively. . In this case, when the growth substrate is insulating, a part of the growth substrate is removed by a dry etching method such as a reactive ion etching method, and an n-side electrode and a p-side electrode are formed on the n layer and the p layer of the semiconductor layer, respectively. To do.
最近、上述の光半導体装置のうち成長基板を半導体層から除去(剥離)したいわゆるエピフィルム型光半導体装置が開発されている(参照:特許文献1の図2の(e))。この成長基板の除去によりエピフィルム型光半導体装置の電気的、熱的、光学的特性が向上する。また、成長基板の除去によりエピフィルム型光半導体装置は3〜10μm程度の厚さとなるので、光半導体装置のパッケージの小型化、光半導体装置の回路基板等への直接搭載等の応用が期待されている(参照:特許文献2)。 Recently, among the above-described optical semiconductor devices, a so-called epifilm type optical semiconductor device in which a growth substrate is removed (peeled) from a semiconductor layer has been developed (see FIG. 2E of Patent Document 1). The removal of the growth substrate improves the electrical, thermal, and optical characteristics of the epifilm type optical semiconductor device. Also, the removal of the growth substrate results in an epifilm type optical semiconductor device having a thickness of about 3 to 10 μm. Therefore, applications such as downsizing of the package of the optical semiconductor device and direct mounting of the optical semiconductor device on a circuit board are expected. (Reference: Patent Document 2).
従来のエピフィルム型光半導体装置の第1の製造方法を図10、図11を参照して説明する(参照:特許文献1の図1、図2)。 A first manufacturing method of a conventional epifilm type optical semiconductor device will be described with reference to FIGS. 10 and 11 (refer to FIGS. 1 and 2 of Patent Document 1).
始めに、図10の(A)を参照すると、光透過性を有する成長基板101上に有機金属化合物気相成長法(MOCVD)等により下地層102、n型コンタクト層103、n型クラッド層104、活性層105、p型クラッド層106及びp型コンタクト層107を順次成長させる。ここで、n型コンタクト層103、n型クラッド層104、活性層105、p型クラッド層106及びp型コンタクト層107を半導体層(エピタキシャルフィルムとも言う)Sと呼ぶ。尚、成長基板101を光透過性を有するたとえばサファイア基板とするのは後述のレーザ光を成長基板101と半導体層Sとの界面に半導体層Sの反対側から照射するためである。
First, referring to FIG. 10A, an
次に、図10の(B)を参照すると、半導体層Sを光半導体装置(チップ)単位に分離するために、反応性イオンエッチング法等のドライエッチング法により下地層102に到達する素子分離溝108を形成する。
Next, referring to FIG. 10B, in order to separate the semiconductor layer S into optical semiconductor device (chip) units, an element isolation trench that reaches the
次に、図11の(A)を参照すると、レーザ光Lを成長基板101から照射し、下地層102とn型コンタクト層103との界面で半導体層Sを下地層102、成長基板101から剥離する。この場合、n型コンタクト層103のエネルギーギャップが下地層102のエネルギーギャップより小さくなるように、下地層102及びn型コンタクト層103の材料を選択し、レーザ光Lのエネルギーを2つのエネルギーギャップの間に設定する。この結果、レーザ光Lは下地層102に到達してn型コンタクト層103に吸収される。従って、下地層102とn型コンタクト層103との界面においてアヴレーションが生じて成長基板101は下地層102と共に半導体層Sから分離される。
Next, referring to FIG. 11A, the laser beam L is irradiated from the
最後に、図11の(B)を参照すると、剥離された半導体層Sのn型コンタクト層103及びp型コンタクト層107の表面にn側電極109及びp側電極110を蒸着法等により形成する。これにより、複数のエピフィルム型光半導体装置(チップ)が完成する。
Finally, referring to FIG. 11B, an n-side electrode 109 and a p-side electrode 110 are formed on the surfaces of the n-
また、従来のエピフィルム型光半導体装置の第2の製造方法によれば、成長基板と半導体層との間に剥離層を形成し、次いで、剥離層を特定のエッチャントを用いたウェットエッチング法により除去することにより、半導体層を成長基板から剥離する(参照:特許文献2、3)。たとえば、剥離層をAlAsにより形成し、エッチャントとして10%沸酸を用いたウェットエッチング法により剥離層を除去する。さらに、完成した複数の光半導体装置(チップ)毎に個別支持体によって直接に搬送を行い、薄膜の光半導体装置のハンドリングを容易にしている(参照:特許文献3)。
しかしながら、上述の従来のエピフィルム型光半導体装置の第1の製造方法においては、図11の(A)に示す剥離後に得られた半導体層Sは3〜10μmと非常に薄いのでもろく、特に、n側電極109及びp側電極110の形成工程での蒸着装置への移送、取り付け等のハンドリングにおいて、また、回路基板等への直接搭載の際の半導体層Sへのレジスト塗布、レジストパターニング等のハンドリングにおいて破損し易いという課題がある。 However, in the first manufacturing method of the conventional epifilm type optical semiconductor device described above, the semiconductor layer S obtained after the peeling shown in FIG. 11A is very thin as 3 to 10 μm. In the process of forming the n-side electrode 109 and the p-side electrode 110, handling to transfer equipment, attachment, etc., resist coating on the semiconductor layer S when directly mounting on a circuit board, etc., resist patterning, etc. There is a problem that it is easily damaged in handling.
また、上述の従来のエピフィルム型光半導体装置の第2の製造方法においては、ウェットエッチング法による剥離層の除去のために半導体層の剥離面に凸凹がなく、この結果、光取り出し効率が低下するという課題がある。また、ハンドリングを容易にするための個別支持体付きの光半導体装置は実質的に大きな厚さ(≧3μm)を有することになる。この結果、回路基板等に直接搭載された際の光半導体装置の段差は大きくなり、厚さ1μm程度のレジストを均一塗布できず、その後の微細加工が不可能であるという課題もある。 Further, in the second manufacturing method of the conventional epifilm type optical semiconductor device described above, there is no unevenness on the peeling surface of the semiconductor layer for removing the peeling layer by the wet etching method, and as a result, the light extraction efficiency is lowered. There is a problem of doing. In addition, the optical semiconductor device with an individual support for facilitating handling has a substantially large thickness (≧ 3 μm). As a result, the level difference of the optical semiconductor device when directly mounted on a circuit board or the like becomes large, and there is a problem that a resist having a thickness of about 1 μm cannot be uniformly applied and subsequent fine processing is impossible.
従って、本発明の目的は、ハンドリングが容易で、しかも、段差が小さく微細加工に適した半導体装置の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device that is easy to handle and has a small level difference and is suitable for fine processing.
上述の課題を解決するために、本発明に係る半導体装置の製造方法は、基板上に半導体層を成長させる工程と、半導体層を支持体に剥離テープを介して貼り付ける工程と、半導体層が支持体に貼り付けられた状態で基板を半導体層から除去する工程とを具備するものである。 In order to solve the above-described problems, a method of manufacturing a semiconductor device according to the present invention includes a step of growing a semiconductor layer on a substrate, a step of attaching the semiconductor layer to a support via a release tape, And a step of removing the substrate from the semiconductor layer in a state of being attached to the support.
さらに、支持体及び剥離テープ上の基板及び半導体層以外の領域にレジスト層を形成する工程を具備し、基板除去工程はこのレジスト層をマスクとして基板をウェットエッチングにより除去する工程である。 Further, the method includes a step of forming a resist layer in a region other than the substrate and the semiconductor layer on the support and the release tape, and the substrate removal step is a step of removing the substrate by wet etching using the resist layer as a mask.
さらに、基板の除去後に半導体層の表面に凹凸を形成する工程を具備する。 Furthermore, the method includes forming irregularities on the surface of the semiconductor layer after removing the substrate.
本発明によれば、ハンドリングを容易にできる。 According to the present invention, handling can be facilitated.
図1、図2は本発明に係る半導体装置の製造方法の第1の実施の形態を示す断面図である。 1 and 2 are cross-sectional views showing a first embodiment of a semiconductor device manufacturing method according to the present invention.
始めに、図1の(A)を参照すると、成長基板としてのGaAs基板1上にMOCVD法等により半導体層2を成長させる。たとえば、半導体層は、n型コンタクト層、n型クラッド層、活性層、p型クラッド層及びp型コンタクト層である。これにより、エピウエハを得る。
First, referring to FIG. 1A, a
次に、図1の(B)を参照すると、図1の(A)に示すエピウエハの半導体層2のp型コンタクト層上にp側電極3を形成する。尚、フリップチップタイプの場合には、半導体層2のn型コンタクト層まで反応性イオンエッチング法等のドライエッチング法によりエッチングしてn側電極も形成する。
Next, referring to FIG. 1B, the p-
次に、図1の(C)を参照すると、図1の(B)に示す電極付エピウエハを裏返してサファイア等よりなる透明支持体4に耐熱性紫外光(UV)剥離テープ5(たとえば積水化学製耐熱セルファ(登録商標)等)を介して貼り付ける。この場合、透明支持体4は耐熱性UV剥離テープ5が動かないようにするためである。耐熱性UV剥離テープ5が動くと、半導体層2に不要な力が加わり、割れの原因となる。
Next, referring to (C) of FIG. 1, the epiwafer with electrode shown in (B) of FIG. 1 is turned over, and a heat resistant ultraviolet (UV) release tape 5 (for example, Sekisui Chemical Co., Ltd.) is applied to the
次に、図2の(A)を参照すると、後述のレジスト層6を形成するために、エピウエハの裏面(GaAs基板1側)を保護シート1aで覆う。次いで、その保護シート1a上にレジスト(図示せず)を滴下し、次いで、透明支持体4を、矢印に示すごとく、回転させて、図2の(B)に示すごとくレジスト層6をエピウエハ周辺に均一に形成する。その後、上述の保護シート1aを除去する。
Next, referring to FIG. 2A, in order to form a resist layer 6 described later, the back surface (
このようにして、レジスト層6によりエピウエハ周辺及び耐熱性UV剥離テープ5のエピウエハが存在しない領域上を覆う。これにより、後述のエッチング工程におけるエピウエハ周辺からのエッチャントの侵入及び耐熱性UV剥離テープ5の表面の溶解を防止し、この結果、エピウエハが耐熱性UV剥離テープ5からの剥離を防止する。さらに、レジスト層6を140℃の高温でベークする。これにより、エピウエハ周辺のレジスト層6の密着性を向上させると共に、後工程での耐熱性UV剥離テープ5が有機溶剤によって剥離しないようにする。
In this way, the resist layer 6 covers the periphery of the epi-wafer and the region where the epi-wafer of the heat-resistant
次に、図2の(C)を参照すると、GaAs基板をNH4OH+H2O2+H2O混液を用いたウェットエッチング法により除去(剥離)する。 Next, referring to FIG. 2C, the GaAs substrate is removed (peeled) by a wet etching method using a NH 4 OH + H 2 O 2 + H 2 O mixed solution.
次に、図3の(A)を参照すると、半導体層2の剥離面上にレジストパターン(図示せず)を形成してドライエッチング法により凹凸形状にし、レジストパターンを除去する。これにより、光取り出し効率を向上させる。その後、レジスト層6を有機溶剤により、もしくはO2プラズマ処理により除去する。
Next, referring to FIG. 3A, a resist pattern (not shown) is formed on the peeled surface of the
次に、図3の(B)を参照すると、半導体層2の凹凸面にn側電極7を形成する。この場合、レジスト層によるパターン形成、金属蒸着、レジスト除去を行う(図示せず)。尚、フリップチップタイプの場合、図1の(B)の工程にてn側電極を既に形成するので、図3の(B)の工程は不要となる。
Next, referring to FIG. 3B, the n-
次に、図3の(C)を参照すると、半導体層2を光半導体装置(チップ)毎に分離する。この場合、レジスト層によるパターン形成、ウェットエッチング法もしくはドライエッチング法による半導体層2の除去、及びレジスト層のO2プラズマ処理による除去を行う(図示せず)。
Next, referring to FIG. 3C, the
最後に、図4を参照すると、透明支持体4の裏面から紫外線UVを照射し、耐熱性UV剥離テープ5と光半導体装置(チップ)との接着力を低下させる。この状態で光半導体装置(チップ)を熱剥離テープ個片を吸着したコレット8によりピックアップする。これは通常のコレット吸着ではチップ割れが発生するためである。
Finally, referring to FIG. 4, ultraviolet rays UV are irradiated from the back surface of the
このように、エピウエハを耐熱性UV剥離テープ5を介して透明支持体4に貼り付けるので、各工程たとえばGaAs基板1の除去(剥離)工程でのハンドリングが容易となり、クラックの発生を防止できる。また、GaAs基板1の除去(剥離)後の半導体層2の剥離面での均一なレジスト層の形成が可能となり、たとえば半導体層2の凹凸形成も容易となる。
As described above, since the epi-wafer is attached to the
上述の図2の(B)に示すレジスト層6の形成によれば、レジスト層6がGaAs基板1と半導体層2との界面を覆うことがある。この結果、図2の(C)に示すGaAs基板1の除去(剥離)工程においてエピウエハ周辺近傍のGaAs基板1の除去が不完全となることがある。
According to the formation of the resist layer 6 shown in FIG. 2B described above, the resist layer 6 may cover the interface between the
図5、図6は本発明に係る半導体装置の製造方法の第2の実施の形態を示す断面図である。 5 and 6 are cross-sectional views showing a second embodiment of a method for manufacturing a semiconductor device according to the present invention.
図1の(A)、(B)の工程後に、図5の(A)を参照すると、エピウエハの半導体層2上に保護シート5a付きの耐熱性UV剥離テープ5’を貼り付ける。この耐熱性UV剥離テープ5’は図2の(C)における耐熱性UV剥離テープ5より小さく、エピウエハ周辺を覆っていない。
After the steps (A) and (B) in FIG. 1, referring to FIG. 5 (A), a heat-resistant UV peeling tape 5 'with a protective sheet 5a is stuck on the
次に、図5の(B)を参照すると、レジスト(図示せず)を保護シート5a上に滴下し、その後、エピウエハを矢印に示すごとく、回転させることにより、レジスト層6−1がエピウエハ周辺及び耐熱性UV剥離テープ5’の側面に均一に形成される。次いで、保護シート5aを剥がす。 Next, referring to FIG. 5B, a resist (not shown) is dropped on the protective sheet 5a, and then the epi-wafer is rotated as indicated by an arrow so that the resist layer 6-1 is surrounded by the periphery of the epi-wafer. And uniformly formed on the side surface of the heat-resistant UV peeling tape 5 '. Next, the protective sheet 5a is peeled off.
次に、図6の(A)を参照すると、エピウエハを耐熱性UV剥離テープ5’を介して透明支持体4に貼り付ける。
Next, referring to FIG. 6A, the epi-wafer is attached to the
次に、図6の(B)を参照すると、耐熱性UV剥離テープ5’の周辺の透明支持体4上にレジスト層6−2を塗布する。
Next, referring to FIG. 6B, a resist layer 6-2 is applied on the
その後、図2の(C)の工程に進む。 Thereafter, the process proceeds to step (C) in FIG.
このように、本発明の第2の実施の形態においては、得られたレジスト層6−1、6−2はベークされる。尚、レジスト層6−1、6−2は一体となって図2の(B)のレジスト層6に相当するが、図2の(B)のレジスト層6と異なり、GaAs基板1と半導体層2との界面を確実に覆っていないので、図2の(C)のGaAs基板1の除去(剥離)工程においてGaAs基板1は完全に除去(剥離)できる。
Thus, in the second embodiment of the present invention, the obtained resist layers 6-1 and 6-2 are baked. The resist layers 6-1 and 6-2 together correspond to the resist layer 6 in FIG. 2B, but unlike the resist layer 6 in FIG. 2B, the
図7、図8は本発明に係る半導体装置の製造方法の第3の実施の形態を示す断面図である。 7 and 8 are cross-sectional views showing a third embodiment of a method of manufacturing a semiconductor device according to the present invention.
図1の(A)、(B)の工程後に、図7の(A)を参照すると、半導体層2の周辺をSiO2マスクを用いてドライエッチング法により1μm程度の段差を設ける。
After the steps of FIGS. 1A and 1B, referring to FIG. 7A, a step of about 1 μm is provided around the
次に、図7の(B)を参照すると、半導体層2の周辺の接着部にレジストスピン塗布してレジスト層6−3を形成する。
Next, referring to FIG. 7B, a resist layer 6-3 is formed by applying a resist spin to an adhesive portion around the
他方、図8の(A)を参照すると、エピウエハ形状よりも小さい保護シート5bを付した耐熱性UV剥離テープ5’を透明支持体4に貼り付ける。
On the other hand, referring to FIG. 8A, a heat-resistant
次に、図8の(B)を参照すると、レジスト(図示せず)を保護シート5b上に滴下し、その後、透明支持体4を矢印に示すごとく、回転させることにより、レジスト層6−4が耐熱性UV剥離テープ5’の周辺及び透明支持体4の上面に均一に形成される。次いで、保護シート5bを剥がす。
Next, referring to FIG. 8B, a resist (not shown) is dropped on the
次に、図9を参照すると、図7の(B)のエピウエハを図8の(B)の耐熱性UV剥離層5’に貼り付ける。 Next, referring to FIG. 9, the epi-wafer shown in FIG. 7B is attached to the heat-resistant UV release layer 5 'shown in FIG.
その後、図2の(C)の工程に進む。 Thereafter, the process proceeds to step (C) in FIG.
このように、本発明の第3の実施の形態においては、得られたレジスト層6−3、6−4はベークされる。尚、レジスト層6−3、6−4は一体となって図2の(B)のレジスト層6に相当するが、図2の(B)のレジスト層6と異なり、GaAs基板1と半導体層2との界面を確実に覆っていないので、図2の(C)のGaAs基板1の除去(剥離)工程においてGaAs基板1は完全に除去(剥離)できる。さらに、エピウエハ周辺の割れも防止できる。
Thus, in the third embodiment of the present invention, the obtained resist layers 6-3 and 6-4 are baked. The resist layers 6-3 and 6-4 together correspond to the resist layer 6 of FIG. 2B, but unlike the resist layer 6 of FIG. 2B, the
上述の実施の形態においては、成長基板としてはGaAs基板を用いたが、他の基板たとえばGaN基板でもよい。また、耐熱性UV剥離テープの代りに、熱剥離テープを用いてもよい。この場合には、図4における紫外光UVの代りに赤外光を用いる。 In the above-described embodiment, a GaAs substrate is used as a growth substrate, but another substrate such as a GaN substrate may be used. Further, instead of the heat-resistant UV release tape, a heat release tape may be used. In this case, infrared light is used instead of the ultraviolet light UV in FIG.
1:GaAs基板
2:半導体層
3:p側電極
4:透明支持体
5、5’:耐熱性紫外光剥離テープ
5a、5b:保護シート
6、6−1、6−2、6−3、6−4:レジスト層
7:n側電極
1: GaAs substrate 2: Semiconductor layer 3: p-side electrode 4:
Claims (8)
該半導体層を支持体(4)に剥離テープ(5、5’)を介して貼り付ける工程と、
前記半導体層が前記支持体に貼り付けられた状態で前記基板を前記半導体層から除去する工程と
を具備する半導体装置の製造方法。 Growing a semiconductor layer on the substrate (1);
Attaching the semiconductor layer to the support (4) via a release tape (5, 5 ');
Removing the substrate from the semiconductor layer in a state in which the semiconductor layer is attached to the support.
前記基板除去工程は前記レジスト層をマスクとして前記基板をウェットエッチングにより除去する工程である、
請求項1に記載の半導体装置の製造方法。 And a step of forming a resist layer (6, 6-1, 6-2, 6-3, 6-4) in a region other than the substrate and the semiconductor layer on the support and the release tape,
The substrate removing step is a step of removing the substrate by wet etching using the resist layer as a mask.
A method for manufacturing a semiconductor device according to claim 1.
前記基板の前記剥離テープの反対側面に保護シート(1a)を付ける工程と、
該保護シートにレジストを滴下すると共に前記支持体を回転させることにより前記レジスト層を形成する工程と、
該レジスト層の形成後に前記保護シートを除去する工程と
を具備する請求項2に記載の半導体装置の製造方法。 The resist layer forming step includes
Attaching a protective sheet (1a) to the opposite side of the release tape of the substrate;
Forming the resist layer by dropping the resist on the protective sheet and rotating the support;
The method for manufacturing a semiconductor device according to claim 2, further comprising: removing the protective sheet after forming the resist layer.
前記半導体層に保護シート(5a)付きの前記剥離テープを貼り付ける工程と、
該保護シートにレジストを滴下すると共に前記基板を回転させることにより第1のレジスト層(6−1)を形成する工程と、
該第1のレジスト層の形成後に前記保護シートを除去する工程と、
前記半導体層を前記剥離テープを介して前記支持体に貼り付けた後に前記支持体上に第2のレジスト層(6−2)を形成する工程と
を具備し、前記第1、第2のレジスト層により前記レジスト層を構成した半導体装置の製造方法。 The resist layer forming step includes
Attaching the release tape with the protective sheet (5a) to the semiconductor layer;
Forming a first resist layer (6-1) by dropping a resist on the protective sheet and rotating the substrate;
Removing the protective sheet after forming the first resist layer;
And a step of forming a second resist layer (6-2) on the support after the semiconductor layer is attached to the support through the release tape, and the first and second resists. A method of manufacturing a semiconductor device in which the resist layer is formed of layers.
前記半導体層の周辺をエッチング除去する工程と、
該エッチング除去された前記半導体層の周辺に第1のレジスト層(6−3)を形成する工程と、
前記剥離テープの周辺を除く該剥離テープの前記支持体の反対面に保護シート(5b)を貼り付ける工程と、
前記剥離テープを前記支持体に貼り付けた後に前記保護シートにレジストを滴下し前記支持体上及び前記剥離テープの周辺及び側面に第2のレジスト層(6−4)を形成する工程と、
該第2のレジスト層を形成した後に前記保護シートを除去する工程と
を具備し、前記第1、第2のレジスト層により前記レジスト層を構成した半導体装置の製造方法。 The resist layer forming step includes
Etching away the periphery of the semiconductor layer;
Forming a first resist layer (6-3) around the semiconductor layer removed by etching;
Attaching a protective sheet (5b) to the opposite surface of the support of the release tape excluding the periphery of the release tape;
Forming a second resist layer (6-4) on the support and the periphery and side surfaces of the release tape by dropping a resist on the protective sheet after the release tape is attached to the support;
And a step of removing the protective sheet after forming the second resist layer, and manufacturing the semiconductor device in which the resist layer is configured by the first and second resist layers.
The method of manufacturing a semiconductor device according to claim 1, wherein the release tape is a thermal release tape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136287A JP5324821B2 (en) | 2008-05-26 | 2008-05-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136287A JP5324821B2 (en) | 2008-05-26 | 2008-05-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283806A true JP2009283806A (en) | 2009-12-03 |
JP5324821B2 JP5324821B2 (en) | 2013-10-23 |
Family
ID=41453929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136287A Expired - Fee Related JP5324821B2 (en) | 2008-05-26 | 2008-05-26 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5324821B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140964A (en) * | 2011-12-28 | 2013-07-18 | Led Engin Inc | Accumulation of phosphor on upper part of die using dry film photoresist |
CN111418044A (en) * | 2017-12-01 | 2020-07-14 | 日立化成株式会社 | Method for manufacturing semiconductor device, curable resin composition for temporary fixing material, film for temporary fixing material, and laminated film for temporary fixing material |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283487A (en) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2002289912A (en) * | 2001-03-26 | 2002-10-04 | Canon Inc | Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array |
JP2003209346A (en) * | 2002-01-16 | 2003-07-25 | Sony Corp | Method for mounting component and electronic device |
JP2005347647A (en) * | 2004-06-04 | 2005-12-15 | Sony Corp | Element and element transfer method |
WO2007094490A1 (en) * | 2006-02-16 | 2007-08-23 | Sumitomo Chemical Company, Limited | Group iii nitride semiconductor light emitting device and process for producing the same |
-
2008
- 2008-05-26 JP JP2008136287A patent/JP5324821B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283487A (en) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2002289912A (en) * | 2001-03-26 | 2002-10-04 | Canon Inc | Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array |
JP2003209346A (en) * | 2002-01-16 | 2003-07-25 | Sony Corp | Method for mounting component and electronic device |
JP2005347647A (en) * | 2004-06-04 | 2005-12-15 | Sony Corp | Element and element transfer method |
WO2007094490A1 (en) * | 2006-02-16 | 2007-08-23 | Sumitomo Chemical Company, Limited | Group iii nitride semiconductor light emitting device and process for producing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140964A (en) * | 2011-12-28 | 2013-07-18 | Led Engin Inc | Accumulation of phosphor on upper part of die using dry film photoresist |
CN111418044A (en) * | 2017-12-01 | 2020-07-14 | 日立化成株式会社 | Method for manufacturing semiconductor device, curable resin composition for temporary fixing material, film for temporary fixing material, and laminated film for temporary fixing material |
CN111418044B (en) * | 2017-12-01 | 2023-08-29 | 株式会社力森诺科 | Method for manufacturing semiconductor device, curable resin composition for temporary fixing material, film for temporary fixing material, and laminated film for temporary fixing material |
Also Published As
Publication number | Publication date |
---|---|
JP5324821B2 (en) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI258184B (en) | Device transfer method, and device array method and image display unit production method using the same | |
TWI264064B (en) | Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method | |
TW564492B (en) | Display element and display unit using the same | |
KR20180080113A (en) | Display devices and methods for forming display devices | |
TW200913320A (en) | Light emitting diodes and fabrication methods thereof | |
JP5301418B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
TW202006987A (en) | Micro-LED transfer methods using light-based debonding | |
US9530930B2 (en) | Method of fabricating semiconductor devices | |
CN110838503A (en) | Manufacturing method of micro LED chip, manufacturing method of micro LED display device and micro LED display device | |
KR20140109528A (en) | Method of transferring semiconductor elements | |
US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
US20100009476A1 (en) | Substrate structure and method of removing the substrate structure | |
JP4889361B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2009049371A (en) | Nitride-based compound semiconductor light emitting element, and method of manufacturing the same | |
TWI474507B (en) | Manufacturing method of solid state light emitting element | |
US8420418B2 (en) | Light-emitting device and manufacturing method thereof | |
JP2007221146A (en) | Vertical light emitting device and its manufacturing method | |
JP2010045287A (en) | Transfer method for element | |
JP2009212357A (en) | Nitride-based semiconductor light-emitting element and method for manufacturing the same | |
JP5324821B2 (en) | Manufacturing method of semiconductor device | |
KR101968637B1 (en) | Flexible semiconductor device and method of manufacturing the same | |
JP2006156454A (en) | Method of crystal growing and method of manufacturing gallium nitride compound thin film | |
JP2002314123A (en) | Method of transferring element, method of arranging element using it, and method of manufacturing image display device | |
KR20130075264A (en) | Method of fabricating light emitting diode | |
CN106449901B (en) | A kind of production method of light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5324821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |