JP2009277801A - バリスタ - Google Patents

バリスタ Download PDF

Info

Publication number
JP2009277801A
JP2009277801A JP2008126354A JP2008126354A JP2009277801A JP 2009277801 A JP2009277801 A JP 2009277801A JP 2008126354 A JP2008126354 A JP 2008126354A JP 2008126354 A JP2008126354 A JP 2008126354A JP 2009277801 A JP2009277801 A JP 2009277801A
Authority
JP
Japan
Prior art keywords
varistor
main surface
internal electrode
composite
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008126354A
Other languages
English (en)
Other versions
JP5233400B2 (ja
Inventor
Hiroyuki Sato
弘幸 佐藤
Makoto Numata
眞 沼田
Hiroshi Saito
洋 斎藤
Hitoshi Tanaka
田中　　均
Goro Takeuchi
吾郎 武内
Osamu Taguchi
修 田口
Ryuichi Tanaka
隆一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008126354A priority Critical patent/JP5233400B2/ja
Priority to US12/426,589 priority patent/US7994894B2/en
Publication of JP2009277801A publication Critical patent/JP2009277801A/ja
Application granted granted Critical
Publication of JP5233400B2 publication Critical patent/JP5233400B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】良好な放熱性を有するバリスタを提供する。
【解決手段】バリスタＶ１では、ＺｎＯとＡｇとの複合材料によって形成された放熱性の良好なコンポジット部５が、バリスタ素体２の主面２ａから主面２ｂに至るように配置されている。したがって、外部電極３，３を介して半導体発光素子１１からバリスタ部４に伝わった熱を、コンポジット部５を介して速やかに主面２ｂ側に伝熱させることができる。また、バリスタＶ１では、上述した内側面６ａと内側面７ａとを除いた側面６ｂ〜６ｆ，７ｂ〜７ｆが、バリスタ素体２の側面２ｃ〜２ｆにそれぞれ露出した状態となっている。このような構成により、バリスタＶ１では、良好な放熱性が得られる。
【選択図】図１

Description

本発明は、バリスタに関する。
一般的なバリスタは、電圧非直線特性を発現するバリスタ素体と、当該バリスタ素体の一部を挟んでバリスタ素体の内部に配置される一対の内部電極とを有するバリスタ素体を備えている。バリスタ素体の外表面には、内部電極に対応した一対の外部電極が設けられている（例えば特許文献１参照）。
特開２００２−２４６２０７号公報
バリスタは、半導体発光素子やＦＥＴ(Field Effect Transistor：電界効果トランジスタ)等の電子素子に並列接続され、電子素子をＥＳＤ（Electrostatic Discharge：静電気放電）サージから保護する。しかしながら、電子素子は動作中に熱を発するものが多い。電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。電子素子に接続されるバリスタにおいては、良好な放熱性を有することが要求されている。
本発明は、上記課題を解決するためになされたものであり、良好な放熱性を有するバリスタを提供することを目的とする。
上記課題の解決のため、本発明に係るバリスタは、互いに対向する第１の主面及び第２の主面を有するセラミック素体と、第１の主面に設けられた一対の外部電極と、を備え、セラミック素体は、金属酸化物を主成分とする半導体セラミックスからなり、外部電極間でバリスタ特性を発現するバリスタ部と、金属及び金属酸化物の複合材料からなり、前記第１の主面から前記第２の主面に至るコンポジット部と、を備えたことを特徴としている。
このバリスタでは、金属及び金属酸化物の複合材料によって形成された放熱性の良好なコンポジット部が、セラミック素体の第１の主面から第２の主面に至るように配置されている。したがって、外部電極を介して外部素子からバリスタ部に伝わった熱を、コンポジット部を介して速やかに第２の主面側に伝熱させることができる。
また、コンポジット部は、少なくとも一部が互いに対向するように配置された第１の部分と第２の部分とを有し、バリスタ部は、第１の部分と第２の部分との間に位置していることが好ましい。金属及び金属酸化物の複合材料で形成されたコンポジット部は、バリスタ部に比べて柔軟性に優れている。したがって、バリスタ部をコンポジット部の第１の部分と第２の部分との間に位置させることにより、サージ電流やその他の外力が作用した際に、バリスタ部の応力を分散させ易くなる。
また、バリスタ部は、第１の部分と第２の部分とに接触していることが好ましい。こうすると、バリスタ部の熱を一層速やかにコンポジット部に伝熱させることができる。
コンポジット部は、第１の部分と第２の部分との対向面を除いた面がセラミック素体の外表面となっていることが好ましい。この場合、コンポジット部の熱を迅速に外部に放出させることができるので、放熱性が一層良好となる。
セラミック素体の外表面のうち、第１の主面及び第２の主面に直交する各側面は、電気絶縁性を有する材料によって覆われていることが好ましい。これにより、バリスタの電気絶縁性が向上する。
バリスタ部は、少なくとも一部がコンポジット部と対向するように配置された内部電極を有していることが好ましい。この場合、コンポジット部と内部電極との間でバリスタ特性を発現させることができるので、所望のバリスタ特性をより確実に得られる。
また、内部電極は、少なくとも一部が互いに対向するように配置された第１の内部電極と第２の内部電極とを有していることが好ましい。この場合、第１の内部電極と第２の内部電極との間でバリスタ特性を発現させることができるので、所望のバリスタ特性をより確実に得られる。
また、第１の内部電極は、バリスタ部と第１の部分との接触部分に配置され、第２の内部電極は、バリスタ部と第２の部分との接触部分に配置されていることが好ましい。この場合、放熱性を良好に保ちつつ、所望のバリスタ特性をより確実に得られる。
また、第２の主面に一対の外部電極を更に備えたことが好ましい。このような構成は、バリスタのフリップ表面実装に好適である。
また、バリスタ部を構成する金属酸化物と、コンポジット部を構成する金属酸化物とが同一材料からなることが好ましい。この場合、焼成等の際にバリスタ部とコンポジット部との間にクラックが入ることを抑制できる。
また、金属酸化物はＺｎＯであり、金属はＡｇであることが好ましい。Ａｇは、バリスタ素体の主成分であるＺｎＯの粒界に拡散するので、バリスタ部とコンポジット部との接合強度が高められる。
本発明に係るバリスタによれば、良好な放熱性が得られる。
以下、図面を参照しながら、本発明に係るバリスタの好適な実施形態について詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るバリスタを示す斜視図である。また、図２は、図１に示したバリスタの平面図であり、図３は、半導体発光素子を実装した状態で示す図１のＩＩＩ−ＩＩＩ線断面図である。図１〜図３に示すように、バリスタＶ１は、バリスタ素体（セラミック素体）２と、一対の外部電極３，３とを備えている。
バリスタ素体２は、略直方体形状をなし、互いに対向する主面（第１の主面）２ａ及び主面（第２の主面）２ｂと、主面２ａ，２ｂに直交する４つの側面２ｃ〜２ｆとを有している。このバリスタ素体２は、バリスタ部４と、コンポジット部５とによって構成されている。
バリスタ部４は、外部電極３，３間で電圧非直線性を発現する部分であり、例えば主成分としてＺｎＯを含み、副成分としてＰｒ又はＢｉを含む半導体セラミックスによって形成されている。バリスタ部４は、扁平な直方体形状をなし、バリスタ素体２の略中央部に位置している。バリスタ部４の側面は、バリスタ素体２の主面２ａ，２ｂ及び側面２ｃ，２ｄにそれぞれ露出する露出面となっている。
コンポジット部５は、例えばＺｎＯとＡｇとの複合材料によって形成され、略立方体形状をなす第１の部分６及び第２の部分７によって構成されている。第１の部分６及び第２の部分７は、バリスタ部４を挟むように位置しており、第１の部分６の内側面６ａと第２の部分７の内側面７ａとは、バリスタ部４の非露出面に接触した状態で互いに対向している。第１の部分６の内側面６ａと第２の部分７の内側面７ａとがバリスタ部４を挟んで互いに対向することにより、コンポジット部５は、バリスタＶ１の内部電極としての機能を有することとなる。
また、第１の部分６の各側面のうち、内側面６ａを除く５つの側面６ｂ〜６ｇと、第２の部分７の各側面のうち、内側面７ｂを除く５つの側面７ｂ〜７ｇとは、バリスタ素体２の外表面にそれぞれ露出する露出面となっている。
より具体的には、第１の部分６の側面６ｂ，６ｃ及び第２の部分７の側面７ｂ，７ｃは、バリスタ素体２の主面２ａ，２ｂにそれぞれ露出した状態となっている。したがって、コンポジット部５の第１の部分６と第２の部分７とは、バリスタ素体２の主面２ａから主面２ｂに至り、主面２ａと主面２ｂとは、第１の部分６と第２の部分７とによって結ばれている。
また、第１の部分６の側面６ｄ，６ｅ，６ｆ及び第２の部分７の側面７ｄ，７ｅ，７ｆは、バリスタ素体２の側面２ｃ〜２ｆにそれぞれ露出した状態となっており、これらの側面２ｃ〜２ｆは、絶縁材８によって覆われている。絶縁材８は、例えばガラスを主成分とするグレーズ、或いは半導体セラミックのバリスタ材料である。
一対の外部電極３，３は、例えばＡｕ又はＡｇを主成分とする導電性ペーストを焼成することによって略矩形に形成され、半導体発光素子１１（図３参照）との接続端となっている。外部電極３，３は、バリスタ素体２の主面２ａにおいて露出している第１の部分６の側面６ｃと第２の部分７の側面７ｂとに接している。
半導体発光素子１１は、ＧａＮ（窒化ガリウム）系半導体の発光ダイオード（ＬＥＤ：Light-Emitting Diode）であり、図３に示すように、サファイア基板１２と、サファイア基板１２上に形成された層構造体ＬＳとを備えている。層構造体ＬＳは、ｎ型の半導体領域１３と、発光層１４と、ｐ型の半導体領域１５とを含んでいる。
ｎ型の半導体領域１３は、サファイア基板１２上にＧａＮがエピタキシャル成長されてなり、例えばＳｉといったｎ型ドーパントが添加されてｎ型の導電性を有している。ｎ型の半導体領域１３は、発光層１４よりも屈折率が小さく且つバンドギャップが大きくなるような組成となっており、発光層１４の下部クラッドとしての役割を果たしている。
発光層１４は、ｎ型の半導体領域１３上に形成され、ｎ型の半導体領域１３及びｐ型の半導体領域１５から供給されたキャリアが再結合することにより発光領域において光を発生する。発光層１４は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸（ＭＱＷ）構造を有している。発光領域は、発光層１４において、キャリアが注入される領域に生じる。
ｐ型の半導体領域１５は、発光層１４上にＡｌＧａＮがエピタキシャル成長されてなり、例えばＭｇといったｐ型ドーパントが添加されてｐ型の導電性を有している。ｐ型の半導体領域１５は、ｎ型の半導体領域１３と同様に、発光層１４よりも屈折率が小さく且つバンドギャップが大きくなるような組成となっており、発光層１４の上部クラッドとしての役割を果たしている。
ｎ型の半導体領域１３上には、カソード電極１６が形成され、ｐ型の半導体領域１５上には、アノード電極１７が形成されている。カソード電極１６及びアノード電極１７には、バンプ電極１８がそれぞれ形成されている。半導体発光素子１１は、バリスタＶ１の外部電極３，３にバンプ接続され、バリスタＶ１によってＥＳＤサージから保護される。
続いて、上述したバリスタＶ１の製造工程について説明する。
まず、バリスタ部４の主成分であるＺｎＯと、副成分であるＰｒ又はＢｉとを所定の割合で混合してバリスタ材料を調整する。次に、このバリスタ材料に、有機バインダ、有機溶剤、有機可塑剤等を添加してスラリーを得る。同様にして、コンポジット部５の主成分であるＺｎＯとＡｇとを所定の割合で混合してコンポジット材料を調整する。そして、このコンポジット材料に、有機バインダ、有機溶剤、有機可塑剤等を添加してスラリーを得る。
次に、作製したスラリーをフィルム上に塗布してグリーンシートを得る。このとき、バリスタ部４及びコンポジット部５に対応するパターンは、例えばフィルムに各スラリーを印刷することによって形成する。この後、グリーンシートを所定の順序で重ねてシート積層体を形成する。シート積層体を形成した後、これをチップ単位に切断し、グリーン体を得る。
その後、例えば１８０℃〜４００℃の温度で０．５時間〜２４時間程度の加熱処理を実施し、脱バインダ処理を行う。脱バインダ処理の後、空気又は酸素の雰囲気下において８００℃以上の温度でグリーン体を加熱し、バリスタ部４とコンポジット部５とを一体焼成する。これにより、バリスタ素体２が形成される。
次に、Ａｕ又はＡｇを主成分とする金属粉末に有機バインダ及び有機溶剤を混合した導電性ペーストを用意する。そして、この導電性ペーストを、バリスタ素体２の主面２ａにおいて露出しているコンポジット部５の第１の部分６の側面６ｂと第２の部分７の側面７ｂとにそれぞれ印刷する。そして、これを酸素雰囲気下で８００℃以上の温度で焼成することにより、外部電極３，３が形成される。この後、この後、バリスタ素体２の側面２ｃ〜２ｆを覆うように絶縁材８を形成すると、上述したバリスタＶ１が完成する。
以上説明したように、バリスタＶ１では、ＺｎＯとＡｇとの複合材料によって形成された放熱性の良好なコンポジット部５が、バリスタ素体２の主面２ａから主面２ｂに至るように配置されている。したがって、外部電極３，３を介して半導体発光素子１１からバリスタ部４に伝わった熱を、コンポジット部５を介して速やかに主面２ｂ側に伝熱させることができる。
また、バリスタＶ１では、コンポジット部５が第１の部分６と第２の部分７とに分割され、バリスタ部４は、第１の部分６と第２の部分７と挟み込まれている。Ａｇを含むことでバリスタ部４に比べて柔軟性に優れたコンポジット部５でバリスタ部４を挟み込むことにより、サージ電流やその他の外力が作用した際に、バリスタ部４の応力を分散させ易くなる。したがって、バリスタ部４でのクラックの発生等が抑制され、信頼性の向上が図られる。さらに、互いに対向する第１の部分６の内側面６ａと第２の部分７の内側面７ａとは、バリスタ部４の非露出面に接触している。これにより、放熱性が更に担保される。
また、バリスタＶ１では、上述した内側面６ａと内側面７ａとを除いた側面６ｂ〜６ｆ，７ｂ〜７ｆが、バリスタ素体２の側面２ｃ〜２ｆにそれぞれ露出した状態となっている。そして、バリスタ素体２の側面２ｃ〜２ｆは、絶縁材８によって覆われている。このような構成により、バリスタＶ１では、放熱性を維持しつつ、電気絶縁性が確保されている。
また、バリスタ部４を構成する金属酸化物と、コンポジット部５を構成する金属酸化物とには、いずれもＺｎＯが用いられている。このように、バリスタ部４とコンポジット部５との材料を共通化することにより、焼成の際にバリスタ部４とコンポジット部５との間にクラックが入ることを抑制できる。
さらに、コンポジット部５に含まれるＡｇは、内側面６ａ，７ａとバリスタ部４との界面付近において、バリスタ部４の主成分であるＺｎＯの粒界に拡散する。これにより、バリスタ部４とコンポジット部５との高い接合強度が実現され、クラックの発生をより好適に抑制できる。
なお、絶縁材８の構成に関し、例えば図４に示すように、バリスタ素体２の側面２ｃ〜２ｆに加え、バリスタ素体２の主面２ａにおいて外部電極３，３が形成されていない部分と、バリスタ素体２の主面２ｂ全体とを覆うように絶縁材９，１０をそれぞれ形成してもよい。この場合、更にバリスタＶ１の電気絶縁性が高められる。また、例えば図５に示すように、バリスタ素体２のいずれの面にも絶縁材を形成しない構成としてもよい。この場合、バリスタＶ１の放熱性が最も高められる。
［第２実施形態］
図６は、本発明の第２実施形態に係るバリスタを示す断面図である。同図に示すように、第２実施形態に係るバリスタＶ２は、バリスタ素体２の主面２ｂに外部電極２３，２３が更に形成されている点で、主面２ｂに外部電極のない第１実施形態と異なっている。
すなわち、バリスタＶ２では、バリスタ素体２の主面２ｂに露出しているコンポジット部５の第１の部分６の側面６ｃと第２の部分７の側面７ｃとに接するように外部電極２３，２３がそれぞれ形成されている。外部電極２３，２３は、主面２ａ側の外部電極３，３に対向するように配置されている。また、バリスタ素体２の主面２ａにおいて、外部電極３，３が形成されていない部分には、絶縁材９が形成されている。
このようなバリスタＶ２においても、第１実施形態に係るバリスタＶ１と同様の作用効果が得られる。また、外部電極２３，２３にバンプ電極（不図示）を設けることにより、バリスタＶ２を所定の基板にフリップ表面実装することが可能となる。
［第３実施形態］
図７は、本発明の第３実施形態に係るバリスタを示す断面図である。同図に示すように、第３実施形態に係るバリスタＶ３は、互いに対向する第１の内部電極３１及び第２の内部電極３２がバリスタ部３４に形成されている点で、第１の内部電極３１及び第２の内部電極３２が形成されていない第１実施形態と異なっている。
すなわち、バリスタＶ３のバリスタ部３４は、バリスタ部３４とコンポジット部５の第１の部分６との接触部分に沿って配置された第１の内部電極３１と、バリスタ部３４とコンポジット部５の第２の部分７との接触部分に沿って配置された第２の内部電極３２とを有している。
第１の内部電極３１及び第２の内部電極３２は、例えばＡｇ−Ｐｄ合金等の金属によって形成され、その熱導電率は、バリスタ部３４の主成分であるＺｎＯの数倍〜数十倍となっている。バリスタＶ３では、バリスタ素体２の主面２ａにおいて外部電極３３，３３がバリスタ部３４の縁まで伸びており、このバリスタ部３４の縁において、第１の内部電極３１及び第２の内部電極３２にそれぞれ接続されている。
このようなバリスタＶ３においても、第１実施形態に係るバリスタＶ１と同様の作用効果が得られる。また、第１の内部電極３１と第２の内部電極３２との間でバリスタ特性を発現させることができるので、所望のバリスタ特性をより確実に得られる。さらに、熱伝導率の良好な第１の内部電極３１及び第２の内部電極３１がコンポジット部５の第１の部分６及び第２の部分７に接触しているので、放熱性も十分に確保できる。
［第４実施形態］
図８は、本発明の第４実施形態に係るバリスタを示す斜視図である。また、図９は、図８に示したバリスタの平面図であり、図１０は、半導体発光素子を実装した状態で示す図８のＸ−Ｘ線断面図である。図８〜図１０に示すように、バリスタＶ４は、バリスタ素体４２と、一対の外部電極４３，４３とを備えている。
バリスタ素体４２は、略直方体形状をなすバリスタ部４４を備え、互いに対向する主面（第１の主面）４２ａ及び主面（第２の主面）４２ｂと、主面４２ａ，４２ｂに直交する４つの側面４２ｃ〜４２ｆとを有している。バリスタ部４４は、外部電極４３，４３間で電圧非直線性を発現する部分であり、例えば主成分としてＺｎＯを含み、副成分としてＰｒ又はＢｉを含む半導体セラミックスによって形成されている。
バリスタ素体４２の内部には、コンポジット部４５が設けられている。コンポジット部４５は、例えばＺｎＯとＡｇとの複合材料によって形成され、第１の部分４６，４６と第２の部分４７によって構成されている。第１の部分４６，４６及び第２の部分４７は、いずれも略長方形の板状をなし、バリスタ素体４２の側面４２ｃ，４２ｄと略平行に配置されている。
第１の部分４６，４６は、バリスタ素体４２の側面４２ｅ寄りに配置され、バリスタ素体４２の一部を挟んで互いに対向している。また、第２の部分４７は、第１の部分４６，４６間においてバリスタ素体４２の側面４２ｆ寄りに配置されている。すなわち、第１の部分４６，４６と第２の部分４７とは、段違いに配置されており、バリスタ素体４２の主面４２ａ側から見て、第１の部分４６，４６と第２の部分４７とは、第１の部分４６における側面４２ｅ側の端部と第２の部分４７における側面４２ｆ側の端部とを除いた大部分が互いに対向した状態となっている。
このような構成により、コンポジット部４５は、バリスタＶ４の内部電極としての機能を有することとなる。なお、第１の部分４６，４６及び第２の部分４７の厚さは、第１の部分４６，４６と第２の部分４７との間の間隔よりも大きくなるように設定されている。
また、第１の部分４６，４６及び第２の部分４７は、バリスタ素体４２の主面４２ａから主面４２ｂに至るように延在している。これにより、第１の部分４６の端面４６ａ，４６ｂ及び第２の部分４７の端面４７ａ，４７ｂは、バリスタ素体４２の主面４２ａ及び主面４２ｂにそれぞれ露出した状態となっている。
一対の外部電極４３，４３は、例えばＡｕ又はＡｇを主成分とする導電性ペーストを焼成することによって略長方形に形成され、半導体発光素子１１（図１０参照）との接続端となっている。外部電極４３，４３は、バリスタ素体４２の主面４２ａにおいて、側面４２ｅ側の縁部と側面４２ｆ側の縁部とに沿ってそれぞれ形成されている。
一方の外部電極４３は、主面４２ａに露出するコンポジット部４５の第１の部分４６の端面４６ａと接し、他方の外部電極４３は、主面４２ａに露出するコンポジット部４５の第２の部分４７の端面４７ａと接している。半導体発光素子１１の構成は、第１実施形態と同様であり、詳細な説明は省略する。
このようなバリスタＶ４においても、ＺｎＯとＡｇとの複合材料によって形成された放熱性の良好なコンポジット部４５が、バリスタ素体４２の主面４２ａから主面４２ｂに至るように配置されている。したがって、外部電極４３，４３を介して半導体発光素子１１からバリスタ部４４に伝わった熱を、コンポジット部４５を介して速やかに主面４２ｂ側に伝熱させることができる。
また、コンポジット部４５の第１の部分４６，４６及び第２の部分４７の厚さは、第１の部分４６，４６と第２の部分４７との間の間隔よりも大きくなるように設定されている。これにより、バリスタＶ４の放熱性が更に高められている。
また、バリスタＶ４では、コンポジット部４５の第１の部分４６と第２の部分４７とが内部電極としても機能するので、所望のバリスタ特性を確実に得られる。また、バリスタ部４４を構成する金属酸化物と、コンポジット部４５を構成する金属酸化物とには、いずれもＺｎＯが用いられている。このように、バリスタ部４４とコンポジット部４５との材料を共通化することにより、焼成の際にバリスタ部４４とコンポジット部４５との間にクラックが入ることを抑制できる。
さらに、コンポジット部４５に含まれるＡｇは、バリスタ部４４との界面付近において、バリスタ部４４の主成分であるＺｎＯの粒界に拡散する。これにより、バリスタ部４４とコンポジット部４５との高い接合強度が実現され、クラックの発生をより好適に抑制できる。
なお、図１１に示すように、バリスタＶ４において、バリスタ素体４２の主面４２ｂに外部電極４８，４８を更に形成してもよい。この場合、同図に示すように、バリスタ素体４２の主面４２ａにおいて外部電極４３，４３が形成されていない部分と、バリスタ素体４２の主面４２ｂにおいて外部電極４８，４８が形成されていない部分とを、それぞれ絶縁材４９，５０で覆うようにしてもよい。
また、図１２に示すように、コンポジット部４５における第１の部分４６及び第２の部分４７の配置数は、要求されるバリスタ特性に応じて適宜変更してもよい。同図に示す例では、第１の部分４６と第２の部分４７とがそれぞれ５対に拡張されている。
［第５実施形態］
図１３は、本発明の第５実施形態に係るバリスタを示す斜視図である。また、図１４は、図１３に示したバリスタの平面図であり、図１５は、半導体発光素子を実装した状態で示す図１３のＸＶ−ＸＶ線断面図である。図１３〜図１５に示すように、バリスタＶ５は、バリスタ素体５２と、一対の外部電極５３，５３を有している。
バリスタ素体５２は、略直方体形状をなすバリスタ部５４を備え、互いに対向する主面（第１の主面）５２ａ及び主面（第２の主面）５２ｂと、主面５２ａ，５２ｂに直交する４つの側面５２ｃ〜５２ｆとを有している。バリスタ部５４は、外部電極５３，５３間で電圧非直線性を発現する部分であり、例えば主成分としてＺｎＯを含み、副成分としてＰｒ又はＢｉを含む半導体セラミックスによって形成されている。
バリスタ素体５２の内部には、コンポジット部５５と、第１の内部電極５６と、第２の内部電極５７とが設けられている。第１の内部電極５６及び第２の内部電極５７は、例えばＡｇ−Ｐｄ合金等の金属によって形成され、その熱導電率は、バリスタ部５４の主成分であるＺｎＯの数倍〜数十倍となっている。第１の内部電極５６及び第２の内部電極５７は、平板部５６ａ，５７ａと、平板部５６ａ，５７ａの一方の端部からバリスタ素体５２の主面５２ａ及び主面５２ｂに向かって突出する接続片５６ｂ，５７ｂとをそれぞれ有している。
第１内部電極５６及び第２内部電極５７は、接続片５６ｂ，５７ｂが互いに反対側に位置するようにバリスタ部５４の一部を挟んで配置され、平板部５６ａ，５７ａの大部分は、互いに対向した状態となっている。接続片５６ｂ，５７ｂの一方の先端部分は、バリスタ素体５２の主面５２ａに露出するように引き出され、他方の先端部分は、主面５２ｂに露出するように引き出されている。
一方、コンポジット部５５は、例えばＺｎＯとＡｇとの複合材料によって形成され、第１の部分５８と第２の部分５９によって構成されている。第１の部分５８，及び第２の部分５９は、第１内部電極５６及び第２内部電極５７よりも肉厚の板状をなし、第１内部電極５６及び第２内部電極５７を挟むように略平行に配置されている。
第１の部分５８の幅方向の端面５８ａ，５８ｂは、バリスタ素体５２の主面５２ａ及び主面５２ｂにそれぞれ露出し、長手方向の端面５８ｃ，５８ｄは、バリスタ素体５２の側面５２ｅ及び側面５２ｆにそれぞれ露出している。同様にして、第２の部分５９の幅方向の端面５９ａ，５９ｂは、バリスタ素体５２の主面５２ａ及び主面５２ｂにそれぞれ露出し、長手方向の端面５９ｃ，５９ｄは、バリスタ素体５２の側面５２ｅ及び側面５２ｆにそれぞれ露出している。
このようなバリスタＶ５においても、第１実施形態に係るバリスタＶ１と同様の作用効果が得られる。また、第１の内部電極５６と第２の内部電極５７との間でバリスタ特性を発現させることができるので、所望のバリスタ特性をより確実に得られる。
なお、図１６に示すように、第１の内部電極５６及び第２の内部電極５７の配置数は、要求されるバリスタ特性に応じて適宜変更してもよい。同図に示す例では、第１の内部電極５６と第２の内部電極５７とがそれぞれ２対に拡張されている。
また、図１７に示すように、第１の内部電極５６及び第２の内部電極５７は、必ずしもコンポジット部５５に挟み込まれていなくてもよい。同図に示す例では、バリスタ素体５２の側面５２ｃ側から順に、コンポジット部５５の第１の部分５８、第２の部分５９、第１の部分５８が間隔を空けずに連続して配置され、第１の内部電極５６及び第２の内部電極５７は、コンポジット部５５から所定の間隔を空けてバリスタ素体５２の側面５２ｄ側に配置されている。
本発明は、上記実施形態に限られるものではない。上記の各実施形態では、バリスタ素体の主成分である半導体セラミックスとしてＺｎＯを例示しているが、このような半導体セラミックスとして、ＺｎＯの他、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＳｉＣなどを用いてもよい。
また、バリスタＶ１〜Ｖ５には、ＩｎＧａＮＡｓ系の半導体ＬＥＤなど、ＧａＮ系以外の窒化物系半導体ＬＥＤを接続してもよく、窒化物系以外の半導体ＬＥＤやＬＤなどを接続してもよい。ＬＥＤに限られず、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタなど、動作中に発熱する各種の電子素子を接続してもよい。
本発明の第１実施形態に係るバリスタを示す斜視図である。 図１に示したバリスタの平面図である。 半導体発光素子を実装した状態で示す図１におけるＩＩＩ−ＩＩＩ線断面図である。 第１実施形態の変形例に係るバリスタを示す断面図である。 第１実施形態の別の変形例に係るバリスタを示す断面図である。 本発明の第２実施形態に係るバリスタを示す断面図である。 本発明の第３実施形態に係るバリスタを示す断面図である。 本発明の第４実施形態に係るバリスタを示す斜視図である。 図８に示したバリスタの平面図である。 半導体発光素子を実装した状態で示す図８におけるＸ−Ｘ線断面図である。 第４実施形態の変形例に係るバリスタを示す断面図である。 第４実施形態の別の変形例に係るバリスタを示す平面図である。 本発明の第５実施形態に係るバリスタを示す斜視図である。 図１３に示したバリスタの平面図である。 図１３におけるＸＶ−ＸＶ線断面図である。 第５実施形態の変形例に係るバリスタを示す平面図である。 第５実施形態の別の変形例に係るバリスタを示す平面図である。
符号の説明
Ｖ１〜Ｖ５…バリスタ、２，４２，５２…バリスタ素体（セラミック素体）、２ａ，４２ａ，５２ａ…主面（第１の主面）、２ｂ，４２ｂ，５２ｂ…主面（第２の主面）、３，４３，５３…外部電極、４，４４，５４…バリスタ部、５，４５，５５…コンポジット部、６，４６，５８…第１の部分、７，４７，５９…第２の部分、８…絶縁材、３１，５６…第１の内部電極、３２，５７…第２の内部電極。

Claims (11)

  1. 互いに対向する第１の主面及び第２の主面を有するセラミック素体と、
    前記第１の主面に設けられた一対の外部電極と、を備え、
    前記セラミック素体は、
    金属酸化物を主成分とする半導体セラミックスからなり、前記外部電極間でバリスタ特性を発現するバリスタ部と、
    金属及び金属酸化物の複合材料からなり、前記第１の主面から前記第２の主面に至るコンポジット部と、を備えたことを特徴とするバリスタ。
  2. 前記コンポジット部は、少なくとも一部が互いに対向するように配置された第１の部分と第２の部分とを有し、
    前記バリスタ部は、前記第１の部分と前記第２の部分との間に位置していることを特徴とする請求項１記載のバリスタ。
  3. 前記バリスタ部は、前記第１の部分と前記第２の部分とに接触していることを特徴とする請求項２記載のバリスタ。
  4. 前記コンポジット部は、前記第１の部分と前記第２の部分との対向面を除いた面が前記セラミック素体の外表面となっていることを特徴とする請求項２又は３記載のバリスタ。
  5. 前記セラミック素体の外表面のうち、第１の主面及び第２の主面に直交する各側面は、電気絶縁性を有する材料によって覆われていることを特徴とする請求項４記載のバリスタ。
  6. 前記バリスタ部は、少なくとも一部が前記コンポジット部と対向するように配置された内部電極を有していることを特徴とする請求項２記載のバリスタ。
  7. 前記内部電極は、少なくとも一部が互いに対向するように配置された第１の内部電極と第２の内部電極とを有していることを特徴とする請求項６記載のバリスタ。
  8. 前記第１の内部電極は、前記バリスタ部と前記第１の部分との接触部分に配置され、前記第２の内部電極は、前記バリスタ部と前記第２の部分との接触部分に配置されていることを特徴とする請求項７記載のバリスタ。
  9. 前記第２の主面に一対の外部電極を更に備えたことを特徴とする請求項１〜７のいずれか一項記載のバリスタ。
  10. 前記バリスタ部を構成する前記金属酸化物と、前記コンポジット部を構成する前記金属酸化物とが同一材料からなることを特徴とする請求項１〜８のいずれか一項記載のバリスタ。
  11. 前記金属酸化物はＺｎＯであり、前記金属はＡｇであることを特徴とする請求項９記載のバリスタ。
JP2008126354A 2008-05-13 2008-05-13 バリスタ Expired - Fee Related JP5233400B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008126354A JP5233400B2 (ja) 2008-05-13 2008-05-13 バリスタ
US12/426,589 US7994894B2 (en) 2008-05-13 2009-04-20 Varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126354A JP5233400B2 (ja) 2008-05-13 2008-05-13 バリスタ

Publications (2)

Publication Number Publication Date
JP2009277801A true JP2009277801A (ja) 2009-11-26
JP5233400B2 JP5233400B2 (ja) 2013-07-10

Family

ID=41442970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126354A Expired - Fee Related JP5233400B2 (ja) 2008-05-13 2008-05-13 バリスタ

Country Status (2)

Country Link
US (1) US7994894B2 (ja)
JP (1) JP5233400B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162260A1 (ja) * 2010-06-24 2011-12-29 Tdk株式会社 チップサーミスタ及びその製造方法
JP2012124203A (ja) * 2010-12-06 2012-06-28 Tdk Corp チップバリスタ及びチップバリスタの製造方法
JP2012124202A (ja) * 2010-12-06 2012-06-28 Tdk Corp チップバリスタ及びチップバリスタの製造方法
US20130049922A1 (en) * 2011-08-29 2013-02-28 Tdk Corporation Chip varistor
US20130049923A1 (en) * 2011-08-29 2013-02-28 Tdk Corporation Chip varistor
US8508325B2 (en) 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5233400B2 (ja) * 2008-05-13 2013-07-10 Ｔｄｋ株式会社 バリスタ
JP2013005297A (ja) * 2011-06-17 2013-01-07 Sony Corp 撮像素子および駆動方法、並びに電子機器
KR101483259B1 (ko) * 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276506U (ja) * 1985-10-31 1987-05-16
JP2003052185A (ja) * 2001-05-30 2003-02-21 Canon Inc 電力変換器およびそれを用いる光起電力素子モジュール並びに発電装置
JP2007207927A (ja) * 2006-01-31 2007-08-16 Tdk Corp バリスタ及び発光装置
JP2007288140A (ja) * 2006-03-20 2007-11-01 Tdk Corp バリスタ素子
JP2008063449A (ja) * 2006-09-07 2008-03-21 Hitachi Ltd ポリマーナノコンポジット材料、その製造方法電子部品装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08246207A (ja) 1995-03-06 1996-09-24 Shingapoole Kk 被服のウエスト調節方法およびウエスト調節機構を備えた被服
US7696856B2 (en) * 2006-03-20 2010-04-13 Tdk Corporation Varistor element
JP4577250B2 (ja) * 2006-03-27 2010-11-10 Ｔｄｋ株式会社 バリスタ及び発光装置
US7932806B2 (en) * 2007-03-30 2011-04-26 Tdk Corporation Varistor and light emitting device
JP5233400B2 (ja) * 2008-05-13 2013-07-10 Ｔｄｋ株式会社 バリスタ
JP5262451B2 (ja) * 2008-08-29 2013-08-14 Ｔｄｋ株式会社 積層型チップバリスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276506U (ja) * 1985-10-31 1987-05-16
JP2003052185A (ja) * 2001-05-30 2003-02-21 Canon Inc 電力変換器およびそれを用いる光起電力素子モジュール並びに発電装置
JP2007207927A (ja) * 2006-01-31 2007-08-16 Tdk Corp バリスタ及び発光装置
JP2007288140A (ja) * 2006-03-20 2007-11-01 Tdk Corp バリスタ素子
JP2008063449A (ja) * 2006-09-07 2008-03-21 Hitachi Ltd ポリマーナノコンポジット材料、その製造方法電子部品装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033241A (ja) * 2010-06-24 2014-02-20 Tdk Corp チップサーミスタ及びその製造方法
WO2011162260A1 (ja) * 2010-06-24 2011-12-29 Tdk株式会社 チップサーミスタ及びその製造方法
US9324483B2 (en) 2010-06-24 2016-04-26 Tdk Corporation Chip thermistor and method of manufacturing same
KR101471829B1 (ko) * 2010-06-24 2014-12-24 티디케이가부시기가이샤 칩 서미스터 및 그 제조 방법
US8896410B2 (en) 2010-06-24 2014-11-25 Tdk Corporation Chip thermistor and method of manufacturing same
JP5422052B2 (ja) * 2010-06-24 2014-02-19 Ｔｄｋ株式会社 チップサーミスタ及びその製造方法
JP2012124203A (ja) * 2010-12-06 2012-06-28 Tdk Corp チップバリスタ及びチップバリスタの製造方法
JP2012124202A (ja) * 2010-12-06 2012-06-28 Tdk Corp チップバリスタ及びチップバリスタの製造方法
US8508325B2 (en) 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method
US20130049922A1 (en) * 2011-08-29 2013-02-28 Tdk Corporation Chip varistor
US8552831B2 (en) * 2011-08-29 2013-10-08 Tdk Corporation Chip varistor
US8525634B2 (en) * 2011-08-29 2013-09-03 Tdk Corporation Chip varistor
US20130049923A1 (en) * 2011-08-29 2013-02-28 Tdk Corporation Chip varistor

Also Published As

Publication number Publication date
JP5233400B2 (ja) 2013-07-10
US20100117782A1 (en) 2010-05-13
US7994894B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP5233400B2 (ja) バリスタ
US7932806B2 (en) Varistor and light emitting device
JP4487963B2 (ja) バリスタ及び発光装置
US7355251B2 (en) Light emitting device
JP5032351B2 (ja) バリスタ
JP4146849B2 (ja) 発光装置
JP2007088173A (ja) 積層型チップバリスタ及び電子機器の製造方法
US7911317B2 (en) Multilayer chip varistor and electronic component
JP4888225B2 (ja) バリスタ及び発光装置
JP5163228B2 (ja) バリスタ
JP4600309B2 (ja) バリスタ及び発光装置
JP4146450B2 (ja) 発光装置
JP4984930B2 (ja) バリスタ素子
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4730205B2 (ja) 集合基板
JP4978302B2 (ja) バリスタ及び発光装置
JP2008252150A (ja) 積層型チップバリスタ
JP4984929B2 (ja) バリスタ素子
JP2008263236A (ja) 電子機器
JP2011040793A (ja) 集合基板及び集合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees