JP2009276798A - 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 - Google Patents
歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 Download PDFInfo
- Publication number
- JP2009276798A JP2009276798A JP2009196482A JP2009196482A JP2009276798A JP 2009276798 A JP2009276798 A JP 2009276798A JP 2009196482 A JP2009196482 A JP 2009196482A JP 2009196482 A JP2009196482 A JP 2009196482A JP 2009276798 A JP2009276798 A JP 2009276798A
- Authority
- JP
- Japan
- Prior art keywords
- yield
- pattern
- layout
- design
- predicted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】レイアウト・ジオメトリに関係した既知の故障メカニズムを使用して、エッジ・フィーチャなどのレイアウト・フィーチャ間の距離値に基づく歩留り関数を導き出す。予測レイアウト・パターン上のエッジ点と設計レイアウト・パターン上の対応点との比較では、まず最初に歩留りテストを実施し、その後に予測レイアウト・パターン上の点を歩留りがより高い位置へ移動させる。歩留りが許容しうる場合、それ以上の移動は実施しない。点を段々と移動させた結果、許容しうる歩留りに到達する前に許容される近接範囲内に入った場合には、他の考慮事項のためにその点にフラグを立てる。
【選択図】図1
Description
与えられる。この特定の反復に関して、d_edge2、d_edge3、d_edge4は全て既知であり、
固定のままである。したがって、図2に示した歩留り関数を、d_edge1のメリット関数に
変換することができる。これだけを取りだして図4に概略的に示す。図1のプロセスが取り組む課題は、予測エッジ配置d_edge1は、最大歩留りが得られるエッジ配置にどれくら
い近いのかということである。この問いの答えは、図1のブロック9、10、11および13に示したステップで与えられる。ブロック9のステップでは、図3のサンプリング点57など、このプロセスのさまざまなサンプリング点における予測線エッジの位置を決定する。次いで、ブロック11のステップでは、関連サンプリング点および関係するメリット関数から変量の値を計算する。この点に関して、ブロック11では「修正メリット関数」を参照する。この用語は、本発明に基づくプロセスを、メリット関数が単なる距離の関数である従来のOPCプロセスから区別するために使用する。
例を参照すると、予測スペース幅(d_edge1の負の値)が、点線よりも上側のメリット関
数値を与える場合、このサンプリング点はサンプリング・セットから除外され、この特定の場所でこれ以上変更されない。このようなステップが図1のブロック15に示されている。
スの線幅(すなわち金属幅)対スペース幅(すなわち酸化物幅)の関数として示されている。これらの曲線は、プロセス窓情報ならびに露光ツールのドーズおよびフォーカスに対するプロセス制御の仮定を使用して導き出すことができる。図5によって表されたレイアウト配置もやはり、線およびスペースの配置である(nm)。この線幅/スペース幅範囲の故障は、線幅が、標的線幅からある割合の範囲以内にない場合に生じると考えられる。さらに、線幅の変動は、使用するリソグラフィ・プロセスのドーズおよびフォーカスのプロセス誘導性の変化によって引き起こされると考えられる。リソグラフィ・プロセス窓は、上記の線幅条件が満たされるドーズ/フォーカス程度(plane)の許容される領域と定
義される。ドーズ/フォーカス変動はランダムであると考えられる。しかし、ドーズおよびフォーカスの系統的な変動がリソグラフィ・プロセスを制御する場合には、同様の計算を実施することができる。歩留りは、この許容される領域に含まれるドーズ/フォーカス値の割合である。したがって、線とスペースのそれぞれの組合せごとに、歩留り数を計算することができる。リソグラフィ・プロセス窓は、使用するジオメトリに依存するため、図5に示すような歩留り曲線が得られる。見て分かるとおり、分離されたスペースに対する歩留りは、分離された線に対する歩留りよりも劇的に低下する。これらの曲線は、プロセス窓情報ならびに露光ツールのドーズおよびフォーカスに対するプロセス制御の仮定を使用して導き出すことができる。修正メリット関数として、本発明に基づく説明したプロセスにおいて、これを、線幅対スペース幅の組合せに関して最適な歩留りをテストすることができる。
73のエッジ配置誤差である。オーバレイ性能は歩留り曲線(累積ガウス曲線)に変換される。
す。コンタクト・カバレージが損なわれるので、あまりに大きな(負の方向の)エッジ移動は歩留りにかなりの影響を与えることが分かる。そのため、歩留り関数はスペースを広くするだろうが、追加のコンタクト・カバレージ要件が、スペースの拡張をかなり低減する。このようなメリット関数に対するテストを、あまりに大きな移動に対するセーフガードとして使用することもできる。エッジ配置誤差を唯一の入力変数として使用したさまざまな実施態様が可能である。さまざまな線幅およびスペース幅に対するこれまでの歩留り曲線は一般に、スペース幅の増大とともに増大する歩留りを示すことが分かる。図6の歩留り関数は、より小さいエッジ移動に対してより高い歩留りを示すため、この関数は、オリジナルのレイアウトを保持することに基礎を置く。したがって、全般的に最適化された解決策は、これらの対抗する歩留り関数間のトレードオフによって見いだされるだろう。
35 金属線
37 金属線間の設計スペース
39 金属線の予測ウェーハ・パターン・イメージ・エッジ
41 金属線の予測ウェーハ・パターン・イメージ・エッジ
43 金属線の予測ウェーハ・パターン・イメージ・エッジ
45 金属線の予測ウェーハ・パターン・イメージ・エッジ
47 現在のマスク・エッジ
49 現在のマスク・エッジ
51 現在のマスク・エッジ
53 現在のマスク・エッジ
55 現在のサンプリング線
57 サンプリング点
59 対応する設計パターン・イメージ上の点
61 サンプリング点
63 サンプリング点
65 サンプリング点
71 コンタクト
73 金属線エッジ
77 ゲート
79 活性領域
80 コンピュータ
82 プログラム記憶装置
84 マイクロプロセッサ
Claims (4)
- 基板上にレイアウト・フィーチャをリソグラフィによって作製する際に使用するのに適合したマスクのパターンを生成する方法であって、
設計レイアウトの設計マスク・パターンを提供するステップと、
前記設計マスク・パターンから予測されるレイアウト・パターンを提供するステップと、
前記設計マスク・パターンと前記予測レイアウト・パターンのエッジ・フィーチャ位置の関連するサンプリング点間の距離に基づく歩留り曲線を提供するステップと、
前記歩留り曲線から前記予測レイアウト・パターンのエッジ・フィーチャ位置の歩留り値を求めるステップと
を含む方法。 - 前記歩留り曲線によって決定された、許容される歩留り値の結果を示す前記予測レイアウト・パターンのエッジ・フィーチャ位置に対してはサンプリングを終了する、請求項1に記載の方法。
- 半導体基板上に集積回路をリソグラフィによって作製する際に使用するのに適合したマスクのパターンを生成するためのコンピュータ・プログラムであって、前記マスク・パターンは、前記基板上に前記マスクを使用して作製されるべきレイアウトに相当するパターンであり、前記コンピュータ・プログラムは、コンピュータを
設計レイアウト・パターンから導き出された予測レイアウト・パターンと前記設計レイアウト・パターンのエッジ・フィーチャ間の距離値を求める手段、
前記距離値に基づく歩留り曲線を表す情報を記憶する手段、
前記予測レイアウト・パターン上の選択された位置のエッジ・フィーチャに関連した距離値を、前記歩留り曲線上の対応する値と比較して、このような選択された位置に対する歩留りを求める手段
として機能させるためのコンピュータ・プログラム。 - 半導体基板上に集積回路をリソグラフィによって作製する際に使用するのに適合したマスクのパターンを生成するためのプログラムを記録したコンピュータ読み取り可能な記憶媒体であって、前記マスク・パターンは、前記基板上に前記マスクを使用して作製されるべき設計レイアウト・パターンに相当するパターンであり、前記プログラムがコンピュータを、
前記設計レイアウト・パターンから導き出された予測レイアウト・パターンと前記設計レイアウト・パターンの対応するエッジ・フィーチャどうしの間の距離値を求める手段、 前記距離値に基づく歩留り曲線を表す情報を記憶する手段、
前記予測レイアウト・パターン上の選択された位置のエッジ・フィーチャに関連した距離値を、前記歩留り曲線上の対応する値と比較して、このような選択された位置に対する歩留りを求める手段として機能させるためのものである、プログラム記録媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/665,996 US6961920B2 (en) | 2003-09-18 | 2003-09-18 | Method for interlayer and yield based optical proximity correction |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269154A Division JP2005092212A (ja) | 2003-09-18 | 2004-09-16 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012159493A Division JP5970649B2 (ja) | 2003-09-18 | 2012-07-18 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009276798A true JP2009276798A (ja) | 2009-11-26 |
Family
ID=34312997
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269154A Pending JP2005092212A (ja) | 2003-09-18 | 2004-09-16 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 |
JP2009196482A Pending JP2009276798A (ja) | 2003-09-18 | 2009-08-27 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 |
JP2012159493A Expired - Fee Related JP5970649B2 (ja) | 2003-09-18 | 2012-07-18 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269154A Pending JP2005092212A (ja) | 2003-09-18 | 2004-09-16 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012159493A Expired - Fee Related JP5970649B2 (ja) | 2003-09-18 | 2012-07-18 | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6961920B2 (ja) |
JP (3) | JP2005092212A (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US7457736B2 (en) * | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
US7480889B2 (en) | 2003-04-06 | 2009-01-20 | Luminescent Technologies, Inc. | Optimized photomasks for photolithography |
US7124394B1 (en) | 2003-04-06 | 2006-10-17 | Luminescent Technologies, Inc. | Method for time-evolving rectilinear contours representing photo masks |
US7698665B2 (en) * | 2003-04-06 | 2010-04-13 | Luminescent Technologies, Inc. | Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern |
US6961920B2 (en) * | 2003-09-18 | 2005-11-01 | International Business Machines Corporation | Method for interlayer and yield based optical proximity correction |
US6978438B1 (en) * | 2003-10-01 | 2005-12-20 | Advanced Micro Devices, Inc. | Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing |
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
US7363601B2 (en) * | 2004-10-15 | 2008-04-22 | International Business Machines Corporation | Integrated circuit selective scaling |
US6996797B1 (en) * | 2004-11-18 | 2006-02-07 | International Business Machines Corporation | Method for verification of resolution enhancement techniques and optical proximity correction in lithography |
US7784015B2 (en) * | 2005-07-05 | 2010-08-24 | Texas Instruments Incorporated | Method for generating a mask layout and constructing an integrated circuit |
JP5405109B2 (ja) * | 2005-09-13 | 2014-02-05 | ルミネセント テクノロジーズ インコーポレイテッド | フォトリソグラフィのためのシステム、マスク、及び方法 |
US7600212B2 (en) * | 2005-10-03 | 2009-10-06 | Cadence Design Systems, Inc. | Method of compensating photomask data for the effects of etch and lithography processes |
WO2007041602A2 (en) * | 2005-10-03 | 2007-04-12 | Luminescent Technologies, Inc. | Lithography verification using guard bands |
US7921385B2 (en) * | 2005-10-03 | 2011-04-05 | Luminescent Technologies Inc. | Mask-pattern determination using topology types |
WO2007041701A2 (en) * | 2005-10-04 | 2007-04-12 | Luminescent Technologies, Inc. | Mask-patterns including intentional breaks |
WO2007044557A2 (en) | 2005-10-06 | 2007-04-19 | Luminescent Technologies, Inc. | System, masks, and methods for photomasks optimized with approximate and accurate merit functions |
JP2008033277A (ja) * | 2006-06-29 | 2008-02-14 | Sharp Corp | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 |
US7784019B1 (en) * | 2006-11-01 | 2010-08-24 | Cadence Design Systems, Inc. | Yield based retargeting for semiconductor design flow |
US20080178140A1 (en) * | 2007-01-18 | 2008-07-24 | United Microelectronics Corp. | Method for correcting photomask pattern |
US7669153B2 (en) * | 2007-04-30 | 2010-02-23 | United Microelectronics Corp. | Method for correcting photomask pattern |
US7711504B2 (en) * | 2007-07-23 | 2010-05-04 | The Board Of Regents, University Of Texas System | Method and system for performing optical proximity correction with process variations considerations |
US20090060317A1 (en) * | 2007-08-31 | 2009-03-05 | William Volk | Mask defect repair through wafer plane modeling |
US7669176B2 (en) * | 2007-09-14 | 2010-02-23 | Infineon Technologies Ag | System and method for semiconductor device fabrication using modeling |
KR100887048B1 (ko) * | 2007-10-31 | 2009-03-04 | 주식회사 하이닉스반도체 | Opc 자동화 장치 및 이를 이용한 반도체 소자의 제조방법 |
US7831941B2 (en) * | 2008-01-02 | 2010-11-09 | International Business Machines Corporation | CA resistance variability prediction methodology |
US8321818B2 (en) * | 2009-06-26 | 2012-11-27 | International Business Machines Corporation | Model-based retargeting of layout patterns for sub-wavelength photolithography |
US8146026B2 (en) * | 2009-11-17 | 2012-03-27 | International Business Machines Corporation | Simultaneous photolithographic mask and target optimization |
US8230372B2 (en) * | 2009-12-03 | 2012-07-24 | International Business Machines Corporation | Retargeting for electrical yield enhancement |
US8331646B2 (en) | 2009-12-23 | 2012-12-11 | International Business Machines Corporation | Optical proximity correction for transistors using harmonic mean of gate length |
US8797721B2 (en) | 2010-02-02 | 2014-08-05 | Apple Inc. | Portable electronic device housing with outer glass surfaces |
US8626328B2 (en) | 2011-01-24 | 2014-01-07 | International Business Machines Corporation | Discrete sampling based nonlinear control system |
KR20120101197A (ko) * | 2011-02-08 | 2012-09-13 | 삼성전자주식회사 | 포토 마스크의 제조 방법 |
US8423923B2 (en) | 2011-07-20 | 2013-04-16 | United Microelectronics Corp. | Optical proximity correction method |
US8810785B2 (en) | 2011-08-26 | 2014-08-19 | United Microelectronics Corp. | Mask inspecting method |
TWI557822B (zh) * | 2011-08-29 | 2016-11-11 | 聯華電子股份有限公司 | 檢測光罩的方法 |
US8486587B2 (en) | 2011-12-20 | 2013-07-16 | United Microelectronics Corp. | Method for correcting layout pattern and method for manufacturing photomask |
US8962221B2 (en) | 2012-05-14 | 2015-02-24 | United Microelectronics Corp. | Mask and method of forming pattern by using the same |
US8829610B2 (en) | 2012-05-15 | 2014-09-09 | United Microelectronics Corp. | Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure |
US8806391B2 (en) | 2012-07-31 | 2014-08-12 | United Microelectronics Corp. | Method of optical proximity correction according to complexity of mask pattern |
US8741507B1 (en) | 2013-01-16 | 2014-06-03 | United Microelectronics Corp. | Method for separating photomask pattern |
US8701052B1 (en) | 2013-01-23 | 2014-04-15 | United Microelectronics Corp. | Method of optical proximity correction in combination with double patterning technique |
US8627242B1 (en) | 2013-01-30 | 2014-01-07 | United Microelectronics Corp. | Method for making photomask layout |
US8661372B1 (en) | 2013-02-04 | 2014-02-25 | United Microelectronics Corp. | Optical proximity correction method |
US8977988B2 (en) | 2013-04-09 | 2015-03-10 | United Microelectronics Corp. | Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same |
US9009633B2 (en) | 2013-05-06 | 2015-04-14 | United Microelectronics Corp. | Method of correcting assist feature |
US9230812B2 (en) | 2013-05-22 | 2016-01-05 | United Microelectronics Corp. | Method for forming semiconductor structure having opening |
US9355208B2 (en) * | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8745547B1 (en) | 2013-07-11 | 2014-06-03 | United Microelectronics Corp. | Method for making photomask layout |
US8930858B1 (en) | 2013-11-27 | 2015-01-06 | United Microelectronics Corp. | Method for optical proximity correction |
US20180300872A1 (en) * | 2017-04-12 | 2018-10-18 | Ngr Inc. | Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas |
KR20230005381A (ko) * | 2020-06-03 | 2023-01-09 | 에이에스엠엘 네델란즈 비.브이. | 패터닝 디바이스 및 이에 대한 패턴을 생성하는 시스템, 제품, 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091436A (ja) * | 1998-09-09 | 2000-03-31 | Matsushita Electric Ind Co Ltd | Lsi用パターンレイアウト作製方法、lsi用パターン形成方法、並びにlsiの製造方法 |
JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Lsi用パターンのレイアウト作成方法、lsi用パターンの形成方法及びlsi用マスクデータの作成方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US562638A (en) * | 1896-06-23 | Bicycle-bell | ||
GR1001615B (el) * | 1993-06-04 | 1994-07-29 | Viokat Anonymos Techniki & Vio | Μέ?οδος αεριοποίησης στερεών καυσίμων χαμηλού ?ερμικού περιεχομένου με ωφέλιμη αξιοποίηση στην παραγωγή ηλεκτρικής ενέργειας χωρίς δημιουργία ρύπανσης περιβάλλοντος. |
JP3331822B2 (ja) * | 1995-07-17 | 2002-10-07 | ソニー株式会社 | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US5723233A (en) | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
JPH11121345A (ja) * | 1997-10-21 | 1999-04-30 | Matsushita Electron Corp | Lsi用パターンのレイアウト作成方法及びlsi用パターンの形成方法 |
US5994009A (en) | 1997-11-17 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interlayer method utilizing CAD for process-induced proximity effect correction |
US6178360B1 (en) | 1998-02-05 | 2001-01-23 | Micron Technology, Inc. | Methods and apparatus for determining optimum exposure threshold for a given photolithographic model |
JP2000066367A (ja) * | 1998-08-21 | 2000-03-03 | Sony Corp | フォトマスクおよびレジストパターン形成方法 |
US6425112B1 (en) | 1999-06-17 | 2002-07-23 | International Business Machines Corporation | Auto correction of error checked simulated printed images |
US6194104B1 (en) | 1999-10-12 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Optical proximity correction (OPC) method for improving lithography process window |
US6562638B1 (en) | 1999-12-30 | 2003-05-13 | Cypress Semiconductor Corp. | Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout |
US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
US6792590B1 (en) * | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US6553559B2 (en) | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
US6578190B2 (en) | 2001-01-11 | 2003-06-10 | International Business Machines Corporation | Process window based optical proximity correction of lithographic images |
DE10143723B4 (de) | 2001-08-31 | 2006-09-28 | Infineon Technologies Ag | Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung |
US6813572B2 (en) * | 2001-10-25 | 2004-11-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for managing reliability of semiconductor devices |
US6980917B2 (en) * | 2002-12-30 | 2005-12-27 | Lsi Logic Corporation | Optimization of die yield in a silicon wafer “sweet spot” |
US6996790B2 (en) * | 2003-01-30 | 2006-02-07 | Synopsys, Inc. | System and method for generating a two-dimensional yield map for a full layout |
US6961920B2 (en) * | 2003-09-18 | 2005-11-01 | International Business Machines Corporation | Method for interlayer and yield based optical proximity correction |
US7562333B2 (en) * | 2004-12-23 | 2009-07-14 | Texas Instruments Incorporated | Method and process for generating an optical proximity correction model based on layout density |
-
2003
- 2003-09-18 US US10/665,996 patent/US6961920B2/en not_active Expired - Fee Related
-
2004
- 2004-09-16 JP JP2004269154A patent/JP2005092212A/ja active Pending
-
2005
- 2005-09-07 US US11/221,177 patent/US7334212B2/en not_active Expired - Fee Related
-
2007
- 2007-08-10 US US11/837,033 patent/US7712069B2/en not_active Expired - Fee Related
- 2007-11-26 US US11/944,769 patent/US7861209B2/en not_active Expired - Fee Related
-
2009
- 2009-08-27 JP JP2009196482A patent/JP2009276798A/ja active Pending
-
2012
- 2012-07-18 JP JP2012159493A patent/JP5970649B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091436A (ja) * | 1998-09-09 | 2000-03-31 | Matsushita Electric Ind Co Ltd | Lsi用パターンレイアウト作製方法、lsi用パターン形成方法、並びにlsiの製造方法 |
JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Lsi用パターンのレイアウト作成方法、lsi用パターンの形成方法及びlsi用マスクデータの作成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060031809A1 (en) | 2006-02-09 |
JP2012256059A (ja) | 2012-12-27 |
US7334212B2 (en) | 2008-02-19 |
US7861209B2 (en) | 2010-12-28 |
JP5970649B2 (ja) | 2016-08-17 |
JP2005092212A (ja) | 2005-04-07 |
US20080022255A1 (en) | 2008-01-24 |
US7712069B2 (en) | 2010-05-04 |
US20050066300A1 (en) | 2005-03-24 |
US6961920B2 (en) | 2005-11-01 |
US20080086715A1 (en) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5970649B2 (ja) | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成 | |
US11048161B2 (en) | Optical proximity correction methodology using pattern classification for target placement | |
US6578190B2 (en) | Process window based optical proximity correction of lithographic images | |
JP4639113B2 (ja) | 基板上に形成されるデザインを最適化する方法及びプログラム | |
US7001693B2 (en) | Binary OPC for assist feature layout optimization | |
JP4947533B2 (ja) | 混合モード光近接効果補正のための方法及び装置 | |
US7814456B2 (en) | Method and system for topography-aware reticle enhancement | |
US10417376B2 (en) | Source beam optimization method for improving lithography printability | |
US10520829B2 (en) | Optical proximity correction methodology using underlying layer information | |
US10083270B2 (en) | Target optimization method for improving lithography printability | |
JP5666630B2 (ja) | 基板トポグラフィ認識リソグラフィモデリング | |
US8302068B2 (en) | Leakage aware design post-processing | |
JP4727288B2 (ja) | 基板上に形成されるデザインを最適化する方法及びプログラム | |
US7470492B2 (en) | Process window-based correction for photolithography masks | |
US20050138596A1 (en) | Gradient method of mask edge correction | |
JP4133047B2 (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
JP4621485B2 (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
Watts et al. | Implications of wafer design for manufacturing practices on photomask manufacturing | |
Belova et al. | Simple method for restricting OPC model minimum spacing and width for a no-failure imaging solution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130305 |