JP2009271598A - プロセッサ - Google Patents
プロセッサ Download PDFInfo
- Publication number
- JP2009271598A JP2009271598A JP2008119066A JP2008119066A JP2009271598A JP 2009271598 A JP2009271598 A JP 2009271598A JP 2008119066 A JP2008119066 A JP 2008119066A JP 2008119066 A JP2008119066 A JP 2008119066A JP 2009271598 A JP2009271598 A JP 2009271598A
- Authority
- JP
- Japan
- Prior art keywords
- rounding
- point position
- decimal point
- register
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】固定小数点演算において小数点位置を変更可能にすることで、プログラムで処理すべき値を正規化する作業を省く。
【解決手段】四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット13と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ14と、小数点位置レジスタ14に保持される小数点位置データに基づいて、算術論理演算ユニット13の出力に対して所定の丸め及び飽和処理を行う丸め/飽和処理器20とを有する。
【選択図】図2
【解決手段】四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット13と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ14と、小数点位置レジスタ14に保持される小数点位置データに基づいて、算術論理演算ユニット13の出力に対して所定の丸め及び飽和処理を行う丸め/飽和処理器20とを有する。
【選択図】図2
Description
本発明は、プロセッサに関し、特に、固定小数点演算を行うプロセッサに関する。
従来、固定小数点演算を行うプロセッサは、固定小数点の演算の命令を実行するための算術論理演算ユニット(以下、ALUという)及び固定小数点の演算結果に丸め処理及び飽和処理を行う丸め/飽和処理器等を有して構成されている。
このような固定小数点演算を行うプロセッサは、回路規模、演算速度等の改善の観点から、数多く提案されている(例えば、特許文献1参照)。
しかし、固定小数点の演算の処理は、浮動小数点の演算の処理に比べて高速に行うことができるが、小数点位置が固定のため、プログラム中において値の表現形式が限られてしまう。そのため、プログラム開発者は、そのプログラムで処理すべき値がプロセッサの扱う固定小数点で表現されていない場合、プログラムで処理すべき値の方を正規化する作業が必要になる。この正規化する作業は、プログラム開発者にとって負担であり、また、この正規化する作業によって不具合が混入される虞もあった。
特開2001−51829号公報
固定小数点演算において小数点位置を変更可能にすることで、プログラムで処理すべき値を正規化する作業を省くことができるプロセッサを提供することを目的とする。
本発明の一態様によれば、四則演算とシフト演算の少なくとも一方を行う算術論理演算部と、固定小数点演算の小数点位置データを保持する小数点位置レジスタと、前記小数点位置レジスタに保持される前記小数点位置データに基づいて、前記算術論理演算部の出力に対して所定の丸め及び飽和処理を行う丸め飽和処理部と、を有するプロセッサを提供することができる。
本発明のプロセッサによれば、固定小数点演算において小数点位置を変更可能にすることで、プログラムで処理すべき値を正規化する作業を省くことができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
まず図1及び図2に基づいて、本発明の一実施の形態に係るプロセッサの構成を説明する。図1は、本実施の形態に係るプロセッサの全体構成を説明するためのブロック図である。
まず図1及び図2に基づいて、本発明の一実施の形態に係るプロセッサの構成を説明する。図1は、本実施の形態に係るプロセッサの全体構成を説明するためのブロック図である。
図1に示すように、プロセッサ1は、半導体集積回路(以下、LSIという)2上に設けられ、小数点演算の四則演算及びシフト演算等の命令を実行する機能を有する。
次に、LSI2上に設けられているプロセッサ1の詳細な構成について説明する。図2は、本実施の形態に係るプロセッサの構成を示すブロック図である。
図2に示すように、プロセッサ1は、主メモリ等のデータメモリ11と、レジスタ12と、ALU13と、小数点位置レジスタ14と、ビット検出器15と、ガード桁レジスタ16と、丸め桁レジスタ17と、スティッキーレジスタ18と、アキュムレータ19と、丸め/飽和処理器20とを有して構成されている。
データメモリ11には、演算用のデータが入力される。データメモリ11は、この演算用のデータを格納し、格納した演算用のデータをレジスタ12に出力する。また、データメモリ11には、後述するALU13及び丸め/飽和処理器20からの演算結果が入力される。
レジスタ12には、データメモリ11からの演算用のデータと、後述するALU13及び丸め/飽和処理器20からの演算結果とが入力される。レジスタ12は、この演算用のデータ及び演算結果を格納し、格納した演算用のデータ及び演算結果をALU13に出力する。
ALU13は、四則演算及びシフト演算等を固定小数点演算により行う。ALU13は、レジスタ12からの入力データに対して所定の固定小数点の演算を行い、演算結果をビット検出器15及びアキュムレータ19に出力する。或いは、ALU13は、演算結果をデータメモリ11、レジスタ12又は丸め/飽和処理器20に出力する。
また、ALU13は、後述するプログラムのスタートアップルーチンに記述されている小数点位置を示す命令を読み込み、小数点位置レジスタ14に読み込んだ小数点位置の情報、即ち、小数点位置データを設定する。
小数点位置レジスタ14は、設定された小数点位置の情報をビット検出器15及び丸め/飽和処理器20に出力する。
ビット検出器15は、小数点位置レジスタ14からの小数点位置の情報に基づいて、ガード桁、丸め桁及びスティッキービットを検出する。なお、ガード桁、丸め桁及びスティッキービットの検出方法については、後述する。ビット検出器15は、検出したガード桁、丸め桁及びスティッキービットをそれぞれガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18に出力する。ガード桁、丸め桁及びスティッキービットは、「偏偶数・最近値丸め」方式の丸め処理に必要な情報であり、ガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18は、保持した情報を丸め/飽和処理器20に出力する。
なお、小数点位置レジスタ14、ガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18を別々のレジスタにしているが、1つのレジスタにしてもよい。即ち、1つのレジスタの異なるフィールドに、小数点位置、ガード桁、丸め桁及びスティッキービットの情報が格納される。
アキュムレータ19は、ALU13からの演算結果を保持し、保持した演算結果を丸め/飽和処理器20に出力する。アキュムレータ19は、レジスタ12の2倍のビット幅を有している。例えば、レジスタ12のビット幅が16ビットの場合、ALU13において16ビットの乗数と16ビットの被乗数とを乗算すると、乗算結果は32ビットとなる。アキュムレータ19は、この乗算結果を保持できるように、上述したように、レジスタ12の2倍のビット幅を有している。
丸め/飽和処理器20は、小数点位置レジスタ14、ガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタからの情報に基づいて、アキュムレータ19から入力される演算結果に所定の丸め及び飽和処理を行う。丸め/飽和処理器20は、所定の丸め/飽和処理を行って得られた演算結果をデータメモリ11又はレジスタ12に出力する。
なお、丸め/飽和処理器20おける丸め処理の方式としては、「偏偶数・最近値丸め」方式を採用していたが、「常に切り上げ」又は「常に切り捨て」等の他の丸め処理の方式を採用してもよい。「常に切り上げ」又は「常に切り捨て」方式を採用した場合、ビット検出器15、ガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18は、不要となる。
ここで、小数点位置レジスタ14に小数点位置の情報を設定する処理について説明する。図3は、高級言語により記述されたプログラムの例を説明するための説明図である。
図3に示すように、プログラム5には、整数部が2桁、小数部が1桁の固定小数点演算の命令が記述されている。例えば、このプログラム5を実行するプロセッサ1が、整数部が1桁、小数部が2桁の固定小数点演算しか行えない場合、ユーザは、上述したようにプログラム5の変数a及び変数bの値を正規化しなければならない。具体的には、ユーザは、プロセッサ1が固定小数点演算の命令を実行できるように、変数a及び変数bの値を1/10にする。従来、このような正規化の作業をプログラムの全体に対して行うことは、ユーザにとって、負担であり、また不具合が混入される虞もあった。
そこで、本実施の形態のプロセッサでは、矢印6に示すプログラム5の先頭部分に小数点位置を示す命令を記述する。以下、このプログラム5の先頭部分をスタートアップルーチンと呼ぶ。図3の例では、ユーザは、最下位ビットを0ビット目として、スタートアップルーチンに小数点位置が2ビット目と3ビット目であることを示す命令を記述する。ALU13は、上述したように、このスタートアップルーチンに記述された小数点位置を示す命令を読み込み、小数点位置レジスタ14に読み込んだ小数点位置の情報を設定する。この結果、小数点位置を変更でき、上述した正規化する作業が不要となる。
小数点位置レジスタ14に設定された小数点位置の情報は、ビット検出器及び丸め/飽和処理器20に入力される。ビット検出器15では、この小数点位置の情報に基づいて、ガード桁、丸め桁及びスティッキービットが検出され、検出されたガード桁、丸め桁及びスティッキービットが、それぞれガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18に保持される。
丸め/飽和処理器20では、小数点位置の情報とガード桁、丸め桁及びスティッキービットの情報に基づいて、所定の丸め及び飽和処理が行われ、演算の精度の向上が図られている。
図4A及び図4Bは、固定小数点演算の専用命令を説明するための説明図である。図4Aは、固定小数点演算専用命令を示しており、各演算の種類と、各演算の種類に対応するニモニック、オペランド及び動作とが対応付けられている。
図4Bは、補足説明を示しており、図4Aにおいて使用されている用語とその用語に対応する意味が対応付けられている。Rn及びRmは、それぞれ16ビットの汎用レジスタを示す。SignedSaturation(x)は、符号付き飽和演算を示し、xが、−(215)から(215−1)に収まるようにクリッピング処理を行う。UnsignedSaturation(x)は、符号なし飽和演算を示し、xが、0から(215−1)に収まるようにクリッピング処理を行う。Round(x)は、汎用レジスタに置かれている値に対して丸め処理を行う。
ここで、ガード桁、丸め桁、スティッキービットの検出方法を、乗数16ビットと被乗数16ビットとの乗算の場合を例として説明する。図5は、乗数16ビットと被乗数16ビットとの乗算について説明するための説明図である。
この例では、下位8ビットを小数部とし、上位8ビットを整数部とする。即ち、最下位ビットを0ビット目とすると、小数点の位置は、7ビット目と8ビット目との間になる。この場合、小数点位置レジスタ14には、小数点の位置が7ビット目と8ビット目との間にあることを示す”8”が格納される。
ALU13は、乗数31と被乗数32とを乗算し、乗算結果33を得る。ALU13は、この乗算結果33をビット検出器15及びアキュムレータ19に出力する。演算の入力と出力とは、同じ型、言い換えると、同じサイズであるため、有効な演算結果は点線により囲まれた部分34となる。
ビット検出器15は、小数点位置レジスタ14からの小数点位置の情報に基づいて、有効な演算結果の最下位ビットを検出する。この有効な演算結果の最下位ビットを$dppとすると、”$dpp−1”ビット目の値が、ガード桁の値となり、ビット検出器15は、このガード桁の値をガード桁レジスタ16に出力する。即ち、図5の例では、ガード桁レジスタ16に1が保持されることになる。
また、”$dpp−2”ビット目の値が、丸め桁の値となり、ビット検出器15は、この丸め桁の値を丸め桁レジスタ17に出力する。即ち、図5の例では、丸め桁レジスタ17に0が保持されることになる。
また、スティッキービットは、”$dpp−3”ビット目から0ビット目までの値から求められる。”$dpp−3”ビット目から0ビット目までのいずれかに1が立っている場合、スティッキービットの値は1となり、”$dpp−3”ビット目から0ビット目までの全てが0の場合、スティッキービットの値は0となる。ビット検出器15は、このように求められたスティッキービットの値をスティッキーレジスタ18に出力する。即ち、図5の例では、スティッキーレジスタ18に1が保持されることになる。
ガード桁レジスタ16、丸め桁レジスタ17及びスティッキーレジスタ18は、乗算、除算及び右シフト演算が行われた場合、更新される。
丸め/飽和処理器20では、ガード桁、丸め桁、スティッキービットの値に基づいて、偏偶数・最近値丸めの処理が行われる。ガード桁の値が1、かつ、丸め桁又はスティッキービットの値の内、少なくともどちらか一方が1の場合、桁上げを行い、それ以外の場合、桁上げを行わない。図5の例では、ガード桁の値が1、かつ、スティッキービットの値が1のため、桁上げの処理が行われる。即ち、丸め/飽和処理器20は、有効な演算結果である点線により囲まれた部分34に1を加える。
また、丸め/飽和処理器20は、演算の結果がオーバーフローした場合、飽和処理を行う。丸め/飽和処理器20は、小数点位置レジスタからの小数点位置の情報に基づいて、有効桁の最上位ビットを検出する。丸め/飽和処理器20は、オーバーフローが発生すると、桁あふれしたビットの内いずれかに1があれば、クリッピング処理を行い、有効桁を全て1にして、桁あふれしたビットが全て0の場合、桁あふれしたビットを無視する。
以上のように、丸め/飽和処理器20では、所定の丸め及び飽和処理が施され、最終乗算結果35が得られる。丸め/飽和処理器20は、この最終乗算結果35をデータメモリ11又はレジスタ12に出力する。
除算については、上述した乗算の場合の処理と同様のため、説明を省略する。
次に、図5の最終乗算結果35を8ビット右シフトする場合について説明する。図6は、図5の最終乗算結果35を8ビット右シフトする場合について説明するための説明図である。
ALU13は、最終乗算結果35を8ビット右にシフトして、右シフト演算結果36を得る。ALU13は、この右シフト演算結果36をビット検出器15及びアキュムレータ19に出力する。演算の入力と出力とは、同じサイズであるため、有効な演算結果は点線により囲まれた部分37となる。
ビット検出器15は、小数点位置レジスタ14からの小数点位置の情報に基づいて、有効な演算結果の最下位ビットである$dppを検出する。右シフト演算により消滅する8ビットの内、最上位ビットである”$dpp−1”ビット目が、ガード桁の値となりガード桁レジスタ16に設定され、”$dpp−2”ビット目が、丸め桁の値となり丸め桁レジスタ17に設定される。また、ビット検出器15は、”$dpp−3”ビット目から0ビット目までのいずれかに1が立っている場合、スティッキービットの値は1となり、全て0の場合、スティッキービットの値は0となり、このように求められたスティッキービットの値が、スティッキーレジスタ18に設定される。図6の例では、ガード桁の値は0となり、丸め桁の値は1となり、スティッキービットの値は1となり、このように求めたれた各値は、丸め/飽和処理器20に入力される。
丸め/飽和処理器20では、ガード桁、丸め桁、スティッキービットの値に基づいて、偏偶数・最近値丸めの処理が行われる。図6の例では、ガード桁の値が0のため、桁上げの処理は行われない。
以上のように、丸め/飽和処理器20では、所定の丸め処理が施され、最終右シフト演算結果38が得られる。丸め/飽和処理器20は、この最終右シフト演算結果38をデータメモリ11又はレジスタ12に出力する。
以上のように、ALU13は、スタートアップルーチンに記述された小数点位置を示す命令を読み込み、小数点位置レジスタ14に読み込んだ小数点位置の情報を設定するようにした。この結果、小数点位置の設定を変更することが可能となり、上述した正規化する作業が不要となる。
よって、本実施の形態のプロセッサによれば、固定小数点演算において小数点位置を変更可能にすることで、プログラムで処理すべき値を正規化する作業を省くことができる。
(変形例1)
図7は、本実施の形態の変形例1に係るプロセッサの構成を示すブロック図である。図7において図2と同一の構成要素には、同一符号を付して説明を省略する。
図7は、本実施の形態の変形例1に係るプロセッサの構成を示すブロック図である。図7において図2と同一の構成要素には、同一符号を付して説明を省略する。
図2では、ALU13の出力から丸め/飽和処理器20に直接入力されるパスを有して構成されていたが、図7では、レジスタ12の出力から丸め/飽和処理器20に直接入力されるパスを有して構成されている。
図8は、固定小数点向け処理のみ抜きだした命令の例を説明するための説明図である。図8では、各固定小数点向け処理の種類と、各固定小数点向け処理の種類に対応するニモニック、オペランド及び動作とが対応付けられている。
上述した実施の形態では、固定小数点演算に対して専用命令を割り当てられており、例えば、図4の符号付き加算命令では、レジスタRnとレジスタRmの加算結果に符号付き飽和演算が行われる。プロセッサ1aでは、まず、ALU13において整数演算が行われ、演算結果がレジスタ12に格納される。次に、丸め/飽和処理器20では、このレジスタ12に格納されている演算結果に対して、符号付き飽和演算が行われる。
以上のように、変形例1のプロセッサ1aによれば、固定小数点演算命令を整数演算部分と丸め及び飽和演算部分とに分けることができる。
(変形例2)
図9は、本実施の形態の変形例2に係るプロセッサの構成を示すブロック図である。図9において図2と同一の構成要素には、同一符号を付して説明を省略する。
図9は、本実施の形態の変形例2に係るプロセッサの構成を示すブロック図である。図9において図2と同一の構成要素には、同一符号を付して説明を省略する。
変形例2のプロセッサ1bは、図2のプロセッサ1に丸め方式選択レジスタ21を付加した構成となっている。丸め方式選択レジスタ21は、ユーザからの選択信号に基づいて、所定の丸め方式を選択するための選択制御信号を丸め/飽和処理器20に出力する。丸め/飽和処理器20では、この選択制御信号に応じた所定の丸め処理が行われる。
上述した実施の形態では、丸めのタイプとして「偏偶数・最近値丸め」方式の他に、「常に切り上げ」又は「常に切り捨て」等、他の方式を選択してもよいとしていたが、変形例2では、複数ある丸めタイプをユーザが選択できるようにした。
以上のように、変形例2のプロセッサ1bによれば、ユーザが、開発するソフトに合わせて丸め処理の方式を選択することができる。この結果、ユーザは、開発するソフトの実行速度を優先させたい場合、「偏偶数・最近値丸め」方式に比べて処理量が少ない「常に切り捨て」方式を選択することができ、開発するソフトの丸め処理の精度を優先させたい場合、「常に切り捨て」方式に比べて丸め処理の精度が高い「偏偶数・最近値丸め」方式を選択することができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
1,1a,1b プロセッサ、2 半導体集積回路、11 データメモリ、12 レジスタ、13 ALU、14 小数点位置レジスタ、15 ビット検出器、16 ガード桁レジスタ、17 丸め桁レジスタ、18 スティッキーレジスタ、19 アキュムレータ、20 丸め/飽和処理器、21 丸め方式選択レジスタ
Claims (5)
- 四則演算とシフト演算の少なくとも一方を行う算術論理演算部と、
固定小数点演算の小数点位置データを保持する小数点位置レジスタと、
前記小数点位置レジスタに保持される前記小数点位置データに基づいて、前記算術論理演算部の出力に対して所定の丸め及び飽和処理を行う丸め飽和処理部と、
を有することを特徴とするプロセッサ。 - 前記小数点位置レジスタに保持される前記小数点位置データに基づいて、前記算術論理演算部の出力から、ガード桁、丸め桁及びスティッキービットの各ビットを抽出するビット検出部を有し、
前記丸め飽和処理部は、前記小数点位置データ、前記ガード桁、丸め桁及びスティッキービットの各ビットに基づいて、前記算術論理演算部の出力に対して前記所定の丸め及び飽和処理を行うことを特徴とする請求項1に記載のプロセッサ。 - 前記小数点位置レジスタに保持される前記小数点位置データは、前記算術論理演算部により設定されることを特徴とする請求項1又は請求項2に記載のプロセッサ。
- 前記ガード桁、丸め桁及びスティッキービットの各ビットは、1つのレジスタ中のそれぞれ対応するフィールドに格納されていることを特徴とする請求項2に記載のプロセッサ。
- 前記丸め飽和処理部は、前記所定の丸め及び飽和処理を含めて、複数の丸め処理を行うことができ、
前記複数の丸め処理からいずれかの丸め処理を選択可能であることを特徴とする請求項1から請求項4の何れか1項に記載のプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119066A JP2009271598A (ja) | 2008-04-30 | 2008-04-30 | プロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119066A JP2009271598A (ja) | 2008-04-30 | 2008-04-30 | プロセッサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009271598A true JP2009271598A (ja) | 2009-11-19 |
Family
ID=41438119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119066A Pending JP2009271598A (ja) | 2008-04-30 | 2008-04-30 | プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009271598A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012249489A (ja) * | 2011-05-31 | 2012-12-13 | Fuji Electric Co Ltd | 誘導電動機の制御装置 |
EP3474132A1 (en) | 2017-10-17 | 2019-04-24 | Fujitsu Limited | Arithmetic processor, arithmetic processing apparatus including arithmetic processor, information processing apparatus including arithmetic processing apparatus, and control method for arithmetic processing apparatus |
EP3657397A1 (en) | 2018-11-07 | 2020-05-27 | Fujitsu Limited | Training program, training method, and information processing apparatus |
EP3716043A1 (en) | 2019-03-29 | 2020-09-30 | Fujitsu Limited | Information processor, information processing method, and program |
US10936939B2 (en) | 2018-02-27 | 2021-03-02 | Fujitsu Limited | Operation processing apparatus, information processing apparatus and information processing method |
EP3798929A1 (en) | 2019-09-30 | 2021-03-31 | Fujitsu Limited | Information processing apparatus, information processing method, and information processing program |
EP3848791A1 (en) | 2020-01-07 | 2021-07-14 | Fujitsu Limited | Arithmetic processing device, method for controlling arithmetic processing device, and arithmetic processing program |
EP3862932A1 (en) | 2020-02-04 | 2021-08-11 | Fujitsu Limited | Arithmetic processing device, arithmetic processing method, and arithmetic processing program |
JP2021152856A (ja) * | 2020-03-19 | 2021-09-30 | 株式会社東芝 | 演算回路 |
-
2008
- 2008-04-30 JP JP2008119066A patent/JP2009271598A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012249489A (ja) * | 2011-05-31 | 2012-12-13 | Fuji Electric Co Ltd | 誘導電動機の制御装置 |
EP3474132A1 (en) | 2017-10-17 | 2019-04-24 | Fujitsu Limited | Arithmetic processor, arithmetic processing apparatus including arithmetic processor, information processing apparatus including arithmetic processing apparatus, and control method for arithmetic processing apparatus |
US10891109B2 (en) | 2017-10-17 | 2021-01-12 | Fujitsu Limited | Arithmetic processor, arithmetic processing apparatus including arithmetic processor, information processing apparatus including arithmetic processing apparatus, and control method for arithmetic processing apparatus |
US10936939B2 (en) | 2018-02-27 | 2021-03-02 | Fujitsu Limited | Operation processing apparatus, information processing apparatus and information processing method |
EP3657397A1 (en) | 2018-11-07 | 2020-05-27 | Fujitsu Limited | Training program, training method, and information processing apparatus |
US11593620B2 (en) | 2018-11-07 | 2023-02-28 | Fujitsu Limited | Training program, training method, and information processing apparatus |
US11551087B2 (en) | 2019-03-29 | 2023-01-10 | Fujitsu Limited | Information processor, information processing method, and storage medium |
EP3716043A1 (en) | 2019-03-29 | 2020-09-30 | Fujitsu Limited | Information processor, information processing method, and program |
EP3798929A1 (en) | 2019-09-30 | 2021-03-31 | Fujitsu Limited | Information processing apparatus, information processing method, and information processing program |
JP2021111016A (ja) * | 2020-01-07 | 2021-08-02 | 富士通株式会社 | 演算処理装置、演算処理装置の制御方法及び演算処理プログラム |
EP3848791A1 (en) | 2020-01-07 | 2021-07-14 | Fujitsu Limited | Arithmetic processing device, method for controlling arithmetic processing device, and arithmetic processing program |
JP7371499B2 (ja) | 2020-01-07 | 2023-10-31 | 富士通株式会社 | 演算処理装置、演算処理装置の制御方法及び演算処理プログラム |
EP3862932A1 (en) | 2020-02-04 | 2021-08-11 | Fujitsu Limited | Arithmetic processing device, arithmetic processing method, and arithmetic processing program |
JP2021152856A (ja) * | 2020-03-19 | 2021-09-30 | 株式会社東芝 | 演算回路 |
JP7381426B2 (ja) | 2020-03-19 | 2023-11-15 | 株式会社東芝 | 演算回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009271598A (ja) | プロセッサ | |
US7555514B2 (en) | Packed add-subtract operation in a microprocessor | |
JP6248328B2 (ja) | ベクトル機能ユニット、方法、およびコンピューティングシステム | |
KR102447636B1 (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
US7236995B2 (en) | Data processing apparatus and method for converting a number between fixed-point and floating-point representations | |
JP5636110B2 (ja) | ベクトル先頭ゼロ、ベクトル末尾ゼロ、ベクトルオペランド1sカウントおよびベクトルパリティ計算のための機能ユニット | |
JP2008071130A (ja) | Simd型マイクロプロセッサ | |
JP4418578B2 (ja) | 第1、第2、第3オペランドに浮動小数点演算を適用するためのデータ処理装置および方法 | |
KR20190045316A (ko) | 벡터 곱셈 덧셈 명령 | |
CN104899181B (zh) | 用于处理向量操作数的数据处理装置和方法 | |
US9354893B2 (en) | Device for offloading instructions and data from primary to secondary data path | |
JP2011501310A (ja) | 算術演算のためにマグニチュード検出を実行するための装置および方法 | |
KR101016257B1 (ko) | 프로세서 및 정보 처리 장치 | |
US6889242B1 (en) | Rounding operations in computer processor | |
US20060218380A1 (en) | Add-shift-round instruction with dual-use source operand for DSP | |
JPH081604B2 (ja) | マイクロプロセッサ | |
CN100409176C (zh) | 数据处理装置 | |
JP6519530B2 (ja) | 検証装置、検証プログラム、及び、検証方法 | |
JP3515337B2 (ja) | プログラム実行装置 | |
KR20150041541A (ko) | 프로세서의 디코더 검증을 위한 테스트 벤치 생성 방법 및 이를 위한 장치 | |
US11416251B2 (en) | Apparatus for storing, reading and modifying constant values | |
JP2006171827A (ja) | 演算処理装置および演算処理プログラム | |
US9747074B2 (en) | Division circuit and microprocessor | |
Casillo et al. | A methodology to adapt data path architectures to a MIPS-1 model | |
JP5732933B2 (ja) | 演算装置及びエラー検出方法 |