JP2009265460A - 電気光学装置、その駆動方法および電子機器 - Google Patents
電気光学装置、その駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009265460A JP2009265460A JP2008116714A JP2008116714A JP2009265460A JP 2009265460 A JP2009265460 A JP 2009265460A JP 2008116714 A JP2008116714 A JP 2008116714A JP 2008116714 A JP2008116714 A JP 2008116714A JP 2009265460 A JP2009265460 A JP 2009265460A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lines
- bit
- line
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】データ線駆動回路140は、走査線112が選択される期間にデータ線114を8本毎にまとめたブロックを、所定の順番で選択するXシフトレジスタ142と、信号線152に供給されたアナログ信号Anの電圧を8ビットのデータビットに変換するA/D変換回路144とを含む。選択される走査線112と選択される8本のデータ線114との交差に対応する8個の画素110に対し、A/D変換回路144によって変換された8ビットのデータビットは、選択される8本のデータ線を介して供給される。
【選択図】図2
Description
したがって、階調数や画素数を増加させるには、非常に短期間のうち、オンまたはオフ状態を規定するデータを書き込まなければならないことになる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素がオンまたはオフのいずれかしか取り得ない構成において、階調数や画素数の増加に容易に対処できる電気光学装置、その駆動方法および電子機器を提供することにある。
また、本発明において、前記走査線駆動回路によって選択される走査線と前記ブロック選択回路によって選択されるp本のデータ線との交差に対応するp個の画素のオンまたはオフ状態を規定するpビットのデータを、前記アナログ信号に変換して前記信号線に供給するD/A変換回路を有する構成としても良い。
なお、本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、また、電気光学装置を柚須売る電子機器としても概念することが可能である。
図1は、本発明の実施形態に係る電気光学装置のシステム構成を示すブロック図である。この図に示されるように、電気光学装置は、表示制御回路10と表示パネル100とに大別され、表示制御回路10が表示パネル100を制御する構成となっている。
図2は、表示パネル100の構成を示すブロック図である。
この図に示されるように、表示パネル100における表示領域101では、1、2、3、…、m行目の走査線112がX方向(図において横方向)に延在するように設けられ、また、1、2、3、…、8n列目のデータ線114がY方向(図において縦方向)に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
なお、m、nは、それぞれ2以上の整数である。
また、m行の走査線112と8n列のデータ線114との交差のそれぞれに対応して、画素110が配設されている。したがって、本実施形態では、表示領域101において画素110が縦m行×横8n列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
このうち、Yシフトレジスタ130は、タイミング制御回路20による制御にしたがって、後述するサブフィールドの各々において、1、2、3、…、m行目の走査線112をそれぞれ順番に選択するものである。詳細には、Yシフトレジスタ130は、サブフィールドの開始時に供給されるパルス信号Dyを、図9に示されるように、クロック信号Clyの論理レベルが変化する毎に順次シフトするとともに、そのシフトしたパルス信号の幅をクロック信号Clyの半周期に狭めて、1、2、3、…、m行目の走査線112に走査信号G1、G2、G3、…、Gmとして出力する。
このため、走査信号がHレベルとなったときに、その走査線が選択されることになる。
一方、データ線114の1、2、3、…、8n列目に供給されるデータビットを、それぞれd1、d2、d3、…、d(8n)と表記する。なお、データ線駆動回路140については後述する。
画素110については、互いに構成が共通であるので、ここでは、一般化してi行j列の画素110について説明する。
なお、iは、画素110が配列する行を一般的に示す場合の記号であって、この説明では、1以上m以下の整数であり、また、jは、画素110が配列する列を一般的に示す場合の記号であって、1以上8n以下の整数である。
ここで、NOT回路123の入力端およびNOT回路124の出力端を接続点Qとし、NOT回路123の出力端およびNOT回路124の入力端を接続点/Qとする。
i行目の走査線112がHレベルとなってトランジスタ121がオンしたとき、i行j列の画素110では、j列目のデータ線114に供給されたデータビットdjが接続点Qで、データビットdjの反転ビットが接続点/Qで、それぞれ記憶される。なお、記憶されたデータビットは、i行目の走査線112がLレベルとなっても、スタティックに記憶される。
なお、実際には図3において破線で示されるように、各列においてデータビットdjの反転ビット/djを供給するデータ線114が列毎に設けられるとともに、各画素においてトランジスタ122が設けられる構成が好ましいが、本発明では画素110がオンまたはオフ状態となれば良く、その内部構成については重要ではないので、これ以上の説明を省略している。
したがって、接続点Qにおけるビットが「0」である場合、画素電極118にコモン電極108と同電圧が印加されるので、液晶素子120の保持電圧VLCは、オフ電圧に相当するゼロとなる。一方、接続点Qにおけるビットが「1」である場合、画素電極118にコモン電極108と反対の電圧が印加されるので、液晶素子120の保持電圧VLCは、オン電圧に相当する(Vh−Vl)となる。
また、接続点Qにおけるビットが「1」である場合において、信号Vcomが電圧Vlであれば、画素電極118はコモン電極108よりも高位(正極性)となり、信号Vcomが電圧Vhであれば、画素電極118はコモン電極108よりも低位(負極性)となるので、液晶素子120は1フィールド毎に交流駆動されて、液晶の劣化が防止されることになる。
また、図3に示した画素110の構成は、表示素子として液晶素子120を用いた場合の一例であり、後述するように種々の構成が適用可能である。
ここで、1フィールドとは、表示領域101における画素110のすべてにおいて階調表現に要する単位期間をいい、ノンインターレース方式におけるフレームと同義であって、16.7ミリ秒(フィールド周波数60Hzの1周期分)で一定である。
画素の階調を8ビットの表示データで「0」から「255」までの256段階で表現する場合、例えば図8に示されるように、1フィールド(1f)は、サブフィールドsf0〜sf7に分割される。ここで、サブフィールドsf0〜sf7の期間長は、8ビットの重みに応じて、それぞれ「1」、「2」、「4」、「8」、「16」、「32」、「64」、「128」の割合となるように設定される。
なお、図8では、サブフィールドsf3〜sf7の期間長が一見すると同一であるかのように示されているが、これは紙面の制約の都合であり、実際には上記割合に設定される。
タイミング制御回路20は、制御信号Ctrを生成して、表示パネル100におけるYシフトレジスタ130やデータ線駆動回路140の駆動制御するほか、この駆動制御に合わせてフィールドメモリ30やLUT40なども制御する。
なお、制御信号Ctrには、パルス信号Dy、クロック信号Clyや、後述するパルス信号Dx、クロック信号Clxのほか、表示パネル100の全画素110にわたって共通の信号Vcom、Von、Voffが含まれる。
なお、表示データDaは、図示省略した上位回路から供給される。
タイミング制御回路20は、マトリクス配列の画素110を点順次的に走査するとともに、走査対象とした画素の表示データDaを、記憶領域のアドレスRadを指定してサブフィールド毎に読み出す。なお、フィールドメモリ30からの表示データDaの読み出しは、点順次的となるが、画素に対するデータビットの書き込みは、後述するようにブロック順次となる。
したがって、LUT40の変換内容は、図5に示されるようなものとなり、表示データDaの8ビットのうち、サブフィールドに対応したビットを抜き出すことと等価である。例えば、表示データDaの階調値が「250」の二進値を、重みの小さい最下位ビットから順に配列させると、01011111となるから、サブフィールドsf1、sf3〜sf7において「1」のデータビットDbに、それ以外のサブフィールドsf0、sf2において「0」のデータビットDbに、それぞれ変換される。
なお、D/A変換回路60におけるこの変換内容は、データDcを、1列目を最下位ビットとし、8列目を最上位ビットとして考えたときに、十進値の百分の一(ボルト)の電圧に変換する、というものであるが、これはあくまでも一例である。
すなわち、サンプリング信号がHレベルとなったときに、そのサンプリング信号に対応するブロックが選択されることになる。
また、ラッチ回路146は、A/D変換回路144から出力されるデータビットを、サンプリング信号が出力されたときにラッチしてデータ線114に出力するものである。
まず、フィールドメモリ30から、1行目であって1、2、3、…、8n列目の画素に対応する表示データDaが読み出される。読み出された表示データDaは、それぞれが指定する階調値およびサブフィールドsf0に対応するデータビットDbに、LUT40によって変換される。
変換されたデータビットDbは、図10に示されるように1〜8列、9〜16列、17〜24列、…、(8n−7)〜8n列のブロックにまとめられて順番にD/A変換回路60によりアナログ信号Anに変換され、信号線152を介してデータ線駆動回路140に供給される。信号線152を介してデータ線駆動回路140に供給されたアナログ信号Anは、A/D変換回路144によって直ちにデータビットに変換(復元)される。
したがって、図10に示されるように、サンプリング信号S1がHレベルとなるときに、アナログ信号AnをA/D変換回路144によって復元したデータビットは、1番目のブロック、すなわち1〜8列目に対応するものとなり、これらが1番目のブロックに対応するラッチ回路146にラッチされて、データビットd1〜d8として供給される。
次に、サンプリング信号S2がHレベルとなるときに、アナログ信号Anを復元したデータビットは、2番目のブロック、すなわち2〜16列目に対応するものとなり、これらが2番目のブロックに対応するラッチ回路146にラッチされて、データビットd9〜d16として供給される。
以下同様な動作が、サンプリング信号SnがHレベルとなるまで実行され、これにより、n番目のブロックに対応する(8n−7)〜8n列目のデータ線には、データビットd(8n-7)〜d(8n)が供給される。
走査信号G1がHレベルであるから、1行1列〜1行8n列の画素110には、サブフィールドsf0におけるデータビットd1〜d(8n)が書き込まれる。
2行目についても1行目と同様に、フィールドメモリ30から2行1列〜2行8n列の画素に対応する表示データDaが順番に読み出されて、それぞれ階調値およびサブフィールドsf0に対応するデータビットDbに変換される。変換されたデータビットDbは、各ブロックにまとめられて順番にD/A変換回路60によりアナログ信号Anに変換され、信号線152を介してデータ線駆動回路140に供給されて、A/D変換回路144によって直ちにデータビットに復元される。
そして、復元されたデータビットがラッチ回路に順番にブロック毎にラッチされ、データ線114に供給されて、2行目の画素110に書き込まれる。
以下同様な動作が3、4、5、…、m行目に対して実行される。
なお、各画素110においては、書き込まれたデータビットに応じてオン状態またはオフ状態となるが、この状態は、次のサブフィールドsf1のデータビットが新たに書き込まれるまで継続する。したがって、各画素110では、サブフィールドsf0で書き込まれたデータビットに応じたオンオフ状態が、階調を指定する8ビットの表示データDaうち、最も重みの小さい「1」の期間にわたって継続することになる。
これにより、各画素110では、表示データDaの各ビットに応じたオンオフ状態が、ビットの重みに対応する期間にわたってそれぞれ継続するので、1フィールド期間を単位としてもみたときに、オン状態が表示データDaで指定される階調値に応じた期間となり、これにより当該階調値が表現されることになる。
この図は、選択された走査線112と、選択されるブロックに属する8列のデータ線114との交差に対応する8個の画素に対し、サブフィールドsf0〜Sf7の各々において、いかなるデータビットが供給されるのかを示す図であり、当該8個の画素の階調を指定する表示データDaが十進値で、それぞれ「250」、「244」、「239」、「247」、「253」、「14」、「11」、「251」である場合を例にとっている。
十進値が「250」である表示データDaは、サブフィールドsf0において、図5および図11に示されるように、0のデータビットに変換される。十進値がそれぞれ「244」、「239」、「247」、「253」、「14」、「11」、「251」である表示データDaについても、同様にサブフィールドsf0において、それぞれ0、1、1、1、0、1、1のデータビットに変換される。
したがって、これらをまとめたデータビットDcは、(00111011)となるので、D/A変換回路60によって電圧2.20ボルトのアナログ信号Anに変換される。
なお、この変換内容については図6では漏れているが、上述したように、重みの小さい最下位ビットから順に配列されていることを考慮して、(0・20+0・21+1・22+1・23+1・24+0×25+1×26+1×27)×0.01により2.20ボルトであると求められる。
そして、2.20ボルトのアナログ信号Anは、A/D変換回路144によって、(00111011)に復元されて、データビットとして当該ブロックに属する8列のデータ線114に供給されることになる。
サブフィールドsf1〜sf7については、サブフィールドsf0の変換から類推されるので、特に説明は要しないであろう。
また、本実施形態では、画素110をm行×8n列で配列させているが、画素数をさらに増加させる場合に、従来構成では必然的に駆動周波数を高くする必要がある。
これに対して、本実施形態では、8列の画素に対するデータビットを、ブロックを単位として書き込む、一種の相展開方式となっているので、データビットを1画素ずつシリアル転送する従来構成と比較して、転送レートを実質的に1/8に抑えることができる。このため、本実施形態では、駆動周波数が高くなるのを抑えつつ、表示可能な階調数や画素数を増加させることが容易となる。
なお、データビットを1画素ずつシリアル転送するのではなく、時間軸に8倍に伸長してパラレルで転送する構成では、駆動周波数が高くなるのを抑えることができるが、この構成では、表示制御回路10から表示パネル100に対して、パラレル転送のための信号線が8本必要となるので、表示制御回路10および表示パネル100の接続点数や配線スペースの増加が免れない。
これに対して、本実施形態によれば、表示制御回路10から表示パネル100に対して、8ビットのデータビットをアナログ信号Anに変換して信号線152に供給しているので、信号線数は「1」で済み、接続点数や配線数において有利となる。
また、実施形態では、液晶素子120をノーマリーブラックモードとして説明したが、オン状態のときに暗状態となり、オフ状態のときに明状態となるノーマリーホワイトモードとしても良い。
図8に示したサブフィールドの期間の比や、順番、数などは、あくまでも一例である。例えば、階調値にかかわりなく画素を強制的にオフ状態とさせるサブフィールドを挿入しても良い。
さらに、実施形態では、1フィールドを表示データDaの8ビットのそれぞれに対応したサブフィールドに分割するとともに、これらの期間の比をビットの重みに応じて設定し、ビットに応じて液晶素子120をオンまたはオフ状態に制御して階調を表現したが、単なる2値的なオンオフ表示をするのであれば、1フィールドサブフィールドに分割する必要はない。また、1つの画素を複数のサブ画素に分割して、これらのサブ画素をオンオフすることで階調を表現しても良く、この際に、サブフィールドに分割する手法を併用しても良い。
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図13は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (5)
- 複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータビットに応じてオンまたはオフ状態となる画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記走査線駆動回路によって選択された走査線に対応する画素に対し前記データビットを、前記データ線を介して供給するデータ線駆動回路と、
を有し、
前記データ線駆動回路は、
前記走査線駆動回路によっていずれかの一の走査線が選択される期間に、前記複数のデータ線をp(pは2以上の整数)本毎にまとめたブロックを、所定の順番で選択するブロック選択回路と、
信号線に供給されたアナログ信号の電圧をpビットのデータビットに変換するA/D変換回路と、
を含み、
前記A/D変換回路によって変換されたpビットのデータビットを、前記ブロック選択回路によって選択されるブロックに属するp本のデータ線に供給する
ことを特徴とする電気光学装置。 - 所定の単位期間を分割した複数のサブフィールド毎に前記画素のオンまたはオフ状態を制御する
ことを特徴とする請求項1に記載の電気光学装置。 - 前記走査線駆動回路によって選択される走査線と前記ブロック選択回路によって選択されるp本のデータ線との交差に対応するp個の画素のオンまたはオフ状態を規定するpビットのデータを、前記アナログ信号に変換して前記信号線に供給するD/A変換回路を有する
ことを特徴とする請求項1に記載の電気光学装置。 - 複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータビットに応じてオンまたはオフ状態となる複数の画素を有する電気光学装置の駆動方法であって、
前記複数の走査線を所定の順番で選択し、
一の走査線が選択される期間に、前記複数のデータ線をp(pは2以上の整数)本毎にまとめたブロックを所定の順番で選択し、
信号線に供給されたアナログ信号の電圧を、選択された走査線と選択されたブロックに属するp本のデータ線との交差に対応するp個の画素のデータビットに変換して、前記p本のデータ線に供給する
ことを特徴とする電気光学装置の駆動方法。 - 請求項1に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116714A JP5369484B2 (ja) | 2008-04-28 | 2008-04-28 | 電気光学装置、その駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116714A JP5369484B2 (ja) | 2008-04-28 | 2008-04-28 | 電気光学装置、その駆動方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009265460A true JP2009265460A (ja) | 2009-11-12 |
JP5369484B2 JP5369484B2 (ja) | 2013-12-18 |
Family
ID=41391372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008116714A Expired - Fee Related JP5369484B2 (ja) | 2008-04-28 | 2008-04-28 | 電気光学装置、その駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369484B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042711A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社Jvcケンウッド | 液晶表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11184431A (ja) * | 1997-12-18 | 1999-07-09 | Toshiba Electronic Engineering Corp | 表示駆動装置 |
JP2001159883A (ja) * | 1999-09-20 | 2001-06-12 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
JP2003295839A (ja) * | 2002-04-02 | 2003-10-15 | Victor Co Of Japan Ltd | 液晶表示装置の駆動方法 |
-
2008
- 2008-04-28 JP JP2008116714A patent/JP5369484B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11184431A (ja) * | 1997-12-18 | 1999-07-09 | Toshiba Electronic Engineering Corp | 表示駆動装置 |
JP2001159883A (ja) * | 1999-09-20 | 2001-06-12 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
JP2003295839A (ja) * | 2002-04-02 | 2003-10-15 | Victor Co Of Japan Ltd | 液晶表示装置の駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042711A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社Jvcケンウッド | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5369484B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7123247B2 (en) | Display control circuit, electro-optical device, display device and display control method | |
US20080186267A1 (en) | Display device | |
JP5895411B2 (ja) | 電気光学装置、電子機器および電気光学装置の駆動方法 | |
JP2006030529A (ja) | 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器 | |
JP2013057853A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2006154745A (ja) | 電気光学装置、その駆動回路、駆動方法および電子機器 | |
US8305404B2 (en) | Electro-optical apparatus, method of driving same, and electronic apparatus | |
US8531369B2 (en) | Electro-optic device and electronic apparatus | |
JP5446243B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
US9214123B2 (en) | Liquid crystal display device and method for driving the same | |
JP4349434B2 (ja) | 電気光学装置、その駆動回路、駆動方法および電子機器 | |
US8154499B2 (en) | Electro-optical device, method for driving the same, and electronic apparatus | |
JP4020158B2 (ja) | 電気光学装置、駆動回路及び電子機器 | |
JP2012226041A (ja) | 電気光学装置 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
US10621937B2 (en) | Liquid crystal display device and method of driving the same | |
JP5369484B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
KR101443390B1 (ko) | 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법 | |
JP2007219205A (ja) | 電気光学装置および電子機器 | |
JP2009134055A (ja) | 表示装置 | |
JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
JP2011064752A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2010271529A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2013114019A (ja) | 電気光学装置、電子機器および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |