JP2009258729A - 液晶表示装置のアレイ基板およびその製造方法 - Google Patents

液晶表示装置のアレイ基板およびその製造方法 Download PDF

Info

Publication number
JP2009258729A
JP2009258729A JP2009094046A JP2009094046A JP2009258729A JP 2009258729 A JP2009258729 A JP 2009258729A JP 2009094046 A JP2009094046 A JP 2009094046A JP 2009094046 A JP2009094046 A JP 2009094046A JP 2009258729 A JP2009258729 A JP 2009258729A
Authority
JP
Japan
Prior art keywords
electrode
passivation layer
gate
array substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009094046A
Other languages
English (en)
Other versions
JP5069270B2 (ja
Inventor
Jianshe Xue
建設 薛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2009258729A publication Critical patent/JP2009258729A/ja
Application granted granted Critical
Publication of JP5069270B2 publication Critical patent/JP5069270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】画素の透過率を向上し、表示品質を高めるFFS型液晶表示装置のアレイ基板及びその製造方法を提供する。
【解決手段】基板と、共通電極と、ゲートラインと、データラインと、ゲート絶縁層と、薄膜トランジスタと、パッシベーション層と、画素電極とを備えるアレイ基板であって、薄膜トランジスタは、ゲートラインと連結するゲート電極と、活性層と、データラインと連結するソース電極と、画素電極と連結するドレイン電極とを有し、パッシベーション層は、ソース・ドレイン電極及びデータ電極を覆い、ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、画素電極は、パッシベーション層上に形成されパッシベーション層スルーホールを介してドレイン電極と連結する∧形画素電極であり、データラインは、∧形画素電極の「/」形部分と「\」形部分との境界部に対応する位置の下方に位置することを特徴とする。
【選択図】図1A

Description

本発明は、液晶表示装置のアレイ基板およびその製造方法に関する。
製造技術の発展と伴い、液晶表示装置(LCD、Liquid Crystal Display)は、既に伝統的なブラウン管表示装置のかわりに、将来の表示装置の主流になってきた。LCD表示装置では、TFT LCD表示装置がコンサンプションが低く、製造コストが比較的に低く、輻射がないなどの特徴を具備するため、パネル表示装置の市場で主導的な位置を占めている。
TFT LCDディバイスは、アレイ基板とカラーフィルム基板とをセル化されて形成するものである。TFT LCDディバイスのアレイ基板が1セットのゲートライン及びゲートラインと垂直に交差する1セットのデータラインとを備え、互いに隣接するゲートラインとデータラインにより画素領域が画成される。各画素がTFTスイッチディバイス、画素電極と共通電極とを備える。そして、TFTスイッチディバイスは、ゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を備える。パッシベーション層がソース・ドレイン電極とを覆い、かつ、ドレイン電極の上方にパッシベーション層スルースルーホールが形成される。画素電極がパッシベーション層上に形成され、パッシベーション層スルーホールを介してTFTのドレイン電極と連結する。画素電極の一部は更にゲートラインとともにメモリーコンデンサを形成することもできる。
従来、TFT LCDの表示モデルが主にTN(Twisted Nematic、ツイストネマチック)型、IPS(In−Plane−Switching、平面方向転換)型又はFFS型などを有する。FFS型の液晶表示装置において、透明平面電極と指状電極との組み合わせによっていっそう合理的な平面電場を形成し、液晶分子の配列を改善することができる。同時に、不透明な金属電極の替わりに透明電極を採用するため、透光率を明らかに高めた。
しかしながら、FFS技術を応用する過程に、発明者らは下記のことを発見した。即ち、アレイ基板の画素電極が∧形の配列(指状電極)となるため、画素電極の「/」形部分と「\」形部分との境界部に、これら両部分の画素電極の相互作用によって、該境界部の電場が不規則になって液晶の配列が乱雑になり、液晶の表示不感地帯が形成され、画素の透過率と表示品質が影響された。なお、環境保護の要求により、現在のバックライトのコンサンプションがだんだん小さくなった。従って、同じ表示効果に達成するために、必ず画素の透過率を高めなければならない。
本発明の実施例によりFFS型液晶表示装置のアレイ基板が提供された。ベース基板と、ベース基板に形成された共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層とと∧形画素電極とを備えたFFS型液晶表示装置のアレイ基板において、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極が前記パッシベーション層上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは絶縁層を介して前記共通電極上に形成され、かつ、前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する位置の下方に位置する。
本発明の実施例により液晶表示装置が提供された。互いに対向して設置されたカラーフィルム基板と前記構成を有するアレイ基板とを備えた液晶表示装置において、液晶層が該カラーフィルム基板とアレイ基板との間に設置される。
本発明の実施例により薄膜トランジスタ液晶表示装置のアレイ基板の製造方法が更に提供された。ベース基板と、ベース基板に形成された共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層と、∧形画素電極とを備えたアレイ基板において、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極は前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは絶縁層を介して前記共通電極に形成される。前記薄膜トランジスタ液晶表示装置のアレイ基板の製造方法は、前記データラインを前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する位置の下方に形成するステップを含む。
図1Aは本発明のFFSモデル表示装置のアレイ基板の単一の画素を示す平面図である。 図1Bは図1AのA−A線に沿った断面図である。 本発明のFFSモデル表示装置のアレイ基板に2つの画素を例とする場合の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第1の工程の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第2の工程の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第4の工程の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第5の工程の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第6の工程の概略図である。 本発明のFFSモデル表示装置のアレイ基板の製造方法の第7の工程の概略図である。
画素電極の中心に表示不感地帯が存在することによって液晶透過率が高くないという従来技術における問題を解決するために、本発明の実施例により表示装置のアレイ基板及びその製造方法が提供された。
本発明のメリットをより明確にするために、図面を参照しながら本発明の実施例に係るアレイ基板及びその製造方法について更に詳しく説明する。ここで記載される実施例及び図面は例示するためのものだけであり、当業者にとって、これらの記載に基づいて更に他の実施例を実現するのは明らかなことである。
本発明に係るアレイ基板は、基板と、共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層と、画素電極とを備え、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、活性層と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及び前記データ電極を覆い、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記画素電極は∧形画素電極であり、前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは、ゲート絶縁層を介して共通電極に形成され、前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する部分の下方に位置する。
続いて、図1A、図1Bを参照しながら本発明の実施例に係るアレイ基板の構成について詳しく説明する。図1Aは本発明の実施例に係るFFS型表示装置のアレイ基板100における1つの画素の構成を示す模式図である。図1Bは図1AのA−A線に沿った断面図である。即ち、このアレイ基板100は、ベース基板10と、ベース基板10に形成された共通電極13と、共通電極が形成されている前記ベース基板に形成され、かつ、共通電極と同じ層に設置されたゲート電極及びゲートライン2と、ゲート電極及びゲートライン2に形成されたゲート絶縁層と、ゲート電極の上方のゲート絶縁層に形成された活性層5と、活性層5に形成されたソース電極8とドレイン電極9、ゲート絶縁層に形成されたデータライン7と、ソース電極8、ドレイン電極9及びデータライン7に形成されたパッシベーション層と、ドレイン電極9を覆うパッシベーション層にパッシベーション層スルーホール11が形成され、パッシベーション層に形成され、パッシベーション層スルーホールを介してドレイン電極9と連結する∧形画素電極12と、を備え、データライン7が画素電極12の真ん中の位置の下方に位置する。
∧形画素電極が具備する表示不感地帯を有効に利用するために、データラインが∧形画素電極の「/」形部分と「\」形部分との境界部に対応する部分の下方に位置する。
図1Aが1つの画素の構造を示したが、アレイ基板に複数のこのような画素のアレイが形成されていることは、当業者にとて自明である。
ゲート絶縁層又はパッシベーション層は、SiNx、SiOx又はSiOxNyの単層膜であってもよく、SiNx、SiOx又はSiOxNyの任意の組み合わせで形成された複合膜であってもよい。ゲートラインとゲート電極2は、AlNd、Al、Cu、Mo、MoW又はCrの単層膜であってもよく、AlNd、Al、Cuの1つと、Mo、MoW、Crの1つと任意に組み合わせる複合膜であってもよい。例えば、Mo/AlNd/Mo、又はAlNd/Moである。ソース電極、ドレイン電極は、Mo、MoW又はCrの単層膜であってもよく、Mo、MoWとCrで任意に組み合わせる複合膜であってもよい。共通電極と画素電極は、インジウムスズ酸化物(ITO)又はインジウムジンク酸化物(IZO)などを採用することができる。
データラインは画素電極の表示不感地帯の下方に位置するため、従来のアレイ基板に元々データラインが形成される部分は2つの画素により利用されて光透過部になることができる。つまり、本発明の薄膜トランジスタ液晶表示装置のアレイ基板において、画素の真ん中の表示不感地帯を利用し、元々表示不感地帯となった部分にデータラインを形成し、従来のデータラインを配置する部分が光透過部になる。これによって、画素の面積を適当に拡大でき、画素の透過率を高め、表示面積を拡大し、液晶表示装置の表示品質を高めることができた。
図2は本発明の薄膜トランジスタ液晶表示装置のアレイ基板において、2つの画素を例とする場合の概略図である。便利のため、アレイ基板における2つの画素の間の光透過部15が拡大された。この光透過部を形成することによって、画素電極の面積が適当に拡大でき、画素の透過率を高め、表示面積を拡大し、液晶の表示品質を高めることができた。
なお、本発明により、薄膜トランジスタ液晶表示装置のアレイ基板の製造方法が更に提供された。ベース基板に共通電極、ゲートライン、データライン、ゲート絶縁層、薄膜トランジスタ、パッシベーション層、画素電極を形成する工程を備える薄膜トランジスタ液晶表示装置のアレイ基板の製造方法において、形成された薄膜トランジスタがゲート電極、活性層、ソース電極、ドレイン電極を有し、形成されたゲート電極がゲートラインと連結し、形成されたソース電極がデータラインと連結し、形成されたドレイン電極が画素電極と連結し、形成されたパッシベーション層がソース電極、ドレイン電極及びデータ電極に位置し、ドレイン電極のパッシベーション層にパッシベーション層スルーホールが形成され、形成された画素電極がパッシベーション層に形成されてパッシベーション層スルーホールを介してドレイン電極とつながる∧形画素電極であり、前記データラインは絶縁層を介して前記共通電極に形成される。この方法は、前記データラインを前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する部分の下方に位置させるステップを含む。
続いて、図面を参照しながら本発明の薄膜トランジスタ液晶表示装置のアレイ基板の製造プロセスについて詳しく説明する。
ステップ1は、図3に示されたように、ベース基板10に、例えば、マグネチックコントロールスパッター又は電子ビーム蒸発法によって40nmの共通電極層を堆積し、パターニングによって共通電極13を形成する。典型的なパターニングは、フォトレジストをコーディングし、フォトレジストを露光し、フォトレジストを現像してフォトレジストパターンを形成し、フォトレジストパターンをマスクとしてエッチングし、フォトレジストパターンを剥離するなどの工程を備える。
ステップ2は、図4に示されたように、例えば、マグネチックコントロールスパッター法又は電子ビーム蒸発法で、ステップ1の基に低抵抗率の金属薄膜を堆積し、パターニングによってベース基板の所定の領域にゲートライン及びゲート電極2を形成する。本実施例において、ゲートラインを薄膜トランジスタのゲート電極として使うため、図におけるゲートラインの一部がゲート電極である。しかし、本発明がこれにに限定されない。ゲートラインから分岐するゲート電極を形成することもできる。該金属薄膜のゲート電極は、AlNd、Al、Cu、Mo、MoW又はCrの単層膜を採用してもよく、AlNd、Al、Cu中のいずれか1つとMo、MoW、Crの中のいずれか1つと任意に組み合わせてなる複合膜を採用してもよい。例えば、Mo/AlNd/Mo又はAlNd/Moである。
ステップ3は、ステップ2の基に、例えば、化学気相堆積法(CVD)でベース基板10に1000Å(1Å=10−10m)〜6000Åのゲート絶縁層薄膜を堆積してゲート絶縁層を形成する。
ステップ4は、図5に示されたように、例えば、化学気相堆積法(CVD)でベース基板に1000Å(1Å=10−10m)〜6000Åの活性層薄膜を堆積し、パターニングによって、ゲートラインの真上のゲート絶縁層薄膜に活性層を形成する。
ステップ5において、図6に示されたように、活性層が形成されたベース基板10にソース・ドレイン金属薄膜層を堆積し、かつ、パターニングによってソース電極8、ドレイン電極9及びデータライン7を形成する。そこで、ソース電極、ドレイン電極が活性層5に形成され、データラインがゲート絶縁層に形成される。
ステップ6において、図7に示されたように、ステップ5を完成したベース基板10に厚さが1000Å〜6000Åであるパッシベーション層薄膜を堆積してパッシベーション層を形成する。そして、パターニングによってドレイン電極上のパッシベーション層にパッシベーション層スルーホール11を形成する。そこで、パッシベーション層薄膜はSiNx、SiOx又はSiOxNyの単層膜を採用してもよく、SiNx、SiOx又はSiOxNyの任意の組み合わせで形成された複合膜を採用してもよい。
ステップ7において、図8に示されたように、ステップ6を完成したベース基板10に、マグネチックコントロールスパッター法でパッシベーション層に厚さが100Å〜1000Åである画素電極層を堆積し、パターニングによってパッシベーション層スルーホールを介してドレイン電極と連結する∧形画素電極12を形成する。データラインは、∧形画素電極12の「/」形部分と「\」形部分との境界部の下方に位置する。図面の例示において、データラインは画素電極12の中心の下方に位置する。然し、本発明はこれに限定されない。データラインは、表示不感地帯に対応する部分に形成すれば、他の位置に形成しても良い。共通電極と画素電極は、インジウムスズ酸化物(ITO)又はインジウムジンク酸化物(IZO)などを採用することができる。
前記工程によって作製した薄膜トランジスタ液晶表示装置のアレイ基板は、データラインが画素電極の下方に位置し、表示不感地帯に対応する位置を利用したため、従来のアレイ基板と比べると、元々データライン及びソース・ドレイン電極を配置する場所に空白が出て画素電極の面積が適当に拡大でき、液晶の表示品質を高めた。
以上の実施例に形成された薄膜トランジスタがボトムゲートであるが、トップゲートも採用できる。
本発明の実施例は更に色々がある。本発明の実施例の要旨及びその実質から逸脱しない範囲に、当業者は本発明の実施例に対して様々な相応の変化と変形をすることができる。然し、これらの相応の変化と変形が本発明の次ぎの請求項の保護範囲に属すべきである。
2 ゲート電極及びゲートライン
5 活性層
7 データライン
8 ソース電極
9 ドレイン電極
10 ベース基板
11 パッシベーション層スルーホール
12 画素電極
13 共通電極
15 光透過部
100 アレイ基板

Claims (15)

  1. ベース基板と、
    ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備えたFFSモデル表示装置のアレイ基板において、
    前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、
    前記パッシベーション層は、前記ソース電極、ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、
    前記∧形画素電極は、前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、
    前記データラインは、絶縁層を介して前記共通電極に形成され、かつ、前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する部分の下方に位置することを特徴とするFFSモデル表示装置のアレイ基板。
  2. 前記絶縁層がゲート絶縁層である請求項1に記載のFFSモデル表示装置のアレイ基板。
  3. 前記ゲート絶縁層と前記パッシベーション層がSiNx、SiOx又はSiOxNyの単層膜である請求項2に記載のFFSモデル表示装置のアレイ基板。
  4. 前記ゲート絶縁層と前記パッシベーション層がSiNx、SiOx又はSiOxNyの任意の組み合わせで形成された複合膜である請求項2に記載のFFSモデル表示装置のアレイ基板。
  5. 前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がAlNd、Al、Cu、Mo、MoW又はCrの単層膜を採用する請求項1に記載のFFSモデル表示装置のアレイ基板。
  6. 前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極とドレイン電極がAlNd、Al、Cuから選択される材質とMo、MoW、Crから選択される材質とからなる複合膜を採用する請求項1に記載のFFSモデル表示装置のアレイ基板。
  7. 前記共通電極と前記画素電極がインジウムスズ酸化物又はインジウムジンク酸化物である請求項1に記載のFFSモデル表示装置のアレイ基板。
  8. FFSモデル表示装置のアレイ基板の製造方法であって、
    前記アレイ基板は、ベース基板と、ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備え、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極、前記データラインと連結するソース電極と前記画素電極と連結するドレイン電極を備え、前記パッシベーション層は、前記ソース電極、ドレイン電極及びデータ電極を覆い、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極が前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結、前記データラインが絶縁層を介して前記共通電極に形成され、
    前記FFSモデル表示装置のアレイ基板の製造方法は、
    前記データラインを前記∧形画素電極の「/」形部分と「\」形部分との境界部の対応する部分の下方に位置させるステップを備える。
  9. ベース基板に共通電極層を堆積し、パターニングによって共通電極を形成する工程と、
    共通電極が形成された前記ベース基板に、金属薄膜を堆積し、パターニングによってゲート電極とゲートラインを形成する工程と、
    ゲートラインが形成された前記ベース基板にゲート絶縁層を堆積する工程と、
    前記ゲートラインのゲート絶縁層に活性層を堆積し、パターニングによって活性層を形成する工程と、
    活性層を有する前記ベース基板にソース金属薄膜、ドレイン金属薄膜を堆積し、パターニングによってソース電極、ドレイン電極及びデータラインを形成する工程と、
    前記ソース電極、ドレイン電極及びデータラインにパッシベーション層を堆積し、パターニングによって前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールを形成する工程と、
    前記パッシベーション層に画素電極薄膜を堆積し、パターニングによって前記パッシベーション層スルーホールを介して前記ドレイン電極と連結する∧形画素電極を形成する工程と、
    を更に備える請求項8に記載のFFSモデル表示装置のアレイ基板の製造方法。
  10. 前記ゲート絶縁層と前記パッシベーション層がSiNx、SiOx又はSiOxNyの単層膜を採用する請求項9に記載のFFSモデル表示装置のアレイ基板の製造方法。
  11. 前記ゲート絶縁層と前記パッシベーション層がSiNx、SiOx又はSiOxNyの任意の組み合わせで形成された複合膜である請求項9に記載のFFSモデル表示装置のアレイ基板の製造方法。
  12. 前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がAlNd、Al、Cu、Mo、MoW又はCrの単層膜である請求項8に記載のFFSモデル表示装置のアレイ基板の製造方法。
  13. 前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がAlNd、Al、Cuから選択される材質とMo、MoW、Crから選択される材質とからなる複合膜である請求項8に記載のFFSモデル表示装置のアレイ基板の製造方法。
  14. 前記共通電極と前記画素電極がインジウムスズ酸化物又はインジウムジンク酸化物である請求項8に記載のFFSモデル表示装置のアレイ基板の製造方法。
  15. 互いに対向して設置されたカラーフィルム基板、アレイ基板と、前記カラーフィルム基板とアレイ基板との間に設置された液晶層とを備えた液晶表示装置において、
    前記アレイ基板は、
    ベース基板と、
    ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備え、
    前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極を備え、
    前記パッシベーション層は、前記ソース電極、前記ドレイン電極及び前記データ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、
    前記∧形画素電極は、前記パッシベーション層の上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、
    前記データラインは、絶縁層を介して前記共通電極に形成され、かつ、前記∧形画素電極の「/」形部分と「\」形部分との境界部に対応する部分の下方に位置することを特徴とする前記アレイ基板を備える液晶表示装置。
JP2009094046A 2008-04-15 2009-04-08 液晶表示装置のアレイ基板およびその製造方法 Active JP5069270B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2008101040689A CN101561594B (zh) 2008-04-15 2008-04-15 Ffs模式液晶显示装置的阵列基板及其制造方法
CN200810104068.9 2008-04-15

Publications (2)

Publication Number Publication Date
JP2009258729A true JP2009258729A (ja) 2009-11-05
JP5069270B2 JP5069270B2 (ja) 2012-11-07

Family

ID=41163236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094046A Active JP5069270B2 (ja) 2008-04-15 2009-04-08 液晶表示装置のアレイ基板およびその製造方法

Country Status (3)

Country Link
US (1) US7923734B2 (ja)
JP (1) JP5069270B2 (ja)
CN (1) CN101561594B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140036A (ja) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
US11333935B2 (en) 2019-02-27 2022-05-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156367B (zh) * 2010-08-04 2013-06-19 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN102097313B (zh) * 2010-11-23 2012-12-12 深圳市华星光电技术有限公司 保护层及薄膜晶体管矩阵基板的制造方法
CN104536213A (zh) * 2014-12-19 2015-04-22 深圳市华星光电技术有限公司 Ffs阵列基板及液晶显示面板
CN105045012B (zh) * 2015-09-10 2017-12-05 深圳市华星光电半导体显示技术有限公司 像素结构、阵列基板及液晶显示面板
US10756116B2 (en) * 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
WO2022047793A1 (zh) * 2020-09-07 2022-03-10 京东方科技集团股份有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
JP2003021845A (ja) * 2001-05-31 2003-01-24 Hyundai Display Technology Inc フリンジフィールドスイッチング液晶表示装置及びその製造方法
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP2008083324A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 液晶表示装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532294B2 (en) * 2005-02-07 2009-05-12 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
JP2003021845A (ja) * 2001-05-31 2003-01-24 Hyundai Display Technology Inc フリンジフィールドスイッチング液晶表示装置及びその製造方法
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP2008083324A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 液晶表示装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140036A (ja) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
US11119368B2 (en) 2019-02-27 2021-09-14 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel
US11333935B2 (en) 2019-02-27 2022-05-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Also Published As

Publication number Publication date
US7923734B2 (en) 2011-04-12
CN101561594B (zh) 2011-03-16
US20090256158A1 (en) 2009-10-15
CN101561594A (zh) 2009-10-21
JP5069270B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
JP5069270B2 (ja) 液晶表示装置のアレイ基板およびその製造方法
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101212067B1 (ko) 액정표시장치 및 이의 제조방법
US20120113377A1 (en) Array substrate and manufacturing method thereof, and liquid crystal display
KR20090080738A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR20110035531A (ko) 액정표시장치 및 그 제조 방법
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
KR101820713B1 (ko) 액정표시장치 및 그 제조방법
CN100464235C (zh) 液晶显示器件及其制造方法
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR20080081487A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101490774B1 (ko) 에프에프에스 모드 액정표시장치
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101121074B1 (ko) 액정 표시 장치의 어레이 기판 및 그 제조 방법
KR101399154B1 (ko) 액정표시장치 및 그 제조방법
KR102545697B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR102028981B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101906922B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250